[go: up one dir, main page]

CN105304643A - 一种tft阵列基板及其制作方法 - Google Patents

一种tft阵列基板及其制作方法 Download PDF

Info

Publication number
CN105304643A
CN105304643A CN201510629393.7A CN201510629393A CN105304643A CN 105304643 A CN105304643 A CN 105304643A CN 201510629393 A CN201510629393 A CN 201510629393A CN 105304643 A CN105304643 A CN 105304643A
Authority
CN
China
Prior art keywords
layer
semiconductor pattern
substrate
electrode
light shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510629393.7A
Other languages
English (en)
Inventor
葛世民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510629393.7A priority Critical patent/CN105304643A/zh
Priority to PCT/CN2015/091440 priority patent/WO2017054250A1/zh
Priority to US14/786,459 priority patent/US20170162708A1/en
Publication of CN105304643A publication Critical patent/CN105304643A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种TFT阵列基板及其制作方法，TFT阵列基板通过同一道光罩工艺在基板上形成底栅电极及公共电极，其中底栅电极为金属层与金属氧化物导体层的叠层结构，公共电极为金属氧化物导体层的单层结构。从而本发明的TFT阵列基板的制作方法能够减少光罩次数，提高生产效率和降低生产成本。

Description

一种TFT阵列基板及其制作方法
技术领域
本发明涉及显示技术领域，特别是涉及一种TFT阵列基板及其制作方法。
背景技术
有源矩阵驱动的LCD显示技术利用了液晶的双极性偏振特点，通过施加电场控制液晶分子的排列方向，实现对背光源光路行进方向的开关作用。根据对液晶分子施加电场方向的不同，可以将LCD显示模式分为TN,VA及IPS系列模式。VA系列模式指对液晶分子施加纵向电场，而IPS系列模式指对液晶分子施加横向电场。而在IPS系列模式中，对于施加横向电场的不同，又可分为IPS模式和FFS模式等。其中FFS显示模式的每一个像素单元含有上下两层电极，即像素电极和公共电极，且下层的公共电极采用开口区整面平铺的方式。FFS显示模式具有高透过率，广视角以及较低的色偏等优点，是一种广泛应用的LCD显示技术。
在有源阵列显示装置中，常采用的是Single-gateTFT(单栅极薄膜晶体管)，但是DualgateTFT(双栅极晶体管)与Single-gateTFT(单栅极薄膜晶体管)相比，不仅具有较高的迁移率，较大的开态电流，更小的亚阈值摆幅，阈值电压(Vth)稳定性和均匀性好等优点，还具有更好的栅极偏压稳定性。然而，传统的FFS显示模式的Dual-GateTFT阵列基板制造方法需要更多的光罩次数，增加了工艺的复杂性以及生产成本。
发明内容
有鉴于此，本发明提供一种TFT阵列基板及其制作方法，能够减少光罩次数，提高生产效率和降低生产成本。
为解决上述问题，本发明提供一种TFT阵列基板的制作方法，包括：提供一基板，在基板上依次形成第一透明金属氧化物导体层和第一金属层，并采用第一光罩工艺将第一金属层和第一透明金属氧化物导体层蚀刻成底栅电极及公共电极，其中底栅电极为第一金属层和第一透明金属氧化物导体层的叠层结构，公共电极为第一透明金属氧化物导体层的单层结构。
其中，第一光罩采用半色调掩膜、灰色调掩膜或单狭缝掩膜中的任一种。
其中，制作方法还包括：在基板上进一步形成栅绝缘层；在基板上进一步形成半导体层，并采用第二光罩工艺将半导体层蚀刻成半导体图案，其中半导体图案位于底栅电极上方；在基板上进一步形成第二金属层，并采用第三光罩工艺将第二金属层蚀刻成位于半导体图案两端的源电极及漏电极；在基板上进一步形成第一钝化层，并采用第四光罩工艺对第一钝化层进行蚀刻以形成过孔；在基板上进一步形成第二透明金属氧化物导体层，并采用第五光罩工艺将第二透明金属氧化物导体层蚀刻成顶栅电极和像素电极，其中，顶栅电极位于半导体图案的上方，像素电极与公共电极至少部分重叠设置且通过过孔与源电极及漏电极中的一者电连接。
其中，在基板上进一步形成半导体层，并采用第二光罩工艺将半导体层蚀刻成半导体图案的步骤与在基板上进一步形成第二金属层，并采用第三光罩工艺将第二金属层蚀刻成位于半导体图案两端的源电极及漏电极的步骤之间，制作方法还包括：在基板上进一步形成刻蚀阻挡层，并采用第六光罩工艺对刻蚀阻挡层进行蚀刻以形成位于半导体图案两端的刻蚀阻挡层过孔。
其中，制作方法还包括：在基板上进一步形成栅绝缘层；在基板上进一步形成半导体层以及第二金属层，并采用第二光罩工艺将半导体层和第二金属层蚀刻成半导体图案以及位于半导体图案两端的源电极和漏电极，其中半导体图案位于底栅电极上方；在基板上进一步形成第一钝化层，并采用第三光罩工艺对第一钝化层进行蚀刻以形成过孔；在基板上进一步形成第二透明金属氧化物导体层，并采用第四光罩工艺将第二透明金属氧化物导体层蚀刻成顶栅电极和像素电极，其中，顶栅电极位于半导体图案的上方，像素电极与公共电极至少部分重叠设置且通过过孔与源电极及漏电极中的一者电连接。
其中，在基板上进一步形成半导体层以及第二金属层，并采用第二光罩工艺将半导体层和第二金属层蚀刻成半导体图案以及位于半导体图案两端的源电极和漏电极的步骤包括：在基板上进一步形成本征半导体层、掺杂半导体层以及第二金属层，并通过采用第二光罩工艺将本征半导体层蚀刻成本征半导体图案，将掺杂半导体层蚀刻成位于本征半导体图案两端的第一掺杂半导体图案和第二掺杂半导体图案，并将第二金属层蚀刻成分别位于第一掺杂半导体图案和第二掺杂半导体图案上方的漏电极和源电极。
其中，第二光罩采用半色调掩膜、灰色调掩膜或单狭缝掩膜中的任一种。
为解决上述问题，本发明还提供一种阵列基板，包括：基板；形成在基板上的底栅电极和公共电极，其中底栅电极和公共电极由同道光罩工艺形成，且底栅电极为第一金属层和第一透明金属氧化物导体层的叠层结构，公共电极为第一透明金属氧化物导体层的单层结构。
其中，基板进一步包括位于底栅电极上方的半导体图案以及位于半导体图案两端的源电极和漏电极，其中半导体图案与源电极和漏电极由另一同道光罩工艺形成。
其中，半导体图案包括：本征半导体图案以及位于本征半导体图案两端的第一掺杂半导体图案和第二掺杂半导体图案，漏电极和源电极分别位于第一掺杂半导体图案和第二掺杂半导体图案上方。
通过上述方案，本发明的有益效果是：区别于现有技术，本发明的TFT阵列基板的底栅电极为金属层与金属氧化物导体层的叠层结构，公共电极为金属氧化物导体层的单层结构，并且底栅电极及公共电极是通过同一道光罩工艺在基板上形成，因此，本发明的TFT阵列基板的制造可减少光罩的次数，提高生产效率和降低生产成本。
附图说明
为了更清楚地说明本发明实施方式中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本发明TFT阵列基板的制作方法的第一实施方式的流程示意图；
图2A至图2F是图1中TFT阵列基板的第一实施方式中制作底栅电极和公共电极的工艺流程图；
图3是图1中TFT阵列基板的第一实施方式中第一光罩的透光原理示意图；
图4是图1中TFT阵列基板的第二光罩工艺形成半导体图案的工艺示意图；
图5是图1中TFT阵列基板的第三光罩工艺形成源电极及漏电极的工艺示意图；
图6是图1中TFT阵列基板的第四光罩工艺形成过孔的工艺示意图；
图7是由图1中TFT阵列基板的制作方法的第一实施方式制得的TFT阵列基板的结构示意图；
图8是本发明TFT阵列基板的制作方法的第二实施方式的流程示意图；
图9是由图8中TFT阵列基板的制作方法的第二实施方式制得的TFT阵列基板的结构示意图；
图10是本发明TFT阵列基板的制作方法的第三实施方式的流程示意图；
图11A至图11D是图10中TFT阵列基板的制作方法的第三实施方式中制作半导体图案、源电极和漏电极的工艺示意图；
图12是由图10中TFT阵列基板的制作方法的第三实施方式制得的TFT阵列基板的结构示意图。
具体实施方式
下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
请参看图1，图1是本发明TFT阵列基板的制作方法的第一实施方式的流程示意图，如图1所示，本实施方式的TFT阵列基板的制作方法包括：
S11：提供一基板。
S12：在基板上依次形成第一透明金属氧化物导体层和第一金属层，并采用第一光罩工艺将第一金属层和第一透明金属氧化物导体层蚀刻成底栅电极及公共电极。
其中，基板作为衬底基板，其可以为玻璃基板、塑料基板或其他合适材质的基板。在本实施方式中，基板优选为具有透光的特性的玻璃基板。
请一并参看图2A至图2F，图2A至图2F是图1中TFT阵列基板的第一实施方式中制作底栅电极和公共电极的工艺流程图。如图2A所示，采用物理气相沉积法(简称PVD)在基板100上先后形成第一透明金属氧化物导体层110及第一金属层120，第一金属层120覆盖在第一透明金属氧化物导体层110上方。其中，第一金属氧化物导体层110的材料包括但不限于为ITO(英文为：Indiumtinoxide，中文为：氧化铟锡)，ITO是一种具有良好的导电性和透明性的金属氧化物。第一金属层120的材料包括但不限于为铬、铝、钛或其他金属材料。
如图2B所示，采用第一光罩10对具有第一金属层120和第一透明金属氧化物导体层110的基板100进行曝光。其中，预先在第一金属层120上方覆盖一层光阻层(图未示)，第一光罩10为半色调掩膜(Halt-toneMask；简称HTM)、灰色调掩膜(Gray-toneMask；简称GTM)或单狭缝掩膜(SingleslitMask；简称SSM)中的任一种。第一光罩10包括透光部101、半透光部102及不透光部103。采用第一光罩10对具有第一金属层120和第一透明金属氧化物导体层110的基板100进行曝光后，光阻层对应第一光罩10的透光部101的区域完全曝光，对应第一光罩10的半透光部102的区域半曝光，对应第一光罩10的不透光部103的区域不曝光。因此，在采用第一光罩10对光阻层进行曝光、半曝光、不曝光及显影的制程后相应获得第一光阻部1030和第二光阻部1020，其中第一光阻部1030的厚度大于第二光阻部1020的厚度，第一光阻部1030对应于第一光罩10的不透光部103，第二光阻部1020对应于第一光罩10的半透光部102。
如图2C所示，进一步对第一金属层120和第一金属氧化物导体层110没有被第一光阻部1030和第二光阻部1020覆盖的的区域进行第一次湿刻，将没有被第一光阻部1030和第二光阻部1020覆盖区域的第一金属层120和第一金属氧化物导体层110去掉。
如图2D所示，使用氧气对第一光阻部1030和第二光阻部1020进行灰化，以使得厚度较薄的第二光阻部1020被去掉，被第二光阻部1020覆盖的第一金属层120裸露出来。第一光阻部1030保留部分光阻。
如图2E所示，进一步对裸露出来的第一金属层120进行湿刻，从而在仅保留下第一透明金属氧化物导体层110作为公共电极11，公共电极11为第一透明金属氧化物导体层110形成的单层结构。
如图2F所示，将第一光阻部1030余下的光阻剥离去除，从而使得由余下的第一金属层120和第一透明金属氧化物导体层110的叠层结构形成底栅电极12。因此，仅通过同一道光罩工艺可以同时形成底栅电极12和公共电极11。
请参看图3，图3是图1中TFT阵列基板的第一实施方式中第一光罩的透光原理示意图。为了方便说明，图3中将第一光罩10、光强曲线70及基板100上形成底栅电极12和公共电极11的结构放在一起进行说明。如图3所示，第一光罩10包括透光部101、半透光部102及不透光部103，其中，不透光部103对应底栅电极12的区域，半透光部102对应于公共电极11的区域，透光部101对应于除了底栅电极12和公共电极11的其他区域。光强曲线70的第一向上凸起部703对应于第一光罩10的不透光部103，表示此时光照强度最弱。光强曲线70的第二向上凸起部702对应于第一光罩10的半透光部102，其中，第一向上凸起部703对应的光照强度小于第二向上凸起部702对应的光照强度，并且，第一向上凸起部703对应的光照强度和第二向上凸起部702对应的光照强度均小于其他区域的光照强度。因此，在使用第一光罩10进行曝光显影后，使得对应于底栅电极12上的第一光阻部1030的厚度大于对应于公共电极11上的第二光阻部1020的厚度，从而通过进一步的湿刻法、光阻氧气灰化法等获得底栅电极12和公共电极11，因此，通过同一道光罩工艺可以同时形成底栅电极12和公共电极11。
在本实施方式中，利用第一光罩10对第一透明金属氧化物导体层110和第一金属层120进行曝光、半曝光及未曝光，以形成底栅电极12和公共电极11，是由第一光罩10的结构决定的。
S13：在基板上进一步形成栅绝缘层。
S14：在基板上进一步形成半导体层，并采用第二光罩工艺将半导体层蚀刻成半导体图案。
如图4所示，在基板100上形成一层栅绝缘层130，栅绝缘层130覆盖底栅电极12和公共电极11并延伸到基板100上，该栅绝缘层130可以采用化学气相沉积法形成，栅绝缘层130的材质包括但不限于为氮化硅、氧化硅或氮氧化硅。
并在栅绝缘层130上方进一步形成半导体层(图未示)，半导体层可以通过沉积法形成。半导体层的材料优选为IGZO(IndiumGalliumZincOxide)，IGZO是一种含有铟、镓和锌的非晶金属氧化物，是用于新一代薄膜晶体管技术中的沟道层材料，IGZO的载流子迁移率是非晶硅的20～30倍，可以大大提高TFT对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率，同时更快的响应也大大提高了像素的行扫描速率，使得超高分辨率在TFT-LCD中成为可能，另外，由于晶体管数量减少和提高了每个像素的透光率，IGZO显示器具有更高的能效水平，而且效率更高，并且IGZO可以利用现有的非晶硅生产线生产，只需稍加改动，因此在成本方面IGZO比低温多晶硅更具有竞争力。
进一步在半导体层上面再覆盖一层光阻层(图未示)，采用第二光罩(图未示)对光阻层进行曝光，第二光罩包括透光部和不透光部，从而使得经过第二光罩工艺进行曝光显影蚀刻等制程后，对应于第二光罩的透光部的半导体层被蚀刻去掉，留下对应于第二光罩的不透部的半导体层形成一半导体图案14，即半导体图案14由对应于第二光罩的不透光部的半导体层形成，因为未被曝光蚀刻而保留。半导体图案14位于底栅电极12上方。这里由半导体层制作半导体图案14的方法采用的是现有技术的方法，在此不作过多的赘述。
S15：在基板上进一步形成第二金属层，并采用第三光罩工艺将第二金属层蚀刻成位于半导体图案两端的源电极及漏电极。
如图5所示，在基板100上进一步形成第二金属层(图未示)，采用第三光罩(图未示)对第二金属层进行曝光，并进行显影蚀刻的制程后，形成位于半导体图案14两端的源电极16及漏电极15，其中，采用第三光罩制作源电极16及漏电极15的工艺采用的是现有技术的工艺，在此不再过多的赘述。
S16：在基板上进一步形成第一钝化层，并采用第四光罩工艺对第一钝化层进行蚀刻以形成过孔。
如图6所示，进一步在基板100上形成第一钝化层160，第一钝化层160覆盖源电极16及漏电极15、半导体图案14并延伸到栅绝缘层130上。采用第四光罩(图未示)对第一钝化层160进行曝光、显影及蚀刻等制程后，以使对应于源电极16或漏电极15上方的第一钝化层160的区域形成过孔17。其中，形成过孔17的方法采用的是现有技术的方法，在此不再过多的赘述。
S17：在基板上进一步形成第二透明金属氧化物导体层，并采用第五光罩工艺将第二透明金属氧化物导体层蚀刻成顶栅电极和像素电极。
S18：在基板上进一步形成第二钝化层。
请参看图7，图7是由图1中TFT阵列基板的制作方法的第一实施方式制得的TFT阵列基板的结构示意图，结合图7说明步骤S17至S18的实施方式。在基板100的第一钝化层160上进一步形成第二透明金属氧化物导体层(图未示)，该第二透明金属氧化物导体层的材料采用的是与公共电极11同样的材料，即第二透明金属氧化物导体层的材料也为ITO氧化物。采用第五光罩(图未示)对第二透明金属氧化物导体层进行曝光，并进行显影蚀刻后，形成顶栅电极19和多个像素电极18。其中，顶栅电极19位于半导体图案14的上方，并与底栅电极12对应设置。像素电极18与公共电极11至少部分重叠设置，且其中一个像素电极18通过过孔17与源电极16及漏电极15中的一者电连接。图7中所示的是一个像素电极18通过过孔17与源电极16连接，其余的像素电极18间隔排列在公共电极11的上方。并在基板100上进一步形成第二钝化层180，第二钝化层180覆盖像素电极18、顶栅电极19并延伸到第一钝化层160上。
其中，由第二透明金属氧化物导体层制作像素电极18和顶栅电极19并进一步覆盖第二钝化层180采用的是现有的技术方法，在此不再过多的赘述。
因此，由上述实施方式制得的TFT阵列基板1包括：基板100、形成在基板100上的底栅电极12和公共电极11、栅绝缘层130、半导体图案14、漏电极15及源电极16、第一钝化层160、像素电极18、顶栅电极19及第二钝化层180。其中，底栅电极12和公共电极11由同道光罩工艺形成，并且底栅电极12为第一金属层120和第一透明金属氧化物导体层110的叠层结构，公共电极11为第一透明金属氧化物导体层110的单层结构。栅绝缘层130覆盖底栅电极12和公共电极11并延伸到基板100上，半导体图案14位于底栅电极12上方，漏电极15及源电极16分别位于半导体图案14的两端。第一钝化层160覆盖漏电极15及源电极16、半导体图案14并延伸到栅绝缘层130上，并且，第一钝化层160对应于源电极16或漏电极15的区域还形成有过孔17，图7中所示的过孔17位于源电极16上方，该过孔17用于将源电极16与像素电极18电连接，并且像素电极18与公共电极11至少部分重叠，顶栅电极19与底栅电极12相对设置。第二钝化层180覆盖顶栅电极19和像素电极18并延伸到第一钝化层160上。该TFT阵列基板1为BCE(英文为：BackChannelEtch，中文为：背沟道刻蚀结构)结构的阵列基板。
综上，本实施方式的TFT阵列基板可以在基板上依次形成金属层和透明金属氧化物导体层，然后通过同一道光罩工艺在基板上一次形成底栅电极和公共电极，使金属层和透明金属氧化物导体层的叠层结构形成底栅电极，透明金属氧化物导体层的单层结构形成公共电极，由此可以减少制作TFT阵列基板的光罩次数，提高生产效率和降低生产成本。
请参看图8，图8是本发明TFT阵列基板的制作方法的第二实施方式的流程示意图。如图8所示，本实施方式的TFT阵列基板的制作方法包括：
S21：提供一基板。
S22：在基板上依次形成第一透明金属氧化物导体层和第一金属层，并采用第一光罩工艺将第一金属层和第一透明金属氧化物导体层蚀刻成底栅电极及公共电极。
S23：在基板上进一步形成栅绝缘层。
S24：在基板上进一步形成半导体层，并采用第二光罩工艺将半导体层蚀刻成半导体图案。
S25：在基板上进一步形成刻蚀阻挡层，并采用第六光罩工艺对刻蚀阻挡层进行蚀刻以形成位于半导体图案两端的刻蚀阻挡层过孔。
S26：在基板上进一步形成第二金属层，并采用第三光罩工艺将第二金属层蚀刻成位于半导体图案两端的源电极及漏电极。
S27：在基板上进一步形成第一钝化层，并采用第四光罩工艺对第一钝化层进行蚀刻以形成过孔。
S28：在基板上进一步形成第二透明金属氧化物导体层，并采用第五光罩工艺将第二透明金属氧化物导体层蚀刻成顶栅电极和像素电极。
S29：在基板上进一步形成第二钝化层。
其中，请结合图1至图6及图9一并参考，本实施方式与上述实施方式的区别在于，如图4所示的在采用第二光罩将半导体层蚀刻出半导体图案14后，本实施方式还在基板100上进一步形成刻蚀阻挡层210，如图9所示，图9是由图8的TFT阵列基板的制作方法的第二实施方式制得的TFL阵列基板的结构示意图。其中，刻蚀阻挡层210覆盖半导体图案14并延伸到栅绝缘层130上。采用第六光罩(图未示)对刻蚀阻挡层210进行曝光显影并进行蚀刻工艺，将刻蚀阻挡层210位于半导体图案14两端的区域进行曝光蚀刻形成刻蚀阻挡层过孔20，刻蚀阻挡层过孔20用于使源电极16和漏电极15与半导体图案14电连接。其中，刻蚀阻挡层210的作用是使得在形成源电极16和漏电极15的工艺制程中保护半导体图案14不被腐蚀。步骤S26至步骤S29至上述实施方式的步骤S15至步骤S18类似，在此不再赘述。
本实施方式的TFL阵列基板2为ESL(英文为：Etchstopperlayer；中文为：刻蚀阻挡层)结构的阵列基板，本实施方式的图9所示的阵列基板2的结构图与图7所示的BCE结构的阵列基板1的区别在于，TFL阵列基板2还包括位于半导体14上方的刻蚀阻挡层210，刻蚀阻挡层210对应于半导体图案14两端的区域形成有刻蚀阻挡层过孔20，使得位于半导体图案14两端的源电极16和漏电极15通过刻蚀阻挡层过孔20与半导体图案14电连接。
综上，本实施方式的阵列基板制程工艺与上述实施方式的工艺类似，其可以减少光罩的次数，提高生产效率和降低生产成本，并且通过设置刻蚀阻挡层还可以避免在蚀刻形成漏电极和源电极时误腐蚀半导体图案。
请参看图10，图10是本发明TFT阵列基板的制作方法的第三实施方式的流程示意图。如图10所示，本实施方式的TFT阵列基板的制作方法包括：
S31：提供一基板。
S32：在基板上依次形成第一透明金属氧化物导体层和第一金属层，并采用第一光罩工艺将第一金属层和第一透明金属氧化物导体层蚀刻成底栅电极及公共电极。
S33：在基板上进一步形成栅绝缘层。
其中，步骤S31至步骤S33与第一实施方式的步骤S11至S13类似，在此不再赘述。
S34：在基板上进一步形成半导体层以及第二金属层，并采用第二光罩工艺将半导体层和第二金属层蚀刻成半导体图案以及位于半导体图案两端的源电极和漏电极。
请一并参考图1至图5、图11A至图11D，其中图11A至图11D是图10中TFT阵列基板的制作方法的第三实施方式中制作半导体图案、源电极和漏电极的工艺示意图。与第一实施方式类似，半导体层140用于蚀刻形成半导体图案14，第二金属层150用于蚀刻形成位于半导体图案14两端的源电极16和漏电极15，并且半导体图案14位于底栅电极12上方。
本实施方式与第一实施方式的区别之处在于，如图11A所示，半导体层140包括本征半导体层190以及掺杂半导体层200。采用化学气相沉积法(简称CVD)在基板10上先后沉积本征半导体层190以及掺杂半导体层200。其中本征半导体层190为a-Si(非晶硅)层，掺杂半导体层200为n+a-Si层，n+a-Si层为高浓度掺杂的N型非晶硅导电层。
如图11B所示，进一步采用PVD法在基板100上沉积第二金属层150。第二金属层150与第一实施方式的材料相同，可以为铝、铬、钼、钛等金属材料。
进一步在第二金属层150上形成光阻层(图未示)，采用第二光罩对光阻层进行曝光并显影，第二光罩与第一光罩的结构类似，同样是采用半色调掩膜、灰色调掩膜或单狭缝掩膜中的任一种。采用第二光罩对光阻层进行曝光显影后，得到一光阻图案21，如图11C所示。进一步将第二金属层150没有被光阻图案21覆盖的区域进行湿刻去除，然后采用干刻法去掉没有被光阻图案21覆盖的本征半导体层190以及掺杂半导体层200对应的区域。进一步使用氧气对光阻图案21进行灰化处理，将光阻图案21中沟道处较薄位置的光阻去掉，光阻图案21较厚位置保留一定厚度的光阻，这里指后期制作形成的源电极16和漏电极15上方对应的位置保留一定厚度的光阻。进一步使用湿刻法将没有被光阻覆盖的第二金属层150去掉，并使用干刻法将没有被光阻覆盖的掺杂半导体层200去掉以及去掉少部分本征半导体层190，并去除余下的光阻，从而得到图11D所示的结构，其中，本征半导体层190被蚀刻成本征半导体图案22，掺杂半导体层200被蚀刻成分别位于本征半导体图案22两端的第一掺杂半导体图案23和第二掺杂半导体图案24，第二金属层150被蚀刻成分别位于第一掺杂半导体图案23上方的漏电极15和位于第二掺杂半导体图案24上方的源电极16。因此，本实施方式仅通过同一道光罩工艺可以同时形成半导体图案14和源电极16及漏电极15。半导体图案14由本征半导体图案22和分别位于本征半导体图案22两端的第一掺杂半导体图案23和第二掺杂半导体图案24组成。
S35：在基板上进一步形成第一钝化层，并采用第三光罩工艺对第一钝化层进行蚀刻以形成过孔。
S36：在基板上进一步形成第二透明金属氧化物导体层，并采用第四光罩工艺将第二透明金属氧化物导体层蚀刻成顶栅电极和像素电极。
S37：在基板上进一步形成第二钝化层。
请一起参看图6、图7及图12，图12是由图10中TFT阵列基板的制作方法的第三实施方式制得的TFT阵列基板的结构示意图。其中，步骤S35至步骤S37与上述实施方式的步骤S16至步骤S18类似，在这不再赘述。
本实施方式的TFT阵列基板3的结构与第一实施方式的TFT阵列基板1的结构的区别在于，本实施方式为由本征半导体图案22，并且本征半导体图案22两端还设置有第一掺杂半导体图案23和第二掺杂半导体图案24以替代第一实施方式图7中所示的半导体图案14，并且图12所示的实施方式中的漏电极15位于第一掺杂半导体图案23上方，源电极16位于第二掺杂半导体图案24上方。因此，本实施方式的TFT阵列基板可以通过同一道光罩工艺在基板上形成底栅电极和公共电极，并通过同一道光罩工艺形成半导体图案及位于半导体图案两端的源电极和漏电极，其中，半导体图案由半征半导体图案和位于半征半导体图案两端的第一掺杂半导体图案和第二掺杂半导体图案组成，漏电极和源电极分别位于第一掺杂半导体图案和第二掺杂半导体图案上方，使得本实施方式的TFT阵列基板仅需要四道光罩工艺，减少光罩次数，提高生产效率，降低生产成本。
综上所述，区域别于现有技术，本发明的TFT阵列基板可以通过一道光罩工艺在基板上形成由金属层和透明金属氧化物导体层叠层形成的底栅电极和由透明金属氧化物导体层形成的公共电极，从而使得阵列基板的制程可以减少光罩次数，提高生产效率，降低生产成本。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种TFT阵列基板的制作方法，其特征在于，所述制作方法包括：
提供一基板；
在所述基板上依次形成第一透明金属氧化物导体层和第一金属层，并采用第一光罩工艺将所述第一金属层和所述第一透明金属氧化物导体层蚀刻成底栅电极及公共电极，其中所述底栅电极为所述第一金属层和第一透明金属氧化物导体层的叠层结构，所述公共电极为所述第一透明金属氧化物导体层的单层结构。
2.根据权利要求1所述的制作方法，其特征在于，所述第一光罩采用半色调掩膜、灰色调掩膜或单狭缝掩膜中的任一种。
3.根据权利要求1所述的制作方法，其特征在于，所述制作方法还包括：
在所述基板上进一步形成栅绝缘层；
在所述基板上进一步形成半导体层，并采用第二光罩工艺将所述半导体层蚀刻成半导体图案，其中所述半导体图案位于所述底栅电极上方；
在所述基板上进一步形成第二金属层，并采用第三光罩工艺将所述第二金属层蚀刻成位于所述半导体图案两端的源电极及漏电极；
在所述基板上进一步形成第一钝化层，并采用第四光罩工艺对所述第一钝化层进行蚀刻以形成过孔；
在所述基板上进一步形成第二透明金属氧化物导体层，并采用第五光罩工艺将所述第二透明金属氧化物导体层蚀刻成顶栅电极和像素电极，其中，所述顶栅电极位于所述半导体图案的上方，所述像素电极与所述公共电极至少部分重叠设置且通过所述过孔与所述源电极及漏电极中的一者电连接。
4.根据权利要求3所述的制作方法，其特征在于，在所述基板上进一步形成半导体层，并采用第二光罩工艺将所述半导体层蚀刻成半导体图案的步骤与在所述基板上进一步形成第二金属层，并采用第三光罩工艺将所述第二金属层蚀刻成位于所述半导体图案两端的源电极及漏电极的步骤之间，所述制作方法还包括：
在所述基板上进一步形成刻蚀阻挡层，并采用第六光罩工艺对所述刻蚀阻挡层进行蚀刻以形成位于所述半导体图案两端的刻蚀阻挡层过孔。
5.根据权利要求1所述的制作方法，其特征在于，所述制作方法还包括：
在所述基板上进一步形成栅绝缘层；
在所述基板上进一步形成半导体层以及第二金属层，并采用第二光罩工艺将所述半导体层和第二金属层蚀刻成半导体图案以及位于所述半导体图案两端的源电极和漏电极，其中所述半导体图案位于所述底栅电极上方；
在所述基板上进一步形成第一钝化层，并采用第三光罩工艺对所述第一钝化层进行蚀刻以形成过孔；
在所述基板上进一步形成第二透明金属氧化物导体层，并采用第四光罩工艺将所述第二透明金属氧化物导体层蚀刻成顶栅电极和像素电极，其中，所述顶栅电极位于所述半导体图案的上方，所述像素电极与所述公共电极至少部分重叠设置且通过所述过孔与所述源电极及漏电极中的一者电连接。
6.根据权利要求5所述的制作方法，其特征在于，在所述基板上进一步形成半导体层以及第二金属层，并采用第二光罩工艺将所述半导体层和第二金属层蚀刻成半导体图案以及位于所述半导体图案两端的源电极和漏电极的步骤包括：
在所述基板上进一步形成本征半导体层、掺杂半导体层以及第二金属层，并通过采用所述第二光罩工艺将所述本征半导体层蚀刻成本征半导体图案，将所述掺杂半导体层蚀刻成位于所述本征半导体图案两端的第一掺杂半导体图案和第二掺杂半导体图案，并将所述第二金属层蚀刻成分别位于所述第一掺杂半导体图案和第二掺杂半导体图案上方的所述漏电极和源电极。
7.根据权利要求6所述的制作方法，其特征在于，所述第二光罩采用半色调掩膜、灰色调掩膜或单狭缝掩膜中的任一种。
8.一种TFT阵列基板，其特征在于，所述阵列基板包括：
基板；
形成在所述基板上的底栅电极和公共电极，其中所述底栅电极和公共电极由同道光罩工艺形成，且所述底栅电极为第一金属层和第一透明金属氧化物导体层的叠层结构，所述公共电极为所述第一透明金属氧化物导体层的单层结构。
9.根据权利要求8所述的阵列基板，其特征在于，所述基板进一步包括位于所述底栅电极上方的半导体图案以及位于所述半导体图案两端的源电极和漏电极，其中所述半导体图案与所述源电极和漏电极由另一同道光罩工艺形成。
10.根据权利要求9所述的阵列基板，其特征在于，所述半导体图案包括：本征半导体图案以及位于所述本征半导体图案两端的第一掺杂半导体图案和第二掺杂半导体图案，所述漏电极和源电极分别位于所述第一掺杂半导体图案和第二掺杂半导体图案上方。
CN201510629393.7A 2015-09-28 2015-09-28 一种tft阵列基板及其制作方法 Pending CN105304643A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510629393.7A CN105304643A (zh) 2015-09-28 2015-09-28 一种tft阵列基板及其制作方法
PCT/CN2015/091440 WO2017054250A1 (zh) 2015-09-28 2015-10-08 一种tft阵列基板及其制作方法
US14/786,459 US20170162708A1 (en) 2015-09-28 2015-10-08 Tft substrates and the manufacturing methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510629393.7A CN105304643A (zh) 2015-09-28 2015-09-28 一种tft阵列基板及其制作方法

Publications (1)

Publication Number Publication Date
CN105304643A true CN105304643A (zh) 2016-02-03

Family

ID=55201681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510629393.7A Pending CN105304643A (zh) 2015-09-28 2015-09-28 一种tft阵列基板及其制作方法

Country Status (3)

Country Link
US (1) US20170162708A1 (zh)
CN (1) CN105304643A (zh)
WO (1) WO2017054250A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910748A (zh) * 2017-04-10 2017-06-30 深圳市华星光电技术有限公司 一种阵列基板、显示装置及其制作方法
WO2017140015A1 (zh) * 2016-02-18 2017-08-24 深圳市华星光电技术有限公司 双栅极tft阵列基板及制作方法
CN108493216A (zh) * 2018-03-21 2018-09-04 福建华佳彩有限公司 一种tft阵列基板、显示装置及tft阵列基板的制备方法
WO2018170972A1 (zh) * 2017-03-22 2018-09-27 深圳市华星光电半导体显示技术有限公司 优化4m制程的tft阵列制备方法
CN109509757A (zh) * 2018-11-29 2019-03-22 福建华佳彩有限公司 液晶显示器Demux结构、制作方法及液晶显示器
CN111740717A (zh) * 2020-02-10 2020-10-02 中芯集成电路制造(绍兴)有限公司 半导体器件及其形成方法
CN112083607A (zh) * 2020-09-23 2020-12-15 惠科股份有限公司 阵列基板及其制造方法、显示装置
CN113594181A (zh) * 2021-07-23 2021-11-02 惠州华星光电显示有限公司 阵列基板及其制备方法
CN114005842A (zh) * 2021-10-29 2022-02-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法
CN116125713A (zh) * 2022-12-29 2023-05-16 惠科股份有限公司 阵列基板及其制备方法、显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779203B (zh) * 2015-04-23 2017-11-28 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN105304643A (zh) * 2015-09-28 2016-02-03 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
US10290665B2 (en) 2017-04-10 2019-05-14 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrates, display devices, and the manufacturing methods thereof
CN108010924A (zh) * 2017-12-06 2018-05-08 京东方科技集团股份有限公司 一种阵列基板及制作方法、显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1782838A (zh) * 2004-12-04 2006-06-07 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101527282A (zh) * 2007-12-03 2009-09-09 株式会社半导体能源研究所 半导体装置的制造方法
CN102540604A (zh) * 2010-12-28 2012-07-04 乐金显示有限公司 用于ffs模式液晶显示器件的阵列基板及其制造方法
CN102543864A (zh) * 2012-02-07 2012-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
TW201501318A (zh) * 2013-05-16 2015-01-01 Semiconductor Energy Lab 半導體裝置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6439830B2 (en) * 1999-12-08 2002-08-27 Total Mailroom Support, Inc. Opening guard mechanism for printed product stacking device
AU2002354321A1 (en) * 2001-11-22 2003-06-10 Samsung Electronics Co., Ltd Liquid crystal display and thin film transistor array panel
US7157394B2 (en) * 2004-07-17 2007-01-02 Adams Sr James Hugo Stoichiometrically balanced silicon nitride ceramic for high performance cutting tools
KR20060079040A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
JP4117001B2 (ja) * 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
KR101293573B1 (ko) * 2006-10-02 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
EP2502891A1 (en) * 2011-03-23 2012-09-26 Sika Technology AG Activator composition for latent hydraulic and/or pozzolanic binder materials
WO2013137240A1 (ja) * 2012-03-14 2013-09-19 日産自動車株式会社 固体高分子形燃料電池用膜電極接合体
CN102769040B (zh) * 2012-07-25 2015-03-04 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
CN104867870B (zh) * 2015-04-14 2017-09-01 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN105304643A (zh) * 2015-09-28 2016-02-03 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1782838A (zh) * 2004-12-04 2006-06-07 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101527282A (zh) * 2007-12-03 2009-09-09 株式会社半导体能源研究所 半导体装置的制造方法
CN102540604A (zh) * 2010-12-28 2012-07-04 乐金显示有限公司 用于ffs模式液晶显示器件的阵列基板及其制造方法
CN102543864A (zh) * 2012-02-07 2012-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
TW201501318A (zh) * 2013-05-16 2015-01-01 Semiconductor Energy Lab 半導體裝置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017140015A1 (zh) * 2016-02-18 2017-08-24 深圳市华星光电技术有限公司 双栅极tft阵列基板及制作方法
WO2018170972A1 (zh) * 2017-03-22 2018-09-27 深圳市华星光电半导体显示技术有限公司 优化4m制程的tft阵列制备方法
US10192908B2 (en) 2017-03-22 2019-01-29 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. TFT array manufacturing method of optimized 4M production process
WO2018188146A1 (zh) * 2017-04-10 2018-10-18 深圳市华星光电技术有限公司 一种阵列基板、显示装置及其制作方法
CN106910748A (zh) * 2017-04-10 2017-06-30 深圳市华星光电技术有限公司 一种阵列基板、显示装置及其制作方法
CN108493216A (zh) * 2018-03-21 2018-09-04 福建华佳彩有限公司 一种tft阵列基板、显示装置及tft阵列基板的制备方法
CN108493216B (zh) * 2018-03-21 2021-04-27 福建华佳彩有限公司 一种tft阵列基板、显示装置及tft阵列基板的制备方法
CN109509757A (zh) * 2018-11-29 2019-03-22 福建华佳彩有限公司 液晶显示器Demux结构、制作方法及液晶显示器
CN109509757B (zh) * 2018-11-29 2024-04-12 福建华佳彩有限公司 液晶显示器Demux结构、制作方法及液晶显示器
CN111740717B (zh) * 2020-02-10 2024-01-05 绍兴中芯集成电路制造股份有限公司 半导体器件及其形成方法
CN111740717A (zh) * 2020-02-10 2020-10-02 中芯集成电路制造(绍兴)有限公司 半导体器件及其形成方法
CN112083607A (zh) * 2020-09-23 2020-12-15 惠科股份有限公司 阵列基板及其制造方法、显示装置
CN112083607B (zh) * 2020-09-23 2022-04-22 惠科股份有限公司 阵列基板及其制造方法、显示装置
CN113594181A (zh) * 2021-07-23 2021-11-02 惠州华星光电显示有限公司 阵列基板及其制备方法
CN114005842A (zh) * 2021-10-29 2022-02-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法
CN116125713A (zh) * 2022-12-29 2023-05-16 惠科股份有限公司 阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
WO2017054250A1 (zh) 2017-04-06
US20170162708A1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
CN105304643A (zh) 一种tft阵列基板及其制作方法
CN105226015B (zh) 一种tft阵列基板及其制作方法
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
CN108598089B (zh) Tft基板的制作方法及tft基板
CN104867870B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
CN105097675A (zh) 阵列基板及其制备方法
CN105702623B (zh) Tft阵列基板的制作方法
CN106531692A (zh) 阵列基板的制备方法、阵列基板及显示装置
US8193534B2 (en) Array substrate of thin film transistor liquid crystal display and method of manufacturing the same
CN102636927A (zh) 阵列基板及其制造方法
CN105489552A (zh) Ltps阵列基板的制作方法
CN104952880A (zh) 双栅极tft基板的制作方法及其结构
CN101510031B (zh) 阵列基板、包括阵列基板的液晶显示模块和阵列基板的制造方法
CN104465788A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
TW201519416A (zh) 薄膜電晶體驅動背板及其製造方法
WO2015123975A1 (zh) 阵列基板及制备方法、显示面板
CN103227147A (zh) Tft-lcd阵列基板及其制造方法、液晶显示器
CN113394166A (zh) 阵列基板的制作方法、阵列基板及显示面板
US10483405B2 (en) Metal oxide thin-film transistor and manufacturing method for the same
WO2019109473A1 (zh) Ffs模式阵列基板及其制造方法
CN104916649A (zh) 阵列基板及其制造方法
CN103137555B (zh) 薄膜晶体管液晶显示器件及其制造方法
CN104157609B (zh) Tft基板的制作方法及其结构
CN113540126B (zh) 阵列基板及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160203

RJ01 Rejection of invention patent application after publication