[go: up one dir, main page]

CN101510031B - 阵列基板、包括阵列基板的液晶显示模块和阵列基板的制造方法 - Google Patents

阵列基板、包括阵列基板的液晶显示模块和阵列基板的制造方法 Download PDF

Info

Publication number
CN101510031B
CN101510031B CN2008101680219A CN200810168021A CN101510031B CN 101510031 B CN101510031 B CN 101510031B CN 2008101680219 A CN2008101680219 A CN 2008101680219A CN 200810168021 A CN200810168021 A CN 200810168021A CN 101510031 B CN101510031 B CN 101510031B
Authority
CN
China
Prior art keywords
layer
ohmic contact
electrode
drain
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101680219A
Other languages
English (en)
Other versions
CN101510031A (zh
Inventor
金哲世
曺在亨
刘德根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN101510031A publication Critical patent/CN101510031A/zh
Application granted granted Critical
Publication of CN101510031B publication Critical patent/CN101510031B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

阵列基板、包括阵列基板的液晶显示模块和阵列基板的制造方法。一种用于液晶显示设备的阵列基板，包括：位于基板上的选通线和栅极，栅极连接到选通线；位于选通线和栅极上的栅绝缘层；位于栅绝缘层上并对应于栅极的本征非晶硅的有源层；位于有源层上的掺杂非晶硅的欧姆接触层；与选通线交叉的数据线；位于欧姆接触层上并连接到数据线的源极；位于欧姆接触层上并与源极隔开的漏极；位于源极和漏极上并包括露出漏极一部分的漏接触孔的钝化层；和位于钝化层上并通过漏接触孔连接到漏极的像素电极，其中，欧姆接触覆盖位于源极与漏极之间的空间内的有源层。

Description

阵列基板、包括阵列基板的液晶显示模块和阵列基板的制造方法
技术领域
本发明涉及液晶显示(LCD)设备的阵列基板，并且更具体地涉及具有改进的特性并能够防止光漏电流问题的用于LCD设备的阵列基板和该阵列基板的制造方法。
背景技术
本申请要求2008年2月15日提交的韩国专利申请No.10-2008-0014141的优先权，此处以引证的方式并入其全部内容，就像在此进行了完整阐述一样。
相关技术的液晶显示(LCD)设备利用液晶分子的光学各向异性和极化特性。由于其细长形状，液晶分子具有明确的排列方向。可通过在液晶分子上施加电场来控制液晶分子的排列方向。换句话说，随着电场强度或方向的变化，液晶分子的排列也变化。因为基于由液晶分子的光学各向异性导致的液晶分子的取向来折射入射光，可以通过控制透光率而显示图像。
由于包括作为开关元件的薄膜晶体管(TFT)的LCD设备(称为有源矩阵LCD(AM-LCD)设备)具有高分辨率和显示移动图像的优良特性，已经广泛地使用AM-LCD设备。
图1是相关技术的用于LCD设备的阵列基板的像素区域的平面图。在图1中，选通线20和数据线30形成于基板10上。选通线20和数据线30彼此交叉以限定像素区域“P”。薄膜晶体管(TFT)“T”形成于选通线20和数据线30的交叉部。TFT“T”包括栅极25、半导体层(未图示)、源极32和漏极34。栅极25从选通线20延伸，且半导体层形成于栅极25的上方以与栅极25交叠。源极32从数据线30延伸，并且与漏极34隔开。源极32和漏极34接触半导体层。虽然未图示，半导体层包括本征非晶硅的有源层和掺杂非晶硅的欧姆接触层。另外，通过露出漏极34一部分的漏接触孔“CH1”接触漏极34的像素电极70形成在像素区域“P”内。
参考图2A到2G，解释了相关技术阵列基板的制造方法。图2A到2G是示出了沿着图1中的线II-II’提取的部分的制造工艺的截面图。形成有TFT的区域被定义为开关区域“S(T)”。
图2A示出了第一掩模工序。在图2A中，通过沉积导电金属材料在基板10上形成第一金属层(未图示)。导电金属材料包括铜(Cu)、钼(Mo)、铝(Al)、铝合金(AlNd)和铬(Cr)。使用第一掩模(未图示)对第一金属层构图，以形成选通线20(图1)和栅极25。栅极25从选通线20(图1)延伸，并且设置在开关区域“S(T)”内。然后，通过沉积无机绝缘材料在形成有选通线20(图1)和栅极25的基板10上形成栅绝缘层45。无机绝缘材料包括二氧化硅(SiO2)和氮化硅(SiNx)。
图2B和2C示出了第二掩模工序。在图2B中，在栅绝缘层45上顺序形成本征非晶硅的本征非晶硅层40a和掺杂非晶硅的掺杂非晶硅层41a。本征非晶硅层40a和掺杂非晶硅层41a分别具有第一厚度和第二厚度。例如，本征非晶硅层40a的第一厚度可以是约1500埃到约2000埃，而掺杂非晶硅层41a的第二厚度可以是约500埃到约1000埃。即，本征非晶硅层40a具有比掺杂非晶硅层41a更大的厚度。例如，本征非晶硅层40a的厚度几乎可以是掺杂非晶硅层41a的厚度的五倍。
在图2C中，使用第二掩模(未图示)对本征非晶硅层40a(图2B)和掺杂非晶硅层41a(图2B)构图，以形成有源层40和欧姆接触层41。有源层40与栅极25交叠，而欧姆接触层41设置在有源层40上。有源层40和欧姆接触层41具有彼此相同的平面面积。有源层40和欧姆接触层41构成了半导体层42。
图2D和2E示出了第三掩模工序。在图2D中，通过沉积导电金属材料在半导体层42上形成第二金属层(未图示)。导电金属材料包括铜(Cu)、钼(Mo)、铝(Al)、铝合金(AlNd)和铬(Cr)。使用第三掩模(未图示)对第二金属层构图，以形成数据线30、源极32和漏极34。数据线30与选通线20(图1)交叉以限定像素区域“P”。源极32从数据线30延伸，并且与漏极34隔开。结果，在源极32与漏极34之间露出欧姆接触层41的一部分。
然后，在图2E中，通过将源极32和漏极34用作蚀刻掩模的干刻工序对欧姆接触层41的露出部分进行蚀刻，以露出有源层40的一部分。对有源层40的该部分过蚀刻以形成回蚀(back-etch)型沟道“ch”。栅极25、栅绝缘层45、包括有源层40和欧姆接触层41的半导体层42、源极32和漏极34构成了开关区域(“ST”)内的TFT“T”(图1)。
图2F示出了第四掩模工序。在图2F中，在数据线30、源极32和漏极34上形成钝化层55。钝化层55包括例如氮化硅和二氧化硅的无机绝缘材料以及例如基于压克力的树脂和苯并环丁烯(BCB)的有机绝缘材料中的一种材料。使用第四掩模(未图示)对钝化层55构图，以形成露出漏极34的一部分的漏接触孔“CH1”。
图2G示出了第五掩模工序。在图2G中，在包括漏接触孔“CH1”的钝化层55上形成透明导电金属层(未图示)。透明导电金属层包括透明导电材料，例如氧化铟锡(ITO)或者氧化铟锌(IZO)。使用第五掩模(未图示)对透明导电金属层构图，以在像素区域“P”内形成像素电极70。像素电极70通过漏接触孔“CH1”接触漏极34。
通过上述五道掩模工序制造相关技术的用于LCD设备的阵列基板。在相关技术的阵列基板中，有源层40具有比欧姆接触层41大的厚度，以获得回蚀型沟道“ch”。如上所述，本征非晶硅层40a的厚度几乎可以是掺杂非晶硅层41a厚度的五倍。当在蚀刻露出的欧姆接触层41和有源层40以形成回蚀型沟道“ch”中存在工序差错时，不仅有源层40而且栅绝缘层45可能受到损害，致使TFT的特性劣化。为防止这些问题，有源层40具有比欧姆接触层41更大的厚度。
然而，有源层40具有相对较大的厚度导致源极32与沟道“ch”之间或/和漏极34与沟道“ch”之间的电阻增加。结果，TFT“T”的特性劣化。特别地，有源层40的厚度越大，则存在越多的光漏电流。当有源层40暴露于来自背光单元或环境光的光时产生光漏电流。光漏电流导致TFT“T”的特性劣化。此外，光漏电流导致串扰问题，致使LCD设备的图像显示质量也劣化。另外，有源层40的较大厚度要求增加生产时间和设备的初始投资。即，降低了生产率。
发明内容
因此，本发明涉及一种用于LCD设备的阵列基板及其制造方法，其基本消除了由相关技术的限制和缺点导致的一个或多个问题。
本发明的附加特征和优点将在下面的描述中描述且将从描述中部分地显现，或者可以通过本发明的实践来了解。通过书面的说明书及其权利要求以及附图中特别指出的结构可以实现和获得本发明的目的和其他优点。
为了实现这些及其他优点，按照本发明的目的，作为具体和广义的描述，一种用于液晶显示设备的阵列基板包括：位于基板上的选通线和栅极，栅极连接到选通线；位于选通线和栅极上的栅绝缘层；位于栅绝缘层上并对应于栅极的本征非晶硅的有源层；位于有源层上的掺杂非晶硅的欧姆接触层；与选通线交叉的数据线；位于欧姆接触层上并连接到数据线的源极；位于欧姆接触层上并与源极隔开的漏极；位于源极和漏极上并包括露出漏极一部分的漏接触孔的钝化层；和位于钝化层上并通过漏接触孔连接到漏极的像素电极，其中，欧姆接触层覆盖位于源极与漏极之间的空间内的有源层。
在本发明的另一方面，一种用于液晶显示设备的阵列基板的制造方法包括在基板上形成选通线和栅极，栅极连接到选通线；在选通线和栅极上形成栅绝缘层；在栅绝缘层上形成本征非晶硅的有源层，并且在有源层上形成掺杂非晶硅的欧姆接触层，有源层对应于栅极；形成数据线、源极和漏极，数据线与选通线交叉，源极位于欧姆接触层上并连接到数据线上，而漏极位于欧姆接触层上并与源极隔开；在源极和漏极上形成钝化层，钝化层包括露出漏极一部分的漏接触孔；和在钝化层上形成像素电极，像素电极通过漏接触孔连接到漏极，其中，欧姆接触层覆盖位于源极与漏极之间的空间内的有源层。
在本发明的又一方面，一种液晶显示模块包括液晶面板，该液晶面板包括阵列基板和滤色基板，所述阵列基板包括:位于基板上的选通线和栅极，栅极连接到选通线；位于选通线和栅极上的栅绝缘层；位于栅绝缘层上并对应于栅极的本征非晶硅的有源层；位于有源层上的掺杂非晶硅的欧姆接触层；与选通线交叉的数据线；位于欧姆接触层上并连接到数据线的源极；位于欧姆接触层上并与源极隔开的漏极；位于源极和漏极上并包括露出漏极一部分的漏接触孔的钝化层；和位于钝化层上并通过漏接触孔连接到漏极的像素电极，其中，欧姆接触层覆盖位于源极与漏极之间的空间内的有源层；以及用于将光投射在液晶面板上并设置于阵列基板下面的背光单元。
应当理解上述一般描述和下面的详细描述是示例性和说明性的，且旨在提供如权利要求限定的本发明实施方式的进一步解释。
附图说明
附图被包括在本说明书中以提供对本发明的进一步理解，并结合到本说明书中且构成本说明书的一部分，附图示出了本发明的实施方式，且与说明书一起用于解释本发明的原理。
图1是相关技术的用于LCD设备的阵列基板的像素区域的平面图；
图2A到2G是示出了沿着图1中的线II-II’提取的部分的制造工艺的截面图；
图3是根据本发明第一实施方式的用于LCD设备的阵列基板的像素区域的平面图；
图4是沿着图3中的线IV-IV’提取的部分的截面图；
图5A到5I是示出了沿图3中的线IV-IV’提取的部分的制造工艺的截面图；
图6是根据本发明第二实施方式的用于LCD设备的阵列基板的像素区域的平面图；
图7是示出了根据本发明实施方式的阵列基板的TFT内的I-V传递曲线的图；
图8是示出了根据本发明实施方式的取决于阵列基板的TFT内栅电压的电荷迁移率的图；以及
图9是示出了根据本发明实施方式的取决于阵列基板的TFT内的栅-源电压的漏-源电流的图形。
具体实施方式
下面将详细描述本发明优选实施方式，在附图中示例出了其示例。
在根据本发明第一实施方式的用于LCD设备的阵列基板内，没有对欧姆接触层和有源层进行蚀刻，从而可以形成厚度比相关技术阵列基板内的有源层的厚度小的有源层。通过施加到栅极的负电压或正电压而有效地控制沟道中自由电子的迁移，从而改进了TFT的驱动特性。
图3是根据本发明第一实施方式的用于LCD设备的阵列基板的像素区域的平面图，且图4是沿着图3中的线IV-IV’提取的部分的截面图。
在图3和图4中，在基板110上形成选通线120，并且数据线130与选通线120交叉以限定像素区域“P”。数据线130可以与选通线120垂直或者倾斜。作为开关元件的薄膜晶体管(TFT)“T”形成在选通线120和数据线130的交叉部。TFT“T”包括栅极125、栅绝缘层145、包括有源层140和欧姆接触层141的半导体层142、源极132和漏极134。栅极125从选通线120延伸，且栅绝缘层145形成在选通线120和栅极125上。半导体层142形成在栅绝缘层145上，并且与栅极125交叠。欧姆接触层141设置在有源层140上，并且具有与有源层140相同的平面区域。源极132从数据线130延伸，且与漏极134隔开。源极132和漏极134接触欧姆接触层141。TFT“T”通过栅极125和源极132分别连接到选通线120和数据线130。
本征非晶硅的有源层140具有第一厚度“t1”，而掺杂非晶硅的欧姆接触层141具有第二厚度“t2”。例如，有源层140的第一厚度“t1”可以是约100埃到约700埃，而欧姆接触层141的第二厚度“t2”可以是约50埃到约500埃。有源层140可以具有与欧姆接触层141基本相同的厚度。在源极132与漏极134之间露出欧姆接触层141的一部分。
另外，包括漏接触孔“CH2”的钝化层155形成于TFT“T”上。漏接触孔“CH2”露出漏极134的一部分。形成于钝化层155上且在像素区域“P”内的像素电极170通过漏接触孔“CH2”与漏极134接触。像素电极170延伸到前一选通线120，以与该选通线120的一部分交叠。选通线120的交叠部分用作第一电极，像素电极170的交叠部分用作第二电极，而栅绝缘层145和钝化层155用作介电材料层。第一电极、第二电极和介电材料层构成存储电容器“Cst”。另一方面，虽然未图示，设置在栅绝缘层145上的金属图案(未图示)可以设置在第一电极与第二电极之间。金属图案连接到第一电极和第二电极的其中一个上。在这种情况下，仅栅绝缘层和钝化层中的一层用作介电材料层。
在第一实施方式的阵列基板内，有源层140可以具有与欧姆接触层141基本相同的厚度。结果，可以减少生产时间或者用于机器的初始投资。另外，由于欧姆接触层141没有被分离，因而具有通过沟道的电荷迁移率的优点。
另一方面，虽然未图示，图3和图4中的TFT“T”可以用于像素电极和公共电极交替排列在单个基板内的共面切换(IPS)模式LCD设备。
参考图5A到图5I，解释了根据本发明第一实施方式的用于LCD设备的阵列基板的制造方法。图5A到图5I是示出了沿着图3中的线IV-IV’的部分的制造工艺的截面图。在基板上限定了形成有TFT的开关区域“S(T)”、像素区域“P”和形成有数据线的数据区域“D”。
图5A示出了第一掩模工序。在图5A中，通过沉积导电金属材料在基板110上形成第一金属层(未图示)。导电金属材料包括铜(Cu)、钼(Mo)、铝(Al)、铝合金(AlNd)和铬(Cr)。使用第一掩模(未图示)对第一金属层构图，以形成选通线120(图3)和栅极125。栅极125从选通线120(图3)延伸，并且设置在开关区域“S(T)”内。然后，通过沉积无机绝缘材料在形成有选通线120(图3)和栅极125的基板110上形成栅绝缘层145。无机绝缘材料包括二氧化硅(SiO2)和氮化硅(SiNx)。
图5B和图5C示出了第二掩模工序。在图5B中，在栅绝缘层145上顺序形成本征非晶硅的本征非晶硅层140a和掺杂非晶硅的掺杂非晶硅层141a。本征非晶硅层140a和掺杂非晶硅层141a分别具有第一厚度“t1”和第二厚度“t2”。第一厚度“t1”与第二厚度“t2”的比可以是1～1.5:1。例如，本征非晶硅层140a的第一厚度“t1”可以是约100埃到约700埃，而掺杂非晶硅层141a的第二厚度“t2”可以是约50埃到约500埃。本征非晶硅层140a可以具有与掺杂非晶硅层141a基本相同的厚度。
在图5C中，使用第二掩模(未图示)对本征非晶硅层140a(图5B)和掺杂非晶硅层141a(图5B)构图，以形成有源层140和欧姆接触层141。有源层140与栅极125交叠，并且欧姆接触层141设置在有源层140上。有源层140和欧姆接触层141分别具有岛状。由于使用单个掩模对有源层140和欧姆接触层141构图，有源层140和欧姆接触层141具有彼此相同的平面区域。有源层140和欧姆接触层141构成了半导体层142。与相关技术的阵列基板内的有源层相比，根据本发明的阵列基板内的阵列基板140具有相对较小的厚度。
图5D、5E和5F示出了第三掩模工序。在图5D中，通过沉积导电金属材料在包括半导体层142的基板110上形成第二金属层175。导电金属材料包括铜(Cu)、钼(Mo)、铝(Al)、铝合金(AlNd)和铬(Cr)。通过涂敷例如光刻胶(PR)的感光材料在第二金属层175上形成感光材料层180。
包括阻挡区域“T1”和透射区域“T2”的第三掩模“M”设置在感光材料层180上。透射区域“T2”具有比阻挡区域“T1”大的透射率。阻挡区域“T1”完全遮蔽光。透射区域“T2”具有相对较高的透射率，例如约100％的透射率，以使通过透射区域“T2”的光能够完全以化学的方式改变感光材料。在开关区域“S(T)”内，第三掩模“M”包括阻挡区域“T1”之间的透射区域“T2”。即，透射区域“T2”对应于栅极125的中心。阻挡区域“T1”也对应于数据区域“D”。透射区域“T2”还对应于其他区域。
在图5E中，感光材料层180(图5D)通过掩模“M”(图5D)而曝光，并随后被显影以形成第一、第二和第三感光材料图案182、184和186。第一和第二感光材料图案182和184对应于栅极125的两侧，以露出第二金属层175的一部分。第一与第二感光材料图案182与184之间的第二金属层175的露出部分对应于栅极125的中心。第三感光材料图案186对应于数据区域“D”。通过在感光材料层180(图5D)上进行的曝光和显影工序，去除对应于第三掩模(图5D)的透射区域“T2”(图5)的感光材料层180(图5D)，以露出第二金属层175。
在图5F中，通过将第一、第二和第三感光材料图案182、184和186用作构图掩模而对露出的第二金属层175(图5E)构图，以形成数据线130、源极132和漏极134。数据线130位于数据区域“D”内，并且与选通线120(图3)交叉以限定像素区域“P”。源极132从数据线130延伸并且与漏极134隔开。在源极132与漏极134之间露出欧姆接触层141的一部分。
通过湿刻工序或干刻工序对第二金属层175(图5E)构图。在湿刻工序或干刻工序中，欧姆接触层141的材料与源极132和漏极134的材料反应，从而在源极132与漏极134之间的欧姆接触层141的表面上形成硅化物层190。源极132与漏极134之间的有源层140和欧姆接触层141用作沟道“ch”。位于沟道“ch”内的欧姆接触层141上的硅化物层190用作阻碍自由电子在沟道“ch”内迁移的阱。因此，去除硅化物层190以改进TFT“T”的特性。通过使用例如氯化氢(HCl)气体、氯(Cl2)气、六氟化硫气体(SF6)或氟化碳气体(CF4)的反应气体的干刻工序，或者通过使用例如氟酸(HF)溶液的蚀刻剂的湿刻工序去除硅化物层190。
另一方面，可以在硅化物层190上形成金属氧化物层(未图示)来代替去除硅化物层190的步骤，以改进自由电子在沟道“ch”内的迁移率。可以通过氧(O2)等离子体处理形成金属氧化物层。
在图5G中，去除硅化物层190(图5F)，从而在源极132和漏极134之间露出欧姆接触层141的一部分。去除第一、第二和第三感光材料图案182、184和186。栅极125、栅绝缘层145、半导体层142、源极132和漏极134构成了开关区域“S(T)”内的TFT。
图5H示出了第四掩模工序。在图5H中，在包括数据线130和TFT的基板110上形成钝化层155。钝化层155包括例如氮化硅和二氧化硅的无机绝缘材料以及例如基于压克力的树脂和苯并环丁烯(BCB)的有机绝缘材料中的一种材料。使用第四掩模(未图示)对钝化层155构图，以形成露出漏极134的一部分的漏接触孔“CH2”。
图5I示出了第五掩模工序。在图5I中，在包括漏接触孔“CH2”的钝化层155上形成透明导电金属层(未图示)。透明导电金属层包括透明导电材料，例如氧化铟锡(ITO)或氧化铟锌(IZO)。使用第五掩模(未图示)对透明导电金属层构图，以在像素区域“P”内形成像素电极170。像素电极170通过漏接触孔“CH2”接触漏极134。
虽然未图示，像素电极170延伸到前一选通线120(图3)以与该选通线120的一部分交叠。选通线120的交叠部分用作第一电极，像素电极120的交叠部分用作第二电极，而栅绝缘层145和钝化层155用作介电材料层。第一电极、第二电极和介电材料层构成存储电容器“Cst”(图3)。另一方面，虽然未图示，设置在栅绝缘层145上的金属图案(未图示)可以设置在第一电极与第二电极之间。金属图案连接到第一电极和第二电极的其中一个上。在这种情况下，仅栅绝缘层和钝化层中的一层用作介电材料层。
当负电压施加到栅极125时，包括有源层140和欧姆接触层141的沟道“ch”内没有自由电子，从而在截止状态下驱动TFT“T”。另一方面，当正电压施加到栅极125时，在沟道“ch”上积累自由电子，从而在导通状态下驱动TFT“T”。在TFT“T”的导通状态中，数据线130内的数据信号通过TFT“T”提供到像素电极170。结果，通过在像素电极170与位于与阵列基板相对的滤色基板上的公共电极(未图示)之间感应的电场来驱动液晶层(未图示)，从而使LCD设备显示图像。
在根据本发明的阵列基板内，由于与相关技术阵列基板的有源层相比，本发明的有源层140具有相对较小的厚度，因此减少了栅极125与欧姆接触层141之间的距离。因此，即使没有去除源极132与漏极134之间的欧姆接触层141的露出部分，也可将有源层140和欧姆接触层141用作沟道“ch”。
更详细地说，在相关技术的阵列基板内，由于有源层比欧姆接触层厚，栅极与欧姆接触层之间的距离相对较远。因此，如果没有去除源极与漏极之间的欧姆接触层的露出部分，则不可能通过将负或正电压施加到栅极内而控制TFT的导通或截止状态。然而，因为由有源层140的厚度减少导致的栅极125与欧姆接触层141之间的距离接近，可以通过将负或正电压施加到栅极125内而使TFT“T”具有导通或截止状态。即，不仅有源层140而且欧姆接触层141都用作沟道“ch”。
此外，由于有源层140具有减少的厚度而减轻了光漏电流。因此，TFT“T”具有改进的特性并且LCD能够显示高质量图像。此外，由于可以省略去除欧姆接触层的一部分的工序，简化了制造工艺并且减少了生产时间。因此提高了生产率。
图6是根据本发明第二实施方式的用于LCD设备的阵列基板的像素区域的平面图。在第二实施方式中，可以减少掩模工序的数量。
在图6中，在基板210上形成选通线220，并且数据线230与选通线220交叉以限定像素区域“P”。数据线230可以与该选通线220垂直或倾斜。作为开关元件的薄膜晶体管(TFT)“T”形成于选通线220与数据线230的交叉部。TFT“T”包括栅极225、栅绝缘层(未图示)、包括有源层(未图示)和欧姆接触层(未图示)的半导体层(未图示)、源极232和漏极234。栅极225从选通线220延伸，并且栅绝缘层(未图示)形成于选通线220和栅极225上。半导体层(未图示)形成在栅绝缘层(未图示)上，并且与栅极225交叠。欧姆接触层(未图示)设置在有源层(未图示)上，并且具有与有源层(未图示)相同的平面区域。源极232从数据线230延伸并且与漏极234隔开。源极232和漏极234与欧姆接触层(未图示)接触。
本征非晶硅的有源层(未图示)具有第一厚度，而掺杂非晶硅的欧姆接触层(未图示)具有第二厚度。例如，有源层(未图示)的第一厚度可以是约100埃到约700埃，而欧姆接触层(未图示)的第二厚度可以是约50埃到约500埃。有源层(未图示)可以具有与欧姆接触层(未图示)基本相同的厚度。在源极232与漏极234之间露出欧姆接触层(未图示)的一部分。半导体图案274从TFT“T”内的半导体层(未图示)延伸到数据线230。结果，半导体图案274设置在数据线230下面。
另外，在TFT“T”上形成包括漏接触孔“CH3”的钝化层(未图示)。漏接触孔“CH3”露出漏极234的一部分。形成于钝化层(未图示)上且形成于像素区域“P”内的像素电极270通过漏接触孔“CH3”与漏极234接触。像素电极270延伸到前一选通线220，以与选通线220的部分交叠。选通线220的交叠部分用作第一电极，像素电极270的交叠部分用作第二电极，而栅绝缘层(未图示)和钝化层(未图示)用作介电材料层。第一电极、第二电极和介电材料层构成存储电容器“Cst”。另一方面，虽然未图示，设置在栅绝缘层(未图示)上的金属图案(未图示)可以设置在第一电极与第二电极之间。金属图案连接到第一电极和第二电极的其中一个上。在这种情况下，仅栅绝缘层和钝化层中的一层用作介电材料层。
通过四道掩模工序制造根据本发明第二实施方式的阵列基板。在第一掩模工序中，在基板210上形成选通线220和栅极225。另外，在选通线220和栅极225上形成栅绝缘层。在第二掩模工序中，形成有源层、欧姆接触层、源极232、漏极234和数据线230。更详细地，在栅绝缘层上顺序形成本征非晶硅层、掺杂非晶硅层和金属层。然后，使用包括透射区域、阻挡区域和半透射区域的半色调掩模对金属层、掺杂非晶硅层和本征非晶硅层构图。半透射区域的透射率小于透射区域的透射率，而大于阻挡区域的透射率。由于半色调掩模，存在具有高度差的第一和第二感光材料图案。结果，通过单个掩模工序形成欧姆接触层、源极232、漏极234和数据线230。在第三掩模工序中，在数据线130和TFT“T”上形成包括漏接触孔“CH3”的钝化层。在第四掩模工序中，在钝化层上形成像素电极270。
在根据本发明的阵列基板中，由于与相关技术阵列基板的有源层相比，本发明的有源层具有相对较小的厚度，因此减小了栅极与欧姆接触层之间的距离。因此，即使没有去除源极与漏极之间的欧姆接触层的露出部分，也可将有源层和欧姆接触层用作沟道。通过将负或正电压施加到栅极内而使TFT具有导通或截止状态。
此外，由于有源层具有减少的厚度而减轻了光漏电流。由于有源层具有减少的厚度，因此减轻了由数据线下方的半导体图案导致的波动噪声问题。因此，TFT“T”具有改进的特性并且LCD可以显示高质量图像。此外，由于可以省略去除欧姆接触层的部分的工序，简化了制造工序并且减少了生产时间。因此提高了生产率。
图7是示出了根据本发明实施方式的阵列基板的TFT内的I-V传递曲线的图。在图7中，标号(1)示出了相关技术阵列基板的TFT内的I-V传递曲线，而标号(2)到(5)示出了根据本发明的阵列基板的TFT内的I-V传递曲线。在曲线(2)内有源层和欧姆接触层分别具有约300埃和约100埃的厚度，而在曲线(3)内有源层和欧姆接触层分别具有约300埃和约200埃的厚度。在曲线(4)内有源层和欧姆接触层分别具有约500埃和约100埃的厚度，而在曲线(5)内有源层和欧姆接触层分别具有约500埃和约200埃的厚度。当施加约为1V的漏-源电压(Vds)并且在-10V到20V的范围内改变栅-源电压(Vgs)时，测量漏-源电流(Ids)。与曲线(1)相比，曲线(2)到(5)内的漏-源电流(Ids)得以增加。即，图7示出了在根据本发明的阵列基板内的TFT具有改进的特性。
图8是示出了根据本发明实施方式的取决于阵列基板的TFT内的栅电压的电荷迁移率的图。在图8中，标号(1)示出了相关技术阵列基板的TFT内的电荷迁移率，而标号(2)示出了根据本发明的阵列基板的TFT内的电荷迁移率。当施加约1V的源-漏电压(Vds)并且栅-源电压(Vgs)在-5V到20V的范围内改变时，测量TFT内电荷的迁移率。当通过施加约10V到15V的栅-源电压(Vgs)而导通TFT时，相关技术TFT内的电荷迁移率为约0.4cm2/Vs(曲线(1))，而根据本发明的TFT内的电荷迁移率大于1.1cm2/Vs(曲线(2))。因此，根据本发明的TFT中的电荷迁移率得以改善。
图9是示出了根据本发明实施方式的取决于阵列基板的TFT内的栅-源电压的漏-源电流的图。在图9中，曲线(1)和(2)分别示出了在光照条件和非光照条件下测量到的相关技术阵列基板的TFT内的漏-源电流(Ids)。光强度为约400lux。曲线(3)和(4)分别示出了在光照条件和非光照条件下测量到的根据本发明的阵列基板的TFT内的漏-源电流(Ids)。在根据本发明的阵列基板的TFT内，有源层具有约300埃的厚度，而欧姆接触层具有约100埃的厚度。当施加约1V的漏-源电压(Vds)并且栅-源电压(Vgs)在-20V到20V的范围内改变时，曲线(3)和(4)中的漏-源电流(Ids)小于曲线(1)和(2)中的漏-源电流(Ids)。即，根据本发明的阵列基板的TFT中的光漏电流问题得以减轻。
对于本领域技术人员而言很明显，在不偏离本发明的精神或范围的条件下，可以在本发明的用于LCD设备的阵列基板及其制造方法中做出各种修改和变型。因而，本发明的实施方式在落入所附权利要求及其等同物的范围内的条件下旨在涵盖本发明的修改和变化。

Claims (14)

1.一种用于液晶显示设备的阵列基板，该阵列基板包括：
位于基板上的选通线和栅极，所述栅极连接到所述选通线；
位于所述选通线和所述栅极上的栅绝缘层；
位于所述栅绝缘层上并对应于所述栅极的本征非晶硅的有源层；
位于所述有源层上的掺杂非晶硅的欧姆接触层；
与所述选通线交叉的数据线；
位于所述欧姆接触层上并连接到所述数据线的源极；
位于所述欧姆接触层上并与所述源极隔开的漏极；
位于所述源极和漏极上并包括露出所述漏极一部分的漏接触孔的钝化层；和
位于所述钝化层上并通过所述漏接触孔连接到所述漏极的像素电极，
其中，所述欧姆接触层覆盖位于所述源极与所述漏极之间的空间内的所述有源层，
其中，所述有源层具有与所述欧姆接触层基本相同的厚度。
2.根据权利要求1所述的阵列基板，其中，所述有源层和所述欧姆接触层分别为岛状。
3.根据权利要求1所述的阵列基板，其中，所述阵列基板进一步包括位于所述欧姆接触层上并在所述源极与所述漏极之间的金属氧化物层。
4.根据权利要求1所述的阵列基板，其中，所述像素电极与前一选通线交叠以形成存储电容器。
5.根据权利要求4所述的阵列基板，其中，所述阵列基板进一步包括与所述前一选通线和所述像素电极交叠并位于所述栅绝缘层上的金属图案，其中所述金属图案连接到所述前一选通线和所述像素电极中的一个上。
6.一种用于液晶显示设备的阵列基板的制造方法，该方法包括：
在基板上形成选通线和栅极，所述栅极连接到所述选通线；
在所述选通线和所述栅极上形成栅绝缘层；
在所述栅绝缘层上形成本征非晶硅的有源层，并且在所述有源层上形成掺杂非晶硅的欧姆接触层，所述有源层对应于所述栅极；
形成数据线、源极和漏极，所述数据线与所述选通线交叉，所述源极位于所述欧姆接触层上并连接到所述数据线上，而所述漏极位于所述欧姆接触层上并与所述源极隔开；
在所述源极和所述漏极上形成钝化层，所述钝化层包括露出所述漏极一部分的漏接触孔；和
在所述钝化层上形成像素电极，所述像素电极通过所述漏接触孔连接到所述漏极，
其中，所述欧姆接触层覆盖位于所述源极与所述漏极之间的空间内的所述有源层，
其中，所述有源层具有与所述欧姆接触层基本相同的厚度。
7.根据权利要求6所述的方法，其中，通过一道掩模工序进行所述形成所述有源层和所述欧姆接触层的步骤以及所述形成所述数据线、所述源极和所述漏极的步骤。
8.根据权利要求7所述的方法，其中，所述一道掩模工序包括:
在所述栅绝缘层上顺序形成本征非晶硅层、掺杂非晶硅层和金属层；
在所述金属层上形成感光材料层；
设置包括透射区域、半透射区域和阻挡区域的掩模；
形成具有厚度差的第一和第二感光材料图案；和
使用所述第一和第二感光材料图案对所述金属层、所述掺杂非晶硅层和所述本征非晶硅层进行蚀刻。
9.根据权利要求6所述的方法，其中，所述形成所述数据线、所述源极和所述漏极的步骤包括:
在所述栅绝缘层和所述欧姆接触层上形成金属材料层；
使用掩模对所述金属材料层进行蚀刻，以形成所述数据线、所述源极和所述漏极，其中，在所述源极与漏极之间的所述欧姆接触层上形成硅化物层；和
去除所述硅化物层。
10.根据权利要求9所述的方法，其中，所述去除所述硅化物层的步骤包括使用氯化氢气体、氯气、六氟化硫气体和氟化碳气体中的一种气体的干刻工序或者使用氟酸溶液的湿刻工序。
11.根据权利要求9所述的方法，其中，所述方法进一步包括通过氧等离子体处理在所述硅化物层上形成金属氧化物层。
12.根据权利要求6所述的方法，其中，所述像素电极与前一选通线交叠以形成存储电容器。
13.根据权利要求12所述的方法，其中，所述形成所述数据线、所述源极和所述漏极的步骤进一步包括形成与所述前一选通线和所述像素电极交叠并位于所述栅绝缘层上的金属图案，并且其中所述金属图案连接到所述前一选通线和所述像素电极中的一个上。
14.一种液晶显示模块，该液晶显示模块包括:
包括阵列基板和滤色基板的液晶面板，所述阵列基板包括:
位于基板上的选通线和栅极，所述栅极连接到所述选通线；
位于所述选通线和所述栅极上的栅绝缘层；
位于所述栅绝缘层上并对应于所述栅极的本征非晶硅的有源层；
位于所述有源层上的掺杂非晶硅的欧姆接触层；
与所述选通线交叉的数据线；
位于所述欧姆接触层上并连接到所述数据线的源极；
位于所述欧姆接触层上并与所述源极隔开的漏极；
位于所述源极和漏极上并包括露出所述漏极一部分的漏接触孔的钝化层；和
位于所述钝化层上并通过所述漏接触孔连接到所述漏极的像素电极，
其中，所述欧姆接触层覆盖位于所述源极与漏极之间的空间内的所述有源层；以及
用于将光投射到所述液晶面板上并位于所述阵列基板下面的背光单元，
其中，所述有源层具有与所述欧姆接触层基本相同的厚度。
CN2008101680219A 2008-02-15 2008-09-25 阵列基板、包括阵列基板的液晶显示模块和阵列基板的制造方法 Active CN101510031B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020080014141A KR101294235B1 (ko) 2008-02-15 2008-02-15 액정표시장치용 어레이 기판 및 그 제조방법
KR1020080014141 2008-02-15
KR10-2008-0014141 2008-02-15

Publications (2)

Publication Number Publication Date
CN101510031A CN101510031A (zh) 2009-08-19
CN101510031B true CN101510031B (zh) 2013-09-04

Family

ID=40954263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101680219A Active CN101510031B (zh) 2008-02-15 2008-09-25 阵列基板、包括阵列基板的液晶显示模块和阵列基板的制造方法

Country Status (3)

Country Link
US (1) US20090206338A1 (zh)
KR (1) KR101294235B1 (zh)
CN (1) CN101510031B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101635746B1 (ko) * 2009-10-20 2016-07-05 삼성디스플레이 주식회사 센서 어레이 기판, 이를 포함하는 표시장치 및 이의 제조 방법
KR101674207B1 (ko) * 2009-12-02 2016-11-09 엘지디스플레이 주식회사 엑스레이 검출기
KR20110061773A (ko) * 2009-12-02 2011-06-10 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
TWI445181B (zh) 2012-02-08 2014-07-11 E Ink Holdings Inc 薄膜電晶體
CN106409845B (zh) * 2016-12-01 2023-10-20 合肥京东方光电科技有限公司 开关元件及其制备方法、阵列基板以及显示装置
CN109979877A (zh) * 2019-04-22 2019-07-05 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及其制作方法
CN110412806A (zh) * 2019-08-05 2019-11-05 京东方科技集团股份有限公司 阵列基板及制作方法、显示面板及制作方法和显示装置
CN110718466A (zh) * 2019-09-23 2020-01-21 深圳市华星光电技术有限公司 显示面板及其制备方法
CN111430379B (zh) * 2020-04-14 2022-09-27 Tcl华星光电技术有限公司 一种显示面板及其制作方法
CN113206144B (zh) * 2021-04-25 2023-04-07 北海惠科光电技术有限公司 薄膜晶体管的制备方法、薄膜晶体管及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610737A (en) * 1994-03-07 1997-03-11 Kabushiki Kaisha Toshiba Thin film transistor with source and drain regions having two semiconductor layers, one being fine crystalline silicon
CN101060123A (zh) * 2006-04-21 2007-10-24 京东方科技集团股份有限公司 一种tft lcd阵列基板及其制造方法
CN101067701A (zh) * 2006-05-03 2007-11-07 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法
CN101211075A (zh) * 2006-12-26 2008-07-02 Lg.菲利浦Lcd株式会社 液晶显示器件的阵列基板及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03278466A (ja) * 1990-03-27 1991-12-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
US5352907A (en) * 1991-03-29 1994-10-04 Casio Computer Co., Ltd. Thin-film transistor
JP2938351B2 (ja) * 1994-10-18 1999-08-23 株式会社フロンテック 電界効果トランジスタ
JP3208658B2 (ja) * 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
JP3394483B2 (ja) * 1999-11-16 2003-04-07 鹿児島日本電気株式会社 薄膜トランジスタ基板およびその製造方法
JP4357689B2 (ja) * 2000-03-28 2009-11-04 シャープ株式会社 液晶表示パネル及びその製造方法
US6952195B2 (en) * 2000-09-12 2005-10-04 Fuji Photo Film Co., Ltd. Image display device
KR100872494B1 (ko) * 2002-12-31 2008-12-05 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판의 제조 방법
KR20040085312A (ko) * 2003-03-31 2004-10-08 비오이 하이디스 테크놀로지 주식회사 액정표시소자용 어레이기판의 제조방법
KR100687341B1 (ko) * 2003-12-29 2007-02-27 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시장치의 제조방법
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
KR100920483B1 (ko) * 2007-07-20 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610737A (en) * 1994-03-07 1997-03-11 Kabushiki Kaisha Toshiba Thin film transistor with source and drain regions having two semiconductor layers, one being fine crystalline silicon
CN101060123A (zh) * 2006-04-21 2007-10-24 京东方科技集团股份有限公司 一种tft lcd阵列基板及其制造方法
CN101067701A (zh) * 2006-05-03 2007-11-07 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法
CN101211075A (zh) * 2006-12-26 2008-07-02 Lg.菲利浦Lcd株式会社 液晶显示器件的阵列基板及其制造方法

Also Published As

Publication number Publication date
KR101294235B1 (ko) 2013-08-07
US20090206338A1 (en) 2009-08-20
KR20090088702A (ko) 2009-08-20
CN101510031A (zh) 2009-08-19

Similar Documents

Publication Publication Date Title
CN101510031B (zh) 阵列基板、包括阵列基板的液晶显示模块和阵列基板的制造方法
US8927993B2 (en) Array substrate for fringe field switching mode liquid crystal display and method of manufacturing the same
US8045078B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
CN100504524C (zh) 液晶显示装置的阵列基板及其制造方法
US8933460B2 (en) Array substrate for fringe field switching mode liquid crystal display device
CN103123429B (zh) 边缘场切换模式液晶显示装置的阵列基板及其制造方法
JP4623464B2 (ja) 液晶表示装置
US8183070B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
US20070152220A1 (en) TFT array substrate and method for fabricating the same
JP2009122697A (ja) 液晶表示装置
CN105304643A (zh) 一种tft阵列基板及其制作方法
US6853405B2 (en) Method of fabricating liquid crystal display
US9111814B2 (en) Array substrate, manufacturing method thereof and LCD
US8278161B2 (en) Method for fabricating a thin film transistor array substrate with a thinned protective film over a storage capacitor
CN100593870C (zh) 有机薄膜晶体管及其制造方法和显示器件
US7705925B2 (en) Method of manufacturing an array substrate for use in a LCD device
US9881944B2 (en) Array substrate and liquid crystal display module including TFT having improved mobility and method of fabricating the same
CN105226015A (zh) 一种tft阵列基板及其制作方法
US8153462B2 (en) Method of manufacturing liquid crystal display device
CN100395598C (zh) 液晶显示器件的阵列基板及其制造方法
US6842202B2 (en) Array substrate having polysilicon TFT for liquid crystal display device and method of manufacturing the same
CN100580939C (zh) 显示器件及其制造方法
CN100416391C (zh) 液晶显示器件及其制造方法
KR100475111B1 (ko) 액정표시장치의 제조방법
US20020140877A1 (en) Thin film transistor for liquid crystal display and method of forming the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant