[go: up one dir, main page]

KR20060079040A - 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법 - Google Patents

프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법 Download PDF

Info

Publication number
KR20060079040A
KR20060079040A KR1020040118608A KR20040118608A KR20060079040A KR 20060079040 A KR20060079040 A KR 20060079040A KR 1020040118608 A KR1020040118608 A KR 1020040118608A KR 20040118608 A KR20040118608 A KR 20040118608A KR 20060079040 A KR20060079040 A KR 20060079040A
Authority
KR
South Korea
Prior art keywords
electrode
common
line
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020040118608A
Other languages
English (en)
Inventor
안병철
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040118608A priority Critical patent/KR20060079040A/ko
Priority to US11/312,714 priority patent/US7564529B2/en
Publication of KR20060079040A publication Critical patent/KR20060079040A/ko
Priority to US12/457,844 priority patent/US7782436B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 공정을 단순화할 수 있는 프린지 필드 타입의 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
본 발명의 박막 트랜지스터 기판은 투명 도전층을 포함하는 복층 구조의 게이트 라인과; 상기 게이트 라인과 절연되면서 교차하여 화소 영역을 정의하는 데이터 라인과; 상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와; 상기 게이트 라인과 나란하며 상기 복층 구조로 형성된 공통 라인과; 상기 화소 영역에 상기 공통 라인의 투명 도전층이 연장되어 형성된 공통 전극과; 상기 박막 트랜지스터와 접속되고 상기 화소 영역에서 상기 공통 전극과 중첩되어 프린지 필드를 형성하는 화소 전극을 구비한다.

Description

프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그 제조 방법{THIN FILM TRANSISTOR SUBSTRATE OF FRINGE FIELD SWITCH TYPE AND FABRICATING METHOD THEREOF}
도 1은 종래의 액정 패널을 도시한 사시도.
도 2는 본 발명의 제1 실시 예에 따른 프린지 필드 스위칭 타입의 박막 트랜지스터 기판을 도시한 평면도.
도 3은 도 2에 도시된 박막 트랜지스터 기판을 III-III', IV-IV', V-V', VI-VI'선을 따라 절단하여 도시한 단면도.
도 4a 및 도 4b는 본 발명의 제1 실시 예에 따른 프린지 필드 스위칭 타입의 박막 트랜지스터 기판의 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 5a 내지 도 5e는 도 4a 및 도 4b에 도시된 제1 마스크 공정을 구체적으로 설명하기 위한 단면도들.
도 6a 및 도 6b는 본 발명의 제1 실시 예에 따른 프린지 필드 스위칭 타입의 박막 트랜지스터 기판의 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 7a 내지 도 7e는 도 6a 및 도 6b에 도시된 제2 마스크 공정을 구체적으로 설명하기 위한 단면도들.
도 8a 및 도 8b는 본 발명의 제1 실시 예에 따른 프린지 필드 스위칭 타입의 박막 트랜지스터 기판의 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 9a 및 도 9b는 본 발명의 제1 실시 예에 따른 프린지 필드 스위칭 타입의 박막 트랜지스터 기판의 제조 방법 중 제4 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 10은 본 발명의 제2 실시 예에 따른 프린지 필드 스위칭 타입의 박막 트랜지스터 기판을 도시한 평면도.
도 11은 도 10에 도시된 박막 트랜지스터 기판을 VII-VII'선을 따라 절단하여 도시한 단면도.
도 12는 본 발명의 제3 실시 예에 따른 프린지 필드 스위칭 타입의 박막 트랜지스터 기판을 도시한 평면도.
〈 도면의 주요 부분에 대한 부호의 설명 〉
2 : 상부 유리 기판 4 : 블랙 매트릭스
6, R, G, B : 칼라 필터 8 : 공통 전극
10 : 칼라 필터 기판 12 : 하부 유리 기판
14, 102 : 게이트 라인 16, 104 : 데이터 라인
18, TFT : 박막 트랜지스터 20 : 박막 트랜지스터 기판
22, 118 : 화소 전극 24 : 액정
110 : 소스 전극 112 : 드레인 전극
114 : 활성층 116 : 오믹접촉층
115 : 반도체 패턴 108, 128, 136, 144 : 컨택홀
120 : 공통 라인 122 : 공통 전극
124 : 게이트 패드 126 : 게이트 패드 하부 전극
130 : 게이트 패드 상부 전극 132 : 데이터 패드
134 : 데이터 패드 하부 전극 138 : 데이터 패드 상부 전극
140 : 공통 패드 142 : 공통 패드 하부 전극
146 : 공통 패드 상부 전극 150 : 기판
152 : 게이트 절연막 154 : 보호막
101 : 제1 도전층 103 : 제2 도전층
105 : 비정질 실리콘층 107 : 불순물 도핑된 실리콘층
168, 182 : 포토레지스트 패턴 P1 : 차단 영역
P2 : 하프 톤 노광 영역 P3 : 풀 노광 영역
본 발명은 프린지 필드 스위칭 타입의 액정 표시 장치에 관한 것으로, 특히 공정을 단순화할 수 있는 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀 매트릭스를 통해 화상을 표시하는 액정 표시 패널(이하, 액정 패널)과, 그 액정 패널을 구동하는 구동 회로를 구비한다.
도 1을 참조하면, 종래의 액정 패널은 액정(24)을 사이에 두고 접합된 칼라 필터 기판(10)과 박막 트랜지스터 기판(20)으로 구성된다.
칼라 필터 기판(10)은 상부 유리 기판(2) 상에 순차적으로 형성된 블랙 매트릭스(4)와 칼라 필터(6) 및 공통 전극(8)을 구비한다. 블랙 매트릭스(4)는 상부 유리 기판(2)에 매트릭스 형태로 형성된다. 이러한 블랙 매트릭스(4)는 상부 유리 기판(2)의 영역을 칼라 필터(6)가 형성되어질 다수의 셀영역들로 나누고, 인접한 셀들간의 광 간섭 및 외부광 반사를 방지한다. 칼라 필터(6)는 블랙 매트릭스(4)에 의해 구분된 셀영역에 적(R), 녹(G), 청(B)으로 구분되게 형성되어 적, 녹, 청색광을 각각 투과시킨다. 공통 전극(8)은 칼라 필터(6) 위에 전면 도포된 투명 도전층으로 액정(24) 구동시 기준이 되는 공통 전압(Vcom)을 공급한다. 그리고, 칼라 필터(6)의 평탄화를 위하여 칼라 필터(6)와 공통 전극(8) 사이에는 오버코트층(Overcoat Layer)(미도시)이 추가로 형성되기도 한다.
박막 트랜지스터 기판(20)은 하부 유리 기판(12)에서 게이트 라인(14)과 데이터 라인(16)의 교차로 정의된 셀영역마다 형성된 박막 트랜지스터(18)와 화소 전극(22)을 구비한다. 박막 트랜지스터(18)는 게이트 라인(12)으로부터의 게이트 신호에 응답하여 데이터 라인(16)으로부터의 데이터 신호를 화소 전극(22)으로 공급 한다. 투명 도전층으로 형성된 화소 전극(22)은 박막 트랜지스터(18)로부터의 데이터 신호를 공급하여 액정(24)이 구동되게 한다.
유전 이방성을 갖는 액정(24)은 화소 전극(22)의 데이터 신호와 공통 전극(8)의 공통 전압(Vcom)에 의해 형성된 전계에 따라 회전하여 광 투과율을 조절함으로써 계조가 구현되게 한다.
그리고, 액정 패널은 컬러 필터 기판(10)과 박막 트랜지스터 기판(20)과의 셀갭을 일정하게 유지하기 위한 스페이서(미도시)를 추가로 구비한다. 스페이서로는 볼 스페이서 또는 칼럼 스페이서가 이용된다.
이러한 액정 패널의 칼라 필터 기판(10) 및 박막 트랜지스터 기판(20)은 다수의 마스크 공정을 이용하여 형성된다. 하나의 마스크 공정은 박막 증착(코팅) 공정, 세정 공정, 포토리소그래피 공정(이하, 포토 공정), 식각 공정, 포토레지스트 박리 공정, 검사 공정 등과 같은 다수의 공정을 포함한다. 특히, 박막 트랜지스터 기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하여 액정 패널 제조 단가 상승의 중요 원인이 되고 있다.
이러한 액정 패널은 액정을 구동시키는 전계의 방향에 따라 수직 전계 인가형과 수평 전계 인가형으로 대별된다.
수직 전계 인가형 액정 패널은 상하부 기판에 대향하게 배치된 화소 전극과 공통 전극 사이에 형성되는 수직 전계에 의해 TN(Twisted Nematic) 모드의 액정을 구동하게 된다. 이러한 수직 전계 인가형 액정 패널은 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.
수평 전계 인가형 액정 패널은 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 인 플레인 스위치(In Plane Switching; 이하, IPS라 함) 모드의 액정을 구동하게 된다. 이러한 수평 전계 인가형 액정 패널은 시야각이 160도 정도로 넓은 장점을 갖으나, 개구율 및 투과율이 낮은 단점을 가진다.
최근에는 수평 전계 인가형 액정 패널의 단점을 해결하기 위하여 프린지 필드(Fringe Field)에 의해 동작되는 프린지 필드 스위칭(Fringe Field Switching; 이하, FFS) 타입의 액정 패널이 제안되었다. FFS 타입의 액정 패널은 각 화소 영역에 절연막을 사이에 둔 공통 전극과 화소 전극을 구비한다. 그리고, 프린지 필드에 의해 상하부 기판 사이에 채워진 액정 분자들이 각 화소 영역에서 모두 동작되게 함으로써 개구율 및 투과율을 향상시키게 된다.
그러나, FFS 타입의 액정 패널에 포함되는 박막 트랜지스터 기판도 반도체 공정을 포함하는 다수의 마스크 공정을 필요로 하므로 제조 공정이 복잡한 문제점이 있다.
따라서, 본 발명의 목적은 공정을 단순화할 수 있는 FFS 타입의 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 FFS 타입의 박막 트랜지스터 기판은 투명 도전층을 포함하는 복층 구조의 게이트 라인과; 상기 게이트 라인과 절연되면서 교차하여 화소 영역을 정의하는 데이터 라인과; 상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와; 상기 게이트 라인과 나란하며 상기 복층구조로 형성된 공통 라인과; 상기 화소 영역에 상기 공통 라인의 투명 도전층이 연장되어 형성된 공통 전극과; 상기 박막 트랜지스터와 접속되고 상기 화소 영역에서 상기 공통 전극과 중첩되어 프린지 필드를 형성하는 화소 전극을 구비한다.
그리고, 본 발명에 따른 FFS 타입의 박막 트랜지스터 기판의 제조 방법은 기판 상에 투명 도전층을 포함한 복층 구조의 게이트 라인 및 공통 라인과, 공통 라인의 투명 도전층으로부터 신장된 공통 전극을 포함하는 제1 마스크 패턴군을 형성하는 제1 마스크 공정과; 상기 제1 마스크 패턴군을 덮는 게이트 절연막을 형성하고, 그 게이트 절연막 위에 반도체 패턴과, 그 반도체 패턴 위에 중첩된 데이터 라인 및 소스 전극과 드레인 전극을 포함하는 소스/드레인 금속 패턴을 형성하는 제2 마스크 공정과; 상기 소스/드레인 금속 패턴을 덮는 보호막을 형성하고 상기 드레인 전극을 노출시키는 컨택홀을 갖는 형성하는 제3 마스크 공정과; 상기 컨택홀을 통해 상기 드레인 전극과 접속되며 상기 공통 전극과 중첩된 화소 전극을 형성하는 제4 마스크 공정을 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 3 내지 도 9b를 참조하여 상세하게 설명하기로 한다.
도 2는 본 발명의 제1 실시 예에 따른 FFS 타입의 박막 트랜지스터 기판을 도시한 평면도이고, 도 3은 도 2에 도시된 박막 트랜지스터 기판을 III-III', IV- IV', V-V', VI-VI'선을 따라 절단하여 도시한 단면도이다.
도 2 및 도 3에 도시된 FFS 타입의 박막 트랜지스터 기판은 하부 기판(150) 위에 게이트 절연막(152)을 사이에 두고 교차하여 화소 영역을 정의하는 게이트 라인(102) 및 데이터 라인(104), 게이트 라인(102) 및 데이터 라인(104)의 교차부와 접속된 박막 트랜지스터(TFT), 박막 트랜지스터(TFT)와 접속되어 화소 영역에 형성된 화소 전극(118), 화소 영역에서 화소 전극(118)과 프린지 필드를 형성하도록 형성된 공통 전극(122), 공통 전극(122)과 접속된 공통 라인(120)을 구비한다. 그리고, FFS 타입의 박막 트랜지스터 기판은 게이트 라인(102)과 접속된 게이트 패드(124), 데이터 라인(104)과 접속된 데이터 패드(132), 공통 라인(120)과 접속된 공통 패드(140)를 더 구비한다.
게이트 라인(102)은 게이트 드라이버(미도시)로부터의 스캔 신호를, 데이터 라인(104)은 데이터 드라이버(미도시)로부터의 비디오 신호를 공급한다. 이러한 게이트 라인(102) 및 데이터 라인(104)은 게이트 절연막(152)을 사이에 두고 교차하여 각 화소 영역을 정의한다.
여기서, 게이트 라인(102)은 기판(150) 위에 투명 도전층을 포함한 적어도 이중 이상의 복층 구조로 형성된다. 예를 들면, 도 3에 도시된 바와 같이 투명 도전층을 이용한 제1 도전층(101)과, 불투명한 금속을 이용한 제2 도전층(103)이 적층된 이중 구조로 형성된다. 이 경우, 제1 도전층(101)으로는 ITO, TO, IZO, ITZO 등이, 제2 도전층(103)로는 Cu, Mo, Al, Cu 합금, Mo 합금, Al 합금 등이 이용된다. 상기 게이트라인(102)은 상기 복층 구조 외에 Cu, Mo, Al, Cu합금, Mo 합금, Al합금(AlNd) 등의 단일층으로 형성할 수도 있다.
박막 트랜지스터(TFT)는 게이트 라인(102)의 스캔 신호에 응답하여 데이터 라인(104) 상의 비디오 신호가 화소 전극(118)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(TFT)는 게이트 라인(102)에 포함된 게이트 전극, 데이터 라인(104)과 접속된 소스 전극(110), 소스 전극(110)과 마주하며 화소 전극(118)과 전속된 드레인 전극(112), 게이트 절연막(152)을 사이에 두고 게이트 라인(102)과 중첩되어 소스 전극(110)과 드레인 전극(112) 사이에 채널을 형성하는 활성층(114), 소스 전극(110) 및 드레인 전극(112)과의 오믹 접촉을 위하여 채널부를 제외한 활성층(114) 위에 형성된 오믹 접촉층(116)을 구비한다.
그리고, 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴(115)은 데이터 라인(104) 및 데이터 패드 하부 전극(134)과도 중첩되도록 형성된다.
공통 라인(120) 및 공통 전극(122)은 액정 구동을 위한 기준 전압, 즉 공통 전압을 각 화소에 공급한다.
이를 위하여, 공통 라인(120)은 표시 영역에서 게이트 라인(102)과 나란하게 형성된 내부 공통 라인(120A), 비표시 영역에서 내부 공통 라인(120A)과 공통 접속된 외부 공통 라인(120B)을 구비한다. 이러한 공통 라인(120)은 상기 게이트 라인(102)과 같이 제1 및 제2 도전층(101, 103)이 적층된 이중 구조로 형성된다. 상기 공통 라인(120)은 상기 복층 구조 외에 Cu, Mo, Al, Cu합금, Mo 합금, Al합금(AlNd) 등의 단일층으로 형성할 수도 있다.
판형 공통 전극(122)은 각 화소 영역에 형성되어 내부 공통 라인(120A)과 접 속된다. 구체적으로, 공통 전극(122)은 내부 공통 라인(120A)의 제1 도전층(101)으로부터 각 화소 영역으로 신장되어 판 형태로 형성된다. 다시 말하여, 공통 전극(122)은 공통 라인(120)의 제1 도전층(101)과 일체화된 투명 도전층으로 형성된다.
화소 전극(118)은 박막 트랜지스터(TFT)의 드레인 전극(112)과 접속되며, 각 화소 영역에서 게이트 절연막(152) 및 보호막(154)을 사이에 두고 공통 전극(122)과 중첩되어 프린지 필드를 형성한다. 구체적으로, 화소 전극(118)은 게이트 라인(102)과 나란하게 형성된 제1 수평부(118A), 공통 라인(120A)과 나란하게 형성된 제2 수평부(118B), 그리고 제1 및 제2 수평부(118A, 118B) 사이에 접속된 다수의 수직부(118C)를 구비하고, 제1 컨택홀(108)을 통해 노출된 드레인 전극(112)과 접속된다. 이러한 화소 전극(118)은 박막 트랜지스터(TFT)를 통해 비디오 신호가 공급되면, 공통 전압이 공급된 판형 공통 전극(122)과 프린지 필드를 형성하여 박막 트랜지스터 기판과 칼라 필터 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
그리고, 공통 전극(122)과 화소 전극(118)의 중첩부에는 화소 전극(118)에 공급된 비디오 신호를 안정적으로 유지시키는 스토리지 캐패시터가 형성된다.
게이트 라인(102)은 게이트 패드(124)를 통해 게이트 드라이버(미도시)와 접속된다. 게이트 패드(124)는 게이트 라인(102)으로부터 연장된 게이트 패드 하부 전극(126), 게이트 절연막(152) 및 보호막(154)을 관통하는 제2 컨택홀(128)을 통 해 노출된 게이트 패드 하부 전극(126)과 접속된 게이트 패드 상부 전극(130)을 구비한다. 여기서, 게이트 패드 하부 전극(126)은 게이트 라인(102)과 같이 제1 및 제2 도전층(101, 103)이 적층된 이중 구조를 갖는다. 상기 게이트 패드 하부 전극(126)은 상기 복층 구조 외에 Cu, Mo, Al, Cu합금, Mo 합금, Al합금(AlNd) 등의 단일층으로 형성할 수도 있다.
데이터 라인(104)은 데이터 패드(132)를 통해 데이터 드라이버(미도시)와 접속된다. 데이터 패드(132)는 데이터 라인(104)으로부터 그 아래의 반도체 패턴(115)과 함께 연장된 데이터 패드 하부 전극(134), 보호막(154)을 관통하는 제3 컨택홀(136)을 통해 노출된 데이터 패드 하부 전극(134)과 접속된 데이터 패드 상부 전극(138)을 구비한다.
공통 라인(120)은 공통 패드(140)를 통해 공통 전압원(미도시)으로부터의 기준 전압을 공급받게 된다. 공통 패드(140)는 외부 공통 라인(120B)으로부터 연장된 공통 패드 하부 전극(142), 게이트 절연막(152) 및 보호막(154)을 관통하는 제4 컨택홀(144)을 통해 노출된 공통 패드 하부 전극(142)과 접속된 공통 패드 상부 전극(146)을 구비한다. 여기서, 공통 패드 하부 전극(142)은 공통 라인(120)과 같이 제1 및 제2 도전층(101, 103)이 적층된 이중 구조를 갖는다. 상기 공통 패드 하부 전극(142)은 상기 복층 구조 외에 Cu, Mo, Al, Cu합금, Mo 합금, Al합금(AlNd) 등의 단일층으로 형성할 수도 있다.
이러한 구성을 갖는 본 발명의 제1 실시 예에 따른 FFS 타입의 박막 트랜지스터 기판은 다음과 같이 4마스크 공정으로 형성된다.
도 4a 및 도 4b는 본 발명의 실시 예에 따른 FFS 타입의 박막 트랜지스터 기판 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도를, 도 5a 내지 도 5e는 제1 마스크 공정을 구체적으로 설명하기 위한 단면도들을 도시한 것이다.
제1 마스크 공정으로 하부 기판(150) 상에 게이트 라인(102), 게이트 패드 하부 전극(126), 공통 라인(120), 공통 전극(122), 공통 패드 하부 전극(142)을 포함하는 제1 마스크 패턴군이 형성된다. 여기서, 공통 전극(122)을 제외한 제1 마스크 패턴군은 적어도 2개의 도전층이 적층된 이중 이상의 복층 구조로 형성되지만, 설명의 편의상 이하에서는 제1 및 제2 도전층(101, 103)이 적층된 이중 구조만을 설명하기로 한다. 공통 전극(122)은 투명 도전층인 제1 도전층(101)의 단일층 구조로 형성된다. 이렇게 복층 및 단일층 구조를 갖는 제1 마스크 패턴군은 하프 톤(Half Tone) 마스크 또는 회절 노광 마스크를 이용함으로써 하나의 마스크 공정으로 형성된다. 이하에서는 제1 마스크로 하프 톤 마스크를 이용한 경우를 예로 들어 설명하기로 한다.
도 5a를 참조하면, 하부 기판(150) 상에 스퍼터링 방법 등의 증착 방법을 통해 제1 및 제2 도전층(101, 103)이 적층된다. 제1 도전층(101)으로는 ITO, TO, IZO, ITZO 등과 같은 투명 도전 물질이, 제2 도전층(103)으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층으로 이용되거나, Al/Cr, Al/Mo, Al(Nd)/Al, Al(Nd)/Cr, Mo/Al(Nd)/Mo, Cu/Mo, Ti/Al(Nd)/Ti, Mo/Al, Mo/Ti/Al(Nd), Cu 합금/Mo, Cu 합금/Mo 합금, Cu 합금/Al 합금, Al/Mo 합 금, Mo 합금/Al, Al 합금/Mo 합금, Mo 합금/Al 합금, Mo/Al 합금, Cu/Mo 합금, Cu/Mo(Ti) 등과 같이 이중층 또는 삼중층으로 이용된다.
도 5b를 참조하면, 하프 톤 마스크를 이용한 포토리소그래피 공정으로 단차를 갖는 제2 포토레지스트 패턴(162)이 형성된다. 하프 톤 마스크는 자외선을 차단하는 차단부, 위상 쉬프트(Phase Shift) 물질을 이용하여 자외선을 부분적으로 투과시키는 하프 톤 투과부, 모두 투과시키는 투과부를 구비한다. 이러한 하프 톤 마스크를 이용한 포토리소그래피 공정으로 형성된 서로 다른 두께의 제1A 및 제1B 포토레지스트 패턴(162A, 162B)와, 개구부를 갖는 제1 포토레지스트 패턴(162)이 형성된다. 상대적으로 두꺼운 제1A 포토레지스트 패턴(162A)은 하프 톤 마스크의 차단부(P1)와 중첩된 제1 포토레지스트의 차단 영역(P1)에, 상기 제1A 포토레지스트 패턴(162A) 보다 얇은 제1B 포토레지스트 패턴(162B)은 하프 톤 투과부와 중첩된 하프 톤 노광부(P2)에, 개구부는 투과부와 중첩된 풀(Full) 노광 영역(P3)에 형성된다.
도 5c를 참조하면, 제1 포토레지스트 패턴(162)을 마스크로 이용한 식각 공정으로 제1 및 제2 도전층(101, 103)의 노출 부분이 식각됨으로써 이중 구조의 게이트 라인(102), 게이트 패드 하부 전극(126), 공통 라인(120), 공통 전극(122), 공통 패드 하부 전극(142)을 포함하는 제1 마스크 패턴군이 형성된다.
도 5d를 참조하면, 산소(O2) 플라즈마를 이용한 애싱 공정으로 제1A 포토레지스트 패턴(162A)의 두께는 얇아지게 되고, 제1B 포토레지스트 패턴(162B)은 제거 된다. 이어서, 애싱된 제1A 포토레지스트 패턴(162A)을 마스크로 이용한 식각 공정으로 공통 전극(122)의 제2 도전층(103)이 제거됨으로써 판형 공통 전극(122)은 제1 도전층(101)인 투명 도전층으로만 이루어지게 된다. 이때, 애싱된 제1A 포토레지스트 패턴(162A)을 따라, 패터닝된 제2 도전층(103)의 양측부가 한번 더 식각됨으로써 제1 마스크 패턴군의 제1 및 제2 도전층(101, 103)은 계단 형태로 일정한 단차를 갖게 된다. 이에 따라, 제1 및 제2 도전층(101, 103)의 측면부가 높은 급경사를 갖게 될 경우 그 위에서 발생될 수 있는 게이트 절연막(152)의 스텝 커버리지 불량을 방지할 수 있게 된다.
도 5e를 참조하면, 도 5d에서 제1 마스크 패턴군 위에 잔존하는 제1A 포토레지스트 패턴(162A)이 스트립 공정으로 제거된다.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이고, 도 7a 내지 도 7e는 제2 마스크 공정을 구체적으로 설명하기 위한 단면도들을 도시한 것이다.
제1 마스크 패턴군이 형성된 하부 기판(150) 상에 게이트 절연막(152)이 형성되고, 제2 마스크 공정으로 게이트 절연막(152) 위에 적층된 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴(115)과, 데이터 라인(104), 소스 전극(110), 드레인 전극(112), 데이터 패드 하부 전극(134)을 포함하는 소스/드레인 금속 패턴이 형성된다. 이러한 반도체 패턴(115)과 소스/드레인 금속 패턴은 회절 노광 마스크 또는 하프 톤(Half Tone) 마스크를 이용한 하나의 마스크 공정으로 형성된다. 이하에서는 제2 마스크로 회절 노광 마스크를 이용한 경우를 설명하기로 한다.
도 7a를 참조하면, 제1 마스크 패턴군이 형성된 하부 기판(150) 상에 PECVD 등의 증착 방법으로 게이트 절연막(152), 비정질 실리콘층(105), 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층(107)이 순차적으로 형성되고, 그 위에 스퍼터링 등의 증착 방법으로 소스/드레인 금속층(109)이 형성된다. 게이트 절연막(152)으로는 SiOx, SiNx 등과 같은 무기 절연 물질이 이용된다. 소스/드레인 금속층(109)로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층으로 이용되거나, Al/Cr, Al/Mo, Al(Nd)/Al, Al(Nd)/Cr, Mo/Al(Nd)/Mo, Cu/Mo, Ti/Al(Nd)/Ti, Mo/Al, Mo/Ti/Al(Nd), Cu 합금/Mo, Cu 합금/Mo 합금, Cu 합금/Al 합금, Al/Mo 합금, Mo 합금/Al, Al 합금/Mo 합금, Mo 합금/Al 합금, Mo/Al 합금, Cu/Mo 합금, Cu/Mo(Ti) 등과 같이 이중층 또는 삼중층으로 이용된다.
도 7b를 참조하면, 회절 노광 마스크를 이용한 포토리소그래피 공정으로 단차를 갖는 제2 포토레지스트 패턴(182)이 형성된다. 회절 노광 마스크는 자외선을 차단하는 차단부, 회절 노광 슬릿을 이용하여 자외선을 회절시키는 회절 노광부, 모두 투과시키는 투과부를 구비한다. 이러한 회절 노광 마스크를 이용한 포토리소그래피 공정으로 형성된 서로 다른 두께의 제2A 및 제2B 포토레지스트 패턴(182A, 182B)와, 개구부를 갖는 제2 포토레지스트 패턴(182)이 형성된다. 상대적으로 두꺼운 제2A 포토레지스트 패턴(182A)은 회절 노광 마스크의 차단부와 중첩된 제2 포토레지스트의 차단 영역(P1)에, 상기 제2A 포토레지스트 패턴(182A) 보다 얇은 제2B 포토레지스트 패턴(182B)은 회절 노광부와 중첩된 회절 노광 영역(P2)에, 개구부는 투과부와 중첩된 풀(Full) 노광 영역(P3)에 형성된다.
도 7c를 참조하면, 제2 포토레지스트 패턴(182)을 마스크로 한 식각 공정으로 소스/드레인 금속층(109) 내지 비정질 실리콘층(105)이 패터닝됨으로써 소스/드레인 금속 패턴과, 그 아래의 반도체 패턴(115)이 형성된다. 이 경우, 소스/드레인 금속 패턴 중 소스 전극(110)과 드레인 전극(112)은 일체화된 구조를 갖는다.
도 7d를 참조하면, 산소(O2) 플라즈마를 이용한 애싱 공정으로 제2 포토레지스트 패턴(182)을 애싱하여 제2A 포토레지스트 패턴(182A)은 얇아지게 되고, 제2B 포토레지스트 패턴(182B)은 제거된다. 이어서, 제2B 포토레지스트 패턴(182B)의 제거로 노출된 소스/드레인 금속 패턴과, 그 아래의 오믹 접촉층(116)이 제거됨으로써 소스 전극(110)과 드레인 전극(112)은 분리되고 활성층(114)이 노출된다. 이때, 애싱된 제2A 포토레지스트 패턴(182A)을 따라 소스/드레인 금속 패턴의 양측부가 한번 더 식각됨으로써 소스/드레인 금속 패턴과 반도체 패턴(115)은 계단 형태로 일정한 단차를 갖게 된다.
도 7e를 참고하면, 도 7d에서 소스/드레인 금속 패턴 위에 잔존하던 제2A 포토레지스트 패턴(182A)은 스트립 공정으로 제거된다.
도 8a 및 도 8b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
제3 마스크 공정으로 소스/드레인 패턴이 형성된 게이트 절연막(152) 상에 제1 내지 제4 컨택홀(108, 128, 136, 144)을 갖는 보호막(154)이 형성된다.
구체적으로, 소스/드레인 패턴이 형성된 게이트 절연막(152) 상에 PECVD, 스핀 코팅(Spin Coating), 스핀리스 코팅(Spinless Coating) 등의 방법으로 보호막(154)이 형성된다. 보호막(154)으로는 게이트 절연막(152)과 같은 무기 절연 물질이 이용되거나, 유기 절연 물질이 이용된다. 그리고, 보호막(154) 위에 제3 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 보호막(154) 및 게이트 절연막(152)이 패터닝됨으로써 제1 내지 제4 컨택홀(108, 128, 136, 144)이 형성된다. 여기서, 제1 및 제3 컨택홀(108, 136) 각각은 보호막(154)을 관통하여 드레인 전극(112)과 데이터 패드 하부 전극(134) 각각을, 제2 및 제4 컨택홀(128, 144) 각각은 보호막(154) 및 게이트 절연막(152)을 관통하여 게이트 패드 하부 전극(126) 및 공통 패드 하부 전극(142) 각각을 노출시킨다.
도 9a 및 도 9b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제4 마스크 공정을 설명하기 위한 평면도 및 단면도이다.
제4 마스크 공정으로 보호막(154) 상에 화소 전극(118), 게이트 패드 상부 전극(130), 데이터 패드 상부 전극(138), 공통 패드 상부 전극(146)을 포함하는 투명 도전 패턴이 형성된다.
구체적으로, 보호막(154) 상에 투명 도전층이 스퍼터링 등과 같은 증착 방법으로 형성된다. 투명 도전층으로는 상기 게이트 및 공통 패턴의 제1 도전층(101)과 같이 ITO, TO, IZO, ITZO 등이 이용된다. 그 다음, 제4 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 투명 도전층이 패터닝됨으로써 화소 전극(118), 게 이트 패드 상부 전극(130), 데이터 패드 상부 전극(138), 공통 패드 상부 전극(146)을 포함하는 투명 도전 패턴이 형성된다. 화소 전극(118), 게이트 패드 상부 전극(130), 데이터 패드 상부 전극(138), 공통 패드 상부 전극(146) 각각은 제1 내지 제4 컨택홀(108, 128, 136, 144) 각각을 통해 노출된 드레인 전극(112), 게이트 패드 하부 전극(126), 데이터 패드 하부 전극(134), 공통 패드 하부 전극(142) 각각과 접속된다. 예를 들면, 화소 전극(118), 게이트 패드 상부 전극(130), 데이터 패드 상부 전극(138), 공통 패드 상부 전극(146) 각각은 드레인 전극(112), 게이트 패드 하부 전극(126), 데이터 패드 하부 전극(134), 공통 패드 하부 전극(142) 각각의 표면과 접촉하게 된다.
한편, 게이트 패턴 및 공통 패턴의 제2 도전층(103)과, 소스/드레인 패턴으로 Mo 등과 같이 건식 식각이 용이한 금속을 이용되는 경우 화소 전극(118), 게이트 패드 상부 전극(130), 데이터 패드 상부 전극(138), 공통 패드 상부 전극(146) 각각은 드레인 전극(112), 게이트 패드 하부 전극(126), 데이터 패드 하부 전극(134), 공통 패드 하부 전극(142) 각각과 측면 접촉하게 된다. 이는 제3 마스크 공정으로 보호막(154) 및 게이트 절연막(152)을 패터닝하는 경우 제2 및 제4 컨택홀(128, 144)이 게이트 패드 하부 전극(126) 및 공통 패드 하부 전극(142)의 제2 도전층(103)까지, 제1 및 제3 컨택홀(108, 136)이 드레인 전극(108) 및 데이터 패드 하부 전극(134)을 관통하기 때문이다. 특히, 제1 및 제3 컨택홀(108, 136)은 드레인 전극(108) 및 데이터 패드 하부 전극(134) 아래의 반도체 패턴(115)까지 관통하거나, 나아가 게이트 절연막(152)의 일부분까지 연장되기도 한다.
도 10은 본 발명의 제2 실시 예에 따른 FFS 타입의 박막 트랜지스터 기판을 도시한 평면도이고, 도 11은 도 10에 도시된 박막 트랜지스터 기판을 VII-VII'선을 따라 절단하여 도시한 단면도이다.
도 10 및 도 11에 도시된 FFS 타입의 박막 트랜지스터 기판은 도 2 및 도 3 에 도시된 FFS 타입의 박막 트랜지스터 기판과 대비하여 화소영역을 감싸도록 형성되는 적어도 하나의 차광패턴을 더 구비하는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
본 발명의 제2 실시 예에 따른 FFS 타입의 박막 트랜지스터 기판의 내부 공통라인(120A)은 박막 트랜지스터(TFT)의 드레인 전극(112)과 중첩되고 게이트라인(102)과 나란하게 형성된다. 이 내부 공통라인(120A)과 접속된 공통전극(122) 상에 공통전극(122)의 적어도 하나의 외곽을 따라 차광패턴(222)이 형성된다. 이러한 차광패턴(222)은 데이터라인(104)과 화소전극(118) 사이, 게이트라인(102)과 화소전극(118) 사이에서의 빛샘 현상을 줄이게 된다. 그리고, 차광패턴(222)은 공통전극(122) 상에 제2 도전층이 적층된 구조로 형성된다. 공통 전극(122) 상에 적층된 차광패턴(222)은 상대적으로 높은 저항성분을 가지는 투명 도전성 물질로 형성되는 공통전극(122)의 저항성분을 낮춘다. 또한, 공통라인(120) 상에 적층된 차광패턴(222)에 의해 저항성분을 낮출 수 있어 저저항 공통라인의 형성이 가능하게 된다.
도 12는 본 발명의 제3 실시 예에 따른 FFS 타입의 박막 트랜지스터 기판을 도시한 평면도이다.
도 12에 도시된 FFS 타입의 박막 트랜지스터 기판은 도 2 및 도 3에 도시된 FFS 타입의 박막 트랜지스터 기판과 대비하여 공통라인을 기준으로 대칭 구조를 가지는 화소전극을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.
화소전극(118)은 게이트 절연막(152) 및 보호막(154)을 사이에 두고 공통 전극(122)과 중첩되어 프린지 필드를 형성한다. 이러한 화소전극(118)은 내부 공통 라인(120A)을 기준으로 대칭 구조로 형성된다. 즉, 내부 공통라인(120A)을 기준으로 상부에 위치하는 화소전극(118)을 관통하도록 형성된 홀(224)이 제1 방향으로 형성된 반면에 내부 공통라인(120A)을 기준으로 하부에 위치하는 화소전극(118)을 관통하도록 형성된 홀(224)이 제1 방향과 대칭인 제2 방향으로 형성된다. 이러한 홀(224)을 가지는 화소전극(118)에 의해 화소 영역 내에 액정의 배열 방향이 서로 대칭되는 멀티도메인 구조를 가지게 된다.
그리고, 본 발명의 제3 실시 예에 따른 FFS 타입의 박막 트랜지스터 기판은 내부 공통라인(120A)으로부터 데이터라인(104)과 나란하게 신장된 적어도 하나의 차광패턴(222)이 형성된다. 이 차광패턴(222)은 데이터라인(104)과 화소전극(118) 사이에 형성되어 이들 사이에서 발생되는 빛샘현상을 방지한다. 또한, 차광패턴(222)은 공통전극(122) 상에 제2 도전층으로 형성되어 상대적으로 높은 저항성분을 가지는 투명 도전성 물질로 형성된 공통전극(122)의 저항성분을 낮추는 역할을 한다. 이러한 차광패턴(222)은 형성되지 않을 수도 있다. 또한, 상기 차광패턴(222)은 제2 실시예와 같이 상기 공통전극(122)의 외곽을 따라 형성될 수도 있 다.
상술한 바와 같이, 본 발명에 따른 FFS 타입의 박막 트랜지스터 기판 및 그제조 방법은 투명 도전층으로 이루어진 공통 전극을 그 투명 도전층을 포함하는 이중 구조의 게이트 라인, 공통 라인 등을 포함하는 제1 마스크 패턴군과 함께 하나의 마스크 공정으로 형성하게 된다.
이에 따라, 본 발명의 FFS 타입의 박막 트랜지스터 기판 및 그 제조 방법은 4 마스크 공정으로 공정을 단순화함으로써 재료비 및 설비 투자비 등을 절감함과 아울러 수율을 향상시킬 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (24)

  1. 투명 도전층을 포함하는 복층 구조의 게이트 라인과;
    상기 게이트 라인과 절연되면서 교차하여 화소 영역을 정의하는 데이터 라인과;
    상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와;
    상기 게이트 라인과 나란하며 상기 복층 구조로 형성된 공통 라인과;
    상기 화소 영역에 상기 공통 라인의 투명 도전층이 연장되어 형성된 공통 전극과;
    상기 박막 트랜지스터와 접속되고 상기 화소 영역에서 상기 공통 전극과 프린지 필드를 형성하는 화소 전극을 구비하는 것을 특징으로 하는 프린지 필드 타입의 박막 트랜지스터 기판.
  2. 제 1 항에 있어서,
    상기 공통 전극과 상기 화소 전극은 절연막을 사이에 두고 중첩되어 스토리지 캐패시터를 형성하는 것을 특징으로 하는 프린지 필드 타입의 박막 트랜지스터 기판.
  3. 제 1 항에 있어서,
    상기 공통 전극은 판형으로, 상기 화소 전극은 리브형으로 형성된 것을 특징 으로 하는 프린지 필드 타입의 박막 트랜지스터 기판.
  4. 제 1 항에 있에서,
    상기 화소 전극은 상기 게이트 라인 및 데이터 라인 사이의 게이트 절연막과, 상기 데이터 라인 위의 보호막을 사이에 두고 상기 공통 전극과 중첩된 것을 특징으로 하는 프린지 필드 타입의 박막 트랜지스터 기판.
  5. 제 4 항에 있어서,
    상기 화소 전극은 상기 보호막을 관통하는 컨택홀을 통해 상기 박막 트랜지스터의 드레인 전극과 접속된 것을 특징으로 하는 프린지 필드 타입의 박막 트랜지스터 기판.
  6. 제 1 항에 있어서,
    상기 박막 트랜지스터 기판에 포함된 반도체 패턴은 상기 데이터 라인을 따라 연장된 것을 특징으로 하는 프린지 필드 타입의 박막 트랜지스터 기판.
  7. 제 1 항에 있어서,
    상게 게이트 라인, 데이터 라인, 공통 라인 중 적어도 어느 한 라인과 접속된 패드를 추가로 구비하고,
    상기 패드는,
    상기 적어도 어느 한 라인과 접속된 패드 하부 전극과;
    상기 컨택홀을 통해 상기 패드 하부 전극과 접속된 패드 상부 전극을 구비하는 것을 특징으로 하는 프린지 필드 타입의 박막 트랜지스터 기판.
  8. 제 7 항에 있어서,
    상기 공통 라인 및 게이트 라인 중 적어도 어느 한 라인과 접속된 패드 하부 전극은 상기 복층 구조로 형성된 것을 특징으로 하는 프린지 필드 타입의 박막 트랜지스터 기판.
  9. 제 7 항에 있어서,
    상기 데이터 라인과 접속된 패드 하부 전극은 상기 데이터 라인을 따라 연장된 반도체 패턴과 중첩된 것을 특징으로 하는 프린지 필드 타입의 박막 트랜지스터 기판.
  10. 제 1 항에 있어서,
    상기 투명 도전층을 포함하는 복층 구조는
    상기 투명 도전층과 그 위의 상부 도전층이 계단 형태로 단차를 갖고 적층된 구조를 갖는 것을 특징으로 하는 프린지 필드 타입의 박막 트랜지스터 기판.
  11. 제 1 항에 있어서,
    상기 공통전극의 적어도 하나의 외곽을 따라 상기 공통전극 상에 형성된 차광패턴을 추가로 구비하는 것을 특징으로 하는 프린지 필드 타입의 박막 트랜지스터 기판.
  12. 제 1 항에 있어서,
    상기 화소전극은 상기 공통라인을 기준으로 형성된 것을 특징으로 하는 프린지 필드 타입의 박막 트랜지스터 기판.
  13. 제 12 항에 있어서,
    상기 공통라인으로부터 상기 데이터라인과 나란하게 신장된 적어도 하나의 차광패턴을 추가로 구비하는 것을 특징으로 하는 프린지 필드 타입의 박막 트랜지스터 기판.
  14. 제 12 항에 있어서,
    상기 공통전극의 적어도 하나의 외곽을 따라 형성된 차광패턴을 추가로 구비하는 것을 특징으로 하는 프린지 필드 타입의 박막 트랜지스터 기판.
  15. 기판 상에 투명 도전층을 포함한 복층 구조의 게이트 라인 및 공통 라인과, 공통 라인의 투명 도전층으로부터 신장된 공통 전극을 포함하는 제1 마스크 패턴군을 형성하는 제1 마스크 공정과;
    상기 제1 마스크 패턴군을 덮는 게이트 절연막을 형성하고, 그 게이트 절연막 위에 반도체 패턴과, 그 반도체 패턴 위에 중첩된 데이터 라인 및 소스 전극과 드레인 전극을 포함하는 소스/드레인 금속 패턴을 형성하는 제2 마스크 공정과;
    상기 소스/드레인 금속 패턴을 덮는 보호막을 형성하고 상기 드레인 전극을 노출시키는 컨택홀을 갖는 형성하는 제3 마스크 공정과;
    상기 컨택홀을 통해 상기 드레인 전극과 접속되며 상기 공통 전극과 중첩된 화소 전극을 형성하는 제4 마스크 공정을 포함하는 것을 특징으로 하는 프린지 필드 타입의 박막 트랜지스터 기판의 제조 방법.
  16. 제 15 항에 있어서,
    상기 공통 전극 및 화소 전극은 상기 게이트 절연막 및 보호막을 사이에 두고 중첩되어 스토리지 캐패시터를 형성하는 것을 특징으로 하는 프린지 필드 타입의 박막 트랜지스터 기판의 제조 방법.
  17. 제 15 항에 있어서,
    상기 제1 마스크 공정은
    상기 기판 상에 상기 복층 구조의 도전층을 형성하는 단계와;
    상기 도전층 위에 하프 톤 마스크 또는 회절 노광 마스크를 이용한 포토리소그래피 공정으로 서로 다른 두께를 갖는 제1 및 제2 포토레지스트 패턴을 형성하는 단계와;
    상기 제1 및 제2 포토레지스트 패턴을 이용한 식각 공정으로 복층 구조의 도전층을 패터닝하여 상기 게이트 패턴 및 공통 라인과, 복층 구조의 공통 전극을 형성하는 단계와;
    상기 제2 포토레지스트 패턴을 제거하고 노출된 공통 전극의 상부 도전층을 제거하여 상기 투명 도전층을 노출시키는 단계와;
    상기 제1 포토레지스트 패턴을 제거하는 단계를 포함하는 프린지 필드 타입의 박막 트랜지스터 기판의 제조 방법.
  18. 제 15 항에 있어서,
    상기 제1 마스크 공정은 상기 게이트 라인 및 공통 라인 중 적어도 어느 한 라인과 접속된 상기 복층 구조의 패드 하부 전극을 형성하는 단계와;
    상기 제3 마스크 공정은 상기 패드 하부 전극을 노출시키는 제2 컨택홀을 형성하는 단계와;
    상기 제4 마스크 공정은 상기 제2 컨택홀을 통해 상기 패드 하부 전극과 접속된 패드 상부 전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 프린지 필드 타입의 박막 트랜지스터 기판의 제조 방법.
  19. 제 15 항에 있어서,
    상기 제2 마스크 공정은 상기 데이터 라인으로부터 상기 반도체 패턴과 함께 신장된 패드 하부 전극을 형성하는 단계와;
    상기 제3 마스크 공정은 상기 패드 하부 전극을 노출시키는 제2 컨택홀을 형성하는 단계와;
    상기 제4 마스크 공정은 상기 제2 컨택홀을 통해 상기 패드 하부 전극과 접속된 패드 상부 전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 프린지 필드 타입의 박막 트랜지스터 기판의 제조 방법.
  20. 제 15 항에 있어서,
    상기 복층 구조의 도전층 중 상기 상부 도전층 또는 상기 소스/드레인 금속층으로는
    Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층으로 이용되거나, Al/Cr, Al/Mo, Al(Nd)/Al, Al(Nd)/Cr, Mo/Al(Nd)/Mo, Cu/Mo, Ti/Al(Nd)/Ti, Mo/Al, Mo/Ti/Al(Nd), Cu 합금/Mo, Cu 합금/Mo 합금, Cu 합금/Al 합금, Al/Mo 합금, Mo 합금/Al, Al 합금/Mo 합금, Mo 합금/Al 합금, Mo/Al 합금, Cu/Mo 합금, Cu/Mo(Ti) 등과 같이 이중층 또는 삼중층으로 이용된 것을 특징으로 하는 프린지 필드 타입의 박막 트랜지스터 기판의 제조 방법.
  21. 제 15 항에 있어서,
    상기 공통전극의 적어도 하나의 외곽을 따라 상기 공통전극 상에 차광패턴을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 프린지 필드 타입의 박막 트랜지스터 기판의 제조방법.
  22. 제 15 항에 있어서,
    상기 화소전극은 상기 공통라인을 기준으로 형성된 것을 특징으로 하는 프린지 필드 타입의 박막 트랜지스터 기판의 제조방법.
  23. 제 22 항에 있어서,
    상기 공통라인으로부터 상기 데이터라인과 나란하게 신장된 적어도 하나의 차광패턴을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 프린지 필드 타입의 박막 트랜지스터 기판의 제조방법.
  24. 제 22 항에 있어서,
    상기 공통전극의 적어도 하나의 외곽을 따라 차광패턴을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 프린지 필드 타입의 박막 트랜지스터 기판의 제조방법.
KR1020040118608A 2004-12-31 2004-12-31 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법 Ceased KR20060079040A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040118608A KR20060079040A (ko) 2004-12-31 2004-12-31 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
US11/312,714 US7564529B2 (en) 2004-12-31 2005-12-21 Liquid crystal display device and fabricating method thereof
US12/457,844 US7782436B2 (en) 2004-12-31 2009-06-23 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040118608A KR20060079040A (ko) 2004-12-31 2004-12-31 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법

Publications (1)

Publication Number Publication Date
KR20060079040A true KR20060079040A (ko) 2006-07-05

Family

ID=36639981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040118608A Ceased KR20060079040A (ko) 2004-12-31 2004-12-31 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법

Country Status (2)

Country Link
US (2) US7564529B2 (ko)
KR (1) KR20060079040A (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130064262A (ko) * 2011-12-08 2013-06-18 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
KR101308461B1 (ko) * 2007-06-12 2013-09-16 엘지디스플레이 주식회사 액정표시장치
KR20130103022A (ko) * 2012-03-09 2013-09-23 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
KR101357042B1 (ko) * 2007-03-12 2014-02-03 엘지디스플레이 주식회사 액정표시장치의 제조방법
US8670098B2 (en) 2006-12-29 2014-03-11 Lg Display Co., Ltd. Liquid crystal display panel and manufacturing method of the same
KR20140037175A (ko) * 2006-10-31 2014-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정표시장치
KR20150023096A (ko) * 2013-08-22 2015-03-05 엘지디스플레이 주식회사 액정 표시 소자 및 그 제조 방법
KR20160083348A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조 방법
US10146092B2 (en) 2010-10-15 2018-12-04 Boe Technology Group Co., Ltd. Pixel electrode layer structure with periphery filling pattern of TFT-LCD, method for manufacturing the same and mask therefor
KR20200136866A (ko) * 2013-04-19 2020-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978369B1 (ko) * 2005-12-29 2010-08-30 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
JP2007183629A (ja) * 2005-12-29 2007-07-19 Samsung Electronics Co Ltd 薄膜トランジスタ表示基板及びその製造方法
KR100908357B1 (ko) * 2006-08-09 2009-07-20 엡슨 이미징 디바이스 가부시키가이샤 횡전계 방식의 액정 표시 패널
TWI351765B (en) * 2007-08-29 2011-11-01 Au Optronics Corp Display element and method of manufacturing the sa
KR101448903B1 (ko) 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
KR20090049659A (ko) 2007-11-14 2009-05-19 삼성전자주식회사 표시 기판 및 이를 구비한 표시 패널
JP5137798B2 (ja) * 2007-12-03 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2232561A4 (en) * 2007-12-03 2015-05-06 Semiconductor Energy Lab METHOD OF MANUFACTURING A THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING A DISPLAY ARRANGEMENT
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
KR20100005883A (ko) * 2008-07-08 2010-01-18 삼성전자주식회사 어레이 기판 및 이를 갖는 액정표시장치
KR101497425B1 (ko) * 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP4661935B2 (ja) * 2008-10-15 2011-03-30 ソニー株式会社 液晶表示装置
KR101777839B1 (ko) * 2010-07-16 2017-09-27 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20120042029A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
CN202033562U (zh) * 2011-04-29 2011-11-09 京东方科技集团股份有限公司 液晶显示器阵列基板
CN102610564B (zh) * 2012-02-07 2014-06-25 深圳市华星光电技术有限公司 Tft阵列基板的制作方法
US20130278487A1 (en) * 2012-04-19 2013-10-24 Shenzhen China Star Optoelectronics Technology Co Ltd. Layout structure and pixel structure of display panel
CN103295959B (zh) * 2012-09-14 2015-11-25 上海中航光电子有限公司 阵列基板及其制造方法、液晶显示面板
CN103904086B (zh) 2012-12-24 2017-10-27 上海天马微电子有限公司 一种薄膜晶体管阵列基板
KR102159830B1 (ko) * 2013-12-30 2020-09-24 엘지디스플레이 주식회사 표시소자
CN103838048B (zh) * 2014-02-28 2016-06-01 北京京东方显示技术有限公司 一种阵列基板及其制作方法、显示装置
WO2015170369A1 (ja) 2014-05-09 2015-11-12 パナソニック液晶ディスプレイ株式会社 液晶表示装置
CN104090401B (zh) 2014-06-18 2017-12-29 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN203941365U (zh) * 2014-07-09 2014-11-12 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
US20160178978A1 (en) * 2014-12-22 2016-06-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. FFS Mode Array Substrate and LCD Panel
CN104536222A (zh) * 2014-12-22 2015-04-22 深圳市华星光电技术有限公司 Ffs阵列基板及液晶显示面板
CN105304643A (zh) * 2015-09-28 2016-02-03 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法
JP2016006551A (ja) * 2015-10-12 2016-01-14 株式会社半導体エネルギー研究所 液晶表示装置
KR102454383B1 (ko) * 2015-12-28 2022-10-17 엘지디스플레이 주식회사 프린지 필드 스위칭 방식의 액정 표시장치
KR102555392B1 (ko) 2016-03-18 2023-07-14 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP6126718B2 (ja) * 2016-03-22 2017-05-10 株式会社半導体エネルギー研究所 液晶表示装置
CN106094372A (zh) 2016-06-01 2016-11-09 深圳市华星光电技术有限公司 液晶显示面板、阵列基板及其制作方法
JP2017016143A (ja) * 2016-09-20 2017-01-19 株式会社半導体エネルギー研究所 液晶表示装置
US10275562B2 (en) 2016-11-29 2019-04-30 Taiwan Semiconductor Manufacturing Company Limited Method of decomposing a layout for multiple-patterning lithography
GB2566673B (en) 2017-07-21 2022-10-26 Flexenable Ltd Thin-Film Transistor (TFT) Architecture for Liquid Crystal Displays
JP6496433B2 (ja) * 2018-02-27 2019-04-03 株式会社半導体エネルギー研究所 液晶表示装置
JP2018124558A (ja) * 2018-02-27 2018-08-09 株式会社半導体エネルギー研究所 液晶表示装置
JP2019144589A (ja) * 2019-04-29 2019-08-29 株式会社半導体エネルギー研究所 液晶表示装置
CN111427206B (zh) * 2020-03-24 2022-07-26 京东方科技集团股份有限公司 阵列基板及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
KR100679518B1 (ko) * 2000-07-13 2007-02-07 엘지.필립스 엘시디 주식회사 액정표장치용 어레이기판과 그 제조방법
US6771328B2 (en) * 2001-07-25 2004-08-03 Lg. Philips Lcd Co., Ltd. Active matrix organic electroluminescent device simplifying a fabricating process and a fabricating method thereof
KR101107246B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101107269B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101167304B1 (ko) * 2004-12-31 2012-07-19 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
KR101125254B1 (ko) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법
KR101201017B1 (ko) * 2005-06-27 2012-11-13 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101225440B1 (ko) * 2005-06-30 2013-01-25 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20080044645A (ko) * 2006-11-17 2008-05-21 삼성전자주식회사 액정표시패널 및 이의 제조방법

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9829761B2 (en) 2006-10-31 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US11016354B2 (en) 2006-10-31 2021-05-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US12276891B2 (en) 2006-10-31 2025-04-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US11860495B2 (en) 2006-10-31 2024-01-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US11592717B2 (en) 2006-10-31 2023-02-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR20140037175A (ko) * 2006-10-31 2014-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정표시장치
US10698277B2 (en) 2006-10-31 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US8964156B2 (en) 2006-10-31 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US11372298B2 (en) 2006-10-31 2022-06-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR101389219B1 (ko) * 2006-12-29 2014-04-24 엘지디스플레이 주식회사 프린지 필드형 액정표시패널 및 그 제조 방법
US8670098B2 (en) 2006-12-29 2014-03-11 Lg Display Co., Ltd. Liquid crystal display panel and manufacturing method of the same
KR101357042B1 (ko) * 2007-03-12 2014-02-03 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR101308461B1 (ko) * 2007-06-12 2013-09-16 엘지디스플레이 주식회사 액정표시장치
US10146092B2 (en) 2010-10-15 2018-12-04 Boe Technology Group Co., Ltd. Pixel electrode layer structure with periphery filling pattern of TFT-LCD, method for manufacturing the same and mask therefor
KR20130064262A (ko) * 2011-12-08 2013-06-18 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
KR20130103022A (ko) * 2012-03-09 2013-09-23 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
KR20200136866A (ko) * 2013-04-19 2020-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR20210093812A (ko) * 2013-04-19 2021-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR20230044383A (ko) * 2013-04-19 2023-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR20150023096A (ko) * 2013-08-22 2015-03-05 엘지디스플레이 주식회사 액정 표시 소자 및 그 제조 방법
KR20160083348A (ko) * 2014-12-30 2016-07-12 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조 방법

Also Published As

Publication number Publication date
US20090261334A1 (en) 2009-10-22
US7782436B2 (en) 2010-08-24
US7564529B2 (en) 2009-07-21
US20060146255A1 (en) 2006-07-06

Similar Documents

Publication Publication Date Title
KR101167304B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
KR20060079040A (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
KR101125254B1 (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법
KR101085132B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
JP4619997B2 (ja) 液晶表示装置とその製造方法
KR101201017B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101085136B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
US7894032B2 (en) Liquid crystal display device having particular structure for data line, source electrode, drain electrode and pixel electrode
KR101107245B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR20060136287A (ko) 액정 표시 장치 및 그 제조 방법
KR101107269B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101107265B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101127822B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101096718B1 (ko) 수평 전계 박막 트랜지스터 기판의 제조 방법
KR20040084595A (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041231

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20091223

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20041231

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110428

Patent event code: PE09021S01D

AMND Amendment
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20111230

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20120731

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20111230

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20110428

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20120830

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20120731

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20140228

Appeal identifier: 2012101007810

Request date: 20120830

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20120830

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20120830

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20120221

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20110628

Patent event code: PB09011R02I

B601 Maintenance of original decision after re-examination before a trial
PB0601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120830

Effective date: 20140228

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20140228

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20120830

Decision date: 20140228

Appeal identifier: 2012101007810