[go: up one dir, main page]

CN104952880A - 双栅极tft基板的制作方法及其结构 - Google Patents

双栅极tft基板的制作方法及其结构 Download PDF

Info

Publication number
CN104952880A
CN104952880A CN201510226863.5A CN201510226863A CN104952880A CN 104952880 A CN104952880 A CN 104952880A CN 201510226863 A CN201510226863 A CN 201510226863A CN 104952880 A CN104952880 A CN 104952880A
Authority
CN
China
Prior art keywords
insulating layer
gate
layer
drain
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510226863.5A
Other languages
English (en)
Inventor
李文辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510226863.5A priority Critical patent/CN104952880A/zh
Priority to PCT/CN2015/079665 priority patent/WO2016176881A1/zh
Priority to US14/770,091 priority patent/US9716119B2/en
Publication of CN104952880A publication Critical patent/CN104952880A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种双栅极TFT基板的制作方法及其结构。该双栅极TFT基板的制作方法，先在基板(1)上依次制作底栅极(2)、第一绝缘层(3)、岛状半导体层(4)、第二绝缘层(5)；然后沉积第二金属层，通过一道光罩对第二金属层进行图案化处理，同时形成源极(61)、漏极(62)、及顶栅极(63)；再依次制作第三绝缘层(7)、及像素电极(8)，能够提高TFT的稳定性，减少光罩数量，缩短工序流程，简化制程，降低生产成本。本发明的双栅极TFT基板结构，其结构简单，TFT稳定性较好，易于制作。

Description

双栅极TFT基板的制作方法及其结构
技术领域
本发明涉及显示技术领域，尤其涉及一种双栅极TFT基板的制作方法及其结构。
背景技术
在显示技术领域，平板显示装置已经逐步取代阴极射线管(Cathode RayTube，CRT)显示器。平板显示装置因具有高画质、省电、机身薄、无辐射等众多优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
目前常见的平板显示装置主要包括：液晶显示装置(Liquid CrystalDisplay，LCD)和有源矩阵驱动式有机电致发光显示装置(Active MatrixOrganic Light-Emitting Diode，AMOLED)。薄膜晶体管(Thin Film Transistor，TFT)可形成在玻璃基板或塑料基板上，通常作为开关部件和驱动部件用在诸如LCD、AMOLED等平板显示装置上。
氧化物半导体TFT技术是当前的热门技术。氧化物半导体由于具有较高的电子迁移率，而且相对于低温多晶半导体，氧化物半导体制程简单，与非晶硅制程相容性较高，可应用于LCD、AMOLED等多种显示装置，具有良好的发展前景。然而，传统的氧化物半导体TFT一般为单栅极结构，存在稳定性问题，包括环境稳定性、应力偏压稳定性、及光罩稳定性问题。为解决单栅极氧化物半导体TFT存在的稳定性问题，提出了一种双栅极结构的TFT基板，用于提高TFT稳定性，减少阈值电压(Vth)漂移，如图1所示，现有的一种双栅极TFT基板包括：基板10、自下往上依次层叠设置于基板10上的底栅极20、第一绝缘层30、岛状氧化物半导体层40、第二绝缘层50、源/漏电极60、第三绝缘层70、顶栅极80、第四绝缘层90、及像素电极100。其中，所述源/漏电极60经由贯穿第二绝缘层50的过孔与岛状氧化物半导体层40接触，形成电性连接；所述像素电极100经由贯穿第四绝缘层90和第三绝缘层70的过孔与源/漏电极60接触，形成电性连接。
特别需要指出的是，上述现有的双栅极TFT基板将底栅极20设置于基板10上，将源/漏电极60设置于第二绝缘层50上，将顶栅极80设置于第三绝缘层70上，源/漏电极60与顶栅极80分别位于不同的层别，从而制作底栅极20、源/漏电极60、及顶栅极80时各需要一道单独的光罩来进行图案化制程，所需的光罩数量较多，工序流程较长，制程较复杂，生产成本较高。
发明内容
本发明的目的在于提供一种双栅极TFT基板的制作方法，能够提高TFT的稳定性，减少光罩数量，缩短工序流程，简化制程，降低生产成本。
本发明的目的还在于提供一种双栅极TFT基板结构，其结构简单，TFT稳定性较好，易于制作。
为实现上述目的，本发明首先提供一种双栅极TFT基板的制作方法，先在基板上依次制作底栅极、第一绝缘层、岛状半导体层、第二绝缘层；然后沉积第二金属层，通过一道光罩对第二金属层进行图案化处理，同时形成源极、漏极、及顶栅极；再依次制作第三绝缘层、及像素电极，具体包括如下步骤：
步骤1、提供一基板，在该基板上沉积第一金属层，通过第一道光罩对所述第一金属层进行图案化处理，形成底栅极；
步骤2、在所述底栅极、及基板上沉积第一绝缘层；
步骤3、在所述第一绝缘层上沉积半导体层，通过第二道光罩对所述半导体层进行图案化处理，形成对应位于所述底栅极上方的岛状半导体层；
步骤4、在所述岛状半导体层、及第一绝缘层上沉积第二绝缘层，通过第三道光罩对所述第二绝缘层进行图案化处理，形成贯穿该第二绝缘层的第一过孔、与第二过孔，以分别暴露出所述岛状半导体层的两端；
步骤5、在所述第二绝缘层上沉积第二金属层，通过第四道光罩对所述第二金属层进行图案化处理，同时形成源极、漏极、及顶栅极；
所述源极、漏极分别经由第一、第二过孔接触岛状半导体层的两端，所述顶栅极位于源极与漏极之间；
所述底栅极、岛状半导体层、源极、漏极、及顶栅极构成双栅极TFT；
步骤6、在所述源极、漏极、顶栅极、及第二绝缘层上沉积第三绝缘层，通过第五道光罩对所述第三绝缘层进行图案化处理，形成贯穿该第三绝缘层的第三过孔，以暴露出所述漏极的部分表面；
步骤7、在所述第三绝缘层上沉积像素电极层，通过第六道光罩对所述像素电极层进行图案化处理，形成像素电极，所述像素电极经由第三过孔接触所述漏极。
所述步骤4通过第三道光罩对所述第二绝缘层进行图案化处理的同时，也对第一绝缘层进行图案化处理，形成贯穿第二绝缘层与第一绝缘层的过孔，以暴露出底栅极的部分表面；所述步骤6中形成的顶栅极经由所述过孔接触所述底栅极。
所述第一金属层与第二金属层的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。
所述第一绝缘层与第二绝缘层的材料为氮化硅、氧化硅、或二者的组合，所述第三绝缘层的材料为有机光阻。
所述半导体层的材料为氧化物半导体、非晶硅半导体、或低温多晶硅半导体。
所述像素电极为透明电极。
本发明还提供一种双栅极TFT基板结构，包括基板、设于所述基板上的底栅极、设于所述底栅极、及基板上的第一绝缘层、于所述底栅极上方设于所述第一绝缘层上的岛状半导体层、设于所述岛状半导体层、及第一绝缘层上的第二绝缘层、设于所述第二绝缘层上的源极、漏极、及顶栅极、设于所述源极、漏极、顶栅极、及第二绝缘层上的第三绝缘层、及设于所述第三绝缘层上的像素电极；
所述第二绝缘层具有贯穿该第二绝缘层的第一过孔、与第二过孔，所述第三绝缘层具有贯穿该第三绝缘层的第三过孔；所述源极、漏极分别经由第一、第二过孔接触岛状半导体层的两端，所述顶栅极位于源极与漏极之间；所述像素电极经由第三过孔接触所述漏极；
所述底栅极、岛状半导体层、源极、漏极、及顶栅极构成双栅极TFT。
所述第二绝缘层与第一绝缘层还具有贯穿该第二绝缘层与第一绝缘层的过孔，所述顶栅极经由所述过孔接触所述底栅极。
所述底栅极、源极、漏极、及顶栅极的材料为钼、钛、铝、铜中的一种或多种的堆栈组合；
所述第一绝缘层与第二绝缘层的材料为氮化硅、氧化硅、或二者的组合，所述第三绝缘层的材料为有机光阻；
所述岛状半导体层的材料为氧化物半导体、非晶硅半导体、或低温多晶硅半导体；
所述像素电极为透明电极。
本发明的有益效果：本发明提供的一种双栅极TFT基板的制作方法，通过制作底栅极、及顶栅极提高TFT的稳定性；通过一道光罩进行一次图案化处理，同时形成源极、漏极、及顶栅极，能够减少光罩数量，缩短工序流程，简化制程，降低生产成本。本发明提供的一种双栅极TFT基板结构，通过设置底栅极、及顶栅极使得TFT的稳定性较好，通过将源极、漏极、及顶栅极共同设置于第二绝缘层上使得该双栅极TFT基板结构简单，易于制作。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1现有的一种双栅极TFT基板的结构示意图；
图2为本发明双栅极TFT基板的制作方法的流程图；
图3为本发明双栅极TFT基板的制作方法的步骤1的示意图；
图4为本发明双栅极TFT基板的制作方法的步骤2的示意图；
图5为本发明双栅极TFT基板的制作方法的步骤3的示意图；
图6为本发明双栅极TFT基板的制作方法的步骤4的示意图；
图7为本发明双栅极TFT基板的制作方法的步骤5的示意图；
图8为本发明双栅极TFT基板的制作方法的步骤6的示意图；
图9为本发明双栅极TFT基板的制作方法的步骤7的示意图暨本发明双栅极TFT基板结构的示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图2，本发明首先提供一种双栅极TFT基板的制作方法，包括如下步骤：
步骤1、如图3所示，提供一基板1，在该基板1上沉积第一金属层，通过第一道光罩对所述第一金属层进行图案化处理，形成底栅极2。
具体地，该步骤1采用物理气相沉积法(Physical Vapor Deposition，PVD)沉积所述第一金属层。所述第一金属层的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。
该步骤1采用光刻制程对所述第一金属层进行图案化处理，包括了涂光阻、曝光、显影、湿蚀刻、及去光阻等制程工序。
步骤2、如图4所示，在所述底栅极2、及基板1上沉积第一绝缘层3。
具体地，该步骤2采用化学气相沉积法(Chemical Vapor Deposition，CVD)沉积所述第一绝缘层3。所述第一绝缘层3的材料为氮化硅、氧化硅、或二者的组合。
步骤3、如图5所示，在所述第一绝缘层3上沉积半导体层，通过第二道光罩对所述半导体层进行图案化处理，形成对应位于所述底栅极2上方的岛状半导体层4。
具体地，该步骤3采用物理气相沉积法沉积所述半导体层。所述半导体层的材料为氧化物半导体(如铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)半导体)、非晶硅半导体、或低温多晶硅半导体。
该步骤3采用光刻制程对所述半导体层进行图案化处理，包括了涂光阻、曝光、显影、湿蚀刻、及去光阻等制程工序。
步骤4、如图6所示，在所述岛状半导体层4、及第一绝缘层3上沉积第二绝缘层5，通过第三道光罩对所述第二绝缘层5进行图案化处理，形成贯穿该第二绝缘层5的第一过孔51、与第二过孔52，以分别暴露出所述岛状半导体层4的两端。
具体地，该步骤4采用化学气相沉积法沉积所述第二绝缘层5。所述第二绝缘层5的材料为氮化硅、氧化硅、或二者的组合。
该步骤4采用光刻制程对所述第二绝缘层5进行图案化处理，包括了涂光阻、曝光、显影、干蚀刻、及去光阻等制程工序。
步骤5、如图7所示，在所述第二绝缘层5上沉积第二金属层，通过第四道光罩对所述第二金属层进行图案化处理，同时形成源极61、漏极62、及顶栅极63。
所述源极61、漏极62分别经由第一、第二过孔51、52接触岛状半导体层4的两端，使得所述源极61、漏极62分别与岛状半导体层4形成电性连接；所述顶栅极63位于源极61与漏极62之间。
所述底栅极2、岛状半导体层4、源极61、漏极62、及顶栅极63构成双栅极TFT T。
具体的，该步骤5采用物理气相沉积法沉积所述第二金属层。所述第二金属层的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。
该步骤5采用光刻制程对所述第二金属层进行图案化处理，包括了涂光阻、曝光、显影、湿蚀刻、及去光阻等制程工序。
步骤6、如图8所示，在所述源极61、漏极62、顶栅极63、及第二绝缘层5上沉积第三绝缘层7，通过第五道光罩对所述第三绝缘层7进行图案化处理，形成贯穿该第三绝缘层7的第三过孔71，以暴露出所述漏极62的部分表面。
具体地，所述第三绝缘层7的材料为有机光阻，起到绝缘及平坦化的作用。
步骤7、如图9所示，在所述第三绝缘层7上沉积像素电极层，通过第六道光罩对所述像素电极层进行图案化处理，形成像素电极8，所述像素电极8经由第三过孔71接触所述漏极62，使得所述像素电极8与漏极62形成电性连接。
具体地，所述像素电极8为透明电极，如氧化铟锡(Indium Tin Oxide，ITO)电极、氧化铟锌(Indium Zinc Oxide，IZO)电极等。
值得一提的是，经上述步骤1至步骤7制作出的TFT基板，其顶栅极63与底栅极2之间并不形成电性连接，但所述步骤4也可以在通过第三道光罩对所述第二绝缘层5进行图案化处理的同时，也对第一绝缘层3进行图案化处理，形成贯穿第二绝缘层5与第一绝缘层3的过孔，以暴露出底栅极2的部分表面；所述步骤6中形成的顶栅极63经由所述过孔接触所述底栅极2，使得所述顶栅极63与底栅极2之间形成电性连接。
本发明提供的双栅极TFT基板的制作方法，先在基板1上依次制作底栅极2、第一绝缘层3、岛状半导体层4、第二绝缘层5；然后沉积第二金属层，通过一道光罩对第二金属层进行图案化处理，同时形成源极61、漏极62、及顶栅极63；再依次制作第三绝缘层7、及像素电极8。所述底栅极2与顶栅极63能够提高TFT的稳定性；所述顶栅极63与源极61、漏极62通过一道光罩进行一次图案化处理同时形成，能够减少光罩数量，缩短工序流程，简化制程，降低生产成本。
请参阅图9，本发明还提供一种由上述制作方法制备的双栅极TFT基板结构，包括基板1、设于所述基板1上的底栅极2、设于所述底栅极2、及基板1上的第一绝缘层3、于所述底栅极2上方设于所述第一绝缘层3上的岛状半导体层4、设于所述岛状半导体层4、及第一绝缘层3上的第二绝缘层5、设于所述第二绝缘层5上的源极61、漏极62、及顶栅极63、设于所述源极61、漏极62、顶栅极63、及第二绝缘层5上的第三绝缘层7、及设于所述第三绝缘层7上的像素电极8。
所述第二绝缘层5具有贯穿该第二绝缘层5的第一过孔51、与第二过孔52，所述第三绝缘层7具有贯穿该第三绝缘层7的第三过孔71；所述源极61、漏极62分别经由第一、第二过孔51、52接触岛状半导体层4的两端，所述顶栅极63位于源极61与漏极62之间；所述像素电极8经由第三过孔71接触所述漏极62。
所述底栅极2、岛状半导体层4、源极61、漏极62、及顶栅极63构成双栅极TFT T。
值得一提的是，所述顶栅极63与底栅极2之间可以不形成电性连接，也可以形成电性连接。在所述顶栅极63与底栅极2之间形成电性连接的情况下，所述第二绝缘层5与第一绝缘层3还具有贯穿该第二绝缘层5与第一绝缘层3的过孔，所述顶栅极63经由所述过孔接触所述底栅极2。
本发明的双栅极TFT基板结构，通过设置底栅极2、及顶栅极63使得TFT的稳定性较好，通过将源极61、漏极62、及顶栅极63共同设置于第二绝缘层5上使得该双栅极TFT基板结构简单，且源极61、漏极62、及顶栅极63通过一道光罩进行一次图案化处理同时形成，工序流程缩短，易于制作。
具体地，所述底栅极2、源极61、漏极62、及顶栅极63的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。
所述第一绝缘层3与第二绝缘层5的材料为氮化硅、氧化硅、或二者的组合；所述第三绝缘层7的材料为有机光阻，起到绝缘及平坦化的作用。
所述岛状半导体层4的材料为氧化物半导体(如IGZO)、非晶硅半导体、或低温多晶硅半导体。
所述像素电极8为透明电极，如ITO、IZO等。
综上所述，本发明的双栅极TFT基板的制作方法，通过制作底栅极、及顶栅极提高TFT的稳定性；通过一道光罩进行一次图案化处理，同时形成源极、漏极、及顶栅极，能够减少光罩数量，缩短工序流程，简化制程，降低生产成本。本发明的双栅极TFT基板结构，通过设置底栅极、及顶栅极使得TFT的稳定性较好，通过将源极、漏极、及顶栅极共同设置于第二绝缘层上使得该双栅极TFT基板结构简单，易于制作。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种双栅极TFT基板的制作方法，其特征在于，先在基板(1)上依次制作底栅极(2)、第一绝缘层(3)、岛状半导体层(4)、第二绝缘层(5)；然后沉积第二金属层，通过一道光罩对第二金属层进行图案化处理，同时形成源极(61)、漏极(62)、及顶栅极(63)；再依次制作第三绝缘层(7)、及像素电极(8)。
2.如权利要求1所述的双栅极TFT基板的制作方法，其特征在于，具体包括如下步骤：
步骤1、提供一基板(1)，在该基板(1)上沉积第一金属层，通过第一道光罩对所述第一金属层进行图案化处理，形成底栅极(2)；
步骤2、在所述底栅极(2)、及基板(1)上沉积第一绝缘层(3)；
步骤3、在所述第一绝缘层(3)上沉积半导体层，通过第二道光罩对所述半导体层进行图案化处理，形成对应位于所述底栅极(2)上方的岛状半导体层(4)；
步骤4、在所述岛状半导体层(4)、及第一绝缘层(3)上沉积第二绝缘层(5)，通过第三道光罩对所述第二绝缘层(5)进行图案化处理，形成贯穿该第二绝缘层(5)的第一过孔(51)、与第二过孔(52)，以分别暴露出所述岛状半导体层(4)的两端；
步骤5、在所述第二绝缘层(5)上沉积第二金属层，通过第四道光罩对所述第二金属层进行图案化处理，同时形成源极(61)、漏极(62)、及顶栅极(63)；
所述源极(61)、漏极(62)分别经由第一、第二过孔(51、52)接触岛状半导体层(4)的两端，所述顶栅极(63)位于源极(61)与漏极(62)之间；
所述底栅极(2)、岛状半导体层(4)、源极(61)、漏极(62)、及顶栅极(63)构成双栅极TFT(T)；
步骤6、在所述源极(61)、漏极(62)、顶栅极(63)、及第二绝缘层(5)上沉积第三绝缘层(7)，通过第五道光罩对所述第三绝缘层(7)进行图案化处理，形成贯穿该第三绝缘层(7)的第三过孔(71)，以暴露出所述漏极(62)的部分表面；
步骤7、在所述第三绝缘层(7)上沉积像素电极层，通过第六道光罩对所述像素电极层进行图案化处理，形成像素电极(8)，所述像素电极(8)经由第三过孔(71)接触所述漏极(62)。
3.如权利要求2所述的双栅极TFT基板的制作方法，其特征在于，所述步骤4通过第三道光罩对所述第二绝缘层(5)进行图案化处理的同时，也对第一绝缘层(3)进行图案化处理，形成贯穿第二绝缘层(5)与第一绝缘层(3)的过孔，以暴露出底栅极(2)的部分表面；所述步骤6中形成的顶栅极(63)经由所述过孔接触所述底栅极(2)。
4.如权利要求2所述的双栅极TFT基板的制作方法，其特征在于，所述第一金属层与第二金属层的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。
5.如权利要求2所述的双栅极TFT基板的制作方法，其特征在于，所述第一绝缘层(3)与第二绝缘层(5)的材料为氮化硅、氧化硅、或二者的组合，所述第三绝缘层(7)的材料为有机光阻。
6.如权利要求2所述的双栅极TFT基板的制作方法，其特征在于，所述半导体层的材料为氧化物半导体、非晶硅半导体、或低温多晶硅半导体。
7.如权利要求2所述的双栅极TFT基板的制作方法，其特征在于，所述像素电极(8)为透明电极。
8.一种双栅极TFT基板结构，其特征在于，包括基板(1)、设于所述基板(1)上的底栅极(2)、设于所述底栅极(2)、及基板(1)上的第一绝缘层(3)、于所述底栅极(2)上方设于所述第一绝缘层(3)上的岛状半导体层(4)、设于所述岛状半导体层(4)、及第一绝缘层(3)上的第二绝缘层(5)、设于所述第二绝缘层(5)上的源极(61)、漏极(62)、及顶栅极(63)、设于所述源极(61)、漏极(62)、顶栅极(63)、及第二绝缘层(5)上的第三绝缘层(7)、及设于所述第三绝缘层(7)上的像素电极(8)；
所述第二绝缘层(5)具有贯穿该第二绝缘层(5)的第一过孔(51)、与第二过孔(52)，所述第三绝缘层(7)具有贯穿该第三绝缘层(7)的第三过孔(71)；所述源极(61)、漏极(62)分别经由第一、第二过孔(51、52)接触岛状半导体层(4)的两端，所述顶栅极(63)位于源极(61)与漏极(62)之间；所述像素电极(8)经由第三过孔(71)接触所述漏极(62)；
所述底栅极(2)、岛状半导体层(4)、源极(61)、漏极(62)、及顶栅极(63)构成双栅极TFT(T)。
9.如权利要求8所述的双栅极TFT基板结构，其特征在于，所述第二绝缘层(5)与第一绝缘层(3)还具有贯穿该第二绝缘层(5)与第一绝缘层(3)的过孔，所述顶栅极(63)经由所述过孔接触所述底栅极(2)。
10.如权利要求8所述的双栅极TFT基板结构，其特征在于，所述底栅极(2)、源极(61)、漏极(62)、及顶栅极(63)的材料为钼、钛、铝、铜中的一种或多种的堆栈组合；
所述第一绝缘层(3)与第二绝缘层(5)的材料为氮化硅、氧化硅、或二者的组合，所述第三绝缘层(7)的材料为有机光阻；
所述岛状半导体层(4)的材料为氧化物半导体、非晶硅半导体、或低温多晶硅半导体；
所述像素电极(8)为透明电极。
CN201510226863.5A 2015-05-06 2015-05-06 双栅极tft基板的制作方法及其结构 Pending CN104952880A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510226863.5A CN104952880A (zh) 2015-05-06 2015-05-06 双栅极tft基板的制作方法及其结构
PCT/CN2015/079665 WO2016176881A1 (zh) 2015-05-06 2015-05-25 双栅极tft基板的制作方法及其结构
US14/770,091 US9716119B2 (en) 2015-05-06 2015-05-25 Manufacturing method of dual gate TFT substrate and structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510226863.5A CN104952880A (zh) 2015-05-06 2015-05-06 双栅极tft基板的制作方法及其结构

Publications (1)

Publication Number Publication Date
CN104952880A true CN104952880A (zh) 2015-09-30

Family

ID=54167424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510226863.5A Pending CN104952880A (zh) 2015-05-06 2015-05-06 双栅极tft基板的制作方法及其结构

Country Status (3)

Country Link
US (1) US9716119B2 (zh)
CN (1) CN104952880A (zh)
WO (1) WO2016176881A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336746A (zh) * 2015-10-22 2016-02-17 深圳市华星光电技术有限公司 一种双栅极薄膜晶体管及其制作方法、以及阵列基板
CN105390451A (zh) * 2015-12-03 2016-03-09 深圳市华星光电技术有限公司 低温多晶硅tft基板的制作方法
CN105932032A (zh) * 2016-06-16 2016-09-07 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN106252395A (zh) * 2016-08-30 2016-12-21 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法
CN106684155A (zh) * 2017-01-05 2017-05-17 京东方科技集团股份有限公司 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
CN107204309A (zh) * 2017-05-22 2017-09-26 深圳市华星光电技术有限公司 双栅极金属氧化物半导体tft基板的制作方法及其结构
CN107481938A (zh) * 2017-09-26 2017-12-15 武汉华星光电技术有限公司 显示面板、显示装置及低温多晶硅薄膜晶体管的制备方法
CN111599686A (zh) * 2020-05-29 2020-08-28 福建华佳彩有限公司 一种具有双层绝缘层的面板结构及制作方法
CN112599540A (zh) * 2020-12-14 2021-04-02 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017143135A (ja) * 2016-02-09 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ
CN106252362B (zh) * 2016-08-31 2019-07-12 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
US10565935B2 (en) 2017-09-04 2020-02-18 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Scan driving circuit for OLED and display panel
CN110211925B (zh) * 2019-04-04 2021-07-06 Tcl华星光电技术有限公司 顶发光型氧化铟镓锌薄膜晶体管器件制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102763203A (zh) * 2010-02-26 2012-10-31 株式会社半导体能源研究所 制造半导体装置的方法
CN103887328A (zh) * 2012-12-21 2014-06-25 厦门天马微电子有限公司 薄膜晶体管阵列基板、液晶显示装置及制造方法
CN104465788A (zh) * 2015-01-04 2015-03-25 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5658806A (en) * 1995-10-26 1997-08-19 National Science Council Method for fabricating thin-film transistor with bottom-gate or dual-gate configuration
CN100502047C (zh) * 1996-06-28 2009-06-17 精工爱普生株式会社 薄膜晶体管
KR100425858B1 (ko) * 1998-07-30 2004-08-09 엘지.필립스 엘시디 주식회사 박막트랜지스터및그제조방법
US6673661B1 (en) * 2002-12-20 2004-01-06 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned method for forming dual gate thin film transistor (TFT) device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR101488927B1 (ko) * 2008-07-14 2015-02-09 삼성디스플레이 주식회사 표시기판
CN102130009B (zh) * 2010-12-01 2012-12-05 北京大学深圳研究生院 一种晶体管的制造方法
US9437435B2 (en) * 2014-11-11 2016-09-06 Shenzhen China Star Optoelectronics Technology Co., Ltd. LTPS TFT having dual gate structure and method for forming LTPS TFT
CN104900654B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104867870B (zh) * 2015-04-14 2017-09-01 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102763203A (zh) * 2010-02-26 2012-10-31 株式会社半导体能源研究所 制造半导体装置的方法
CN103887328A (zh) * 2012-12-21 2014-06-25 厦门天马微电子有限公司 薄膜晶体管阵列基板、液晶显示装置及制造方法
CN104465788A (zh) * 2015-01-04 2015-03-25 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017067062A1 (zh) * 2015-10-22 2017-04-27 深圳市华星光电技术有限公司 一种双栅极薄膜晶体管及其制作方法、以及阵列基板
CN105336746B (zh) * 2015-10-22 2018-07-17 深圳市华星光电技术有限公司 一种双栅极薄膜晶体管及其制作方法、以及阵列基板
CN105336746A (zh) * 2015-10-22 2016-02-17 深圳市华星光电技术有限公司 一种双栅极薄膜晶体管及其制作方法、以及阵列基板
CN105390451B (zh) * 2015-12-03 2018-03-30 深圳市华星光电技术有限公司 低温多晶硅tft基板的制作方法
CN105390451A (zh) * 2015-12-03 2016-03-09 深圳市华星光电技术有限公司 低温多晶硅tft基板的制作方法
CN105932032A (zh) * 2016-06-16 2016-09-07 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN106252395A (zh) * 2016-08-30 2016-12-21 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法
CN106252395B (zh) * 2016-08-30 2019-12-03 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法
CN106684155B (zh) * 2017-01-05 2021-03-30 京东方科技集团股份有限公司 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
CN106684155A (zh) * 2017-01-05 2017-05-17 京东方科技集团股份有限公司 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
WO2018126703A1 (zh) * 2017-01-05 2018-07-12 京东方科技集团股份有限公司 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
US11049975B2 (en) 2017-01-05 2021-06-29 Boe Technology Group Co., Ltd. Dual-gate thin film transistor, manufacturing method thereof, array substrate and display device
CN107204309A (zh) * 2017-05-22 2017-09-26 深圳市华星光电技术有限公司 双栅极金属氧化物半导体tft基板的制作方法及其结构
CN107204309B (zh) * 2017-05-22 2019-09-24 深圳市华星光电技术有限公司 双栅极金属氧化物半导体tft基板的制作方法及其结构
CN107481938A (zh) * 2017-09-26 2017-12-15 武汉华星光电技术有限公司 显示面板、显示装置及低温多晶硅薄膜晶体管的制备方法
CN107481938B (zh) * 2017-09-26 2020-02-18 武汉华星光电技术有限公司 显示面板、显示装置及低温多晶硅薄膜晶体管的制备方法
US10515984B1 (en) 2017-09-26 2019-12-24 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel, display device and method for preparing a low-temperature polysilicon thin film transistor
CN111599686A (zh) * 2020-05-29 2020-08-28 福建华佳彩有限公司 一种具有双层绝缘层的面板结构及制作方法
CN112599540A (zh) * 2020-12-14 2021-04-02 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
US20170141140A1 (en) 2017-05-18
US9716119B2 (en) 2017-07-25
WO2016176881A1 (zh) 2016-11-10

Similar Documents

Publication Publication Date Title
CN105097675B (zh) 阵列基板及其制备方法
CN104952880A (zh) 双栅极tft基板的制作方法及其结构
CN104752343B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN104900654B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN104867870B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN104241298B (zh) Tft背板结构及其制作方法
CN106129122B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN103022149B (zh) 薄膜晶体管、阵列基板及制造方法和显示器件
CN104966696B (zh) Tft基板的制作方法及其结构
CN103311310A (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN105304643A (zh) 一种tft阵列基板及其制作方法
US20160247828A1 (en) Array substrate manufacturing method
CN105336746B (zh) 一种双栅极薄膜晶体管及其制作方法、以及阵列基板
CN105226015A (zh) 一种tft阵列基板及其制作方法
CN105702623A (zh) Tft阵列基板的制作方法
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN106098560A (zh) 顶栅型薄膜晶体管的制作方法
CN106449667A (zh) 阵列基板及其制作方法、显示装置
WO2015161523A1 (zh) 薄膜晶体管及有机发光二极管显示器制备方法
CN104022079A (zh) 薄膜晶体管基板的制造方法
CN106449655A (zh) 薄膜晶体管阵列基板及其制作方法
CN104157609B (zh) Tft基板的制作方法及其结构
CN104241299A (zh) 氧化物半导体tft基板的制作方法及结构
CN104157608A (zh) Tft基板的制作方法及其结构
CN104157610A (zh) 氧化物半导体tft基板的制作方法及其结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150930

RJ01 Rejection of invention patent application after publication