[go: up one dir, main page]

CN106098560A - 顶栅型薄膜晶体管的制作方法 - Google Patents

顶栅型薄膜晶体管的制作方法 Download PDF

Info

Publication number
CN106098560A
CN106098560A CN201610458176.0A CN201610458176A CN106098560A CN 106098560 A CN106098560 A CN 106098560A CN 201610458176 A CN201610458176 A CN 201610458176A CN 106098560 A CN106098560 A CN 106098560A
Authority
CN
China
Prior art keywords
gate
layer
thin film
oxide semiconductor
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610458176.0A
Other languages
English (en)
Other versions
CN106098560B (zh
Inventor
邓永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201610458176.0A priority Critical patent/CN106098560B/zh
Priority to US15/121,040 priority patent/US10121883B2/en
Priority to PCT/CN2016/090106 priority patent/WO2017219412A1/zh
Publication of CN106098560A publication Critical patent/CN106098560A/zh
Application granted granted Critical
Publication of CN106098560B publication Critical patent/CN106098560B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/428—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种顶栅型薄膜晶体管的制作方法，通过在氧化物半导体层上形成还原金属层，并利用激光退火工艺将覆盖有还原金属层的氧化物半导体层还原成导体，形成源极接触区与漏极接触区，利用被还原成导体的源极接触区与漏极接触区与所述源极和漏极接触，能够大大降低源极和漏极的接触电阻，提升顶栅型薄膜晶体管的性能，制作方法简单。

Description

顶栅型薄膜晶体管的制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种顶栅型薄膜晶体管的制作方法。
背景技术
平面显示器件具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平面显示器件主要包括液晶显示器件(Liquid Crystal Display，LCD)及有机发光二极管显示器件(Organic Light Emitting Display，OLED)。
在平面显示器件中，薄膜晶体管(Thin Film Transistor，TFT)一般是用作开关元件来控制像素的作业，或是用作驱动元件来驱动像素。
氧化物半导体薄膜晶体管由于具有较高的电子迁移率，而且相比低温多晶硅(LowTemperature Poly-silicon，LTPS)薄膜晶体管，氧化物半导体薄膜晶体管制程简单，与非晶硅(a-Si)薄膜晶体管制程相容性较高，具有良好的应用发展前景，为当前业界研究热门。当前对氧化物半导体的研究，以铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)半导体最为成熟。IGZO半导体是一种含有铟、镓和锌的非晶氧化物，载流子迁移率是非晶硅的20～30倍，将其应用到平面显示器上，可以大大提高薄膜晶体管对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率，同时更快的响应也大大提高了像素的行扫描速率，使得超高分辨率成为可能。
薄膜晶体管按照结构不同可以分为底栅型薄膜晶体管和顶栅型薄膜晶体管，其中，顶栅型薄膜晶体管由于源漏极金属和栅极金属之间不会形成寄生电容，还可以做成短沟道，提高薄膜晶体管的开态电流，所以近年来成为行业研究的热点。现有的顶栅型薄膜晶体管通常包括：基板、设于所述基板上的缓冲层、设于所述缓冲层上的氧化物半导体层、设于所述氧化物半导体层上的栅极绝缘层、设于所述栅极绝缘层上的栅极、设于所述栅极上的层间绝缘层、设于所述层间绝缘层上的源极与漏极，所述源极与漏极通过贯穿所述层间绝缘层的过孔与所述氧化物半导体层的两端相接触，该源极与漏极与所述氧化物半导体层直接接触导致其产生的接触电阻很大，严重影响了薄膜晶体管的性能。目前业界常用等离子(Plasma)处理的方法在氧化物半导体层两端制备低电阻接触区，从而降低源极与漏极与所述氧化物半导体层的接触电阻，但这种方法得到的器件稳定性较差。
发明内容
本发明的目的在于提供一种顶栅型薄膜晶体管的制作方法，能够减小顶栅型薄膜晶体管的源漏极接触电阻，提升顶栅型薄膜晶体管的性能和稳定性。
为实现上述目的，本发明提供了一种顶栅型薄膜晶体管的制作方法，包括如下步骤：
步骤1、提供一基板，在所述基板上形成缓冲层，在所述缓冲层上形成氧化物半导体层；
步骤2、在所述氧化物半导体层上形成自下而上层叠设置的栅极绝缘层和栅极，所述栅极绝缘层和栅极覆盖所述氧化物半导体层的中间区域，暴露出所述氧化物半导体层的两端；
步骤3、在所述氧化物半导体层暴露出的两端上形成还原金属层；
步骤4、对覆盖有还原金属层的氧化物半导体层进行镭射退火，将覆盖有还原金属层的氧化物半导体层还原成导体，形成位于所述氧化物半导体层两端的源极接触区和漏极接触区；
步骤5、在所述栅极、源极接触区和漏极接触区的上方继续形成层间绝缘层和贯穿所述层间绝缘层的第一过孔和第二过孔，所述第一过孔和第二过孔分别暴露出源极接触区和漏极接触区；
步骤6、在所述层间绝缘层上形成源极与漏极，所述源极与漏极分别通过所述第一过孔和第二过孔与所述源极接触区和漏极接触区接触。
所述步骤3中还原金属层的材料为锰、或铝。
所述步骤3中还原金属层的厚度小于
所述步骤3中还原金属层采用物理气相沉积工艺制备。
所述氧化物半导体层的材料为IGZO。
所述栅极、源极、与漏极的材料为钼。
所述步骤2中通过干蚀刻制程形成所述栅极绝缘层和栅极。
在所述步骤3中，还包括在所述栅极和所述缓冲层上形成还原金属层，所述栅极上的还原金属层与所述氧化物半导体层上的还原金属层断开；
且在所述步骤5中，所述层间绝缘层覆盖位于所述栅极上方的还原金属层。
所述步骤3中位于所述栅极、氧化物半导体层、及缓冲层上还原金属层相互断开。
所述缓冲层、栅极绝缘层、及层间绝缘层的材料均为氧化硅与氮化硅中的一种或多种的堆栈组合。
本发明的有益效果：本发明提供的顶栅型薄膜晶体管的制作方法，通过在氧化物半导体层上形成还原金属层，并利用激光退火工艺将覆盖有还原金属层的氧化物半导体层还原成导体，形成源极接触区与漏极接触区，利用源极接触区与漏极接触区与所述源极和漏极接触，从而降低源极和漏极的接触电阻，提升顶栅型薄膜晶体管的性能，相比于采用等离子处理的方法，本发明制备的顶栅型薄膜晶体管具有更低的接触电阻和更高的稳定性，制作方法简单。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为本发明的顶栅型薄膜晶体管的制作方法的步骤1的示意图；
图2为本发明的顶栅型薄膜晶体管的制作方法的步骤2的示意图；
图3为本发明的顶栅型薄膜晶体管的制作方法的步骤3的示意图；
图4为本发明的顶栅型薄膜晶体管的制作方法的步骤4的示意图；
图5为本发明的顶栅型薄膜晶体管的制作方法的步骤5的示意图；
图6为本发明的顶栅型薄膜晶体管的制作方法的步骤6的示意图；
图7为本发明的顶栅型薄膜晶体管的制作方法的优选实施例的流程图；
图8为本发明的顶栅型薄膜晶体管的制作方法的流程图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图7，本发明提供一种顶栅型薄膜晶体管的制作方法，包括如下步骤：
步骤1、请参阅图1，提供一基板1，在所述基板1上形成缓冲层2，在所述缓冲层2上形成氧化物半导体层3。
具体地，所述步骤1中首先在所述基板1形成缓冲层2，然后在所述缓冲层2上形成一氧化物半导体薄膜，随后通过一道光罩制程图案化所述氧化物半导体薄膜，形成氧化物半导体层3。
进一步地，所述基板1为透明基板，优选玻璃基板，所述缓冲层2的材料为氧化硅(SiOX)与氮化硅(SiOX)中的一种或多种的堆栈组合，所述氧化物半导体层3的材料优选IGZO。
步骤2、请参阅图2，在所述氧化物半导体层3上形成自下而上层叠设置的栅极绝缘层4和栅极5，所述栅极绝缘层4和栅极5覆盖所述氧化物半导体层3的中间区域，暴露出所述氧化物半导体层3的两端。
具体地，所述步骤2中首先在所述氧化物半导体层3、及缓冲层2上沉积绝缘薄膜，然后在所述绝缘薄膜上沉积第一金属层，接着通过干蚀刻制程将所述绝缘薄膜和第一金属层进行图案化，形成栅极绝缘层4和栅极5，通过采用干蚀刻制程可以使得该栅极绝缘层4和栅极5边缘处的斜坡(Taper)角较陡，使得当在该栅极绝缘层4和栅极5上继续沉积膜层时，该膜层将会在栅极绝缘层4和栅极5上的边缘处断裂。上述栅极绝缘层4和栅极5通过同一道光罩制程制得。
优选地，所栅极5的材料为钼(Mo)，所述栅极绝缘层4的材料为氧化硅与氮化硅中的一种或多种的堆栈组合。
步骤3、请参阅图3，在所述栅极5、氧化物半导体层3、及缓冲层2上形成还原金属层6，所述栅极5上的还原金属层6与氧化物半导体层3上的还原金属层6断开。
具体地，所述还原金属层6的材料为具有强还原性的金属，优选材料为锰(Mn)、或铝(Al)，采用物理气相沉积工艺制备，其厚度极薄(小于)，没有形成薄膜，不会影响透光性，也不需要蚀刻，在栅极绝缘层4和栅极5边缘处可自动断裂。
步骤4、请参阅图4，对覆盖有还原金属层6的氧化物半导体层3进行镭射退火(Anneal)，将覆盖有还原金属层6的氧化物半导体层3还原成导体，形成位于所述氧化物半导体层3两端的源极接触区7和漏极接触区8。
具体地，所述步骤4中利用还原金属层6的还原特性结合镭射退火工艺将覆盖有还原金属层6的氧化物半导体层3还原成导体，形成源极接触区7和漏极接触区8，能够提升源极接触区7和漏极接触区8的导电性能。相比于现有技术中采用的等离子处理的方法，本发明制备的器件具有更低的接触电阻(小于1000Ω/sq)和更高的稳定性。
步骤5、请参阅图5，在所述还原金属层6、源极接触区7和漏极接触区8上形成层间绝缘层9和贯穿所述层间绝缘层9的第一过孔91和第二过孔92，所述第一过孔91和第二过孔92分别暴露出源极接触区7和漏极接触区8。
具体地，所述步骤5中首先在所述还原金属层6、源极接触区7和漏极接触区8上沉积一绝缘薄膜，随后通过一道光罩制程图案化所述绝缘薄膜，从而形成层间绝缘层9和贯穿所述层间绝缘层9的第一过孔91和第二过孔92。
优选地，所述层间绝缘层9的材料为氧化硅与氮化硅中的一种或多种的堆栈组合。
步骤6、请参阅图6，在所述层间绝缘层9上形成源极10与漏极11，所述源极10与漏极11分别通过所述第一过孔91和第二过孔92与所述源极接触区7和漏极接触区8接触，完成顶栅极薄膜晶体管的制作。
具体地，所述步骤6中首先在层间绝缘层9上沉积一第二金属层，随后通过一道光罩制程图案化所述第二金属层形成源极10与漏极11，相比于现有技术，与该源极10与漏极11接触的源极接触区7和漏极接触区8均为导体而不是氧化物半导体，从而大大减小了该源极10与漏极11的接触电阻。
优选地，所述源极10与漏极11的材料为Mo。
可以理解的是，根据附图8，在其他具体实施方式的步骤3中，还可以仅在氧化物半导体暴露出的两端上设置还原金属层，而对应的在步骤5中将层间绝缘层9直接设置在栅极和/或缓冲层的上方，本发明的前述实施方式为优选实施方式，并不用于限制本发明。
综上所述，本发明提供的顶栅型薄膜晶体管的制作方法，通过在氧化物半导体层上形成还原金属层，并利用激光退火工艺将覆盖有还原金属层的氧化物半导体层还原成导体，形成源极接触区与漏极接触区，利用源极接触区与漏极接触区与所述源极和漏极接触，从而降低源极和漏极的接触电阻，提升顶栅型薄膜晶体管的性能，相比于采用等离子处理的方法，本发明制备的顶栅型薄膜晶体管具有更低的接触电阻和更高的稳定性，制作方法简单。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种顶栅型薄膜晶体管的制作方法，其特征在于，包括如下步骤：
步骤1、提供一基板(1)，在所述基板(1)上形成缓冲层(2)，在所述缓冲层(2)上形成氧化物半导体层(3)；
步骤2、在所述氧化物半导体层(3)上形成自下而上层叠设置的栅极绝缘层(4)和栅极(5)，所述栅极绝缘层(4)和栅极(5)覆盖所述氧化物半导体层(3)的中间区域，暴露出所述氧化物半导体层(3)的两端；
步骤3、在所述氧化物半导体层(3)暴露出的两端上形成还原金属层(6)；
步骤4、对覆盖有还原金属层(6)的氧化物半导体层(3)进行镭射退火，将覆盖有还原金属层(6)的氧化物半导体层(3)还原成导体，形成位于所述氧化物半导体层(3)两端的源极接触区(7)和漏极接触区(8)；
步骤5、在所述栅极(5)、源极接触区(7)和漏极接触区(8)的上方继续形成层间绝缘层(9)和贯穿所述层间绝缘层(9)的第一过孔(91)和第二过孔(92)，所述第一过孔(91)和第二过孔(92)分别暴露出源极接触区(7)和漏极接触区(8)；
步骤6、在所述层间绝缘层(9)上形成源极(10)与漏极(11)，所述源极(10)与漏极(11)分别通过所述第一过孔(91)和第二过孔(92)与所述源极接触区(7)和漏极接触区(8)接触。
2.如权利要求1所述的顶栅型薄膜晶体管的制作方法，其特征在于，所述步骤3中还原金属层(6)的材料为锰、或铝。
3.如权利要求1所述的顶栅型薄膜晶体管的制作方法，其特征在于，所述步骤3中还原金属层(6)的厚度小于
4.如权利要求1所述的顶栅型薄膜晶体管的制作方法，其特征在于，所述步骤3中还原金属层(6)采用物理气相沉积工艺制备。
5.如权利要求1所述的顶栅型薄膜晶体管的制作方法，其特征在于，所述氧化物半导体层(3)的材料为IGZO。
6.如权利要求1所述的顶栅型薄膜晶体管的制作方法，其特征在于，所述栅极(5)、源极(10)、与漏极(11)的材料为钼。
7.如权利要求1所述的顶栅型薄膜晶体管的制作方法，其特征在于，所述步骤2中通过干蚀刻制程形成所述栅极绝缘层(4)和栅极(5)。
8.如权利要求1所述的顶栅型薄膜晶体管的制作方法，其特征在于，在所述步骤3中，还包括在所述栅极(5)和所述缓冲层(2)上形成还原金属层(6)，所述栅极(5)上的还原金属层(6)与所述氧化物半导体层(3)上的还原金属层(6)断开；
且在所述步骤5中，所述层间绝缘层(9)覆盖位于所述栅极(5)上方的还原金属层(6)。
9.如权利要求8所述的顶栅型薄膜晶体管的制作方法，其特征在于，所述步骤3中所述氧化物半导体层(3)上的还原金属层(6)与所述缓冲层(2)上的还原金属层(6)断开。
10.如权利要求1所述的顶栅型薄膜晶体管的制作方法，其特征在于，所述缓冲层(2)、栅极绝缘层(4)、及层间绝缘层(9)的材料均为氧化硅与氮化硅中的一种或多种的堆栈组合。
CN201610458176.0A 2016-06-22 2016-06-22 顶栅型薄膜晶体管的制作方法 Active CN106098560B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610458176.0A CN106098560B (zh) 2016-06-22 2016-06-22 顶栅型薄膜晶体管的制作方法
US15/121,040 US10121883B2 (en) 2016-06-22 2016-07-15 Manufacturing method of top gate thin-film transistor
PCT/CN2016/090106 WO2017219412A1 (zh) 2016-06-22 2016-07-15 顶栅型薄膜晶体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610458176.0A CN106098560B (zh) 2016-06-22 2016-06-22 顶栅型薄膜晶体管的制作方法

Publications (2)

Publication Number Publication Date
CN106098560A true CN106098560A (zh) 2016-11-09
CN106098560B CN106098560B (zh) 2019-03-12

Family

ID=57238912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610458176.0A Active CN106098560B (zh) 2016-06-22 2016-06-22 顶栅型薄膜晶体管的制作方法

Country Status (3)

Country Link
US (1) US10121883B2 (zh)
CN (1) CN106098560B (zh)
WO (1) WO2017219412A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920754A (zh) * 2017-02-17 2017-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管及其制备方法
WO2018232789A1 (zh) * 2017-06-22 2018-12-27 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制作方法、显示面板
CN110797355A (zh) * 2019-11-27 2020-02-14 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
CN114023697A (zh) * 2021-10-26 2022-02-08 Tcl华星光电技术有限公司 基板及其制备方法
CN115472506A (zh) * 2021-07-08 2022-12-13 北京邮电大学 双栅极器件的制备方法及双栅极器件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102755727B1 (ko) * 2016-12-30 2025-01-15 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
CN107240550B (zh) * 2017-06-02 2019-09-27 深圳市华星光电技术有限公司 薄膜晶体管制造方法及阵列基板的制作方法
CN110729235A (zh) * 2019-10-23 2020-01-24 成都中电熊猫显示科技有限公司 阵列基板的制作方法、阵列基板及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100176394A1 (en) * 2009-01-12 2010-07-15 Samsung Mobile Display Co., Ltd. Thin film transistor and flat panel display device having the same
CN103314431A (zh) * 2010-09-29 2013-09-18 葛迪恩实业公司 制造氧化物薄膜晶体管阵列的方法和结合其的装置
CN103477441A (zh) * 2011-04-18 2013-12-25 夏普株式会社 薄膜晶体管、显示面板和薄膜晶体管的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8377743B2 (en) * 2008-05-21 2013-02-19 Cbrite Inc. Laser annealing of metal oxide semiconductor on temperature sensitive substrate formations
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100176394A1 (en) * 2009-01-12 2010-07-15 Samsung Mobile Display Co., Ltd. Thin film transistor and flat panel display device having the same
CN103314431A (zh) * 2010-09-29 2013-09-18 葛迪恩实业公司 制造氧化物薄膜晶体管阵列的方法和结合其的装置
CN103477441A (zh) * 2011-04-18 2013-12-25 夏普株式会社 薄膜晶体管、显示面板和薄膜晶体管的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920754A (zh) * 2017-02-17 2017-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管及其制备方法
WO2018232789A1 (zh) * 2017-06-22 2018-12-27 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制作方法、显示面板
CN110797355A (zh) * 2019-11-27 2020-02-14 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
CN115472506A (zh) * 2021-07-08 2022-12-13 北京邮电大学 双栅极器件的制备方法及双栅极器件
CN114023697A (zh) * 2021-10-26 2022-02-08 Tcl华星光电技术有限公司 基板及其制备方法

Also Published As

Publication number Publication date
US20180197973A1 (en) 2018-07-12
US10121883B2 (en) 2018-11-06
CN106098560B (zh) 2019-03-12
WO2017219412A1 (zh) 2017-12-28

Similar Documents

Publication Publication Date Title
US10403757B2 (en) Top-gate self-aligned metal oxide semiconductor TFT and method of making the same
CN106558593B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN104900654B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN106098560A (zh) 顶栅型薄膜晶体管的制作方法
CN102437059B (zh) 一种顶栅自对准氧化锌薄膜晶体管的制备方法
CN103489920B (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN107026178A (zh) 一种阵列基板、显示装置及其制作方法
JP6416899B2 (ja) 半導体装置およびその製造方法
CN104752343A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
WO2018010214A1 (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
JP2011091110A (ja) 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置
CN105006487A (zh) 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法
CN104952880A (zh) 双栅极tft基板的制作方法及其结构
CN104867870A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN107516661B (zh) 显示基板、显示装置及显示基板的制作方法
CN107275345B (zh) 显示基板、显示装置及显示基板的制作方法
CN107170784A (zh) 一种oled阵列基板及其制备方法和oled显示装置
CN105576017A (zh) 一种基于氧化锌薄膜的薄膜晶体管
CN104167447B (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN104241299A (zh) 氧化物半导体tft基板的制作方法及结构
WO2016026178A1 (zh) 氧化物半导体tft基板的制作方法及其结构
CN107808885B (zh) 背沟道蚀刻型氧化物半导体tft基板及其制作方法
CN107316897B (zh) 显示基板、显示装置及显示基板的制作方法
CN113611752B (zh) 低温多晶硅tft的制作方法及低温多晶硅tft
CN213212166U (zh) 一种tft阵列基板结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant