[go: up one dir, main page]

CN107808885B - 背沟道蚀刻型氧化物半导体tft基板及其制作方法 - Google Patents

背沟道蚀刻型氧化物半导体tft基板及其制作方法 Download PDF

Info

Publication number
CN107808885B
CN107808885B CN201711010218.5A CN201711010218A CN107808885B CN 107808885 B CN107808885 B CN 107808885B CN 201711010218 A CN201711010218 A CN 201711010218A CN 107808885 B CN107808885 B CN 107808885B
Authority
CN
China
Prior art keywords
oxide semiconductor
layer
semiconductor layer
density
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711010218.5A
Other languages
English (en)
Other versions
CN107808885A (zh
Inventor
余明爵
徐源竣
周星宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201711010218.5A priority Critical patent/CN107808885B/zh
Priority to PCT/CN2017/113547 priority patent/WO2019080254A1/zh
Priority to US15/742,772 priority patent/US20190386149A1/en
Publication of CN107808885A publication Critical patent/CN107808885A/zh
Application granted granted Critical
Publication of CN107808885B publication Critical patent/CN107808885B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种背沟道蚀刻型氧化物半导体TFT基板及其制作方法。本发明的背沟道蚀刻型氧化物半导体TFT基板的制作方法将有源层设置为双层结构，位于下层的第一氧化物半导体层按照正常沉积工艺参数制备，具有正常密度，位于上层的第二氧化物半导体层通过改变沉积工艺参数制备，具有较高密度；所述第一氧化物半导体层的密度较低，具有较高的迁移率，所述第二氧化物半导体层的密度较高，薄膜缺陷数目少，具有较强的抗蚀刻能力，能够减少在漏极和源极的蚀刻过程中有源层的沟道区受到的损伤，同时节省了刻蚀阻挡层光罩，制作成本低。

Description

背沟道蚀刻型氧化物半导体TFT基板及其制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种背沟道蚀刻型氧化物半导体TFT基板及其制作方法。
背景技术
液晶显示装置(Liquid Crystal Display，LCD)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用，如：移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等。
有机发光二极管(Organic Light-Emitting Diode，OLED)显示器，也称为有机电致发光显示器，是一种新兴的平板显示装置，由于其具有制备工艺简单、成本低、功耗低、发光亮度高、工作温度适应范围广、体积轻薄、响应速度快，而且易于实现彩色显示和大屏幕显示、易于实现和集成电路驱动器相匹配、易于实现柔性显示等优点，因而具有广阔的应用前景。
OLED按照驱动方式可以分为无源矩阵型OLED(Passive Matrix OLED，PMOLED)和有源矩阵型OLED(Active Matrix OLED，AMOLED)两大类，即直接寻址和薄膜晶体管矩阵寻址两类。其中，AMOLED具有呈阵列式排布的像素，属于主动显示类型，发光效能高，通常用作高清晰度的大尺寸显示装置。
薄膜晶体管(Thin Film Transistor，简称TFT)是目前液晶显示装置和有源矩阵型OLED显示装置中的主要驱动元件，直接关系到高性能平板显示装置的发展方向。薄膜晶体管具有多种结构，制备相应结构的薄膜晶体管的材料也具有多种，非晶硅(a-Si)材料是比较常见的一种。
随着液晶显示装置和OLED显示装置向着大尺寸和高分辨率的方向发展，传统的a-Si仅有1cm2/(Vs)左右的迁移率已经无法满足要求，以铟镓锌氧化物(IGZO)为代表的金属氧化物材料具备超过10cm2/(Vs)以上的迁移率，而且相应薄膜晶体管的制备与现有的a-Si为半导体驱动的产线的兼容性好，近年来迅速成为显示领域研发的重点。
相对于传统的a-Si TFT，IGZO TFT具有以下优势：
1、提高显示背板的分辨率，在保证相同透过率的前提下，IGZO TFT显示背板的分辨率可以做到a-Si TFT的2倍以上，IGZO材料中的载流子浓度高，迁移率大，可以缩小TFT的体积，保证分辨率的提升；
2、减少显示器件的能耗，IGZO TFT与a-Si TFT、LTPS TFT相比，漏电流小于1pA；驱动频率由原来的30-50Hz减少到2-5Hz，通过特殊工艺，甚至可以达到1Hz，虽然减少TFT的驱动次数，仍然可以维持液晶分子的配向，不影响画面的质量，从而减少显示背板的耗电量；另外，IGZO半导体材料的高迁移率使得较小尺寸的TFT即可提供足够的充电能力和较高的电容值，而且提高了液晶面板的开口率，光穿透的有效面积变大，可以用较少的背板组件或低功率消耗达到相同的亮度，减少能耗；
3、通过采用间歇式驱动等方式，能够降低液晶显示器驱动电路的噪点对触摸屏检测电路造成的影响，可以实现更高的灵敏度，甚至尖头的圆珠笔笔端也能够响应，而且由于画面无更新时可以切断电源，因此其在节能的效果上表现更为优秀。
目前，IGZO作为半导体有源层的TFT一般采用刻蚀阻挡(ESL)结构，由于有刻蚀阻挡层(Etch Stop Layer)存在，源漏极(Source/Drain)的蚀刻过程中，刻蚀阻挡层可以有效的保护IGZO有源层不受到影响，保证TFT具有优异的半导体特性。但是ESL结构的IGZO TFT的制备过程较为复杂，需要经过6次黄光工艺，不利于降低成本，因此业界普遍追求黄光工艺更少的背沟道蚀刻(BCE)结构的IGZO TFT的开发。
由于BCE结构的IGZO TFT中未设置刻蚀阻挡层来遮挡背沟道，因此在源漏极的蚀刻过程中IGZO有源层的沟道区容易受到损伤，并且由于IGZO有源层的薄膜缺陷数目较多，因此IGZO TFT对环境敏感，环境中的光、水汽(H2O)、氧气(O2)、氢气(H2)及有机物(Organics)等都容易对TFT性能造成影响，导致TFT器件的可靠性较低，面板的使用寿命较短。
发明内容
本发明的目的在于提供一种背沟道蚀刻型氧化物半导体TFT基板的制作方法，能够减小漏极和源极的蚀刻过程中有源层的沟道区受到的损伤，从而有效降低有源层的薄膜缺陷数目，同时节省了刻蚀阻挡层光罩，制作成本低。
本发明的目的还在于提供一种背沟道蚀刻型氧化物半导体TFT基板，其有源层不仅具有较高的迁移率，而且薄膜缺陷数目较少，TFT器件受环境影响较小，具有较高的可靠性。
为实现上述目的，本发明提供一种背沟道蚀刻型氧化物半导体TFT基板的制作方法，包括：
提供衬底基板，在所述衬底基板上沉积金属材料并刻蚀形成栅极，在所述衬底基板上形成覆盖栅极的栅极绝缘层；
在所述栅极绝缘层上沉积第一氧化物半导体层，在所述第一氧化物半导体层上沉积第二氧化物半导体层，所述第二氧化物半导体层的密度大于所述第一氧化物半导体层的密度；
对所述第一氧化物半导体层与第二氧化物半导体层进行图形化处理，得到有源层；
在所述有源层与栅极绝缘层上沉积金属材料并刻蚀形成漏极与源极，所述漏极与源极分别与有源层的两侧相接触；
在所述栅极绝缘层上形成覆盖漏极、源极、及有源层的钝化层；在所述钝化层上形成对应于漏极上方的通孔。
所述第一氧化物半导体层与第二氧化物半导体层的材料分别包括铟镓锌氧化物与铟锌锡氧化物中的一种或多种；所述第一氧化物半导体层与第二氧化物半导体层的材料相同或不同。
所述第一氧化物半导体层的密度小于6.4g/cm3，所述第二氧化物半导体层的密度大于6.4g/cm3。
所述第一氧化物半导体层的厚度大于所述第二氧化物半导体层的厚度。
所述栅极的材料包括钼、铝、铜中的一种或多种；所述栅极绝缘层为氮化硅层、氧化硅层、或者氮化硅层与氧化硅层的叠层复合膜；所述钝化层为氮化硅层或氧化硅层；所述漏极与源极的材料包括钼、铝、铜中的一种或多种。
本发明还提供一种背沟道蚀刻型氧化物半导体TFT基板，包括：衬底基板、设于所述衬底基板上的栅极、设于所述衬底基板上且覆盖栅极的栅极绝缘层、设于所述栅极绝缘层上且对应于栅极上方的有源层、设于所述有源层与栅极绝缘层上且分别与所述有源层两侧相接触的漏极与源极、设于所述栅极绝缘层上且覆盖所述漏极、源极、及有源层的钝化层、及设于所述钝化层上对应于漏极上方的通孔；
所述有源层包括设于所述栅极绝缘层上的第一氧化物半导体层、及设于所述第一氧化物半导体层上的第二氧化物半导体层，所述第二氧化物半导体层的密度大于所述第一氧化物半导体层的密度。
所述第一氧化物半导体层与第二氧化物半导体层的材料分别包括铟镓锌氧化物与铟锌锡氧化物中的一种或多种；所述第一氧化物半导体层与第二氧化物半导体层的材料相同或不同。
所述第一氧化物半导体层的密度小于6.4g/cm3，所述第二氧化物半导体层的密度大于6.4g/cm3。
所述第一氧化物半导体层的厚度大于所述第二氧化物半导体层的厚度。
所述栅极的材料包括钼、铝、铜中的一种或多种；所述栅极绝缘层为氮化硅层、氧化硅层、或者氮化硅层与氧化硅层的叠层复合膜；所述钝化层为氮化硅层或氧化硅层；所述漏极与源极的材料包括钼、铝、铜中的一种或多种。
本发明的有益效果：本发明的背沟道蚀刻型氧化物半导体TFT基板的制作方法将有源层设置为双层结构，位于下层的第一氧化物半导体层按照正常沉积工艺参数制备，具有正常密度，位于上层的第二氧化物半导体层通过改变沉积工艺参数制备，具有较高密度；所述第一氧化物半导体层的密度较低，具有较高的迁移率，所述第二氧化物半导体层的密度较高，薄膜缺陷数目少，具有较强的抗蚀刻能力，能够减少在漏极和源极的蚀刻过程中有源层的沟道区受到的损伤，同时节省了刻蚀阻挡层光罩，制作成本低；因此本发明制得的背沟道蚀刻型氧化物半导体TFT基板其有源层不仅具有较高的迁移率，而且薄膜缺陷数目较少，TFT器件受环境中的光、水汽、氧气、氢气及有机物的影响较小，具有较高的可靠性。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为本发明的背沟道蚀刻型氧化物半导体TFT基板的制作方法的流程图；
图2为本发明的背沟道蚀刻型氧化物半导体TFT基板的制作方法的步骤1的示意图；
图3与图4为本发明的背沟道蚀刻型氧化物半导体TFT基板的制作方法的步骤2的示意图；
图5为本发明的背沟道蚀刻型氧化物半导体TFT基板的制作方法的步骤3的示意图；
图6与图7为本发明的背沟道蚀刻型氧化物半导体TFT基板的制作方法的步骤4的示意图且图7为本发明的背沟道蚀刻型氧化物半导体TFT基板的结构示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1，本发明提供一种背沟道蚀刻型氧化物半导体TFT基板的制作方法，包括如下步骤：
步骤1、如图2所示，提供衬底基板10，在所述衬底基板10上沉积金属材料并刻蚀形成栅极20，在所述衬底基板10上形成覆盖栅极20的栅极绝缘层30。
具体的，所述衬底基板10为玻璃基板。
具体的，所述步骤1还包括：在所述衬底基板10上形成栅极20之前，对所述衬底基板10进行清洗与烘烤。
具体的，所述栅极20的材料包括钼(Mo)、铝(Al)、铜(Cu)中的一种或多种。
具体的，所述栅极绝缘层30为氮化硅(SiNx)层、氧化硅(SiOx)层、或者氮化硅(SiNx)层与氧化硅(SiOx)层的叠层复合膜。
步骤2、如图3所示，在所述栅极绝缘层30上沉积第一氧化物半导体层401，在所述第一氧化物半导体层401上沉积第二氧化物半导体层402，所述第二氧化物半导体层402的密度大于所述第一氧化物半导体层401的密度；
如图4所示，对所述第一氧化物半导体层401与第二氧化物半导体层402进行图形化处理，得到有源层40。
具体的，所述第一氧化物半导体层401与第二氧化物半导体层402的材料分别包括铟镓锌氧化物(IGZO)与铟锌锡氧化物(IZTO)中的一种或多种；所述第一氧化物半导体层401与第二氧化物半导体层402的材料相同或不同。
具体的，所述第一氧化物半导体层401的密度小于6.4g/cm3，所述第二氧化物半导体层402的密度大于6.4g/cm3。
具体的，所述第一氧化物半导体层401按照正常沉积工艺参数制备，具有正常密度，所述第二氧化物半导体层402通过改变沉积工艺参数制备，具有较高密度，本发明通过将第一氧化物半导体层401设置为较低密度，可以保证其具有较高迁移率，通过将第二氧化物半导体层402设置为较高密度，使其具有较少的薄膜缺陷数目，从而保证其具有较强的抗蚀刻能力，有效减少在后续的漏极51和源极52的蚀刻过程中有源层40的沟道区41受到的损伤。
优选的，所述第一氧化物半导体层401的厚度较大，所述第二氧化物半导体层402的厚度较小，即所述第一氧化物半导体层401的厚度大于所述第二氧化物半导体层402的厚度，以保证有源层40具有较高的迁移率。
步骤3、如图5所示，在所述有源层40与栅极绝缘层30上沉积金属材料并刻蚀形成漏极51与源极52，所述漏极51与源极52分别与有源层40的两侧相接触。
具体的，所述漏极51与源极52的材料包括钼(Mo)、铝(Al)、铜(Cu)中的一种或多种。
具体的，所述漏极51与源极52在所述有源层40上限定出位于所述漏极51与源极52之间的沟道区41、位于所述沟道区41一侧且与所述漏极51相接触的漏极接触区42、以及位于所述沟道区41另一侧且与所述源极52相接触的源极接触区43。
步骤4、如图6所示，在所述栅极绝缘层30上形成覆盖漏极51、源极52、及有源层40的钝化层60；如图7所示，在所述钝化层60上形成对应于漏极51上方的通孔61。
具体的，所述钝化层60为氮化硅(SiNx)层或氧化硅(SiOx)层。
具体的，所述通孔61用于在后续制程中实现LCD像素电极或者OLED阳极与漏极51之间的电性连接。
值得一提的是，图5至图7中的虚线仅用于对有源层40的沟道区41、漏极接触区42、及源极接触区43进行划分，不具有其它含义。
本发明的背沟道蚀刻型氧化物半导体TFT基板的制作方法将有源层40设置为双层结构，位于下层的第一氧化物半导体层401按照正常沉积工艺参数制备，具有正常密度，位于上层的第二氧化物半导体层402通过改变沉积工艺参数制备，具有较高密度；所述第一氧化物半导体层401的密度较低，具有较高的迁移率，所述第二氧化物半导体层402的密度较高，薄膜缺陷数目少，具有较强的抗蚀刻能力，能够减少在漏极51和源极52的蚀刻过程中有源层40的沟道区41受到的损伤，同时节省了刻蚀阻挡层光罩，制作成本低；因此本发明制得的背沟道蚀刻型氧化物半导体TFT基板其有源层40不仅具有较高的迁移率，而且薄膜缺陷数目较少，TFT器件受环境中的光、水汽、氧气、氢气及有机物的影响较小，具有较高的可靠性。
请参阅图7，基于上述背沟道蚀刻型氧化物半导体TFT基板的制作方法，本发明提供一种背沟道蚀刻型氧化物半导体TFT基板，包括：衬底基板10、设于所述衬底基板10上的栅极20、设于所述衬底基板10上且覆盖栅极20的栅极绝缘层30、设于所述栅极绝缘层30上且对应于栅极20上方的有源层40、设于所述有源层40与栅极绝缘层30上且分别与所述有源层40两侧相接触的漏极51与源极52、设于所述栅极绝缘层30上且覆盖所述漏极51、源极52、及有源层40的钝化层60、及设于所述钝化层60上对应于漏极51上方的通孔61；
所述有源层40包括设于所述栅极绝缘层30上的第一氧化物半导体层401、及设于所述第一氧化物半导体层401上的第二氧化物半导体层402，所述第二氧化物半导体层402的密度大于所述第一氧化物半导体层401的密度。
具体的，所述栅极20的材料包括钼(Mo)、铝(Al)、铜(Cu)中的一种或多种。
具体的，所述栅极绝缘层30为氮化硅(SiNx)层、氧化硅(SiOx)层、或者氮化硅(SiNx)层与氧化硅(SiOx)层的叠层复合膜。
具体的，所述第一氧化物半导体层401与第二氧化物半导体层402的材料分别包括铟镓锌氧化物(IGZO)与铟锌锡氧化物(IZTO)中的一种或多种；所述第一氧化物半导体层401与第二氧化物半导体层402的材料相同或不同。
具体的，所述第一氧化物半导体层401的密度小于6.4g/cm3，所述第二氧化物半导体层402的密度大于6.4g/cm3。
优选的，所述第一氧化物半导体层401的厚度大于所述第二氧化物半导体层402的厚度，保证有源层40具有较高的迁移率。
具体的，所述漏极51与源极52的材料包括钼(Mo)、铝(Al)、铜(Cu)中的一种或多种。
具体的，所述有源层40包括位于所述漏极51与源极52之间的沟道区41、位于所述沟道区41一侧且与所述漏极51相接触的漏极接触区42、以及位于所述沟道区41另一侧且与所述源极52相接触的源极接触区43。
本发明的背沟道蚀刻型氧化物半导体TFT基板将有源层40设置为双层结构，位于下层的第一氧化物半导体层401具有正常密度，位于上层的第二氧化物半导体层402具有较高密度；所述第一氧化物半导体层401的密度较低，具有较高的迁移率，所述第二氧化物半导体层402的密度较高，薄膜缺陷数目少，具有较强的抗蚀刻能力，能够减少在漏极51和源极52的蚀刻过程中有源层40的沟道区41受到的损伤；因此本发明的背沟道蚀刻型氧化物半导体TFT基板其有源层40不仅具有较高的迁移率，而且薄膜缺陷数目较少，TFT器件受环境中的光、水汽、氧气、氢气及有机物的影响较小，具有较高的可靠性。
综上所述，本发明提供一种背沟道蚀刻型氧化物半导体TFT基板及其制作方法。本发明的背沟道蚀刻型氧化物半导体TFT基板的制作方法将有源层设置为双层结构，位于下层的第一氧化物半导体层按照正常沉积工艺参数制备，具有正常密度，位于上层的第二氧化物半导体层通过改变沉积工艺参数制备，具有较高密度；所述第一氧化物半导体层的密度较低，具有较高的迁移率，所述第二氧化物半导体层的密度较高，薄膜缺陷数目少，具有较强的抗蚀刻能力，能够减少在漏极和源极的蚀刻过程中有源层的沟道区受到的损伤，同时节省了刻蚀阻挡层光罩，制作成本低；因此本发明制得的背沟道蚀刻型氧化物半导体TFT基板其有源层不仅具有较高的迁移率，而且薄膜缺陷数目较少，TFT器件受环境中的光、水汽、氧气、氢气及有机物的影响较小，具有较高的可靠性。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (8)

1.一种背沟道蚀刻型氧化物半导体TFT基板的制作方法，其特征在于，包括：
提供衬底基板(10)，在所述衬底基板(10)上沉积金属材料并刻蚀形成栅极(20)，在所述衬底基板(10)上形成覆盖栅极(20)的栅极绝缘层(30)；
在所述栅极绝缘层(30)上沉积第一氧化物半导体层(401)，在所述第一氧化物半导体层(401)上沉积第二氧化物半导体层(402)，所述第二氧化物半导体层(402)的密度大于所述第一氧化物半导体层(401)的密度；
对所述第一氧化物半导体层(401)与第二氧化物半导体层(402)进行图形化处理，得到有源层(40)；
在所述有源层(40)与栅极绝缘层(30)上沉积金属材料并刻蚀形成漏极(51)与源极(52)，所述漏极(51)与源极(52)分别与有源层(40)的两侧相接触；
在所述栅极绝缘层(30)上形成覆盖漏极(51)、源极(52)、及有源层(40)的钝化层(60)；在所述钝化层(60)上形成对应于漏极(51)上方的通孔(61)；
所述第一氧化物半导体层(401)的密度小于6.4g/cm3，所述第二氧化物半导体层(402)的密度大于6.4g/cm3；
所述第二氧化物半导体层(402)的抗蚀刻能力强于第一氧化物半导体层(401)的抗蚀刻能力。
2.如权利要求1所述的背沟道蚀刻型氧化物半导体TFT基板的制作方法，其特征在于，所述第一氧化物半导体层(401)与第二氧化物半导体层(402)的材料分别包括铟镓锌氧化物与铟锌锡氧化物中的一种或多种；所述第一氧化物半导体层(401)与第二氧化物半导体层(402)的材料相同或不同。
3.如权利要求1所述的背沟道蚀刻型氧化物半导体TFT基板的制作方法，其特征在于，所述第一氧化物半导体层(401)的厚度大于所述第二氧化物半导体层(402)的厚度。
4.如权利要求1所述的背沟道蚀刻型氧化物半导体TFT基板的制作方法，其特征在于，所述栅极(20)的材料包括钼、铝、铜中的一种或多种；所述栅极绝缘层(30)为氮化硅层、氧化硅层、或者氮化硅层与氧化硅层的叠层复合膜；所述钝化层(60)为氮化硅层或氧化硅层；所述漏极(51)与源极(52)的材料包括钼、铝、铜中的一种或多种。
5.一种背沟道蚀刻型氧化物半导体TFT基板，其特征在于，包括：衬底基板(10)、设于所述衬底基板(10)上的栅极(20)、设于所述衬底基板(10)上且覆盖栅极(20)的栅极绝缘层(30)、设于所述栅极绝缘层(30)上且对应于栅极(20)上方的有源层(40)、设于所述有源层(40)与栅极绝缘层(30)上且分别与所述有源层(40)两侧相接触的漏极(51)与源极(52)、设于所述栅极绝缘层(30)上且覆盖所述漏极(51)、源极(52)、及有源层(40)的钝化层(60)、及设于所述钝化层(60)上对应于漏极(51)上方的通孔(61)；
所述有源层(40)包括设于所述栅极绝缘层(30)上的第一氧化物半导体层(401)、及设于所述第一氧化物半导体层(401)上的第二氧化物半导体层(402)，所述第二氧化物半导体层(402)的密度大于所述第一氧化物半导体层(401)的密度；
所述第一氧化物半导体层(401)的密度小于6.4g/cm3，所述第二氧化物半导体层(402)的密度大于6.4g/cm3；
所述第二氧化物半导体层(402)的抗蚀刻能力强于第一氧化物半导体层(401)的抗蚀刻能力。
6.如权利要求5所述的背沟道蚀刻型氧化物半导体TFT基板，其特征在于，所述第一氧化物半导体层(401)与第二氧化物半导体层(402)的材料分别包括铟镓锌氧化物与铟锌锡氧化物中的一种或多种；所述第一氧化物半导体层(401)与第二氧化物半导体层(402)的材料相同或不同。
7.如权利要求5所述的背沟道蚀刻型氧化物半导体TFT基板，其特征在于，所述第一氧化物半导体层(401)的厚度大于所述第二氧化物半导体层(402)的厚度。
8.如权利要求5所述的背沟道蚀刻型氧化物半导体TFT基板，其特征在于，所述栅极(20)的材料包括钼、铝、铜中的一种或多种；所述栅极绝缘层(30)为氮化硅层、氧化硅层、或者氮化硅层与氧化硅层的叠层复合膜；所述钝化层(60)为氮化硅层或氧化硅层；所述漏极(51)与源极(52)的材料包括钼、铝、铜中的一种或多种。
CN201711010218.5A 2017-10-25 2017-10-25 背沟道蚀刻型氧化物半导体tft基板及其制作方法 Active CN107808885B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711010218.5A CN107808885B (zh) 2017-10-25 2017-10-25 背沟道蚀刻型氧化物半导体tft基板及其制作方法
PCT/CN2017/113547 WO2019080254A1 (zh) 2017-10-25 2017-11-29 背沟道蚀刻型氧化物半导体tft基板及其制作方法
US15/742,772 US20190386149A1 (en) 2017-10-25 2017-11-29 Back-channel-etch type oxide semiconductor tft substrate and fabricating methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711010218.5A CN107808885B (zh) 2017-10-25 2017-10-25 背沟道蚀刻型氧化物半导体tft基板及其制作方法

Publications (2)

Publication Number Publication Date
CN107808885A CN107808885A (zh) 2018-03-16
CN107808885B true CN107808885B (zh) 2020-04-28

Family

ID=61593079

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711010218.5A Active CN107808885B (zh) 2017-10-25 2017-10-25 背沟道蚀刻型氧化物半导体tft基板及其制作方法

Country Status (3)

Country Link
US (1) US20190386149A1 (zh)
CN (1) CN107808885B (zh)
WO (1) WO2019080254A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108493216B (zh) * 2018-03-21 2021-04-27 福建华佳彩有限公司 一种tft阵列基板、显示装置及tft阵列基板的制备方法
KR102758968B1 (ko) * 2018-09-21 2025-01-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN119230614A (zh) * 2023-06-30 2024-12-31 云谷（固安）科技有限公司 薄膜晶体管及其制备方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000628A (zh) * 2012-12-14 2013-03-27 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
CN104022044A (zh) * 2013-03-01 2014-09-03 北京京东方光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN105304650A (zh) * 2015-11-04 2016-02-03 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
CN106057679A (zh) * 2016-06-17 2016-10-26 深圳市华星光电技术有限公司 氧化物半导体薄膜晶体管的制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110125105A (ko) * 2010-05-12 2011-11-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
JP6002088B2 (ja) * 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
WO2014104296A1 (ja) * 2012-12-28 2014-07-03 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
TWI536464B (zh) * 2014-01-15 2016-06-01 友達光電股份有限公司 電晶體及其製造方法
WO2016056204A1 (ja) * 2014-10-10 2016-04-14 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、及び、表示パネル
CN108352411B (zh) * 2015-10-29 2020-11-27 三菱电机株式会社 薄膜晶体管基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000628A (zh) * 2012-12-14 2013-03-27 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
CN104022044A (zh) * 2013-03-01 2014-09-03 北京京东方光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN105304650A (zh) * 2015-11-04 2016-02-03 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
CN106057679A (zh) * 2016-06-17 2016-10-26 深圳市华星光电技术有限公司 氧化物半导体薄膜晶体管的制作方法

Also Published As

Publication number Publication date
CN107808885A (zh) 2018-03-16
WO2019080254A1 (zh) 2019-05-02
US20190386149A1 (en) 2019-12-19

Similar Documents

Publication Publication Date Title
US10403757B2 (en) Top-gate self-aligned metal oxide semiconductor TFT and method of making the same
CN107424957B (zh) 柔性tft基板的制作方法
CN106847743B (zh) Tft基板及其制作方法
US10367073B2 (en) Thin film transistor (TFT) with structured gate insulator
CN106558593B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN107611085B (zh) Oled背板的制作方法
CN106129122B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN103489920B (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN107978560B (zh) 背沟道蚀刻型tft基板及其制作方法
CN104952880A (zh) 双栅极tft基板的制作方法及其结构
CN106098560A (zh) 顶栅型薄膜晶体管的制作方法
CN107978607B (zh) 背沟道蚀刻型氧化物半导体tft基板的制作方法
CN106898613A (zh) Tft基板及其制作方法
CN117476662A (zh) 显示面板及其制作方法、显示装置
CN107808885B (zh) 背沟道蚀刻型氧化物半导体tft基板及其制作方法
CN109545836B (zh) 一种oled显示装置及其制作方法
CN110534577A (zh) 一种薄膜晶体管及制备方法
CN105576017A (zh) 一种基于氧化锌薄膜的薄膜晶体管
CN107275345A (zh) 显示基板、显示装置及显示基板的制作方法
CN104157610A (zh) 氧化物半导体tft基板的制作方法及其结构
US10714514B2 (en) Back-channel-etched TFT substrate
CN104157611B (zh) 氧化物半导体tft基板的制作方法及其结构
CN105390510A (zh) 低温多晶硅tft基板及其制作方法
CN114420764A (zh) 金属氧化物薄膜晶体管、显示面板及其制备方法
WO2020172959A1 (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant