[go: up one dir, main page]

CN107240550B - 薄膜晶体管制造方法及阵列基板的制作方法 - Google Patents

薄膜晶体管制造方法及阵列基板的制作方法 Download PDF

Info

Publication number
CN107240550B
CN107240550B CN201710408480.9A CN201710408480A CN107240550B CN 107240550 B CN107240550 B CN 107240550B CN 201710408480 A CN201710408480 A CN 201710408480A CN 107240550 B CN107240550 B CN 107240550B
Authority
CN
China
Prior art keywords
layer
region
oxide semiconductor
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710408480.9A
Other languages
English (en)
Other versions
CN107240550A (zh
Inventor
李金明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201710408480.9A priority Critical patent/CN107240550B/zh
Priority to US15/570,260 priority patent/US10153308B1/en
Priority to PCT/CN2017/094550 priority patent/WO2018218769A1/zh
Publication of CN107240550A publication Critical patent/CN107240550A/zh
Application granted granted Critical
Publication of CN107240550B publication Critical patent/CN107240550B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管制造方法，包括，在基板上依次形成缓冲层、氧化物半导体层、依次层叠于所述氧化物半导体层的第一区域上的栅极绝缘层及栅极；采用物理气相沉积方法形成覆盖所述缓冲层、氧化物半导体层的第二区域及栅极的铝层，并且对该铝层进行退火处理，使所述氧化物半导体层的第二区域被掺杂铝离子而形成导体区域；蚀刻掉残留在覆盖所述缓冲层、导体区域所述退火处理后的剩余的铝层；采用退火对所述缓冲层、栅极及导体区域被蚀刻的表面进行修复以及对导体区域进行氧化处理；在所述缓冲层、栅极及导体区域上层叠绝缘层并在所述绝缘层上形成通过通孔分别连接两个导体区域的源极和漏极。

Description

薄膜晶体管制造方法及阵列基板的制作方法
技术领域
本发明涉及薄膜晶体管制造技术领域，尤其涉及薄膜晶体管制造方法及阵列基板的制作方法。
背景技术
TFT LCD(Thin-Film-Transistor Liquid Crystal Display，薄膜晶体管液晶显示器)由于其高速度、高亮度、高对比度等优点，目前已经得到普遍的应用。其中，在顶栅金属氧化物薄膜晶体结构中，可以减少寄生电容的存在具有明显优势，但是，其中的金属导体氧化物薄膜对酸非常敏感，即便是弱酸也能快速腐蚀氧化物半导体，而等离子注入掺杂处理稳定性较差，金属掺杂存在氧化物不均匀的问题，所以目前导体化处理工艺是目前急需解决的问题。
发明内容
本发明提供一种薄膜晶体管制造方法，可以提高金属掺杂在氧化物半导体的均匀性。
本发明还提供一种阵列基板的制作方法。
本发明的薄膜晶体管制造方法，所述方法包括，在基板上依次形成缓冲层、氧化物半导体层、依次层叠于所述氧化物半导体层的第一区域上的栅极绝缘层及栅极；其中所述氧化物半导体层的第一区域的两侧为第二区域并露出所述栅极；
采用物理气相沉积方法形成覆盖所述缓冲层、氧化物半导体层的第二区域及栅极的铝层，并且对该铝层进行退火处理，使所述氧化物半导体层的第二区域被掺杂铝离子形成导体区域；
蚀刻掉残留在覆盖所述缓冲层、氧化物半导体层的第二区域的经过所述退火处理后的剩余的铝层；
采用退火对所述缓冲层、栅极及导体区域被蚀刻的表面进行修复以及对导体区域进行氧化处理；
在所述缓冲层、栅极及导体区域上层叠绝缘层并在所述绝缘层上形成通过通孔分别连接两个导体区域的源极和漏极。
其中，所述采用物理气相沉积方法形成覆盖所述缓冲层、氧化物半导体层的第二区域及栅极的铝层，并且对该铝层进行退火处理的步骤中，所述铝层厚度为20～200A，退火温度为100～400度。
所述采用退火对所述缓冲层、栅极及导体区域被蚀刻的表面进行修复以及对导体区域进行氧化处理的步骤中，退火温度为100～400度。
其中，所述在基板上依次形成缓冲层、氧化物半导体层、依次层叠于所述氧化物半导体层的第一区域上的栅极绝缘层及栅极的步骤包括：
采用等离子化学气沉积方式形成所述缓冲层；
利用物理气相沉积方式在缓冲层上沉积形成氧化物材料层；
以退火温度为150～450℃进行退火处理氧化物材料层；
图案化所述氧化物材料层形成所述氧化物半导体层。
其中，所述在基板上依次形成缓冲层、氧化物半导体层、依次层叠于所述氧化物半导体层的第一区域上的栅极绝缘层及栅极的步骤还包括：
采用等离子化学气沉积方式形成所述栅极绝缘层；
采用物理气相沉积方式在栅极绝缘层上沉积金属层并图案化金属层形成所述栅极。
其中，所述栅极绝缘层为氧化硅(SiOx)或者氮化硅(SiNx)和氧化硅(SiOx)的复合层；，所述栅极材料为铝、钼、铜、钛中的一种或复合金属。
其中，所述在所述缓冲层、栅极及导体区域上层叠绝缘层并在所述绝缘层上形成通过通孔分别连接两个导体区域的源极和漏极的步骤包括：采用等离子化学气相沉积工艺沉积所述绝缘层，并通过图案化工艺在绝缘层上形成与所述导体区域连通的通孔；
采用物理气相沉积方式在绝缘层上沉积金属层；
图案化所述金属层形成所述源极和漏极。
其中，所述利用物理气相沉积方式在缓冲层上沉积形成氧化物材料层的步骤中，所述氧化物材料层的厚度为300～1000埃。
其中，所述绝缘层为氧化硅(SiOx)或者氮化硅(SiNx)和氧化硅(SiOx)的复合层。
其中，所述缓冲层材料为氧化硅(SIOx)，沉积厚度2000～5500埃。
本方法提供的阵列基板的制作方法，包括：
提供一基板，在所述基板表面上形成所述的薄膜晶体管；
在所述的薄膜晶体管上形成显示元件。
本发明所述的薄膜晶体管制造方法采用退火处理将覆盖氧化物半导体层的金属离子注入氧化物半导体层内形成导体结构，保证了金属掺杂在氧化物的均匀性，进而保证了薄膜晶体管的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明所述的薄膜晶体管制造方法流程图。
图2至图5为图1所述的薄膜晶体管制造方法各个步骤示意图。
图6为本发明所述的阵列基板制造方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，本发明提供一种薄膜晶体管制造方法，特别适用于制作顶栅金属氧化物薄膜晶体。所述方法包括：
如图2，步骤S1，在基板10上依次形成缓冲层11、氧化物半导体层12、依次层叠于所述氧化物半导体层12的第一区域121上的栅极绝缘层13及栅极14；其中所述氧化物半导体层12的第一区域121的两侧为第二区域122并露出所述栅极14。
本步骤具体包括：
采用等离子化学气沉积方式形成所述缓冲层11；
利用物理气相沉积方式在缓冲层11上沉积形成氧化物材料层(图未示)；所述氧化物材料层的厚度为300～1000埃。
以退火温度为150～450℃进行退火处理氧化物材料层；
图案化所述氧化物材料层形成所述氧化物半导体层12。
还包括：
采用等离子化学气沉积方式形成所述栅极绝缘层13；
采用物理气相沉积方式在栅极绝缘层13上沉积金属层并图案化金属层形成所述栅极14。其中，所述图案化是指通过黄光工艺、曝光、蚀刻等工艺加工整层形成图案。
本实施例中，所述栅极绝缘层13为氧化硅(SiOx)或者氮化硅(SiNx)和氧化硅(SiOx)的复合层。所述栅极14材料为铝、钼、铜、钛中的一种或复合金属。当然，栅极绝缘层13、栅极14的材料不限定上述所述的材料类型。
所述缓冲层11材料为氧化硅(SIOx)，沉积的厚度为2000～5500埃。
请参阅图3，步骤S2，采用物理气相沉积方法形成覆盖所述缓冲层11、氧化物半导体层12的第二区域122及栅极14的铝层15，并且对该铝层15进行退火处理，使所述氧化物半导体层12的第二区域122被掺杂铝离子形成导体区域16。通过退火处理将铝离子输入到氧化物半导体层中形成导体层，可以保证离子注入的均匀性，进而保证了导体层的稳定性。
本实施例中，所述铝层厚度为20～200A，退火温度为100～400度。本步骤目的是使铝扩散到氧化物半导体层12的第二区域122中进行导体化。
参阅图4，步骤S3，蚀刻掉残留在覆盖所述缓冲层11、氧化物半导体层12的第二区域122的经过所述退火处理后的剩余的铝层。本步骤中，主要是在上一步退火后，部分铝离子进入了氧化物半导体层12的第二区域122，但是缓冲层11、氧化物半导体层12的第二区域122(也就是导体区域16)及栅极14的表面上还残留有铝层，所以通过蚀刻的方式去除剩余的铝层，避免影响薄膜晶体管后续制程及性能。
步骤S4，采用退火对缓冲层11、栅极14及所述氧化物半导体层12的形成导体区域16被蚀刻的表面进行修复以及对导体区域16进行氧化处理。本步骤中，退火温度为100～400度。经过退火处理的导体区域16的表面平整，同时对导体区域16进行氧化，是促进铝离子充分结合保证导体区域的性能。
请参阅图5，步骤S5，在所述缓冲层11、栅极14及导体区域16上层叠绝缘层17并在所述绝缘层17上形成通过通孔171分别连接两个导体区域16的源极18和漏极19。所述绝缘层为氧化硅(SiOx)或者氮化硅(SiNx)和氧化硅(SiOx)的复合层。当然，不限定上述所述的材料类型。
包括：采用等离子化学气相沉积工艺沉积所述绝缘层17，并通过图案化工艺在绝缘层17上形成与所述导体区域16连通的通孔；
采用物理气相沉积方式在绝缘层17上沉积金属层；
图案化所述金属层形成所述源极18和漏极19。源极18和漏极19通过通孔与对应的导体区域16连接。
本发明所述的薄膜晶体管制造方法采用退火处理将覆盖氧化物半导体层的金属离子注入氧化物半导体层内形成导体结构，保证了金属掺杂在氧化物的均匀性，进而保证了薄膜晶体管的性能。
请参照图6，本发明还提供一阵列基板的制作方法，包括
步骤S21，提供一基板。所述基板为玻璃板。
步骤S22，在所述基板表面上形成所述的薄膜晶体管。
步骤S23，在所述的薄膜晶体管上形成显示元件。所述显示元件为有机发光二极管或者像素电极和公共电极。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (10)

1.一种薄膜晶体管制造方法，其特征在于，所述方法包括，
在基板上依次形成缓冲层、氧化物半导体层、依次层叠于所述氧化物半导体层的第一区域上的栅极绝缘层及栅极；其中所述氧化物半导体层的第一区域的两侧为第二区域并露出所述栅极；
采用物理气相沉积方法形成覆盖所述缓冲层、氧化物半导体层的第二区域及栅极的铝层，并且对该铝层进行退火处理，使所述氧化物半导体层的第二区域被掺杂铝离子而形成导体区域；
蚀刻掉残留在覆盖所述缓冲层、导体区域的经过所述退火处理后的剩余的铝层；
采用退火对所述缓冲层、栅极及导体区域被蚀刻的表面进行修复以及对导体区域进行氧化处理；
在所述缓冲层、栅极及导体区域上层叠绝缘层并在所述绝缘层上形成通过通孔分别连接两个导体区域的源极和漏极。
2.如权利要求1所述的薄膜晶体管制造方法，其特征在于，所述采用物理气相沉积方法形成覆盖所述缓冲层、氧化物半导体层的第二区域及栅极的铝层，并且对该铝层进行退火处理的步骤中，所述铝层厚度为20～200埃，退火温度为100～400度。
3.如权利要求1所述的薄膜晶体管制造方法，其特征在于，所述采用退火对所述缓冲层、栅极及导体区域被蚀刻的表面进行修复以及对导体区域进行氧化处理的步骤中，退火温度为100～400度。
4.如权利要求1所述的薄膜晶体管制造方法，其特征在于，所述在基板上依次形成缓冲层、氧化物半导体层、依次层叠于所述氧化物半导体层的第一区域上的栅极绝缘层及栅极的步骤包括：
采用等离子化学气沉积方式形成所述缓冲层；
利用物理气相沉积方式在缓冲层上沉积形成氧化物材料层；
以退火温度为150～450℃进行退火处理氧化物材料层；
图案化所述氧化物材料层形成所述氧化物半导体层。
5.如权利要求4所述的薄膜晶体管制造方法，其特征在于，所述在基板上依次形成缓冲层、氧化物半导体层、依次层叠于所述氧化物半导体层的第一区域上的栅极绝缘层及栅极的步骤还包括：
采用等离子化学气沉积方式形成所述栅极绝缘层；
采用物理气相沉积方式在栅极绝缘层上沉积金属层并图案化金属层形成所述栅极。
6.如权利要求5所述的薄膜晶体管制造方法，其特征在于，所述栅极绝缘层为氧化硅(SiOx)或者氮化硅(SiNx)和氧化硅(SiOx)的复合层；所述栅极材料为铝、钼、铜、钛中的一种或复合金属。
7.如权利要求1所述的薄膜晶体管制造方法，其特征在于，所述在所述缓冲层、栅极及导体区域上层叠绝缘层并在所述绝缘层上形成通过通孔分别连接两个导体区域的源极和漏极的步骤包括：采用等离子化学气相沉积工艺沉积所述绝缘层，并通过图案化工艺在绝缘层上形成与所述导体区域连通的通孔；
采用物理气相沉积方式在绝缘层上沉积金属层；
图案化所述金属层形成所述源极和漏极。
8.如权利要求4所述的薄膜晶体管制造方法，其特征在于，所述利用物理气相沉积方式在缓冲层上沉积形成氧化物材料层的步骤中，所述氧化物材料层的厚度为300～1000埃。
9.如权利要求7所述的薄膜晶体管制造方法，其特征在于，所述缓冲层材料为氧化硅(SIOx)，沉积厚度2000～5500埃。
10.一种阵列基板的制作方法，其特征在于，包括：
提供一基板；
在所述基板表面采用如权利要求1-9任一项所述的薄膜晶体管制造方法形成薄膜晶体管；
在所述的薄膜晶体管上形成显示元件。
CN201710408480.9A 2017-06-02 2017-06-02 薄膜晶体管制造方法及阵列基板的制作方法 Active CN107240550B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710408480.9A CN107240550B (zh) 2017-06-02 2017-06-02 薄膜晶体管制造方法及阵列基板的制作方法
US15/570,260 US10153308B1 (en) 2017-06-02 2017-07-26 Manufacturing method for thin film transistor and array substrate
PCT/CN2017/094550 WO2018218769A1 (zh) 2017-06-02 2017-07-26 薄膜晶体管制造方法及阵列基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710408480.9A CN107240550B (zh) 2017-06-02 2017-06-02 薄膜晶体管制造方法及阵列基板的制作方法

Publications (2)

Publication Number Publication Date
CN107240550A CN107240550A (zh) 2017-10-10
CN107240550B true CN107240550B (zh) 2019-09-27

Family

ID=59985388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710408480.9A Active CN107240550B (zh) 2017-06-02 2017-06-02 薄膜晶体管制造方法及阵列基板的制作方法

Country Status (3)

Country Link
US (1) US10153308B1 (zh)
CN (1) CN107240550B (zh)
WO (1) WO2018218769A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389867A (zh) * 2018-02-26 2018-08-10 深圳市华星光电半导体显示技术有限公司 阵列基板及阵列基板的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101388343A (zh) * 2007-09-10 2009-03-18 中华映管股份有限公司 薄膜晶体管及其制造方法
WO2013139128A1 (zh) * 2012-03-22 2013-09-26 京东方科技集团股份有限公司 顶栅型n-tft、阵列基板及其制备方法和显示装置
CN105931988A (zh) * 2016-05-30 2016-09-07 深圳市华星光电技术有限公司 Amoled像素驱动电路的制作方法
CN106229347A (zh) * 2016-08-24 2016-12-14 武汉华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法
CN106298956A (zh) * 2016-09-08 2017-01-04 武汉华星光电技术有限公司 氧化物薄膜晶体管的制备方法
CN106356306A (zh) * 2016-11-14 2017-01-25 深圳市华星光电技术有限公司 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101930845B1 (ko) * 2011-08-09 2018-12-20 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
CN106098560B (zh) * 2016-06-22 2019-03-12 深圳市华星光电技术有限公司 顶栅型薄膜晶体管的制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101388343A (zh) * 2007-09-10 2009-03-18 中华映管股份有限公司 薄膜晶体管及其制造方法
WO2013139128A1 (zh) * 2012-03-22 2013-09-26 京东方科技集团股份有限公司 顶栅型n-tft、阵列基板及其制备方法和显示装置
CN105931988A (zh) * 2016-05-30 2016-09-07 深圳市华星光电技术有限公司 Amoled像素驱动电路的制作方法
CN106229347A (zh) * 2016-08-24 2016-12-14 武汉华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法
CN106298956A (zh) * 2016-09-08 2017-01-04 武汉华星光电技术有限公司 氧化物薄膜晶体管的制备方法
CN106356306A (zh) * 2016-11-14 2017-01-25 深圳市华星光电技术有限公司 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管

Also Published As

Publication number Publication date
CN107240550A (zh) 2017-10-10
US10153308B1 (en) 2018-12-11
US20180350843A1 (en) 2018-12-06
WO2018218769A1 (zh) 2018-12-06

Similar Documents

Publication Publication Date Title
CN104362125B (zh) 阵列基板及其制作方法、显示装置
JP6129312B2 (ja) アレイ基板の製造方法、アレイ基板及び表示装置
CN103715094B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US20160370621A1 (en) Array substrate, manufacturing method thereof and liquid crystal display
CN103311310A (zh) 一种薄膜晶体管及其制备方法、阵列基板
WO2016041304A1 (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104465783A (zh) 薄膜晶体管及其制造方法
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
CN106128963A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
CN105990449A (zh) 薄膜晶体管以及其制作方法
CN107799466B (zh) Tft基板及其制作方法
WO2018223476A1 (zh) 铟镓锌氧化物薄膜晶体管的制作方法
WO2015067054A1 (zh) 互补式薄膜晶体管及其制备方法、阵列基板和显示装置
WO2017092172A1 (zh) Tft基板的制作方法
CN104022079A (zh) 薄膜晶体管基板的制造方法
CN106356306A (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN104466020B (zh) 一种ltps像素单元及其制造方法
CN108321208A (zh) 低温多晶硅薄膜晶体管及其制作方法、阵列基板、显示装置
CN104362180B (zh) 一种薄膜晶体管及其制作方法、显示基板和显示装置
WO2021026990A1 (zh) 一种阵列基板及其制作方法
CN107240550B (zh) 薄膜晶体管制造方法及阵列基板的制作方法
CN105514122A (zh) Tft阵列基板及其制造方法
CN105977262A (zh) 一种显示装置、阵列基板及其制造方法
CN104992926A (zh) Ltps阵列基板及其制造方法
WO2015196627A1 (zh) 薄膜晶体管制作方法及阵列基板制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd.

Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd.