[go: up one dir, main page]

CN106684155B - 双栅薄膜晶体管及其制备方法、阵列基板及显示装置 - Google Patents

双栅薄膜晶体管及其制备方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN106684155B
CN106684155B CN201710008241.4A CN201710008241A CN106684155B CN 106684155 B CN106684155 B CN 106684155B CN 201710008241 A CN201710008241 A CN 201710008241A CN 106684155 B CN106684155 B CN 106684155B
Authority
CN
China
Prior art keywords
gate
electrode
orthographic projection
active layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710008241.4A
Other languages
English (en)
Other versions
CN106684155A (zh
Inventor
曲连杰
白金超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710008241.4A priority Critical patent/CN106684155B/zh
Publication of CN106684155A publication Critical patent/CN106684155A/zh
Priority to US15/780,926 priority patent/US11049975B2/en
Priority to PCT/CN2017/098307 priority patent/WO2018126703A1/zh
Application granted granted Critical
Publication of CN106684155B publication Critical patent/CN106684155B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

一种双栅薄膜晶体管及其制备方法、阵列基板及显示装置。该双栅薄膜晶体管包括：衬底基板和依次设置在衬底基板上的第一栅极、第一栅绝缘层、有源层、第二栅绝缘层、第一电极、第二电极、第二栅极及连接电极，其中，所述第二栅极和第一电极、第二电极同层形成；所述第一栅绝缘层包括暴露一部分第一栅极的第一过孔，所述连接电极与第二栅极电连接且通过第一过孔与第一栅极电连接。该双栅薄膜晶体管，通过一道光刻工艺同时形成第一电极、第二电极和第二栅极，通过透明连接电极电连接第一栅极和第二栅极实现双栅结构，从而减少膜层和掩膜数量，缩短生产时间，降低生产成本，有效提升产能，提高薄膜晶体管的稳定性，优化薄膜晶体管的响应速度。

Description

双栅薄膜晶体管及其制备方法、阵列基板及显示装置
技术领域
本发明的实施例涉及一种双栅薄膜晶体管及其制备方法、阵列基板及显示装置。
背景技术
随着显示技术的发展，液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被日益广泛地应用于手机、电视、数字相机、笔记本电脑等各种消费性电子产品。薄膜晶体管作为开关部件和驱动部件普遍应用于各种显示器件中，随着便携式电子产品的发展，显示器件的尺寸越来越小，为了满足越来越小的显示器件水平，需要减少显示器件尺寸，在薄膜晶体管中所使用的非常重要的半导体材料也需要随着显示器件尺寸的减小而进行性能提升。
传统的薄膜晶体管一般为单栅极结构，存在稳定性较差等问题。为解决单栅极薄膜晶体管存在的稳定性问题，一种新的双栅薄膜晶体管技术发展起来，在有源层两侧分别设置有顶栅极和底栅极，通过双栅极驱动有源层，可较容易控制阈值电压；同时，还可以大幅提升载流子迁移率。
发明内容
本发明至少一实施例提供一种双栅薄膜晶体管、双栅薄膜晶体管的制备方法、阵列基板及显示装置。
本发明至少一个实施例提供一种双栅薄膜晶体管，其包括：衬底基板；第一栅极，设置在所述衬底基板上；第一栅绝缘层，设置在所述第一栅极上，所述第一栅绝缘层包括暴露一部分所述第一栅极的第一过孔；有源层，设置在所述第一栅绝缘层上，所述有源层与所述第一栅极在垂直于所述衬底基板的方向上至少部分重叠设置；第二栅绝缘层，设置在所述有源层上；第一电极和第二电极，设置为与所述有源层接触；第二栅极，设置在所述第二栅绝缘层上，在垂直于所述衬底基板的方向上，所述第二栅极与所述有源层至少部分重叠，所述第二栅极和所述第一电极、第二电极同层形成；连接电极，所述连接电极与所述第二栅极电连接且通过所述第一过孔与所述第一栅极电连接。
该双栅薄膜晶体管，通过一道光刻工艺同时形成第一电极、第二电极和第二栅极，通过透明连接电极电连接第一栅极和第二栅极实现双栅结构，可减少掩膜数量，缩短生产时间，降低生产成本，有效提升产品良率，提高薄膜晶体管的稳定性和可靠性，优化薄膜晶体管的响应速度。
例如，本发明一实施例提供的双栅薄膜晶体管，还包括：第一钝化层，其中，所述第一钝化层设置在所述第二栅极上，所述第一钝化层包括暴露一部分所述第二栅极的第二过孔和暴露所述第一过孔的第三过孔，所述连接电极设置在所述第一钝化层上，所述连接电极通过所述第二过孔与所述第二栅极电连接以及通过所述第三过孔、第一过孔与所述第一栅极电连接。
例如，在本发明一实施例提供的双栅薄膜晶体管中，所述第一电极和所述第二电极形成在所述第二栅绝缘层上，所述第二栅绝缘层包括至少暴露一部分所述有源层且分别位于所述第二栅极两侧的第四过孔和第五过孔，所述第一电极通过所述第四过孔与所述有源层电连接，所述第二电极通过所述第五过孔与所述有源层电连接。
例如，在本发明一实施例提供的双栅薄膜晶体管中，所述第二栅绝缘层部分覆盖在所述有源层上，在平行于所述衬底基板的方向上，在所述第二栅极两侧，所述有源层有至少部分由所述第二栅绝缘层暴露的第一端和第二端，所述第一电极通过所述第一端与所述有源层进行搭接，所述第二电极通过所述第二端与所述有源层进行搭接。
例如，在本发明一实施例提供的双栅薄膜晶体管中，所述连接电极的材料为透明导电材料。
例如，在本发明一实施例提供的双栅薄膜晶体管中，所述第二栅极、所述第一电极和所述第二电极由选自钼、钼合金、铜、铜合金、铝、铝合金、钛、钛合金中的一种或多种形成。
例如，在本发明一实施例提供的双栅薄膜晶体管中，所述有源层为非晶硅层、多晶硅层或金属氧化物半导体层。
本发明至少一实施例提供一种阵列基板，其包括上述任一项所述的双栅薄膜晶体管。
例如，本发明一实施例提供的阵列基板，还包括：设置在所述衬底基板上的栅线，其中，所述栅线与所述第一栅极电连接，所述第一过孔暴露一部分所述栅线，所述连接电极与所述第二栅极电连接并通过所述第一过孔与所述栅线电连接。
例如，本发明一实施例提供的阵列基板，还包括：像素电极或公共电极，其中，所述像素电极或所述公共电极与所述连接电极同层形成。
在本发明的一些实施例的阵列基板中，该双栅薄膜晶体管的连接电极与阵列基板中的像素电极或公共电极可通过同一透明导电薄膜通过一次构图工艺形成，简化制备工艺步骤，使阵列基板结构更加简单，有效提高产能。
例如，在本发明一实施例提供的阵列基板中，所述像素电极和所述公共电极同层或非同层形成。
本发明至少一实施例提供一种双栅薄膜晶体管的制备方法，其包括：提供衬底基板；在所述衬底基板上形成第一栅极；在所述第一栅极上形成第一栅绝缘层，并且在所述第一栅绝缘层中形成暴露一部分所述第一栅极的第一过孔；在所述第一栅绝缘层上形成有源层，所述有源层与所述第一栅极在垂直于所述衬底基板的方向上至少部分重叠设置；在所述有源层上形成第二栅绝缘层；通过同一导电薄膜形成第二栅极、第一电极和第二电极，其中，所述第二栅极位于所述第二栅绝缘层上且在垂直于所述衬底基板的方向上与所述有源层至少部分重叠设置，所述第一电极和所述第二电极与所述有源层接触；形成连接电极，所述连接电极电连接所述第二栅极并通过所述第一过孔电连接所述第一栅极。
例如，本发明一实施例提供的双栅薄膜晶体管的制备方法还包括：在所述第二栅极上形成第一钝化层，并且在所述第一钝化层中形成暴露至少部分所述第二栅极的第二过孔和暴露所述第一过孔的第三过孔，所述连接电极通过所述第二过孔与所述第二栅极电连接以及通过所述第三过孔、第一过孔与所述第一栅极电连接。
例如，在本发明一实施例提供的双栅薄膜晶体管的制备方法中，所述连接电极由透明导电薄膜形成。
本发明至少一实施例提供一种显示装置，其包括上述任一项所述的阵列基板。
需要理解的是本发明的上述概括说明和下面的详细说明都是示例性和解释性的，用于进一步说明所要求的发明。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1a为本发明一实施例提供的一种双栅薄膜晶体管的平面图；
图1b为沿图1a中线A-A’方向双栅薄膜晶体管的截面结构示意图；
图2a-2l为本发明一实施例提供的双栅薄膜晶体管的制备方法的工艺流程图；
图3a为本发明一实施例提供的另一种双栅薄膜晶体管的平面图；
图3b为沿图3a中线B-B’方向双栅薄膜晶体管的截面结构示意图；
图4a为本发明一实施例提供的另一种双栅薄膜晶体管的平面图；
图4b为沿图4a中线C-C’方向双栅薄膜晶体管的截面结构示意图；
图5a为本发明一实施例提供的一种阵列基板的平面图；
图5b为沿图5a中线D-D’方向阵列基板的截面结构示意图；
图6为本发明一实施例提供的另一种阵列基板的截面结构示意图；
图7为本发明一实施例提供的再一种阵列基板的截面结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
附图中各个部件或结构并非严格按照比例绘制，为了清楚起见，可能夸大或缩小各个部件或结构的尺寸，例如增加层的厚度、电极的宽度等，但是这些不应用于限制本公开的范围。
利用双栅提升薄膜晶体管特性是目前逐渐发展起来的一种新技术，通过双栅驱动有源层能大幅提升薄膜晶体管的载流子迁移率，减小薄膜晶体管阈值电压漂移，提高薄膜晶体管的稳定性。然而，双栅薄膜晶体管需要增加一次金属构图工艺来形成顶栅极和一次沉积工艺形成保护该顶栅极层的绝缘层，构图工艺所需掩膜数量较多，工序流程较长，生产成本较高，严重影响产能；同时，更多的膜层和掩膜也带来了产品综合良率的大幅降低，从而限制双栅薄膜晶体管技术的发展。
本发明实施例提供一种双栅薄膜晶体管、双栅薄膜晶体管的制备方法、阵列基板及显示装置。
本发明一个实施例提供一种双栅薄膜晶体管，其包括衬底基板；第一栅极设置在所述衬底基板上；第一栅绝缘层设置在所述第一栅极上，所述第一栅绝缘层包括暴露一部分所述第一栅极的第一过孔；有源层设置在所述第一栅绝缘层上，所述有源层与所述第一栅极在垂直于所述衬底基板的方向上至少部分重叠设置；第二栅绝缘层设置在所述有源层上；第一电极和第二电极设置为与所述有源层接触；第二栅极设置在所述第二栅绝缘层上，在垂直于所述衬底基板的方向上，所述第二栅极与所述有源层至少部分重叠，所述第二栅极和所述第一电极、第二电极同层形成；连接电极与所述第二栅极电连接且通过所述第一过孔与所述第一栅极电连接。第一电极和第二电极之一为源极，另一个为漏极。
对于该双栅薄膜晶体管，可通过同一道光刻工艺形成第一电极、第二电极和第二栅极，通过透明连接电极电连接第一栅极和第二栅极实现双栅结构，从而可以减少膜层和掩膜数量，缩短生产时间，降低生产成本，有效提升产能、产品良率，提高薄膜晶体管的稳定性和可靠性，优化薄膜晶体管的响应速度。
本发明一实施例提供一种阵列基板，其包括上述双栅薄膜晶体管。该阵列基板可以包括多个像素单元，每个像素单元可以包括上述双栅薄膜晶体管，且还可以包括像素电极或公共电极，其像素电极或公共电极与连接电极由同一透明导电薄膜通过一次构图工艺形成，因此可以进一步简化阵列基板的制备工艺步骤，有效提高产能。
在本公开的实施例中，构图工艺例如为光刻构图工艺，其例如包括：在需要被构图的结构层上涂覆光刻胶膜，光刻胶膜的涂覆可以采用旋涂、刮涂或者辊涂的方式；接着使用掩膜板对光刻胶层进行曝光，对曝光的光刻胶层进行显影以得到光刻胶图案；然后使用光刻胶图案对结构层进行蚀刻，可选地去除光刻胶图案；最后剥离剩余的光刻胶以形成需要的结构。
在本公开的实施例中，“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。
下面结合附图对本发明实施例提供的双栅薄膜晶体管、双栅薄膜晶体管的制备方法、阵列基板及显示装置进行详细说明，但是本发明并不限于这些具体的实施例。
实施例一
图1a的平面图示出了本实施例提供的双栅薄膜晶体管的平面图，图1b为沿图1a中沿线A-A’剖取的双栅薄膜晶体管的截面结构示意图。
如图1a和图1b所示，该实施例的双栅薄膜晶体管包括衬底基板10；第一栅极130设置在所述衬底基板10上；第一栅绝缘层120设置在所述第一栅极130上，所述第一栅绝缘层120包括暴露一部分所述第一栅极130的第一过孔20；有源层15设置在所述第一栅绝缘层120上，所述有源层15与所述第一栅极130在垂直于所述衬底基板10的方向上至少部分重叠设置；第二栅绝缘层121设置在所述有源层15上；第一电极160和第二电极161设置为与所述有源层15接触；第二栅极131设置在所述第二栅绝缘层121上，在垂直于所述衬底基板10的方向上，所述第二栅极131与所述有源层15至少部分重叠，所述第二栅极131和所述第一电极160、第二电极161同层形成；连接电极18与所述第二栅极131电连接且通过所述第一过孔20与所述第一栅极130电连接。第一过孔20形成在第一栅极130与有源层15彼此重叠的区域之外。
例如，第二栅极131、第一电极160和第二电极161同层形成，从而可以减少膜层和掩膜数量，缩短生产时间，降低生产成本，有效提升产能及产品良率；同时第一栅极130和第二栅极131还可以起到遮光作用，阻挡从第一栅极130和第二栅极131两个方向的光照射到有源层15上，从而减少或消除有源层15的沟道光致漏电流现象的发生。
如图1a所示的实施例中，第二栅绝缘层121部分覆盖在有源层15上，在第一方向上，在第二栅极131的两侧，有源层15有至少部分由第二栅绝缘层121暴露的第一端和第二端，在第二方向上，第二栅绝缘层121则可以完全覆盖有源层15。第一电极160通过第一端与有源层15进行搭接，第二电极161通过第二端与有源层15进行搭接，这里，第一电极160可以为源极或漏极，相应的第二电极161可以为漏极或源极。第二栅极131形成在第二栅绝缘层121上，在垂直于衬底基板10的方向上与有源层15至少部分重叠设置。
例如，本实施例提供的双栅薄膜晶体管还可以包括第一钝化层17，所述第一钝化层17设置在所述第二栅极131上，可以覆盖整个薄膜晶体管以提供保护作用，所述第一钝化层17包括暴露一部分所述第二栅极131的第二过孔21和暴露所述第一过孔20的第三过孔22，所述连接电极18设置在所述第一钝化层17上，连接电极18通过第二过孔21与第二栅极131电连接以及通过第三过孔22、第一过孔20与第一栅极130电连接。
如图1a所示，驱动该双栅薄膜晶体管的扫描信号线——栅线132与第一栅极130一体形成，在第一栅绝缘层120中设置的第一过孔20暴露一部分第一栅极130，该部分栅极也可以为栅线132的一部分，在第一钝化层17中，第二过孔21暴露一部分第二栅极131，第三过孔22暴露第一过孔20，从而第三过孔22也相应地暴露一部分栅线132。连接电极18通过第二过孔21和第三过孔22电连接第二栅极131和栅线132，于是第一栅极130和第二栅极131能够同时接收到栅线132传输的相同的扫描信号，进而保证对有源层15同时产生驱动作用。当栅线132上被施加开启(ON)信号时，在第一栅极130和第二栅极131共同作用下，有源层15表面产生感应电荷，相应的形成低沟道电阻、大电流的开态，该双栅薄膜晶体管导通，第一电极160和第二电极161彼此电连接，可以在二者之间进行数据传输；当栅线132上被施加关闭(OFF)信号时，有源层15形成的导电沟道区形成高沟道电阻、小电流的关态，该双栅薄膜晶体管截止，第一电极160和第二电极161断开，不能在二者之间进行数据传输。该双栅薄膜晶体管中的有源层15通过第一栅极130和第二栅极131的相同电压驱动作用，使得有源层15更加稳定的导通第一电极160和第二电极161，提高该双栅薄膜晶体管的稳定性和驱动能力，减小器件阈值电压漂移。
例如，衬底基板10可以是透明绝缘基板，比如玻璃基板、石英基板或其他合适的基板。
例如，该第一栅极130的材料可以包括铜基金属、铝基金属、镍基金属等。例如，该铜基金属为铜(Cu)、铜锌合金(CuZn)、铜镍合金(CuNi)或铜锌镍合金(CuZnNi)等性能稳定的铜基金属合金。
例如，第二栅极131、第一电极160和第二电极161的材料可以由选自钼、铜、铝、钛中的一种或多种或以上金属任意组合形成的合金中的一种或多种或其他合适的材料形成。例如，第二栅极131、第一电极160和第二电极161可为单层或多层结构。
例如，有源层15可以为非晶硅层、多晶硅层或金属氧化物半导体层。例如，多晶硅可以为高温多晶硅或低温多晶硅，氧化物半导体可以为氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化镓锌(GZO)等。
例如，连接电极18的材料可以为透明导电材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化镓锌(GZO)或碳纳米管等。
例如，第一栅绝缘层120的材料可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiNxOy)或其他合适的材料，例如有机树脂材料。
例如，第二栅绝缘层121的材料可以包括氮化硅(SiNx)、氧化硅(SiOx)、氧化铝(Al2O3)、氮化铝(AlN)或其他适合的材料，例如有机树脂材料。
例如，该第一钝化层17的材料可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)或其他合适的材料。例如，该第一钝化层17可以为由氮化硅或者氧化硅构成的单层结构，或者由氮化硅和氧化硅构成的多层结构。
下面将结合图2a至图2l对上述实施例的双栅薄膜晶体管的制备方法进行说明。图2b、图2d、图2f、图2h、图2j、和图2l分别为沿图2a、图2c、图2e、图2g、图2i、和图2k中如图1b所示的线A-A’的位置剖取的截面图。图2a、图2c、图2e、图2g、图2i、和图2k中仅示出相关结构的一部分以便更清楚地说明。
如图2a和2b所示，提供一衬底基板10，在衬底基板10上沉积一层金属薄膜，对该金属薄膜进行构图工艺，由此在衬底基板10上形成第一栅极130。需要说明的是，形成第一栅极130的同时形成与第一栅极130电连接的栅线132，在本实施例中，第一栅极130和栅线132一体形成，第一栅极130从栅线132分叉得到，由此扫描信号通过栅线132被施加到第一栅极130上。
例如，该衬底基板10是透明绝缘基板，该衬底基板10的材料的示例可以是玻璃基板、石英基板或其他合适的材料。
例如，该金属薄膜的材料可以包括铜基金属、铝基金属、镍基金属等。例如，该铜基金属为铜(Cu)、铜锌合金(CuZn)、铜镍合金(CuNi)或铜锌镍合金(CuZnNi)等性能稳定的铜基金属合金。例如，金属薄膜可为单层或多层结构，相应地，形成的第一栅极130和栅线132可为单层或多层结构。
例如，如图2c和图2d所示，在形成有第一栅极130和栅线132的衬底基板10上沉积一层绝缘层薄膜，然后对该绝缘层薄膜进行构图工艺以形成第一栅绝缘层120，在第一栅绝缘层120中包括暴露一部分第一栅极130(在本实施例中为栅线132的一部分)的第一过孔20。然后在该第一栅绝缘层120上沉积一层半导体层薄膜，通过构图工艺形成有源层15，有源层15在垂直于衬底基板10的方向上与第一栅极130至少部分重叠设置，例如，该有源层15的沟道区域与第一栅极130完全重叠。
例如，半导体层薄膜的材料为非晶硅、多晶硅或金属氧化物半导体。例如，多晶硅可以为高温多晶硅或低温多晶硅，氧化物半导体可以为氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化镓锌(GZO)等。例如，该有源层15可形成为单层或多层结构。
例如，如图2e和2f所示，在有源层15上沉积一层绝缘层薄膜，然后对该绝缘层薄膜进行构图，形成第二栅绝缘层121。该第二栅绝缘层121部分覆盖在有源层15上，在第一方向上，有源层15有至少部分由第二栅绝缘层121暴露的第一端和第二端，在第二方向上，第二栅绝缘层121完全覆盖有源层15。
例如，如图2g和2h所示，在依次形成有第一栅极130、第一栅绝缘层120、有源层15和第二栅绝缘层121的衬底基板10上沉积一层金属薄膜，然后通过一次构图工艺形成第二栅极131、第一电极160和第二电极161。第一电极160被形成为通过暴露的第一端与有源层15进行搭接，第二电极161被形成为通过暴露的第二端与有源层15进行搭接，第二栅极131形成在第二栅绝缘层121上，且在垂直于衬底基板10的方向上例如与有源层15的沟道区域完全重叠设置。由此，第二栅极131在第一方向上位于第一电极160和第二电极161之间。本实施例的方法可以减少单独利用金属构图工艺形成第二栅极131和利用沉积工艺形成保护该第二栅极131的绝缘层，从而减少膜层和掩膜数量，缩短生产时间，降低生产成本，有效提升产能及产品良率。
例如，该金属薄膜的材料可以包括钼、铜、铝、镍中的一种或多种或以上金属任意组合形成的合金中的一种或多种或其他合适的材料。例如，金属薄膜可为单层或多层结构，相应地，第二栅极131、第一电极160和第二电极161可形成为单层或多层结构。
例如，如图2i和2j所示，在第二栅极131、第一电极160和第二电极161上沉积一层绝缘层薄膜，利用构图工艺形成第一钝化层17。该第一钝化层17包括第二过孔21和第三过孔22，该第二过孔21暴露一部分第二栅极131，该第三过孔22对应于在第一栅绝缘层120中形成的第一过孔20，即将其暴露。
例如，形成第一钝化层17的材料可以包括硅氧化物(SiOx)、硅氮化物(SiNx)或硅氮氧化物(SiOxNy)等。例如，该第一钝化层17可以为由氮化硅或者氧化硅构成的单层结构，或者由氮化硅和氧化硅构成的多层结构。
需要说明的是，在第一栅绝缘层120中的第一过孔20和第一钝化层17中的第三过孔22形成了暴露一部分栅线132的第三过孔22。当然，在之前的步骤中在第一栅绝缘层120中未形成第一过孔20的情况下，第三过孔22也可以在形成了第一钝化层17之后，通过同一次构图工艺在第一栅绝缘层120和第一钝化层17中形成，特别是在第一栅绝缘层120和第一钝化层17采用相同的材料形成的情况下，形成该第三过孔22的构图工艺变得更简单。
例如，如图2k和2l所示，在第一钝化层17上沉积一层透明导电薄膜，通过构图工艺形成连接电极18。该连接电极18通过第二过孔21和第三过孔22、第一过孔20电连接第二栅极131和栅线132。由于第一栅极130和栅线132一体形成，于是第一栅极130和第二栅极131也电连接，第一栅极130和第二栅极131通过栅线132传输的同一扫描信号控制进而驱动有源层15，使得有源层15更加稳定的导通第一电极160和第二电极161，提高该双栅薄膜晶体管的稳定性和驱动能力，减小器件阈值电压漂移。
例如，形成连接电极18的材料可以为透明导电材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化镓锌(GZO)或碳纳米管等。例如，该连接电极18可为由上述材料形成的单层或多层结构。
例如，沉积绝缘层薄膜和半导体层薄膜可以采用化学气相沉积(CVD)，如等离子体增强化学气相沉积法(PECVD)、低压化学气相沉积(LPCVD)等，亦可以为物理气相沉积(PVD)等。
例如，沉积金属薄膜层和透明导电薄膜层可以采用气相沉积法、磁控溅射法、真空蒸镀法或其他合适的处理形成。但本发明的实施例不限于这些具体的方法。
例如，如上所述，形成第一栅绝缘层120和第二栅绝缘层121的材料的示例可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiNxOy)或其他合适的材料，例如有机树脂材料。例如，该第一栅绝缘层120和第二栅绝缘层121可以为由上述材料中的一种或几种构成的单层结构或多层结构。
实施例二
图3a示出了实施例二提供的双栅薄膜晶体管的平面图，图3b为沿图3a中线B-B’剖取的双栅薄膜晶体管的截面图。如图3a和3b所示，本实施例提供的双栅薄膜晶体管中，第二栅绝缘层122完全覆盖在有源层15上，第二栅极131、第一电极162和第二电极163通过一次构图工艺形成在第二栅绝缘层122上。第二栅绝缘层122包括至少暴露一部分有源层15且分别位于第二栅极131两侧的第四过孔23、第五过孔24和暴露第一过孔20的第六过孔25，第一电极162通过第四过孔23与有源层15电连接，第二电极163通过第五过孔24与有源层15电连接，在垂直于衬底基板10的方向上，第二栅极131与有源层15至少部分重叠设置。第一钝化层17覆盖在第二栅极131、第一电极162和第二电极163上，第一钝化层17包括暴露一部分所述第二栅极131的第二过孔21和暴露所述第六过孔25的第三过孔22，连接电极18设置在第一钝化层17上且通过第二过孔21和第三过孔22、第六过孔25、第一过孔20电连接第二栅极131和栅线132。本实施例的双栅薄膜晶体管其余各层的结构与实施例一相同，且各层可以采用实施例一中介绍的材料制备。
例如，本实施例提供的双栅薄膜晶体管的制备方法，在形成有源层15之后，在有源层15上沉积一层绝缘层薄膜并构图形成第二栅绝缘层122，该第二栅绝缘层122完全覆盖在有源层15上，并且包括至少暴露一部分有源层15的第四过孔23、第五过孔24和暴露第一过孔20的第六过孔25。接着在该第二栅绝缘层122上沉积金属薄膜并构图形成第一电极162、第二电极163和第二栅极131，该第一电极162形成在第四过孔23处，第二电极163形成在第五过孔24处，第二栅极131在垂直于衬底基板10的方向上与有源层15至少部分重叠设置，在平行于衬底基板的方向上，第四过孔23和第五过孔24分别位于第二栅极131两侧。然后在第一电极162、第二电极163和第二栅极131上形成覆盖第一电极162、第二电极163和第二栅极131的第一钝化层17，第一钝化层17包括暴露一部分所述第二栅极131的第二过孔21和暴露所述第六过孔25的第三过孔22。本实施其余各层可以采用与实施例一中相同的制备方法形成，在此不再赘述。
实施例三
图4a示出了实施例三提供的双栅薄膜晶体管的平面图，图4b为沿图4a中线C-C’剖取的双栅薄膜晶体管的截面图。实施例一和实施例二中，连接电极18设置在第一钝化层17上，在本实施例中，如图4a和4b所示，连接电极180设置在第二栅绝缘层123上，连接电极180与第二栅极131进行搭接连接，并通过第一过孔20与栅线132电连接。本实施例中省去了第一钝化层17，利用第二栅绝缘层123对连接电极180和有源层15、第二电极165进行绝缘，从而可以进一步减少膜层，简化制备工艺步骤，降低生产成本，有效提高产能。本实施的双栅薄膜晶体管的其余各层可以形成与实施例一或实施例二中相同的结构，在此不做限制。
例如，本实施例提供的双栅薄膜晶体管的制备方法，在形成有源层15之前的步骤可以与实施例一相同，在形成有源层15之后，在有源层15上沉积一层绝缘层薄膜并利用构图工艺形成第二栅绝缘层123；接着在第二栅绝缘层123上沉积一层金属薄膜，通过一道构图工艺形成第二栅极131、第一电极164和第二电极165；然后仍然在第二栅绝缘层123上沉积一层透明导电薄膜，通过构图工艺形成连接电极180。连接电极180与第二栅极131进行搭接连接，并通过第一过孔20与栅线132电连接，从而电连接第一栅极130和第二栅极131。第二栅极131在垂直于衬底基板10的方向上，与有源层15至少部分重叠设置，第一电极164和第二电极165与有源层15的连接方式可以与实施例一或实施例二相同。
实施例四
本实施例提供了一种阵列基板，其包括上述任一实施例提供的双栅薄膜晶体管。本发明实施例的阵列基板可以包括多条栅线和多条数据线，这些栅线和数据线彼此交叉由此限定了排列为矩阵的像素单元，每个像素单元包括作为开关元件的薄膜晶体管。
例如，图5a示出了本实施例提供的一种阵列基板的平面图，图5b为沿图5a中沿线D-D’剖取的阵列基板的截面结构示意图；图6示出了本实施例提供的另一种阵列基板的截面结构示意图；图7示出了本实施例提供的再一种阵列基板的截面结构示意图。
例如，本实施例提供的阵列基板还可以包括栅线132，栅线132与第一栅极130电连接，如图5a和5b所示，本实施例中，栅线132和第一栅极130一体形成。第一钝化层17包括暴露一部分第二栅极131的第二过孔21和暴露一部分栅线132的第三过孔22，连接电极18通过第二过孔21与第二栅极131电连接并通过第三过孔22与栅线132电连接，从而第一栅极130和第二栅极131能够同时接收到栅线132传输的扫描信号，进而保证对有源层15同时产生驱动作用，优化了双栅薄膜晶体管的响应速度，保证了阵列基板的稳定性。
例如，如图5a和5b所示，本实施例提供的阵列基板还可以包括像素电极19，像素电极19和连接电极18同层设置。第一钝化层17还包括暴露一部分第二电极161的第七过孔26，像素电极19通过第七过孔26与第二电极161电连接。例如，像素电极19可以为狭缝电极或面状电极。
例如，本实施例提供的阵列基板还可以包括公共电极30。如图6所示，公共电极30设置在第一钝化层17上，公共电极30与像素电极19、连接电极18可以同层形成。例如，像素电极19和公共电极30均为狭缝电极，像素电极19的分支和公共电极30的分支彼此交替设置。例如，如图7所示，公共电极30与像素电极19可以不同层设置，像素电极19设置在第一钝化层17上，在像素电极19上还包括第二钝化层170，公共电极30设置在第二钝化层170上，像素电极19和公共电极30可以均为狭缝电极，二者的狭缝例如彼此重叠或彼此交错布置。例如，像素电极19和公共电极30的形成顺序可以相反，即公共电极30可以与连接电极18设置在第一钝化层17上，像素电极19设置在公共电极30和连接电极18之上。
在本实施例中，像素电极19和/或公共电极可以与连接电极18同层形成，从而进一步减少阵列基板的膜层和掩模数量，缩短制备时间，降低工艺复杂度，降低生产成本，有效提升产能。
例如，像素电极19和/或公共电极30可以采用与连接电极18相同的材料形成。
在上述阵列基板结构的描述中以实施例一中的双栅薄膜晶体管为例进行了描述，但是本领域技术人员应当理解，本发明其余实施例提供的双栅薄膜晶体管也同样适用于本实施例的阵列基板。
需要说明的是，为表示清楚，并没有给出详细叙述该阵列基板的全部结构。为实现阵列基板的必要功能，本领域技术人员可以根据具体应用场景进行设置其他未叙述的结构，本发明对此不做限制。
实施例五
本实施例提供了一种显示装置，其包括实施例四所述的阵列基板。该所述显示装置可以为电视、数码相机、手机、手表、平板电脑、笔记本电脑、导航仪等任何具有显示功能的产品或者部件。
例如，该显示装置的一个示例为液晶显示装置，包括阵列基板和对置基板，二者彼此对置以形成液晶盒，在液晶盒中填充有液晶材料。该对置基板例如为彩膜基板。阵列基板的每个像素单元的像素电极用于施加电场对液晶材料的旋转的程度进行控制从而进行显示操作。通常液晶显示装置包括背光源，该背光源例如相对于对置基板设置于阵列基板的后侧。
该显示装置的另一个示例为有机发光二极管(OLED)显示装置，其中，阵列基板上形成有机发光二极管，每个像素单元的像素电极可以作为有机发光二极管的阳极或阴极，或者可以与有机发光二极管的阳极或阴极电连接，用于驱动有机发光二极管发光以进行显示操作。
该显示装置的再一个示例为电子纸显示装置，其中，阵列基板上形成有电子墨水层，每个像素单元的像素电极作为用于施加驱动电子墨水中的带电微颗粒移动以进行显示操作的电压。
对于本公开，还有以下几点需要说明：
(1)本发明实施例附图只涉及到与本发明实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本发明的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。
(3)在不冲突的情况下，本发明的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种阵列基板，包括双栅薄膜晶体管，所述双栅薄膜晶体管包括：
衬底基板；
第一栅极，设置在所述衬底基板上；
第一栅绝缘层，设置在所述第一栅极上，所述第一栅绝缘层包括暴露一部分所述第一栅极的第一过孔；
有源层，设置在所述第一栅绝缘层上，所述有源层与所述第一栅极在垂直于所述衬底基板的方向上至少部分重叠设置；
第二栅绝缘层，设置在所述有源层上；
第一电极和第二电极，设置为与所述有源层接触；
第二栅极，设置在所述第二栅绝缘层上，在垂直于所述衬底基板的方向上，所述第二栅极与所述有源层至少部分重叠，所述第二栅极和所述第一电极、第二电极同层形成；
连接电极，所述连接电极与所述第二栅极电连接且通过所述第一过孔与所述第一栅极电连接，所述连接电极与所述第二栅极搭接；
其中，所述第一电极在所述衬底基板上的正投影为第一正投影，所述第二栅极在所述衬底基板上的正投影为第二正投影，所述第二电极在所述衬底基板上的正投影为第三正投影，第一方向上，所述第二正投影位于所述第一正投影和所述第三正投影之间，所述第一正投影、所述第二正投影和所述第三正投影沿第二方向延伸，所述第二方向垂直于所述第一方向，且在所述第二方向上，所述第一正投影突出于所述第二正投影，所述第二正投影突出于所述第三正投影，所述连接电极在所述衬底基板上的正投影为第四正投影，所述第四正投影沿所述第一方向延伸，所述第四正投影与所述第二正投影部分重叠，且与所述第三正投影不重叠。
2.根据权利要求1所述的阵列基板，其中，所述第二栅绝缘层部分覆盖在所述有源层上，在平行于所述衬底基板的方向上，在所述第二栅极两侧，所述有源层有至少部分由所述第二栅绝缘层暴露的第一端和第二端，所述第一电极通过所述第一端与所述有源层进行搭接，所述第二电极通过所述第二端与所述有源层进行搭接。
3.根据权利要求1所述的阵列基板，其中，所述连接电极的材料为透明导电材料。
4.根据权利要求1所述的阵列基板，其中，所述第二栅极、所述第一电极和所述第二电极由选自钼、钼合金、铜、铜合金、铝、铝合金、钛、钛合金中的一种或多种形成。
5.根据权利要求1所述的阵列基板，其中，所述有源层为非晶硅层、多晶硅层或金属氧化物半导体层。
6.一种阵列基板的制备方法，所述阵列基板包括双栅薄膜晶体管，所述制备方法包括：
提供衬底基板；
在所述衬底基板上形成第一栅极；
在所述第一栅极上形成第一栅绝缘层，并且在所述第一栅绝缘层中形成暴露一部分所述第一栅极的第一过孔；
在所述第一栅绝缘层上形成有源层，所述有源层与所述第一栅极在垂直于所述衬底基板的方向上至少部分重叠设置；
在所述有源层上形成第二栅绝缘层；
通过同一导电薄膜形成第二栅极、第一电极和第二电极，其中，所述第二栅极位于所述第二栅绝缘层上且在垂直于所述衬底基板的方向上与所述有源层至少部分重叠设置，所述第一电极和所述第二电极与所述有源层接触；
形成连接电极，所述连接电极电连接所述第二栅极并通过所述第一过孔电连接所述第一栅极，所述连接电极与所述第二栅极搭接；
其中，所述第一电极在所述衬底基板上的正投影为第一正投影，所述第二栅极在所述衬底基板上的正投影为第二正投影，所述第二电极在所述衬底基板上的正投影为第三正投影，第一方向上，所述第二正投影位于所述第一正投影和所述第三正投影之间，所述第一正投影、所述第二正投影和所述第三正投影沿第二方向延伸，所述第二方向垂直于所述第一方向，且在所述第二方向上，所述第一正投影突出于所述第二正投影，所述第二正投影突出于所述第三正投影，所述连接电极在所述衬底基板上的正投影为第四正投影，所述第四正投影沿所述第一方向延伸，所述第四正投影与所述第二正投影部分重叠，且与所述第三正投影不重叠。
7.根据权利要求6所述的阵列基板的制备方法，其中，所述连接电极由透明导电薄膜形成。
8.一种显示装置，包括权利要求1-5任一项所述的阵列基板。
CN201710008241.4A 2017-01-05 2017-01-05 双栅薄膜晶体管及其制备方法、阵列基板及显示装置 Active CN106684155B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710008241.4A CN106684155B (zh) 2017-01-05 2017-01-05 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
US15/780,926 US11049975B2 (en) 2017-01-05 2017-08-21 Dual-gate thin film transistor, manufacturing method thereof, array substrate and display device
PCT/CN2017/098307 WO2018126703A1 (zh) 2017-01-05 2017-08-21 双栅薄膜晶体管及其制备方法、阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710008241.4A CN106684155B (zh) 2017-01-05 2017-01-05 双栅薄膜晶体管及其制备方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN106684155A CN106684155A (zh) 2017-05-17
CN106684155B true CN106684155B (zh) 2021-03-30

Family

ID=58850238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710008241.4A Active CN106684155B (zh) 2017-01-05 2017-01-05 双栅薄膜晶体管及其制备方法、阵列基板及显示装置

Country Status (3)

Country Link
US (1) US11049975B2 (zh)
CN (1) CN106684155B (zh)
WO (1) WO2018126703A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684155B (zh) 2017-01-05 2021-03-30 京东方科技集团股份有限公司 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
CN108987480B (zh) * 2017-06-02 2021-11-16 上海和辉光电股份有限公司 双栅薄膜晶体管及其制备方法、显示面板及其制备方法
CN107359124A (zh) * 2017-07-04 2017-11-17 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及其制备方法、显示器
CN107342299A (zh) * 2017-08-30 2017-11-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置及其制作方法
CN108010850B (zh) * 2017-11-20 2020-11-27 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法、tft基板
CN108538890A (zh) * 2018-04-20 2018-09-14 深圳市华星光电技术有限公司 一种有机发光显示装置
US10950677B2 (en) * 2018-12-05 2021-03-16 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, manufacturing method thereof, and display panel
CN109728001A (zh) * 2019-01-02 2019-05-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN109920856B (zh) * 2019-02-27 2021-03-19 合肥鑫晟光电科技有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
TWI696026B (zh) 2019-04-24 2020-06-11 友達光電股份有限公司 畫素陣列基板
TWI699753B (zh) * 2019-05-21 2020-07-21 友達光電股份有限公司 主動元件基板及其驅動方法
CN110518072B (zh) * 2019-08-29 2023-04-07 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法和显示装置
CN110690228B (zh) 2019-09-06 2022-03-08 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN111129029B (zh) * 2019-12-17 2022-08-02 Tcl华星光电技术有限公司 一种阵列基板、显示面板及阵列基板的制造方法
CN111710725A (zh) * 2020-06-10 2020-09-25 深圳市华星光电半导体显示技术有限公司 双栅电极金属氧化物薄膜晶体管及其制备方法
CN113871483B (zh) * 2020-06-30 2024-04-16 京东方科技集团股份有限公司 薄膜晶体管、显示基板及显示装置
CN112435962B (zh) * 2020-11-24 2024-05-17 京东方科技集团股份有限公司 显示基板的制备方法、显示基板和显示装置
TWI778496B (zh) * 2021-01-15 2022-09-21 友達光電股份有限公司 主動元件及其製造方法
CN113594189B (zh) * 2021-07-29 2024-05-17 京东方科技集团股份有限公司 光电子集成基板及其制备方法、光电子设备
CN114035711B (zh) * 2021-10-22 2023-08-08 上海交通大学 外触发触控传感阵列及其制备方法
CN115394785B (zh) * 2022-04-21 2025-04-29 合肥京东方显示技术有限公司 阵列基板及其制备方法、显示装置
CN114937436A (zh) * 2022-06-30 2022-08-23 天马微电子股份有限公司 一种显示面板及显示装置
WO2024011600A1 (zh) * 2022-07-15 2024-01-18 京东方科技集团股份有限公司 薄膜晶体管及超声波成像基板
WO2024065111A1 (zh) * 2022-09-26 2024-04-04 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102707523A (zh) * 2012-04-20 2012-10-03 京东方科技集团股份有限公司 一种阵列基板的制造方法、阵列基板及显示装置
CN103094287A (zh) * 2013-01-31 2013-05-08 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置
CN104216186A (zh) * 2014-08-15 2014-12-17 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104952880A (zh) * 2015-05-06 2015-09-30 深圳市华星光电技术有限公司 双栅极tft基板的制作方法及其结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101732988B1 (ko) * 2010-05-20 2017-05-08 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조 방법
CN102130009B (zh) * 2010-12-01 2012-12-05 北京大学深圳研究生院 一种晶体管的制造方法
KR102258374B1 (ko) * 2013-10-18 2021-06-01 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 패널 및 이의 제조 방법
KR102319478B1 (ko) * 2014-03-18 2021-10-29 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
CN105573549B (zh) 2015-12-08 2018-12-25 上海天马微电子有限公司 阵列基板、触控屏和触控显示装置及其制作方法
CN105514120B (zh) * 2016-01-21 2018-07-20 京东方科技集团股份有限公司 一种双栅tft阵列基板及其制造方法和显示装置
CN106684155B (zh) * 2017-01-05 2021-03-30 京东方科技集团股份有限公司 双栅薄膜晶体管及其制备方法、阵列基板及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102707523A (zh) * 2012-04-20 2012-10-03 京东方科技集团股份有限公司 一种阵列基板的制造方法、阵列基板及显示装置
CN103094287A (zh) * 2013-01-31 2013-05-08 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置
CN104216186A (zh) * 2014-08-15 2014-12-17 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104952880A (zh) * 2015-05-06 2015-09-30 深圳市华星光电技术有限公司 双栅极tft基板的制作方法及其结构

Also Published As

Publication number Publication date
WO2018126703A1 (zh) 2018-07-12
US11049975B2 (en) 2021-06-29
US20200287052A1 (en) 2020-09-10
CN106684155A (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
CN106684155B (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
EP3799132A1 (en) Thin-film transistor and manufacturing method therefor, array substrate, and display device
US10886409B2 (en) Display backplate and fabrication method thereof, display panel and display device
CN103456742B (zh) 一种阵列基板及其制作方法、显示装置
CN104134671B (zh) 薄膜晶体管阵列基板及其制造方法
US9230951B2 (en) Antistatic device of display device and method of manufacturing the same
US10964790B1 (en) TFT substrate and manufacturing method thereof
CN106409845B (zh) 开关元件及其制备方法、阵列基板以及显示装置
US9324735B2 (en) Array substrate and manufacturing method thereof, display panel and display device
US11075230B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
US9356153B2 (en) Thin film transistor, display panel having the same and method of manufacturing the same
CN106531692A (zh) 阵列基板的制备方法、阵列基板及显示装置
US9613986B2 (en) Array substrate and its manufacturing method, display device
TWI606283B (zh) 顯示裝置
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN106876479B (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法、显示面板
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
TW201418855A (zh) 顯示面板之陣列基板及其製作方法
CN105932032A (zh) 一种阵列基板及其制备方法
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
CN103219341B (zh) 一种阵列基板及制备方法、显示装置
US10763283B2 (en) Array substrate, manufacturing method thereof, display panel and manufacturing method thereof
WO2016000363A1 (zh) 低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
WO2013174105A1 (zh) 阵列基板、其制造方法、显示面板及显示装置
KR102132412B1 (ko) 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant