[go: up one dir, main page]

CN113540126B - 阵列基板及制作方法 - Google Patents

阵列基板及制作方法 Download PDF

Info

Publication number
CN113540126B
CN113540126B CN202110814022.1A CN202110814022A CN113540126B CN 113540126 B CN113540126 B CN 113540126B CN 202110814022 A CN202110814022 A CN 202110814022A CN 113540126 B CN113540126 B CN 113540126B
Authority
CN
China
Prior art keywords
layer
metal
metal oxide
drain
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110814022.1A
Other languages
English (en)
Other versions
CN113540126A (zh
Inventor
钟德镇
郑会龙
刘厚锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InfoVision Optoelectronics Kunshan Co Ltd
Original Assignee
InfoVision Optoelectronics Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InfoVision Optoelectronics Kunshan Co Ltd filed Critical InfoVision Optoelectronics Kunshan Co Ltd
Priority to CN202110814022.1A priority Critical patent/CN113540126B/zh
Publication of CN113540126A publication Critical patent/CN113540126A/zh
Application granted granted Critical
Publication of CN113540126B publication Critical patent/CN113540126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70283—Mask effects on the imaging process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种阵列基板及制作方法，阵列基板包括：基底；设于基底上的第一金属层，第一金属层包括扫描线和栅极；覆盖第一金属层的第一绝缘层；设于第一绝缘层上的第二金属层，第二金属层包括数据线；覆盖第二金属层和第一绝缘层上的金属氧化物层，金属氧化物层通过氢化处理一体形成源极层、漏极层以及连接于源极层和漏极层之间的半导体层，源极层设置于数据线上并与数据线连接；设于半导体层上的蚀刻阻挡层；覆盖金属氧化物层和蚀刻阻挡层的第二绝缘层。本发明提供的阵列基板及制作方法不仅能够提高开口率，还能够减少曝光制程。

Description

阵列基板及制作方法
技术领域
本发明涉及显示器技术领域，特别是涉及一种阵列基板及制作方法。
背景技术
目前，以液晶显示装置(LCD)和有机发光二极管显示装置(OLED)为代表的平板显示器向着大尺寸、高分辨的方向发展，薄膜晶体管(TFT)作为平板显示行业的关键控制部件，其性能显得更加重要。与非晶硅TFT相比，氧化物(Oxide)TFT的载流子迁移率高达10cm2/vs，是前者的10倍左右；氧化物TFT可通过溅射(Sputter)工艺制备，导入时改变其靶材的材料即可，无需改变现有的生产线。
对于底栅型的氧化物薄膜晶体管，一般采用以下制备方法。
步骤1：在衬底基板上形成栅极，在栅极上沉积栅绝缘层；
形成栅极包括：形成栅极层薄膜，通过一次构图工艺(1Mask)形成包括栅极的图形。
步骤2：在栅绝缘层上形成有源层；
形成有源层包括：形成有源层薄膜，通过一次构图工艺(2Mask)形成包括有源层的图形。
步骤3：在有源层上形成刻蚀阻挡层；
形成刻蚀阻挡层包括：形成刻蚀阻挡层薄膜，通过一次构图工艺(3Mask)形成包括刻蚀阻挡层的图形。
步骤4：在完成上述步骤的基板上形成源极、漏极；
形成源极和漏极包括：形成源漏层薄膜，通过一次构图工艺(4Mask)形成包括源极和漏极的图形。
步骤5：通过一次构图工艺(5Mask)形成与源极连接的像素电极。
步骤6：在像素电极上设置绝缘层；
步骤7：通过一次构图工艺(6Mask)形成公共电极。
因此，上述制备方法最少需要采用6次构图工艺才能完成TFT的制备，工艺流程复杂，成本高。
发明内容
有鉴于此，本发明提供一种阵列基板，不仅能够提高开口率，还能够减少曝光制程。
一种阵列基板，包括：
基底；
设于基底上的第一金属层，第一金属层包括扫描线和栅极；
覆盖第一金属层的第一绝缘层；
设于第一绝缘层上的第二金属层，第二金属层包括数据线；
覆盖第二金属层和第一绝缘层上的金属氧化物层，金属氧化物层通过氢化处理一体形成源极层、漏极层以及连接于源极层和漏极层之间的半导体层，源极层设置于数据线上并与数据线连接；
设于半导体层上的蚀刻阻挡层；
覆盖金属氧化物层和蚀刻阻挡层的第二绝缘层。
在本发明的实施例中，上述金属氧化物层还包括保护部，所述保护部覆盖所述第二金属层。
在本发明的实施例中，上述金属氧化物层通过氢化处理一体还形成有像素电极，所述像素电极与所述漏极层连接，所述第二绝缘层覆盖所述像素电极。
在本发明的实施例中，上述阵列基板还包括公共电极，所述公共电极设置在所述第二绝缘层上。
在本发明的实施例中，上述阵列基板还包括平坦层、像素电极、第三绝缘层和公共电极，所述平坦层覆盖所述第二绝缘层和所述半导体层，所述第三绝缘层设置于所述像素电极与所述公共电极之间，所述像素电极或所述公共电极设置在所述平坦层上。
本发明还涉及一种阵列基板的制作方法，所述制作方法包括：
提供基底；
在所述基底上设置第一金属层，所述第一金属层包括扫描线和栅极；
在所述基底上设置覆盖所述第一金属层的第一绝缘层；
在所述第一绝缘层上设置第二金属层，所述第二金属层包括数据线；
在所述第一绝缘层和所述第二金属层上设置金属氧化物层；
在所述金属氧化物层上设置阻挡层；
在所述阻挡层上设置光阻层，利用半色调掩膜板对所述光阻层进行曝光和显影；
对所述阻挡层和所述金属氧化物层进行图形化处理，使所述阻挡层和所述金属氧化物层形成源极区、漏极区以及位于所述源极区与所述漏极区之间的有源区；
对所述阻挡层进行蚀刻，在所述有源区内形成蚀刻阻挡层；
对所述源极区、所述漏极区和所述有源区之内的所述金属氧化物层进行氢化处理一体形成源极层、漏极层连接于所述源极层和所述漏极层之间的半导体层。
在本发明的实施例中，上述半色调掩膜板包括不透光区、半透光区和全透光区，所述不透光区与所述有源区对应设置，所述半透光区与所述源极区、所述漏极区对应设置。
在本发明的实施例中，上述源极区、所述漏极区和所述有源区之外的所述金属氧化物层进行氢化处理一体形成像素电极，所述像素电极与所述漏极层连接。
在本发明的实施例中，上述制作方法还包括：
在所述金属氧化物层和所述蚀刻阻挡层上设置第二绝缘层；
在所述第二绝缘层上设置公共电极。
在本发明的实施例中，上述制作方法还包括：
在所述金属氧化物层和所述蚀刻阻挡层上设置第二绝缘层；
在所述第二绝缘层上设置平坦层，所述平坦层覆盖所述第二绝缘层和所述半导体层；
在所述平坦层上设置像素电极，所述像素电极与所述漏极层连接；
在所述像素电极上设置第三绝缘层，所述第三绝缘层覆盖所述像素电极；
在所述第三绝缘层上设置公共电极。
本发明的阵列基板及制作方法的金属氧化物层为IGZO材料制成。通过先设置第二金属层在第一绝缘层上，再在第一绝缘层和第二金属层上设置金属氧化物层。因此，采用IGZO材料制成的金属氧化物层就可以与蚀刻阻挡层结合使用半色调掩膜板后做的这种架构和制程，可减少一道或两道黄光制程，还能提升开口率。另因数据线处IGZO材料制成的金属氧化物层与第二金属层重叠走线，不存在沟道处的接触阻抗。同时，相对于IZO用离子注入锡(Sn)的方式形成半导体和导体(作为数据线)，数据线采用铜和钼铌(Cu/MoNb)，或铜和钼(Cu/Mo)等金属材料制成，导电性好，RCdelay小，有助于大尺寸，高分辨率和高刷新率的实现，就像电视等都会利用铜制程一样，减小信号传输的衰减及增加信号切换能力。而蚀刻阻挡层的存在类似所谓的ES架构，有助于实现低漏电流，相对于利用光阻固化作为保护层(光阻固化时间长(230度1hr)且作为有机物，保护性不如蚀刻阻挡层。
附图说明
图1a至图1f为本发明阵列基板的部分制作方法截面制作流程示意图。
图2a至图2d为本发明第一实施例的阵列基板的部分制作方法的平面制作流程示意图。
图3a至图3c为本发明第二实施例的阵列基板的部分制作方法的平面制作流程示意图。
具体实施方式
为了便于本领域技术人员的理解，本申请通过以下实施例对本申请提供的技术方案的具体实现过程进行说明。
第一实施例
图1a至图1f为本发明阵列基板的部分制作方法截面制作流程示意图。图2a至图2d为本发明第一实施例的阵列基板的部分制作方法的平面制作流程示意图。
如图1a至图1f和2a至图2d所示，本发明的第一实施例提供一种阵列基板，包括：
基底10，基底10可以由玻璃、石英、丙烯酸或聚碳酸酯等材料制成。
设于基底10上的第一金属层11，第一金属层11包括扫描线和栅极，扫描线和栅极导电连接。其中，第一金属层11可以采用铜和钼铌(Cu/MoNb)，或铜和钼(Cu/Mo)，或铜和铝(Cu/Al)制成。
覆盖第一金属层11的第一绝缘层12，第一绝缘层12为栅极绝缘层，第一绝缘层12整面的设置在基底10上并覆盖栅极和扫描线，第一绝缘层12的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
设于第一绝缘层12上的第二金属层13，第二金属层13包括数据线和/或外围走线(图2b中仅示意出数据线)，具体地，第二金属层13可以采用铜和钼铌(Cu/MoNb)，或铜和钼(Cu/Mo)制成。
覆盖第二金属层13和第一绝缘层12上的金属氧化物层14，金属氧化物层14通过氢化处理一体形成源极层142、漏极层141、连接于源极层142和漏极层141之间的半导体层143以及与源极层142连接的保护部144。其中保护部144与数据线重叠设置，源极层142设置于数据线上并与数据线连接。
设于半导体层143上的蚀刻阻挡层151，蚀刻阻挡层151例如采用氧化硅(SiOx)，但不以此为限，通过蚀刻阻挡层151对半导体层143进行保护，提升了TFT的稳定性，能够防止在制作源极层142和漏极层141时的蚀刻工艺对半导体造成损伤。
覆盖金属氧化物层14和蚀刻阻挡层151的第二绝缘层，第二绝缘层的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
进一步地，如图2c和2d所示，金属氧化物层14还包括保护部144，保护部144覆盖第二金属层13(包括数据线和/或外围走线)。避免后续工艺对数据线和外围走线造成损伤，以免影响数据线和外围走线的性能。其中，保护部144与源极层142相接触或者间隔设置。
进一步地，如图2c所示，金属氧化物层14通过氢化处理一体还形成有像素电极145，像素电极145与漏极层141连接，第二绝缘层覆盖像素电极145。其中像素电极145和源极层142、漏极层141采用同一道工艺制成，可以使得像素电极145和漏极层141直接接触，无需制作接触孔，从而减少整个制作工艺的流程，而且还可以提高像素的开口率。
进一步地，阵列基板还包括公共电极18，公共电极18设置在第二绝缘层上。第二绝缘层的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合，公共电极18采用氧化铟锡(ITO)或氧化铟锌(IZO)等透明金属氧化物制成。公共电极18位于像素电极145的上侧，第二绝缘层位于公共电极18与像素电极145之间。其中像素电极145为对应子像素的面状电极，公共电极18在对应子像素的区域为具有狭缝的梳状电极，以形成边缘场开关模式(FringeField Switching，FFS)。
进一步地，金属氧化物层14为IGZO材料制成。
如图1a至图1f和图2a至图2d所示，本实施例中还提供一种阵列基板的制作方法，该制作方法用于制作如上的阵列基板。制作方法包括：
提供基底10，基底10可以由玻璃、石英、丙烯酸或聚碳酸酯等材料制成。
在基底10上设置第一金属层11，第一金属层11包括扫描线和栅极；其中，第一金属层11可以采用铜和钼铌(Cu/MoNb)，或铜和钼(Cu/Mo)，或铜和铝(Cu/Al)制成。
在基底10上设置覆盖第一金属层11的第一绝缘层12，第一绝缘层12整面的设置在基底10上并覆盖栅极和扫描线，第一绝缘层12的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
在第一绝缘层12上设置第二金属层13，第二金属层13包括数据线，第二金属层13可以采用铜和钼铌(Cu/MoNb)，或铜和钼(Cu/Mo)制成。
在第一绝缘层12和第二金属层13上设置金属氧化物层14，金属氧化物层14为IGZO材料制成。
在金属氧化物层14上设置阻挡层15，阻挡层15例如采用氧化硅(SiOx)。
如图1a和图1b所示，在阻挡层15上设置光阻层16，利用半色调掩膜板17对光阻层16进行曝光和显影，留下第一光阻161和第二光阻162，第一光阻161和第二光阻162相邻设置，并且第一光阻161的厚度大于第二光阻162的厚度，在其他区域移除光阻层16以露出金属氧化物层14。
如图1c所示，对阻挡层15和金属氧化物层14进行图形化处理，即先采用干蚀刻工艺去除露出的阻挡层15，再采用湿蚀刻工艺去除露出的金属氧化物层14，使阻挡层15和金属氧化物层14形成源极区14b、漏极区14a以及位于源极区14b与漏极区14a之间的有源区14c。
如图1d所示，对阻挡层15进行蚀刻，在有源区14c内形成蚀刻阻挡层151，即先利用光阻灰化去除第二光阻162，再采用干蚀刻工艺去除露出的阻挡层15。
如图1e所示，对源极区14b、漏极区14a和有源区14c之内的金属氧化物层14进行氢化处理一体形成源极层142、漏极层141、连接于源极层142和漏极层141之间的半导体层143以及与源极层142连接的保护部144。其中保护部144与数据线重叠设置。在本实施例中，由于金属氧化物层14采用IGZO材料制成，因此，对金属氧化物层14进行氢化处理形成N+，能显著提高IGZO的电导率，可视为导体。其中，源极区14b和漏极区14a在氢化处理时，已经利用光阻灰化去除了第二光阻162，因此，源极区14b和漏极区14a无光阻保护而被氢化为导体，沟道部的有源区14c因有第一光阻161保护未被氢化。
如图1f所示，去除第一光阻161，露出蚀刻阻挡层151。
本发明的阵列基板及制作方法的金属氧化物层14为IGZO材料制成。通过先设置第二金属层13在第一绝缘层12上，再在第一绝缘层12和第二金属层13上设置金属氧化物层14，再在金属氧化物层上设置阻挡层15。因此，采用IGZO材料制成的金属氧化物层14就可以与蚀刻阻挡层151结合使用半色调掩膜板17后做的这种架构和制程，可减少两道黄光制程，以像素85.95um*25.25um评估，其开口率还可提升9％左右。另因数据线处IGZO材料制成的金属氧化物层14(保护部144)与第二金属层13重叠走线，不存在沟道处的接触阻抗。同时，相对于IZO用离子注入锡(Sn)的方式形成半导体和导体(作为数据线)，数据线采用铜和钼铌(Cu/MoNb)，或铜和钼(Cu/Mo)等金属材料制成，导电性好，RCdelay小，有助于大尺寸，高分辨率和高刷新率的实现，就像电视等都会利用铜制程一样，减小信号传输的衰减及增加信号切换能力。而蚀刻阻挡层151的存在类似所谓的ES架构，有助于实现低漏电流，相对于利用光阻固化作为保护层(光阻固化时间长(230度1hr)且作为有机物，保护性不如蚀刻阻挡层151。
进一步地，如图1a所示，半色调掩膜板17包括不透光区173、半透光区172和全透光区171，不透光区173与有源区14c对应设置，半透光区172与源极区14b、漏极区14a对应设置。
进一步地，如图2c所示，源极区14b、漏极区14a和有源区14c之外的金属氧化物层14进行氢化处理一体形成像素电极145，像素电极145与漏极层141连接。其中像素电极145和源极层142、漏极层141采用同一道工艺制成，可以使得像素电极145和漏极层141直接接触，无需制作接触孔，从而减少整个制作工艺的流程，而且还可以提高像素的开口率。在本实施例中，半透光区172还与像素电极145对应设置。进一步地，制作方法还包括：
在金属氧化物层14和蚀刻阻挡层151上设置第二绝缘层；第二绝缘层的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
在第二绝缘层上设置公共电极18，公共电极18采用氧化铟锡(ITO)或氧化铟锌(IZO)等透明金属氧化物制成。公共电极18位于像素电极145的上侧，第二绝缘层位于公共电极18与像素电极145之间。其中像素电极145为对应子像素的面状电极，公共电极18在对应子像素的区域为具有狭缝的梳状电极，以形成边缘场开关模式(Fringe FieldSwitching，FFS)。
第二实施例
图1a至图1f为本发明阵列基板的部分制作方法截面制作流程示意图。图3a至图3c为本发明第二实施例的阵列基板的部分制作方法的平面制作流程示意图。
如图1a至图1f和图3a至图3c所示，本发明第二实施例提供的阵列基板及制作方法与第一实施例中的阵列基板及制作方法基本相同，不同之处在于，在本实施例中，金属氧化物层不包括像素电极。
具体地，本发明第二实施例提供一种阵列基板，包括：
基底10，基底10可以由玻璃、石英、丙烯酸或聚碳酸酯等材料制成。
设于基底10上的第一金属层11，第一金属层11包括扫描线和栅极，扫描线和栅极导电连接。其中，第一金属层11可以采用铜和钼铌(Cu/MoNb)，或铜和钼(Cu/Mo)，或铜和铝(Cu/Al)制成。
覆盖第一金属层11的第一绝缘层12，第一绝缘层12为栅极绝缘层，第一绝缘层12整面的设置在基底10上并覆盖栅极和扫描线，第一绝缘层12的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
设于第一绝缘层12上的第二金属层13，第二金属层13包括数据线和/或外围走线(图3b中仅示意出数据线)，具体地，第二金属层13可以采用铜和钼铌(Cu/MoNb)，或铜和钼(Cu/Mo)制成。
覆盖第二金属层13和第一绝缘层12上的金属氧化物层14，金属氧化物层14通过氢化处理一体形成源极层142、漏极层141、连接于源极层142和漏极层141之间的半导体层143以及连接于源极层142的保护部144。其中中，保护部144与数据线重叠设置，源极层142设置于数据线上并与数据线连接。
设于半导体层143上的蚀刻阻挡层151，蚀刻阻挡层151例如采用氧化硅(SiOx)，但不以此为限，通过蚀刻阻挡层151对半导体层143进行保护，提升了TFT的稳定性，能够防止在制作源极层142和漏极层141时的蚀刻工艺对半导体造成损伤。
覆盖金属氧化物层14和蚀刻阻挡层151的第二绝缘层，第二绝缘层的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
进一步地，金属氧化物层14为IGZO材料制成。
进一步地，如图3c所示，金属氧化物层14还包括保护部144，保护部144覆盖第二金属层13(包括数据线和/或外围走线)。避免后续工艺对数据线和/或外围走线造成损伤，以免影响数据线和外围走线的性能。其中，保护部144与源极层142相接触或者间隔设置。
进一步地，阵列基板还包括平坦层、像素电极145、第三绝缘层和公共电极，平坦层覆盖第二绝缘层和半导体层143，第三绝缘层设置于像素电极145与公共电极之间，像素电极145或公共电极设置在平坦层上。在本实施例中，通过额外制作像素电极145(像素电极145例如氧化铟锡(ITO)或氧化铟锌等材料制成)，并且还设有平坦层将像素电极145和公共电极垫高，使得像素电极145和公共电极之间形成的电场更容易驱动液晶分子，降低驱动功耗。
本实施例中还提供一种阵列基板的制作方法，该制作方法用于制作如上的阵列基板。制作方法包括：
提供基底10，基底10可以由玻璃、石英、丙烯酸或聚碳酸酯等材料制成。
在基底10上设置第一金属层11，第一金属层11包括扫描线和栅极；其中，第一金属层11可以采用铜和钼铌(Cu/MoNb)，或铜和钼(Cu/Mo)，或铜和铝(Cu/Al)制成。
在基底10上设置覆盖第一金属层11的第一绝缘层12，第一绝缘层12整面的设置在基底10上并覆盖栅极和扫描线，第一绝缘层12的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
在第一绝缘层12上设置第二金属层13，第二金属层13包括数据线，第二金属层13可以采用铜和钼铌(Cu/MoNb)，或铜和钼(Cu/Mo)制成。
在第一绝缘层12和第二金属层13上设置金属氧化物层14，金属氧化物层14为IGZO材料制成。
在金属氧化物层14上设置阻挡层15，阻挡层15例如采用氧化硅(SiOx)。
在阻挡层15上设置光阻层16，利用半色调掩膜板17对光阻层16进行曝光和显影，留下第一光阻161和第二光阻162，第一光阻161和第二光阻162相邻设置，并且第一光阻161的厚度大于第二光阻162的厚度，在其他区域移除光阻层16以露出金属氧化物层14。
对阻挡层15和金属氧化物层14进行图形化处理，即先采用干蚀刻工艺去除露出的阻挡层15，再采用湿蚀刻工艺去除露出的金属氧化物层14，使阻挡层15和金属氧化物层14形成源极区14b、漏极区14a以及位于源极区14b与漏极区14a之间的有源区14c。
对阻挡层15进行蚀刻，在有源区14c内形成蚀刻阻挡层151，即先利用光阻灰化去除第二光阻162，再采用干蚀刻工艺去除露出的阻挡层15。
对源极区14b、漏极区14a和有源区14c之内的金属氧化物层14进行氢化处理一体形成源极层142、漏极层141、连接于源极层142和漏极层141之间的半导体层143以及与源极层142连接的保护部144。其中保护部144与数据线重叠设置。在本实施例中，由于金属氧化物层14采用IGZO材料制成，因此，对金属氧化物层14进行氢化处理形成N+，能显著提高IGZO的电导率，可视为导体。其中，源极区14b和漏极区14a在氢化处理时，已经利用光阻灰化去除了第二光阻162，因此，源极区14b和漏极区14a无光阻保护而被氢化为导体，沟道部的有源区14c因有第一光阻161保护未被氢化。
去除第一光阻161，露出蚀刻阻挡层151。
进一步地，半色调掩膜板17包括不透光区173、半透光区172和全透光区171，不透光区173与有源区14c对应设置，半透光区172与源极区14b、漏极区14a对应设置。
在本发明的实施例中，上述制作方法还包括：
在金属氧化物层14和蚀刻阻挡层151上设置第二绝缘层，第二绝缘层的材料为氧化硅(SiOx)、氮化硅(SiNx)或二者的组合。
在第二绝缘层上设置平坦层，平坦层覆盖第二绝缘层和半导体层143。
在平坦层上设置像素电极145，像素电极145与漏极层141连接，像素电极145采用氧化铟锡(ITO)或氧化铟锌(IZO)等透明金属氧化物制成。
在像素电极145上设置第三绝缘层，第三绝缘层覆盖像素电极145。
在第三绝缘层上设置公共电极，公共电极采用氧化铟锡(ITO)或氧化铟锌(IZO)等透明金属氧化物制成。
本发明的阵列基板及制作方法的金属氧化物层14为IGZO材料制成。通过先设置第二金属层13在第一绝缘层12上，再在第一绝缘层12和第二金属层13上设置金属氧化物层14。因此，采用IGZO材料制成的金属氧化物层14就可以与蚀刻阻挡层151结合使用半色调掩膜板17后做的这种架构和制程，可减少一道黄光制程，以像素117.6um*39.2um评估，其开口率可提升4％左右。另因数据线处IGZO材料制成的金属氧化物层14与第二金属层13重叠走线，不存在沟道处的接触阻抗。同时，相对于IZO用离子注入锡(Sn)的方式形成半导体和导体(作为数据线)，数据线采用铜和钼铌(Cu/MoNb)，或铜和钼(Cu/Mo)等金属材料制成，导电性好，RCdelay小，有助于大尺寸，高分辨率和高刷新率的实现，就像电视等都会利用铜制程一样，减小信号传输的衰减及增加信号切换能力。而蚀刻阻挡层151的存在类似所谓的ES架构，有助于实现低漏电流，相对于利用光阻固化作为保护层(光阻固化时间长(230度1hr)且作为有机物，保护性不如蚀刻阻挡层151。
本领域的技术人员应当理解的是，本实施例的其余结构以及工作原理均与第一实施例相同，这里不再赘述。
在本文中，所涉及的上、下、左、右、前、后等方位词是以附图中的结构位于图中的位置以及结构相互之间的位置来定义的，只是为了表达技术方案的清楚及方便。应当理解，所述方位词的使用不应限制本申请请求保护的范围。还应当理解，本文中使用的术语“第一”和“第二”等，仅用于名称上的区分，并不用于限制数量和顺序。
以上所述，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限定，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰，为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的保护范围之内。

Claims (6)

1.一种阵列基板，其特征在于，包括：
基底（10）；
设于所述基底（10）上的第一金属层（11），所述第一金属层（11）包括扫描线和栅极；
覆盖所述第一金属层（11）的第一绝缘层（12）；
设于所述第一绝缘层（12）上的第二金属层（13），所述第二金属层（13）包括数据线；
覆盖所述第二金属层（13）和所述第一绝缘层（12）上的金属氧化物层（14），所述金属氧化物层（14）通过氢化处理一体形成源极层（142）、漏极层（141）以及连接于所述源极层（142）和所述漏极层（141）之间的半导体层（143），所述源极层（142）设置于所述数据线上并与所述数据线连接；
设于所述半导体层（143）上的蚀刻阻挡层（151）；
覆盖所述金属氧化物层（14）和所述蚀刻阻挡层（151）的第二绝缘层；
所述金属氧化物层（14）通过氢化处理一体还形成有像素电极，所述像素电极与所述漏极层（141）连接，所述第二绝缘层覆盖所述像素电极。
2.根据权利要求1所述的阵列基板，其特征在于，所述金属氧化物层（14）还包括保护部（144），所述保护部（144）覆盖所述第二金属层（13）。
3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括公共电极，所述公共电极设置在所述第二绝缘层上。
4.一种阵列基板的制作方法，其特征在于，所述制作方法包括：
提供基底（10）；
在所述基底（10）上设置第一金属层（11），所述第一金属层（11）包括扫描线和栅极；
在所述基底（10）上设置覆盖所述第一金属层（11）的第一绝缘层（12）；
在所述第一绝缘层（12）上设置第二金属层（13），所述第二金属层（13）包括数据线；
在所述第一绝缘层（12）和所述第二金属层（13）上设置金属氧化物层（14）；
在所述金属氧化物层（14）上设置阻挡层（15）；
在所述阻挡层（15）上设置光阻层（16），利用半色调掩膜板（17）对所述光阻层（16）进行曝光和显影；
对所述阻挡层（15）和所述金属氧化物层（14）进行图形化处理，使所述阻挡层（15）和所述金属氧化物层（14）形成源极区（14b）、漏极区（14a）以及位于所述源极区（14b）与所述漏极区（14a）之间的有源区（14c）；
对所述阻挡层（15）进行蚀刻，在所述有源区（14c）内形成蚀刻阻挡层（151）；
对所述源极区（14b）、所述漏极区（14a）和所述有源区（14c）之内的所述金属氧化物层（14）进行氢化处理一体形成源极层（142）、漏极层（141）连接于所述源极层（142）和所述漏极层（141）之间的半导体层（143）；
对所述源极区（14b）、所述漏极区（14a）和所述有源区（14c）之外的所述金属氧化物层（14）进行氢化处理一体形成像素电极，所述像素电极与所述漏极层（141）连接。
5.根据权利要求4所述的阵列基板的制作方法，其特征在于，所述半色调掩膜板（17）包括不透光区（173）、半透光区（172）和全透光区（171），所述不透光区（173）与所述有源区（14c）对应设置，所述半透光区（172）与所述源极区（14b）、所述漏极区（14a）对应设置。
6.根据权利要求5所述的阵列基板的制作方法，其特征在于，所述制作方法还包括：
在所述金属氧化物层（14）和所述蚀刻阻挡层（151）上设置第二绝缘层；
在所述第二绝缘层上设置公共电极。
CN202110814022.1A 2021-07-19 2021-07-19 阵列基板及制作方法 Active CN113540126B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110814022.1A CN113540126B (zh) 2021-07-19 2021-07-19 阵列基板及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110814022.1A CN113540126B (zh) 2021-07-19 2021-07-19 阵列基板及制作方法

Publications (2)

Publication Number Publication Date
CN113540126A CN113540126A (zh) 2021-10-22
CN113540126B true CN113540126B (zh) 2024-03-12

Family

ID=78128721

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110814022.1A Active CN113540126B (zh) 2021-07-19 2021-07-19 阵列基板及制作方法

Country Status (1)

Country Link
CN (1) CN113540126B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114530413B (zh) * 2022-02-21 2024-04-30 昆山龙腾光电股份有限公司 阵列基板及其制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103984170A (zh) * 2013-02-19 2014-08-13 上海天马微电子有限公司 阵列基板及其制造方法、液晶显示器
CN103985713A (zh) * 2013-03-20 2014-08-13 上海天马微电子有限公司 Tft阵列基板及其制造方法
CN104025269A (zh) * 2012-11-12 2014-09-03 深圳市柔宇科技有限公司 一种自对准金属氧化物薄膜晶体管器件及制造方法
CN104345511A (zh) * 2014-09-30 2015-02-11 南京中电熊猫液晶显示科技有限公司 像素结构及其制造方法、显示面板
CN105514127A (zh) * 2016-02-25 2016-04-20 昆山龙腾光电有限公司 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板
CN107393932A (zh) * 2017-07-20 2017-11-24 昆山龙腾光电有限公司 金属氧化物薄膜晶体管阵列基板及其制作方法
CN108807421A (zh) * 2018-06-12 2018-11-13 深圳市华星光电技术有限公司 Tft阵列基板的制作方法及tft阵列基板
CN109037150A (zh) * 2018-06-29 2018-12-18 昆山龙腾光电有限公司 金属氧化物半导体薄膜晶体管阵列基板及其制作方法
CN112838052A (zh) * 2021-02-24 2021-05-25 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板及其制作方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104025269A (zh) * 2012-11-12 2014-09-03 深圳市柔宇科技有限公司 一种自对准金属氧化物薄膜晶体管器件及制造方法
CN103984170A (zh) * 2013-02-19 2014-08-13 上海天马微电子有限公司 阵列基板及其制造方法、液晶显示器
CN103985713A (zh) * 2013-03-20 2014-08-13 上海天马微电子有限公司 Tft阵列基板及其制造方法
CN104345511A (zh) * 2014-09-30 2015-02-11 南京中电熊猫液晶显示科技有限公司 像素结构及其制造方法、显示面板
CN105514127A (zh) * 2016-02-25 2016-04-20 昆山龙腾光电有限公司 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板
CN107393932A (zh) * 2017-07-20 2017-11-24 昆山龙腾光电有限公司 金属氧化物薄膜晶体管阵列基板及其制作方法
CN108807421A (zh) * 2018-06-12 2018-11-13 深圳市华星光电技术有限公司 Tft阵列基板的制作方法及tft阵列基板
CN109037150A (zh) * 2018-06-29 2018-12-18 昆山龙腾光电有限公司 金属氧化物半导体薄膜晶体管阵列基板及其制作方法
CN112838052A (zh) * 2021-02-24 2021-05-25 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板及其制作方法

Also Published As

Publication number Publication date
CN113540126A (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
CN103681693B (zh) 一种阵列基板及其制作方法、显示装置
CN103354218B (zh) 阵列基板及其制作方法和显示装置
CN106802519B (zh) 液晶显示装置及其制造方法
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN105226015B (zh) 一种tft阵列基板及其制作方法
KR101900170B1 (ko) 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스
CN103219391A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
EP2953165B1 (en) Oxide thin film transistor array substrate, manufacturing method thereof, and display panel
CN207265054U (zh) 一种阵列基板、显示面板及显示装置
EP3168865A1 (en) Array substrate manufacturing method
CN103311310A (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN105304643A (zh) 一种tft阵列基板及其制作方法
CN104465788A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN108666218A (zh) 薄膜晶体管和显示基板及其制作方法、显示装置
CN104637950A (zh) 薄膜晶体管驱动背板及其制造方法
CN103367248A (zh) 阵列基板、制备方法以及显示装置
KR102318054B1 (ko) Tft 기판 및 이의 제조 방법
CN103915451B (zh) 一种阵列基板及其制造方法、显示装置
CN105552028A (zh) 阵列基板及其制作方法、显示面板及显示装置
US11894386B2 (en) Array substrate, manufacturing method thereof, and display panel
EP2983204B1 (en) Display device and method for manufacturing the same
US7462503B2 (en) Liquid crystal display device and fabricating method thereof
JP2015515121A (ja) 薄膜トランジスタアレイ基板及びその製造方法
CN114089571B (zh) 阵列基板及制作方法和显示面板
CN113540126B (zh) 阵列基板及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant