[go: up one dir, main page]

CN103915451B - 一种阵列基板及其制造方法、显示装置 - Google Patents

一种阵列基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN103915451B
CN103915451B CN201410122807.2A CN201410122807A CN103915451B CN 103915451 B CN103915451 B CN 103915451B CN 201410122807 A CN201410122807 A CN 201410122807A CN 103915451 B CN103915451 B CN 103915451B
Authority
CN
China
Prior art keywords
layer
electrode
source
drain electrode
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410122807.2A
Other languages
English (en)
Other versions
CN103915451A (zh
Inventor
崔承镇
牛菁
孙双
张方振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410122807.2A priority Critical patent/CN103915451B/zh
Publication of CN103915451A publication Critical patent/CN103915451A/zh
Priority to PCT/CN2014/084405 priority patent/WO2015143818A1/zh
Priority to US14/436,773 priority patent/US20160181278A1/en
Application granted granted Critical
Publication of CN103915451B publication Critical patent/CN103915451B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及液晶显示技术领域，公开了一种阵列基板及其制造方法、显示装置。所述阵列基板包括数据线和栅线，以及由数据线和栅线限定的多个像素单元，每个像素单元包括薄膜晶体管和像素电极，所述漏电极包括源漏金属层和抗氧化的导电层，所述像素电极与所述抗氧化的导电层电性接触，实现电性连接。当薄膜晶体管的漏电极为容易被氧化的源漏金属时，所述像素电极与所述抗氧化的导电层的电性接触，可以保证像素电极和漏电极的电性连接良好，提高显示器的显示品质。

Description

一种阵列基板及其制造方法、显示装置
技术领域
本发明涉及液晶显示技术领域，特别是涉及一种阵列基板及其制造方法、显示装置。
背景技术
薄膜晶体管液晶显示器（ThinFilmTransistor-LiquidCrystalDisplay，简称TFT-LCD）具有体积小，功耗低，无辐射等特点，近年来得到迅速发展，在当前的平板显示器市场中占据主导地位。
TFT-LCD的主体结构为液晶面板，液晶面板包括对盒设置的阵列基板和彩膜基板，以及填充在阵列基板和彩膜基板之间的液晶分子层。阵列基板上形成有数据线和栅线，以及由数据线和栅线限定的多个像素单元，每个像素单元包括薄膜晶体管（ThinFilmTransistor，简称TFT）和像素电极。TFT的栅电极与栅线电性连接，源电极与数据线电性连接，漏电极与像素电极电性连接。其中，栅电极与栅线由同一栅金属膜层形成，源电极、漏电极与数据线由同一源漏电极膜层形成。液晶面板还包括公共电极，与像素电极之间产生驱动液晶分子偏转的电场。TFT-LCD的显示原理为：通过栅线驱动电路依次向每行栅线输入扫描信号，逐行打开每一行的TFT。当某行的TFT为打开状态时，通过数据线驱动电路向每列数据线输入像素电压，并通过源电极将该像素电压施加到像素电极上，从而控制公共电极与像素电极之间产生驱动电场，驱动液晶分子偏转，实现一定灰阶的显示。
现有技术中，为了降低像素电压在传输过程中的损耗，源漏电极金属通常采用铜Cu，以降低数据线的电阻。但是Cu很容易发生氧化，如果在漏电极制作完成之后，再制作像素电极，会在漏电极的表面形成氧化铜，导致漏电极与像素电极的电性连接不良，造成像素单元显示不良，严重影响显示品质。
发明内容
本发明提供一种阵列基板及其制造方法，用以解决在漏电极制作完成之后，再制作像素电极时，漏电极的表面会形成氧化铜，导致漏电极与像素电极的电性连接不良，造成像素单元显示不良，严重影响显示品质的问题。
本发明还提供一种显示装置，采用上述的阵列基板，提高了产品的显示品质。
为解决上述技术问题，本发明提供一种阵列基板，包括数据线和栅线，以及由数据线和栅线限定的多个像素单元，每个像素单元包括薄膜晶体管和像素电极，所述像素电极与所述漏电极电性连接，其中，所述漏电极包括源漏金属层和抗氧化的导电层，所述像素电极与所述抗氧化的导电层电性接触。
本发明还提供一种显示装置，采用如上所述的阵列基板。
本发明还提供一种阵列基板的制造方法，包括：
在一衬底基板上形成源漏电极膜层，对所述源漏电极膜层进行构图工艺，形成数据线、薄膜晶体管的源电极和漏电极；
在所述衬底基板上形成第一透明导电膜层，对所述第一透明导电膜层进行构图工艺，形成像素电极，其中，制作薄膜晶体管的漏电极的步骤还包括：
形成抗氧化的导电膜层，对所述抗氧化的导电膜层进行构图工艺，形成抗氧化的导电层，所述像素电极与所述抗氧化的导电层电性接触。
本发明的上述技术方案的有益效果如下：
上述技术方案中，当薄膜晶体管的漏电极为容易被氧化的源漏金属时，通过设置薄膜晶体管的漏电极包括源漏金属层和抗氧化的导电层，所述像素电极与所述抗氧化的导电层电性接触，实现电性连接，可以保证像素电极和漏电极的电性连接良好，提高显示器的显示品质。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1表示本发明实施例中阵列基板的结构示意图；
图2表示图1沿A-A方向的剖视图；
图3-图6表示本发明实施例中阵列基板的制备过程示意图。
具体实施方式
现有技术中当薄膜晶体管阵列基板的数据线采用容易被氧化的源漏金属（如：铜），特别的，当在通过一次构图工艺形成漏电极后，再在漏电极上方通过另一次构图工艺形成像素电极时，会在与数据线采用同一源漏电极膜层形成的漏电极的表面形成金属氧化物，导致漏电极与像素电极的电性连接不良。本发明针对上述问题，提供一种阵列基板及其制造方法，通过设置薄膜晶体管的漏电极包括源漏金属层和抗氧化的导电层，所述像素电极与所述抗氧化的导电层电性接触，实现电性连接，从而可以保证像素电极和漏电极的电性连接良好，提高显示器的显示品质。
此处的电性接触包括：
1）两个导电膜层的图案的表面直接接触；
2）两个导电膜层的图案通过电性连接结构（如导线、或填充有导电介质的过孔）间接接触。
而两个导电膜层的图案的电性接触用于实现两者的电性连接。
需要说明的是，以下内容中涉及的阵列基板上的某一膜层的图案位于另一膜层的图案的上方，是指所述某一膜层先于所述另一膜层形成在阵列基板的衬底基板上。相应地，阵列基板上的某一膜层的图案位于另一膜层的图案的下方，是指所述另一膜层先于所述某一膜层形成在阵列基板的衬底基板上。
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
实施例一
结合图1和图2所示，本实施例中提供一种阵列基板，其包括数据线20和栅线10，以及由数据线20和栅线10限定的多个像素单元，每个像素单元包括薄膜晶体管和像素电极5。像素电极5位于薄膜晶体管的漏电极4的上方，并与漏电极4电性连接。具体的，在通过一次构图工艺形成漏电极4后，再在漏电极4的上方通过另一次构图工艺形成像素电极5。
其中，薄膜晶体管的漏电极4包括源漏金属层41和抗氧化的导电层42，通过设置抗氧化的导电层42，使得像素电极5通过与抗氧化的导电层42的电性接触，保证像素电极5和漏电极4的电性连接良好。当然，像素电极5也可以既与抗氧化的导电层42电性接触，又与源漏金属层41电性接触。
在具体的应用过程中，抗氧化的导电层42的材料可以为低电阻率且不易被氧化的金属或金属合金，如：MoNb、MoW或MoTi中的一种或多种。
其中，漏电极4中，源漏金属层41可以搭接在抗氧化的导电层42的上方，露出部分抗氧化的导电层42，方便位于漏电极4上方的像素电极5与抗氧化的导电层42的表面直接接触，电性连接。具体的，可以通过一次构图工艺同时形成源漏金属层41和抗氧化的导电层42，以简化制作工艺，降低生产成本。也可以通过一次构图工艺先形成抗氧化的导电层42，再通过另一次构图工艺形成源漏金属层41。
需要说明的是，本发明中涉及的某一膜层的图案搭接在另一膜层的图案的上方是指：依次形成在衬底基板上的另一膜层和某一膜层，且所述某一膜层和另一膜层之间没有其他膜层，所述某一膜层的图案的至少一部分和所述另一膜层的图案的仅一部分接触设置，从而露出部分所述另一膜层的图案。
当然，源漏金属层41也可以位于抗氧化的导电层42下方，并通过一次构图工艺同时形成源漏金属层41和抗氧化的导电层42，由于在形成源漏电极膜层后，立即形成抗氧化的导电膜层，可以有效防止源漏金属层41的表面被氧化。此时，抗氧化的导电层42可以与源漏金属层41的位置对应，并位于源漏金属层41所在的区域内（抗氧化的导电层42的边界可以与源漏金属层41的边界位置对应，也可以位于源漏金属层41的边界的内侧）。
由于数据线、薄膜晶体管的源电极和漏电极一般是通过一次构图工艺形成的，则本实施例中的源电极3也包括源漏金属层和抗氧化的导电层，数据线20也包括源漏金属层和抗氧化的导电层。
下面以ADS模式显示装置的TFT阵列基板为例，来具体说明本发明实施例中TFT阵列基板的具体结构：
其中，ADS（或称AD-SDS，AdvancedSuperDimensionSwitch，高级超维场转换技术）主要是通过同一平面内狭缝像素电极（即像素电极上具有多个延伸方向不同的狭缝）边缘所产生的电场以及狭缝像素电极层与板状公共电极层间产生的电场形成多维电场，使液晶盒内狭缝像素电极间、像素电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高显示装置的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹（pushMura）等优点。
结合图1和图2所示，本实施例中的TFT阵列基板具体包括：
衬底基板10，具体为透明的玻璃基板或石英基板；
形成在衬底基板10上的栅电极1和栅线10；
形成在栅电极1和栅线10上方的栅绝缘层11；
形成在栅绝缘层11上方、与栅电极1的位置对应的有源层图案2，有源层图案2的材料可以为非晶硅或氧化物半导体；
形成在有源层图案2上方的刻蚀阻挡层12，刻蚀阻挡层12上形成有位于有源层图案2上方的过孔；
形成在刻蚀阻挡层12上方的源电极3、漏电极4和数据线20，源电极3和漏电极4通过刻蚀阻挡层12上的过孔与有源层图案2接触设置，有源层图案2位于源电极3和漏电极4之间的部分形成薄膜晶体管的沟道。其中，漏电极4包括源漏金属层41和抗氧化的导电层42，源漏金属层41搭接在抗氧化的导电层42的上方，露出部分抗氧化的导电层42。源电极3也包括源漏金属层和抗氧化的导电层，数据线20也包括源漏金属层和抗氧化的导电层；
形成在漏电极4上方的像素电极5，像素电极5搭接在源漏金属层41和抗氧化的导电层42的上方；
形成在像素电极5上方的钝化层15；
形成在钝化层15上方、与像素电极5位置对应的公共电极6，公共电极6包括多个狭缝。
实施例二
本实施例中提供一种显示装置，其采用实施例一中的阵列基板，由于薄膜晶体管阵列基板的数据线采用了导电率较低但容易被氧化的源漏金属，如铜，可以降低像素电压的传输电阻，同时，由于保证了漏电极和像素电极的电性连接良好，从而提高了显示装置的显示品质。
所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
实施例三
基于同一发明构思，本发明实施例还提供一种制造实施例一中的阵列基板的方法，所述制造方法包括：
在一衬底基板上形成源漏电极膜层，对所述源漏电极膜层进行构图工艺，形成数据线、薄膜晶体管的源电极和漏电极；
在所述衬底基板上形成第一透明导电膜层，对所述第一透明导电膜层进行构图工艺，形成像素电极，其中，制作薄膜晶体管的漏电极的步骤还包括：
形成抗氧化的导电膜层，对所述抗氧化的导电膜层进行构图工艺，形成抗氧化的导电层，则所述漏电极包括源漏金属层和抗氧化的导电层，所述像素电极与所述抗氧化的导电层电性接触，实现电性连接。
上述步骤中，制作的薄膜晶体管的漏电极包括源漏金属层和抗氧化的导电层，像素电极与所述抗氧化的导电层电性接触，实现电性连接，从而保证了漏电极和像素电极的电性连接良好，提高了显示器的显示品质。
其中，所述漏电极中，源漏金属层搭接在抗氧化的导电层的上方，露出部分抗氧化的导电层，方便位于漏电极上方的像素电极与抗氧化的导电层的表面直接接触，电性连接。具体的，可以通过一次构图工艺形成漏电极的源漏金属层和抗氧化的导电层，以简化制作工艺，降低生产成本。
由于数据线、薄膜晶体管的源电极和漏电极一般是通过一次构图工艺形成，则数据线和源电极也包括源漏金属层和抗氧化的导电层。
具体的，形成数据线、薄膜晶体管的源电极和漏电极的构图工艺包括：
首先，在所述衬底基板上依次形成抗氧化的导电膜层和源漏电极膜层；
之后，在源漏电极膜层上涂覆光刻胶，采用半色调或灰色调掩膜板对所述光刻胶进行曝光，显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶不保留区域，其中，光刻胶完全保留区域至少对应漏电极的源漏金属层、数据线和源电极所在的区域，光刻胶半保留区域至少对应漏电极中露出的部分抗氧化的导电层所在的区域，光刻胶不保留区域对应其他区域；
之后，可以采用湿刻法刻蚀掉光刻胶不保留区域的抗氧化的导电膜层和源漏电极膜层；
然后，通过灰化工艺去除光刻胶半保留区域的光刻胶，并刻蚀掉光刻胶半保留区域的源漏电极膜层；
最后，剥离剩余的光刻胶，形成数据线、薄膜晶体管的源电极和漏电极。
上述步骤中，是通过一次构图工艺同时形成漏电极的源漏金属层和抗氧化的导电层。当然也可以通过一次构图工艺先在所述衬底基板上形成漏电极的抗氧化的导电层，再通过另一次构图工艺在形成有所述抗氧化的导电层的衬底基板上形成漏电极的源漏金属层。
漏电极的源漏金属层可以位于抗氧化的导电层的上方，也可以位于抗氧化的导电层的下方。当漏电极的源漏金属层位于抗氧化的导电层下方时，需要通过一次构图工艺同时形成漏电极的源漏金属层和抗氧化的导电层，由于在形成源漏电极膜层后，立即形成抗氧化的导电膜层，可以有效防止漏电极的源漏金属层的表面被氧化。此时，漏电极的抗氧化的导电层可以与源漏金属层的位置对应，并位于源漏金属层所在的区域内（抗氧化的导电层的边界可以与源漏金属层的边界位置对应，也可以位于源漏金属层的边界的内侧）。
对于ADS显示装置的薄膜晶体管阵列基板，还包括与像素电极共同作用形成驱动液晶分子偏转的公共电极。其中，当像素电极位于薄膜晶体管的漏电极上方时，像素电极通常通过搭接在漏电极上方的方式，与漏电极电性连接。本发明中的像素电极至少搭接在漏电极的抗氧化的导电层的上方，具体的，像素电极可以只搭接在漏电极的抗氧化的导电层的上方，也可以既搭接在漏电极的抗氧化的导电层的上方，同时也搭接在源漏金属层的上方。
相应地，在衬底基板上形成像素电极之后还包括：
在形成有像素电极的衬底基板上形成钝化层；
在形成有钝化层的衬底基板上形成第二透明导电膜层；
对所述第二透明导电膜层进行构图工艺，形成公共电极，其中，所述公共电极包括多个狭缝，并与像素电极的位置对应。
结合图1-图6所示，本实施例中阵列基板的具体制备过程为：
步骤S1、结合图1和3所示，在衬底基板10（如透明的玻璃基板或石英基板）上形成栅金属膜层，对所述栅金属膜层进行构图工艺形成栅电极1和栅线10，并在栅电极1和栅线10形成栅绝缘层11。
其中，栅金属可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属膜层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。
具体可以通过涂覆、化学沉积、溅射等工艺在栅电极1和栅线10上形成栅绝缘层11。其中，栅绝缘层11可以为二氧化硅层、氮氧化硅层和氮化硅层中任意两个膜层的复合层或二氧化硅层、氮氧化硅层和氮化硅层三个膜层的复合层。优选二氧化硅层靠近有源层图案2设置，因为SiO2中H含量比较小，不会对有源层图案的半导体特性产生影响。
步骤S2、结合图1和图3所示，在完成步骤S1的衬底基板10形成有源层，并对有源层进行构图工艺形成有源层图案2。
其中，有源层图案2的材料为金属氧化物半导体，如：非晶IGZO、HIZO、IZO、ZnO、TiO2、SnO、CdSnO中的一种或多种。
步骤S3、如图3所示，在完成步骤S2的衬底基板10形成刻蚀阻挡层12。
其中，刻蚀阻挡层12的材料为氮化硅、二氧化硅或氮氧化硅。
步骤S4、采用普通掩膜板对刻蚀阻挡层12进行构图工艺，形成第一过孔121和第二过孔122，其中，第一过孔121和第二过孔122位于有源层图案2的上方，露出有源层图案2，如图4所示。
步骤S5、如图5所示，在完成步骤S4的衬底基板10上依次形成抗氧化的导电膜层13和源漏电极膜层14。
具体可以采用化学沉积、溅射等工艺在衬底基板10上依次形成抗氧化的导电膜层13和源漏电极膜层14。其中，抗氧化的导电膜层13的材料为低电阻率且不易被氧化的金属或金属合金，如MoNb、MoW或MoTi中的一种或多种，源漏电极膜层14的材料为低电阻率但易被氧化的金属铜。
步骤S6、结合图1和图6所示，对抗氧化的导电膜层13和源漏电极膜层14进行构图工艺，形成源电极3、漏电极4和数据线20，其中，源电极3通过第一过孔121与有源层图案2电性连接，漏电极通过第二过孔122与有源层图案2电性连接，结合图4所示。
所述构图工艺具体包括：
首先，在源漏电极膜层14上涂覆光刻胶，采用半色调或灰色调掩膜板对所述光刻胶进行曝光，显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶不保留区域，其中，光刻胶完全保留区域至少对应数据线20、源电极3和漏电极4的源漏金属层41所在的区域，光刻胶半保留区域至少对应漏电极4中露出的部分抗氧化的导电层42所在的区域，光刻胶不保留区域对应其他区域；
之后，可以采用湿刻法刻蚀掉光刻胶不保留区域的抗氧化的导电膜层和源漏电极膜层；
然后，通过灰化工艺去除光刻胶半保留区域的光刻胶，并刻蚀掉光刻胶半保留区域的源漏电极膜层，优选通过刻蚀液刻蚀掉源漏电极膜层，其中，刻蚀液与去离子水混合比例为2:1或1:1～1:5，有利于减缓源漏金属刻蚀的速度；
最后，剥离剩余的光刻胶，形成薄膜晶体管的源电极3、漏电极4和数据线20，其中，源电极3和数据线20也包括源漏金属层和抗氧化的导电层。
步骤S7、结合图2所示，在完成步骤S6的衬底基板10上形成第一透明导电膜层，如ITO或IZO，采用普通的掩膜板对所述第一透明导电膜层进行构图工艺形成像素电极5，其中，像素电极5搭接在漏电极4的源漏金属层41和抗氧化的导电层42的上方。
步骤S8、结合图2所示，在完成步骤S7的衬底基板10上形成钝化层15。
其中，钝化层15的材料为二氧化硅、氮化硅或氮氧化硅。
步骤S9、结合图1所示，在完成步骤S8的衬底基板10上形成第二透明导电膜层，如ITO或IZO，采用普通的掩膜板对所述第二透明导电膜层进行构图工艺形成公共电极6，其中，公共电极6包括多个狭缝，并与像素电极5的位置对应。
通过步骤S1-S9即完成阵列基板的制作。
本发明的技术方案中，当薄膜晶体管的漏电极为容易被氧化的源漏金属时，通过设置薄膜晶体管的漏电极包括源漏金属层和抗氧化的导电层，所述像素电极与所述抗氧化的导电层电性接触，实现电性连接，可以保证像素电极和漏电极的电性连接良好，提高显示装置的显示品质。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (11)

1.一种阵列基板，包括数据线和栅线，以及由数据线和栅线限定的多个像素单元，每个像素单元包括薄膜晶体管和像素电极，所述像素电极与所述薄膜晶体管的漏电极电性连接，其特征在于，
所述漏电极包括源漏金属层和抗氧化的导电层，所述像素电极与所述抗氧化的导电层电性接触；所述漏电极中，所述源漏金属层搭接在所述抗氧化导电层的上方，露出部分所述抗氧化的导电层，所述像素电极与抗氧化的导电层的上表面直接接触。
2.根据权利要求1所述的阵列基板，其特征在于，所述像素电极搭接在所述漏电极的源漏金属层和抗氧化的导电层的上方。
3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括公共电极，所述公共电极包括多个狭缝，位于所述像素电极上方，所述公共电极和像素电极之间形成有钝化层。
4.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管的源电极包括源漏金属层和抗氧化的导电层；
所述数据线包括源漏金属层和抗氧化的导电层。
5.根据权利要求1-4任一项所述的阵列基板，其特征在于，所述源漏金属层的材料为铜。
6.根据权利要求1-4任一项所述的阵列基板，其特征在于，所述抗氧化的导电层的材料为MoNb、MoW或MoTi中的一种或多种。
7.一种显示装置，采用权利要求1-6任一项所述的阵列基板。
8.一种阵列基板的制造方法，包括：
在一衬底基板上形成源漏电极膜层，对所述源漏电极膜层进行构图工艺，形成数据线、薄膜晶体管的源电极和漏电极；
在形成有所述数据线、源电极和漏电极的所述衬底基板上形成第一透明导电膜层，对所述第一透明导电膜层进行构图工艺，形成像素电极，其特征在于，制作所述薄膜晶体管的漏电极的步骤还包括：
形成抗氧化的导电膜层，对所述抗氧化的导电膜层进行构图工艺，形成抗氧化的导电层，所述像素电极与所述抗氧化的导电层电性接触；
所述漏电极中，所述源漏电极膜层搭接在所述抗氧化导电层的上方，露出部分所述抗氧化的导电层，所述像素电极与抗氧化的导电层的上表面直接接触。
9.根据权利要求8所述的制造方法，其特征在于，形成数据线、薄膜晶体管的源电极和漏电极的步骤包括：
在所述衬底基板上依次形成抗氧化的导电膜层和源漏电极膜层；
在所述源漏电极膜层上涂覆光刻胶；
采用灰色调或半色调掩膜板对所述光刻胶进行曝光，显影，形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶不保留区域，其中，光刻胶完全保留区域至少对应漏电极的源漏金属层、数据线和源电极所在的区域，光刻胶半保留区域至少对应漏电极中露出的部分抗氧化的导电层所在的区域，光刻胶不保留区域对应其他区域；
刻蚀掉光刻胶不保留区域的抗氧化的导电膜层和源漏电极膜层；
通过灰化工艺去除光刻胶半保留区域的光刻胶，并刻蚀掉光刻胶半保留区域的源漏电极膜层；
剥离剩余的光刻胶，形成数据线、薄膜晶体管的源电极和漏电极。
10.根据权利要求8或9所述的制造方法，其特征在于，所述形成所述像素电极的步骤之后还包括：
在形成有所述像素电极的衬底基板上形成钝化层；
在形成有所述钝化层的衬底基板上形成第二透明导电膜层；
对所述第二透明导电膜层进行构图工艺，形成公共电极，其中，所述公共电极包括多个狭缝。
11.根据权利要求8或9所述的制造方法，其特征在于，所述形成所述数据线、所述源电极和所述漏电极的步骤之前还包括：
在所述衬底基板上形成栅金属膜层，对所述栅金属膜层进行构图工艺，形成栅线和薄膜晶体管的栅电极；
在所述栅电极和栅线上形成栅绝缘层；
在所述栅绝缘层上形成有源层膜层，对所述有源层膜层进行构图工艺，形成有源层；
在所述有源层上形成刻蚀阻挡层膜层，对所述刻蚀阻挡层膜层进行构图工艺，在对应所述薄膜晶体管的源电极和漏电极对应的部分形成过孔，所述薄膜晶体管的源电极和漏电极通过所述过孔与所述有源层电连接。
CN201410122807.2A 2014-03-28 2014-03-28 一种阵列基板及其制造方法、显示装置 Active CN103915451B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410122807.2A CN103915451B (zh) 2014-03-28 2014-03-28 一种阵列基板及其制造方法、显示装置
PCT/CN2014/084405 WO2015143818A1 (zh) 2014-03-28 2014-08-14 阵列基板及其制造方法、显示装置
US14/436,773 US20160181278A1 (en) 2014-03-28 2014-08-14 Array substrate, method for manufacturing the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410122807.2A CN103915451B (zh) 2014-03-28 2014-03-28 一种阵列基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN103915451A CN103915451A (zh) 2014-07-09
CN103915451B true CN103915451B (zh) 2016-05-18

Family

ID=51041016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410122807.2A Active CN103915451B (zh) 2014-03-28 2014-03-28 一种阵列基板及其制造方法、显示装置

Country Status (3)

Country Link
US (1) US20160181278A1 (zh)
CN (1) CN103915451B (zh)
WO (1) WO2015143818A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103915451B (zh) * 2014-03-28 2016-05-18 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN105070766B (zh) * 2015-09-23 2020-08-11 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN105552028A (zh) * 2016-02-18 2016-05-04 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板及显示装置
CN107093583A (zh) * 2017-05-03 2017-08-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN108962827B (zh) * 2018-07-13 2020-12-08 京东方科技集团股份有限公司 阵列基板中双层金属层的制造方法以及阵列基板
CN109244084B (zh) * 2018-09-17 2021-04-13 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN114171661A (zh) * 2020-09-10 2022-03-11 京东方科技集团股份有限公司 一种发光基板、显示装置及制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1776513A (zh) * 2004-11-17 2006-05-24 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN101114099A (zh) * 2004-11-29 2008-01-30 广辉电子股份有限公司 液晶显示装置及其制造方法
CN101750825A (zh) * 2008-12-18 2010-06-23 乐金显示有限公司 用于显示设备的阵列基板及其制造方法
CN103069334A (zh) * 2010-08-18 2013-04-24 夏普株式会社 显示装置用基板及其制造方法、显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3463006B2 (ja) * 1998-10-26 2003-11-05 シャープ株式会社 液晶表示装置の製造方法および液晶表示装置
KR101012491B1 (ko) * 2003-12-04 2011-02-08 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR101086478B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
US8357937B2 (en) * 2006-12-19 2013-01-22 Lg Display Co., Ltd. Thin film transistor liquid crystal display device
EP2477064A4 (en) * 2009-09-08 2015-11-04 Sharp Kk LIQUID CRYSTAL DISPLAY DEVICE AND MANUFACTURING METHOD THEREFOR
CN102645803B (zh) * 2011-10-17 2014-06-18 京东方科技集团股份有限公司 像素单元，阵列基板、液晶面板、显示装置及其制造方法
CN102790051B (zh) * 2012-07-27 2014-12-10 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置
TWI495942B (zh) * 2013-05-20 2015-08-11 Au Optronics Corp 畫素結構、顯示面板與畫素結構的製作方法
KR102025103B1 (ko) * 2013-07-22 2019-09-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN103915451B (zh) * 2014-03-28 2016-05-18 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1776513A (zh) * 2004-11-17 2006-05-24 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN101114099A (zh) * 2004-11-29 2008-01-30 广辉电子股份有限公司 液晶显示装置及其制造方法
CN101750825A (zh) * 2008-12-18 2010-06-23 乐金显示有限公司 用于显示设备的阵列基板及其制造方法
CN103069334A (zh) * 2010-08-18 2013-04-24 夏普株式会社 显示装置用基板及其制造方法、显示装置

Also Published As

Publication number Publication date
CN103915451A (zh) 2014-07-09
US20160181278A1 (en) 2016-06-23
WO2015143818A1 (zh) 2015-10-01

Similar Documents

Publication Publication Date Title
US9054195B2 (en) Array substrate, method for fabricating the same, and display device
CN103915451B (zh) 一种阵列基板及其制造方法、显示装置
CN104393001B (zh) 薄膜晶体管阵列基板及其制作方法、显示装置
CN102944959B (zh) 阵列基板、其制作方法、其测试方法及显示装置
CN105470197B (zh) 低温多晶硅阵列基板的制作方法
KR101447843B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
KR101431136B1 (ko) 박막 트랜지스터 기판의 제조 방법
US9613986B2 (en) Array substrate and its manufacturing method, display device
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
CN108666218A (zh) 薄膜晶体管和显示基板及其制作方法、显示装置
US10254609B2 (en) Array substrate including pixel electrode and drain electrode in direct contact to each other, and method of manufacturing the same, display panel, and display device
CN105140131A (zh) 氧化物薄膜晶体管的制备方法
JP2018523140A (ja) アレイ基板の製造方法、アレイ基板および表示装置
WO2015192595A1 (zh) 阵列基板及其制备方法、显示装置
CN105679714A (zh) 阵列基板及其制作方法
CN103413834B (zh) 一种薄膜晶体管及其制作方法、阵列基板及显示装置
US11114476B2 (en) Manufacturing method of TFT array substrate, TFT array substrate and display panel
CN105118864B (zh) 薄膜晶体管及其制作方法、显示器件
CN106298813B (zh) 一种显示基板及其制作方法、显示装置
WO2017041447A1 (zh) 一种阵列基板及其制作方法、显示装置
CN113540126B (zh) 阵列基板及制作方法
CN206441728U (zh) 阵列基板和显示装置
US7049163B1 (en) Manufacture method of pixel structure
KR101281901B1 (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant