[go: up one dir, main page]

KR101281901B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101281901B1
KR101281901B1 KR1020040050308A KR20040050308A KR101281901B1 KR 101281901 B1 KR101281901 B1 KR 101281901B1 KR 1020040050308 A KR1020040050308 A KR 1020040050308A KR 20040050308 A KR20040050308 A KR 20040050308A KR 101281901 B1 KR101281901 B1 KR 101281901B1
Authority
KR
South Korea
Prior art keywords
metal film
low resistance
layer
film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040050308A
Other languages
English (en)
Other versions
KR20060001234A (ko
Inventor
권오남
이경묵
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040050308A priority Critical patent/KR101281901B1/ko
Publication of KR20060001234A publication Critical patent/KR20060001234A/ko
Application granted granted Critical
Publication of KR101281901B1 publication Critical patent/KR101281901B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/202—LCD, i.e. liquid crystal displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 액정표시장치에서 저저항 금속으로 형성된 배선들과 투명 금속막과의 콘택 저항을 개선하여 저저항 배선의 활용 범위를 넓힌 액정표시장치 및 그 제조방법을 개시한다. 개시된 본 발명은 투명한 절연 기판 상에 버퍼 금속막과 저저항 금속막을 순차적으로 증착하고 식각하여 게이트 전극, 게이트 배선 및 게이트 패드를 형성하는 단계; 상기 게이트 배선이 형성된 절연 기판 상에 게이트 절연막을 도포하고, 계속해서 반도체층을 형성하여, 채널층과 오믹 콘택층으로된 액티브 층을 형성하는 단계; 상기 액티브 층이 형성된 절연 기판 상에 버퍼 금속막과 저저항 금속막으로된 소스/드레인 금속막을 증착하고, 식각하여 소스/드레인 전극 및 데이터 패드를 형성하는 단계; 상기 소스/드레인 전극이 형성된 절연 기판 상에 보호막을 도포하고, 포토리소그라피 공정에 따라 감광막을 패터닝 한 다음, 식각하여 콘택홀을 형성하는 단계; 상기 콘택홀을 형성한 다음, 상기 콘택홀을 형성한 감광막 패터닝을 마스크로하여 상기 저저항 금속막을 선택 식각하여 버퍼 금속막을 노출시키는 단계; 및 상기 버퍼 금속막이 노출된 절연 기판 상에 투명 금속막을 증착한 다음, 식각하여 화소 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
액정표시장치, 저저항, contact, ITO, TFT

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY AND METHOD FOR MANUFACTURING LCD}
도 1a 내지 도 1e는 종래 기술에 따른 액정표시장치의 제조공정을 도시한 도면.
도 2a 내지 도 2e는 본 발명에 따른 액정표시장치의 제조공정을 도시한 도면.
도 3a 내지 도 3d는 본 발명에 따라 배선과 ITO의 콘택 공정을 상세히 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명*
100: 하부 기판 101: 게이트 전극
103: 게이트 절연막 105: 채널층
109: 보호막 107: 소스 전극
108: 드레인 전극 111: 게이트 패드
121: 데이터 패드 115: 화소 전극
120, 130: 콘택 패드
본 발명은 액정표시장치에 관한 것으로, 보다 구체적으로는 액정표시장치에서 저저항 금속으로 형성된 배선들과 투명 금속막과의 콘택 저항을 개선하여 저저항 배선의 활용 범위를 넓힌 액정표시장치 및 그 제조방법에 관한 것이다.
일반적으로 현대사회가 정보 사회화로 변해 감에 따라 정보표시장치의 하나인 액정표시장치 모듈의 중요성이 점차로 증가되어 가고있다. 지금까지 가장 널리 사용되고 있는 CRT(cathode ray tube)는 성능이나 가격적인 측면에서 많은 장점을 갖고 있지만, 소형화 또는 휴대성 측면에서 많은 단점을 갖고 있다.
반면에 액정표시장치는 가격 측면에서 다소 비싸지만 소형화, 경량화, 박형화, 저 전력소비화 등의 장점을 갖고 있어, CRT의 단점을 극복할 수 있는 대체수단으로 주목되고 있다.
상기 액정표시장치는 박막 트랜지스터가 형성된 어레이 기판과, 레드(Red), 그린(Green), 블루(Blue) 컬러 필터층이 형성된 컬러 필터 기판이 액정을 사이에 두고 합착된 구조를 하고 있다.
특히, 어레이 기판의 구조는 투명한 유리 기판 상에 구동신호를 인가하는 게이트 배선과 데이터 신호를 인가하는 데이터 배선이 수직으로 교차 배열되어 단위 화소 영역을 한정하고, 각각의 단위 화소 영역 상에는 스위칭 동작을 하는 TFT와 ITO 화소 전극이 배치되어 있다.
그리고, 상기 게이트 배선과 데이터 배선의 가장자리 영역 상에는 신호인가를 위하여 패드 영역이 형성되어 있는데, 패드 영역은 PCB 기판에서 발생하는 구동 신호와 데이터 신호들을 입력 받아, 매트릭스(Matrix) 형태로 형성된 화소 영역에 신호를 인가하는 역할을 한다.
상기와 같이 어레이 기판과 컬러 필터 기판은 일정한 마스크 공정을 따라 금속 막과 절연막을 패터닝 하면서 식각하여 제조한다.
상기 어레이 기판은 금속 증착하고 식각하여 패터닝 하거나 반도체 물질을 순차적 도포하고 이를 식각하여 패터닝함으로써, 기판 상에 소자를 형성한다.
최근에는 액정표시장치가 대형화되면서, 보다 빠른 신호처리를 위해서 저저항 금속인 AlNd 계열의 금속을 사용한다.
도 1a 내지 도 1f는 종래 기술에 따른 액정표시장치 제조공정을 도시한 도면이다.
도 1a에 도시된 바와 같이, 액정표시장치의 TFT 화소 영역, 게이트 패드(Gate PAD) 영역 및 데이터 패드(Data PAD) 영역의 제조 공정을 순차적으로 도시하였다.
먼저, 투명성 절연 기판으로된 하부 기판(10) 상에 몰리브덴(Mo) 금속막(1b, 11b)과 AlNd 금속막(1a, 11a)을 순차적으로 증착한 다음, 식각 공정을 차례로 진행하여 상기 하부 기판(10) 상에 게이트 전극(1a, 1b: 1), 게이트 배선, 게이트 패드(11a, 11b: 11)를 동시에 형성한다.
상기에서 사용하는 식각 공정은 일반적으로 액정표시장치 제조 공정에서 사용되는 포토리소그라피(Photolithography) 공정에 따라 감광막을 도포하고 노광 및 현상하여 식각 패턴을 형성한 다음, 금속을 식각하는 공정이다.
상기 게이트 전극(1)과 게이트 패드(1)는 모두 몰리브덴(Mo) 금속막(1b, 11b)과 AlNd 금속막(1a, 11a)으로된 이중 금속막 구조를 하고 있다.
상기와 같이 하부 기판(10) 상에 게이트 전극(1)과 게이트 패드(11)가 이중 배선 형태로 형성되면 도 1b에 도시된 바와 같이, 상기 하부 기판(10)의 전 영역 상에 게이트 절연막(3)을 도포한다.
그런 다음, 도 1c에 도시된 바와 같이, 게이트 절연막(3)이 도포된 하부 기판(10)의 전 영역 상에 비정질 실리콘막(5), 도핑된 비정질 실리콘막(6)을 순차적으로 도포하고, 이를 식각하여 박막 트랜지스터가 형성된 영역에 채널층(5)과 오믹 콘택층(6a)으로된 액티브 층(5, 6a)을 형성한다.
그리고 도 1d에 도시된 바와 같이, 상기 액티브층(5, 6a)이 형성된 하부 기판(10) 상에 몰리브덴 금속막(7b, 8b, 21b)과 AlNd 금속막(7a, 8a, 21a)으로된 소스/드레인 금속막을 증착한 다음, 이를 식각하여 박막 트랜지스터의 소스/드레인 전극(7, 8), 데이터 배선 및 데이터 패드(21a, 21b: 21)를 형성한다.
상기 소스/드레인 전극(7, 8)과 데이터 패드(21) 역시 몰리브덴(Mo) 금속막(7b, 8b, 21b)과 AlNd 금속막(7a, 8a, 21a)으로된 이중 배선으로 형성된다.
상기에서와 같이 소스/드레인 전극(7, 8)이 형성되면, 도 1e에 도시된 바와 같이, 하부 기판(10) 상에 보호막(9)을 도포한 다음, 콘택홀 형성 공정을 진행한다.
상기와 같은 콘택홀 공정에서는 상기 드레인 전극(8) 상부와 게이트 패드(11), 데이터 패드(21) 상부에 형성된 보호막(9)을 제거하여, 상기 드레인 전 극(8) 일부와 상기 게이트 패드(11) 및 데이터 패드(21)를 외부로 노출시킨다.
특히, 상기 게이트 패드(11) 상부에는 게이트 절연막(3)과 보호막(9)이 존재하므로 이 영역에서는 보호막(9) 및 게이트 절연막(3)을 연속적으로 식각하여 게이트 패드(11)를 오픈 시킨다.
상기와 같이 콘택홀 공정을 진행한 다음 투명 금속막인 ITO 금속막을 증착하고, 식각하여 상기 드레인 전극(8)과 전기적으로 콘택되는 화소 전극(15)과, 상기 게이트 패드(11) 및 데이터 패드(21)와 전기적으로 콘택되는 콘택 패드(20, 30)를 형성한다.
그러나, 상기와 같은 종래 기술에 따른 액정표시장치는 저저항 배선을 위하여 AlNd 금속을 사용하였는데, 상기 AlNd 금속은 투명 금속인 ITO 금속과의 전기적 콘택이 좋지 않아 콘택 저항이 큰 단점이 있다.
이와 같이, 저저항 배선과 투명 금속과의 콘택 저항이 커지면 화소 전극으로 데이터 신호 전달이 용이하지 않거나, 외부 PCB로부터 상기 게이트 패드와 데이터 패드에 원활한 신호 공급이 되지 않는 문제가 발생한다.
즉, 저저항 배선을 액정표시장치에 사용한 이점을 살릴 수 없어, 저저항 배선의 사용에 한계가 있다.
본 발명은, 액정표시장치의 AlNd 금속과 몰리브덴(Mo) 금속으로된 이중 배선에서 투명 금속과 콘택되는 부분에 대해서는 AlNd 금속을 식각하여, 몰리브덴 금속과 콘택되도록 함으로써, 저저항 배선의 콘택 저항을 개선한 액정표시장치 및 그 제조방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른 액정표시장치 제조방법은,
투명한 절연 기판 상에 버퍼 금속막과 저저항 금속막을 순차적으로 증착하고 식각하여 게이트 전극, 게이트 배선 및 게이트 패드를 형성하는 단계;
상기 게이트 배선이 형성된 절연 기판 상에 게이트 절연막을 도포하고, 계속해서 반도체층을 형성하여, 채널층과 오믹 콘택층으로된 액티브 층을 형성하는 단계;
상기 액티브 층이 형성된 절연 기판 상에 버퍼 금속막과 저저항 금속막으로된 소스/드레인 금속막을 증착하고, 식각하여 소스/드레인 전극 및 데이터 패드를 형성하는 단계;
상기 소스/드레인 전극이 형성된 절연 기판 상에 보호막을 도포하고, 포토리소그라피 공정에 따라 감광막을 패터닝 한 다음, 식각하여 콘택홀을 형성하는 단계;
상기 콘택홀을 형성한 다음, 상기 콘택홀을 형성한 감광막 패터닝을 마스크로하여 상기 저저항 금속막을 선택 식각하여 버퍼 금속막을 노출시키는 단계; 및
상기 버퍼 금속막이 노출된 절연 기판 상에 투명 금속막을 증착한 다음, 식각하여 화소 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
여기서, 상기 버퍼 금속막은 몰리브덴(Mo)이고, 상기 저저항 금속막은 AlNd 계열의 금속 또는 합금 중 어느 하나이며, 상기 저저항 금속막을 선택 식각하는 에 천트는 암모늄아세테이트 함량이 1~3wt%인 과산화수소: 5~20wt%, TMAH(Trimethyl Ammonium Hydroxide) 2.38%의 조성을 갖는 것을 특징으로 한다.
그리고 상기 저저항 금속막을 선택 식각하는 에천트는 암모늄아세테이트 함량이 1~3wt%인 과산화수소: 5~20wt%, F- 이온을 포함한 초산(CH3COOH) 및 질산을 조성으로 갖고, 상기 투명 금속막은 ITO 금속인 것을 특징으로 한다.
본 발명에 따른 액정표시장치는,
기판;
상기 기판 상에 버퍼 금속막과 저저항 금속막으로 형성된 배선;
상기 배선 상에 형성된 절연막; 및
상기 배선의 버퍼 금속막과 전기적으로 콘택되는 투명 금속막;을 포함하는 것을 특징으로 한다.
여기서, 상기 배선의 저저항 금속은 AlNd 또는 AlNd 계열의 합금이고, 상기 배선의 저저항 배선은 하부에 형성된 버퍼 금속막이 외부로 노출되어 상기 투명 금속막과 콘택되도록 오픈된 구조로 되어 있는 것을 특징으로 한다.
본 발명에 의하면, 액정표시장치의 AlNd 금속과 몰리브덴 금속으로된 이중 배선에서 투명 금속과 콘택되는 부분에 대해서는, AlNd 금속을 식각하여 몰리브덴 금속과 콘택되도록 함으로써, 저저항 배선의 콘택 저항을 개선한다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.
도 2a 내지 도 2e는 본 발명에 따른 액정표시장치의 제조공정을 도시한 도면이다.
도 2a에 도시된 바와 같이, 액정표시장치의 TFT 화소 영역, 게이트 패드(Gate PAD) 영역 및 데이터 패드(Data PAD) 영역의 제조 공정을 순차적으로 도시하였다.
먼저, 투명성 절연 기판으로된 하부 기판(100) 상에 몰리브덴(Mo) 금속막(101b, 111b)과 AlNd 금속막(101a, 111a)을 순차적으로 증착한 다음, 식각 공정을 차례로 진행하여 상기 하부 기판(100) 상에 게이트 전극(101a, 101b: 101), 게이트 배선, 게이트 패드(111a, 111b: 111)를 동시에 형성한다.
상기 게이트 전극(101)과 게이트 패드(111)는 모두 몰리브덴 금속막(101b, 111b)과 AlNd 금속막(101a, 111a)으로된 이중 금속막 구조를 하고 있다.
상기와 같이 하부 기판(100) 상에 게이트 전극(101)과 게이트 패드(111)가 이중 배선 형태로 형성되면 도 2b에 도시된 바와 같이, 상기 하부 기판(100)의 전 영역 상에 게이트 절연막(103)을 도포한다.
그런 다음, 도 2c에 도시된 바와 같이, 게이트 절연막(103)이 도포된 하부 기판(100)의 전 영역 상에 비정질 실리콘막(105), 도핑된 비정질 실리콘막(106)을 순차적으로 도포하고, 이를 식각하여 박막 트랜지스터가 형성된 영역에 채널층(105)과 오믹 콘택층(도 2d의 106a)으로된 액티브 층(105, 106a)을 형성한다.
그리고 도 2d에 도시된 바와 같이, 상기 액티브 층(105, 106a)이 형성된 하 부 기판(100) 상에 몰리브덴 금속막(107b, 108b, 121b)과 AlNd 금속막(107a, 108a, 121a)으로된 소스/드레인 금속막을 증착한 다음, 이를 식각하여 박막 트랜지스터의 소스/드레인 전극(107, 108) 데이터 배선 및 데이터 패드(121a, 121b: 121)를 형성한다.
상기 소스/드레인 전극(107, 108)과 데이터 패드(121) 역시 몰리브덴 금속막(107b, 108b, 121b)과 AlNd 금속막(107a, 108a, 121a)으로된 이중 배선으로 형성한다.
상기에서와 같이 소스/드레인 전극(107, 108)이 형성되면, 도 2e에 도시된 바와 같이, 하부 기판(100) 상에 보호막(109)을 도포한 다음, 콘택홀 형성 공정을 진행한다.
상기 콘택홀 형성 공정에서는 상기 드레인 전극(108) 상부와 게이트 패드(111), 데이터 패드(121) 상부에 형성된 보호막(109)을 제거하여, 상기 드레인 전극(108) 일부와 상기 게이트 패드(111) 및 데이터 패드(121)를 외부로 노출시킨다.
특히, 상기 게이트 패드(111) 상부에는 게이트 절연막(103)과 보호막(109)이 존재하므로 이 영역에서는 보호막(109) 및 게이트 절연막(103)을 연속적으로 식각하여 게이트 패드(111)를 오픈시킨다.
그런 다음, 본 발명에서는 상기 보호막(109) 상에 콘택홀을 형성하는 감광막 패턴을 그대로 사용하여, 몰리브덴 금속막(107b, 108b, 121b)과 AlNd 금속막(107a, 108a, 121a) 으로된 이중 배선 중 AlNd 금속막(107a, 108a, 121a) 만을 선택 식각 한다.
이때, 선택 식각에 사용하는 에천트는 암모늄아세테이트 함량이 1~3wt%인 과산화수소: 5~20wt%, TMAH(Trimethyl Ammonium Hydroxide) 2.38%의 조성을 갖는 에천트를 사용하여 상기 AlNd 금속막(107a, 108a, 121a)을 선택 식각한다.
또한, 에천트 용액에 상기 TMAH 성분 대신 F- 이온을 포함한 초산(CH3COOH) 및 질산 조성을 갖는 에천트를 사용하여 상기 AlNd 금속막(107a, 108a, 121a)을 선택 식각한다.
상기와 같이, 이중 배선중 AlNd 금속막(107a, 108a, 121a)만을 선택 식각하는 경우에는 상기 드레인 전극(108), 게이트 패드(111) 및 데이터 패드(121)의 이중 금속막 중에서 AlNd 금속막(107a, 108a, 121a)이 식각되어, 하부의 몰리브덴 금속막(107b, 108b, 121b)이 외부로 노출된다.
상기와 같이 몰리브덴 금속막(107b, 108b, 121b)이 노출된 하부 기판(100) 상에 투명 금속막이 ITO 금속막을 증착하고, 식각하여 화소 전극(115), 콘택 패드(120, 130)들을 형성한다.
상기 화소 전극(215)은 상기 드레인 전극(108)의 몰리브덴 금속막(107b, 108b, 121b)과 전기적으로 콘택되어 있고, 상기 콘택 패드들(120, 130)은 상기 게이트 패드(111)의 몰리브덴 금속막(107b, 108b, 121b) 및 데이터 패드(121)의 몰리브덴 금속막(107b, 108b, 121b)과 전기적으로 콘택되어 있다.
따라서, 본 발명에서는 저저항 배선인 AlNd 금속을 사용하면서도 투명 금속 과의 콘택 저항을 개선하여 저저항 배선의 활용 범위를 넓혔다.
특히, 대형 액정표시장치에서 빠른 신호 처리를 위해 저저항 배선을 사용할 경우 타임 딜레이(deray)를 줄일 수 있는 이점이 있다.
도 3a 내지 도 3d는 본 발명에 따라 배선과 ITO의 콘택 공정을 상세히 도시한 도면이다.
도 3a에 도시된 바와 같이, 유리 기판(200) 상에 몰리브덴 금속막(201b)을 증착하고, 계속해서 저저항 금속인 AlNd 금속막(201a)을 증착한다.
상기 몰리브덴 금속막(201b)과 AlNd 금속막(201a)이 순차적으로 증착되면, 포토리소그라피(photolithography) 공정에 따라 금속막을 패터닝하여 배선(201a, 201b: 201)을 형성한다.
상기의 배선(201a, 201b: 201)은 액정표시장치의 게이트 배선이거나 데이터 배선일 수 있고, 다른 반도체 분야에서는 신호 배선일 수 있다.
상기에서와 같이 이중 금속막으로된 배선(201a, 201b: 201)이 형성되면, 도 3b에 도시된 바와 같이, 상기 유리 기판(200)의 전 영역 상에 절연막(202)을 도포한 다음, 콘택홀 형성 공정을 진행한다.
이때, 액정표시장치의 특성에 따라 상기 절연막(202)은 게이트 절연막, 무기막, 유기막 등 다양한 절연막을 도포할 수 있다.
상기 콘택홀 공정에 따라, 상기 배선(201a, 201b: 201) 표면이 외부로 노출되면, 도 3c에 도시된 바와 같이, 암모늄아세테이트 함량이 1~3wt%인 과산화수소: 5~20wt%, TMAH(Trimethyl Ammonium Hydroxide) 2.38%의 조성을 갖는 에천트를 사용 하여 이중 금속막 중에서 상부에 형성된 상기 AlNd 금속막(201a)만을 선택적으로 식각한다.
여기서, 에천트 용액에 상기 TMAH(Trimethyl Ammonium Hydroxide) 성분 대신 F- 이온을 포함한 초산(CH3COOH) 및 질산 조성을 갖는 에천트를 사용하여 상기 AlNd 금속막(201a)을 선택 식각할 수 있다.
상기에서와 같이, AlNd 금속막(201a)을 선택 식각하면, 몰리브덴 금속막(201b)이 외부로 노출된다.
그런 다음, 도 3d에 도시된 바와 같이, 감광막 패턴을 스트립(strip)한 후에 투명 금속막(ITO)을 증착한 다음, 식각하여 화소 전극 또는 콘택 패드(215)를 형성한다.
이와 같이 본 발명에서는 저저항 배선인 AlNd 금속과 투명 금속과의 나쁜 콘택 특성을 개선하기 위해서 하부의 몰리브덴 금속막을 노출시킨 다음, 상기 투명 금속과 몰리브덴을 직접 콘택시켜 콘택 특성을 개선하였다.
이상에서 자세히 설명된 바와 같이, 본 발명은 액정표시장치의 AlNd 금속과 몰리브덴 금속으로된 이중 배선에서 투명 금속과 콘택되는 부분에 대해서는 AlNd 금속을 식각하여 몰리브덴 금속과 콘택되도록 함으로써, 저저항 배선의 콘택 저항을 개선한 효과가 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (9)

  1. 투명한 절연 기판 상에 버퍼 금속막과 저저항 금속막을 순차적으로 증착하고 식각하여 상기 버퍼 금속막과 저저항 금속막이 적층된 게이트 전극, 게이트 배선 및 게이트 패드를 형성하는 단계;
    상기 게이트 배선이 형성된 절연 기판 상에 게이트 절연막을 도포하고, 계속해서 반도체층을 형성하여, 채널층과 오믹 콘택층으로된 액티브 층을 형성하는 단계;
    상기 액티브 층이 형성된 절연 기판 상에 버퍼 금속막과 저저항 금속막으로된 소스/드레인 금속막을 증착하고, 식각하여 상기 버퍼 금속막과 저저항 금속막이 적층된 소스/드레인 전극 및 데이터 패드를 형성하는 단계;
    상기 소스/드레인 전극이 형성된 절연 기판 상에 보호막을 도포하고, 포토리소그라피 공정에 따라 감광막을 패터닝 한 다음, 식각하여 상기 드레인 전극의 저저항 금속막, 게이트 패드의 저저항 금속막 및 데이터 패드의 저저항 금속막을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀을 형성한 다음, 상기 콘택홀을 형성한 감광막 패터닝을 마스크로하여 상기 콘택홀 영역에서 노출된 저저항 금속막을 선택 식각하여 저저항 금속막의 하측에 형성된 버퍼 금속막을 노출시키는 단계; 및
    상기 버퍼 금속막이 노출된 절연 기판 상에 투명 금속막을 증착한 다음, 식각하여 화소 전극 및 콘택 패드들을 형성하는 단계;를 포함하고,
    상기 콘택 패드들은 상기 게이트 패드와 데이터 패드의 이중 금속막 중 콘택홀 영역에서 노출된 버퍼 금속막들과 각각 전기적으로 연결되고,
    상기 버퍼 금속막은 몰리브덴(Mo)이고, 상기 저저항 금속막은 AlNd 계열의 금속 또는 합금 중 어느 하나이며,
    상기 저저항 금속막을 선택 식각하는 에천트는 암모늄아세테이트 함량이 1~3wt%인 과산화수소: 5~20wt%, TMAH(Trimethyl Ammonium Hydroxide) 2.38%의 조성을 갖는 것을 특징으로 하는 액정표시장치 제조방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 투명한 절연 기판 상에 버퍼 금속막과 저저항 금속막을 순차적으로 증착하고 식각하여 상기 버퍼 금속막과 저저항 금속막이 적층된 게이트 전극, 게이트 배선 및 게이트 패드를 형성하는 단계;
    상기 게이트 배선이 형성된 절연 기판 상에 게이트 절연막을 도포하고, 계속해서 반도체층을 형성하여, 채널층과 오믹 콘택층으로된 액티브 층을 형성하는 단계;
    상기 액티브 층이 형성된 절연 기판 상에 버퍼 금속막과 저저항 금속막으로된 소스/드레인 금속막을 증착하고, 식각하여 상기 버퍼 금속막과 저저항 금속막이 적층된 소스/드레인 전극 및 데이터 패드를 형성하는 단계;
    상기 소스/드레인 전극이 형성된 절연 기판 상에 보호막을 도포하고, 포토리소그라피 공정에 따라 감광막을 패터닝 한 다음, 식각하여 상기 드레인 전극의 저저항 금속막, 게이트 패드의 저저항 금속막 및 데이터 패드의 저저항 금속막을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀을 형성한 다음, 상기 콘택홀을 형성한 감광막 패터닝을 마스크로하여 상기 콘택홀 영역에서 노출된 저저항 금속막을 선택 식각하여 저저항 금속막의 하측에 형성된 버퍼 금속막을 노출시키는 단계; 및
    상기 버퍼 금속막이 노출된 절연 기판 상에 투명 금속막을 증착한 다음, 식각하여 화소 전극 및 콘택 패드들을 형성하는 단계;를 포함하고,
    상기 콘택 패드들은 상기 게이트 패드와 데이터 패드의 이중 금속막 중 콘택홀 영역에서 노출된 버퍼 금속막들과 각각 전기적으로 연결되고,
    상기 버퍼 금속막은 몰리브덴(Mo)이고, 상기 저저항 금속막은 AlNd 계열의 금속 또는 합금 중 어느 하나이며,
    상기 저저항 금속막을 선택 식각하는 에천트는 암모늄아세테이트 함량이 1~3wt%인 과산화수소: 5~20wt%, F- 이온을 포함한 초산(CH3COOH) 및 질산을 조성으로 갖는 것을 특징으로 하는 액정표시장치 제조방법.
  6. 제 1 항 또는 제 5 항에 있어서,
    상기 투명 금속막은 ITO 금속인 것을 특징으로 하는 액정표시장치 제조방법.
  7. 삭제
  8. 삭제
  9. 삭제
KR1020040050308A 2004-06-30 2004-06-30 액정표시장치 및 그 제조방법 Expired - Fee Related KR101281901B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050308A KR101281901B1 (ko) 2004-06-30 2004-06-30 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050308A KR101281901B1 (ko) 2004-06-30 2004-06-30 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060001234A KR20060001234A (ko) 2006-01-06
KR101281901B1 true KR101281901B1 (ko) 2013-07-03

Family

ID=37104414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050308A Expired - Fee Related KR101281901B1 (ko) 2004-06-30 2004-06-30 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101281901B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11706956B2 (en) 2020-03-27 2023-07-18 Samsung Display Co., Ltd. Display device having side surface connection pads

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102127240B1 (ko) * 2013-12-13 2020-06-26 엘지디스플레이 주식회사 표시장치 및 그 신호라인, 그 제조방법
KR102179563B1 (ko) 2014-10-28 2020-11-18 삼성디스플레이 주식회사 표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001005028A (ja) * 1999-06-18 2001-01-12 Hitachi Ltd 液晶表示装置とその製造方法
KR20010093035A (ko) * 2000-03-28 2001-10-27 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001005028A (ja) * 1999-06-18 2001-01-12 Hitachi Ltd 液晶表示装置とその製造方法
KR20010093035A (ko) * 2000-03-28 2001-10-27 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11706956B2 (en) 2020-03-27 2023-07-18 Samsung Display Co., Ltd. Display device having side surface connection pads

Also Published As

Publication number Publication date
KR20060001234A (ko) 2006-01-06

Similar Documents

Publication Publication Date Title
US7948570B2 (en) Thin film transistor array substrate and manufacturing method thereof
JP4238956B2 (ja) 銅配線基板及びその製造方法並びに液晶表示装置
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
JP5315468B2 (ja) アクティブマトリクス基板の製造方法、表示パネル、及び表示装置
CN100523970C (zh) 使用有机半导体材料的液晶显示器阵列基板及其制造方法
CN103915451B (zh) 一种阵列基板及其制造方法、显示装置
TW200810129A (en) Active matrix TFT array substrate and method of manufacturing the same
CN104393001A (zh) 薄膜晶体管阵列基板及其制作方法、显示装置
US20040263746A1 (en) Array substrate for LCD device having double-layered metal structure and manufacturing method thereof
CN113467145B (zh) 阵列基板及制作方法、显示面板
JP2004515045A (ja) 透明導電層の導電率の増大方法
KR20060125066A (ko) 개구율이 향상된 어레이 기판 및 이의 제조방법
CN106298813A (zh) 一种显示基板及其制作方法、显示装置
KR101281901B1 (ko) 액정표시장치 및 그 제조방법
US6961101B2 (en) Copper alloy, array substrate of liquid crystal display using the same and method of fabricating the same
KR20020052562A (ko) 횡전계방식 액정표시장치 및 그 제조방법
CN102832170A (zh) 阵列基板的制造方法及阵列基板、显示装置
US7585712B2 (en) Methods of fabricating thin film transistor array substrate and forming metal layer of thin film transistor array substrate
US10529749B2 (en) Manufacturing method for thin film transistor array substrate
KR20050070325A (ko) 액정표시장치 및 그 제조방법
KR100778835B1 (ko) 액정표시장치의 제조방법
KR100527086B1 (ko) 액정표시장치의 제조방법
KR20050104802A (ko) 액정표시장치 제조방법
KR20020058917A (ko) 박막트랜지스터 및 그 제조방법
KR100476047B1 (ko) 에프.에프.에스 모드의 액정표시장치의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040630

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20090619

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20040630

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20101214

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20110826

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20101214

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20110923

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20110826

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20130318

Appeal identifier: 2011101006834

Request date: 20110923

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20110923

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20110923

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20110214

Patent event code: PB09011R02I

B601 Maintenance of original decision after re-examination before a trial
PB0601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20110923

Effective date: 20130318

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20130318

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20110923

Decision date: 20130318

Appeal identifier: 2011101006834

PS0901 Examination by remand of revocation
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
PS0701 Decision of registration after remand of revocation

Patent event date: 20130411

Patent event code: PS07012S01D

Comment text: Decision to Grant Registration

Patent event date: 20130321

Patent event code: PS07011S01I

Comment text: Notice of Trial Decision (Remand of Revocation)

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130627

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130627

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160530

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20190408