[go: up one dir, main page]

CN102790051B - 阵列基板及其制备方法、显示装置 - Google Patents

阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN102790051B
CN102790051B CN201210265530.XA CN201210265530A CN102790051B CN 102790051 B CN102790051 B CN 102790051B CN 201210265530 A CN201210265530 A CN 201210265530A CN 102790051 B CN102790051 B CN 102790051B
Authority
CN
China
Prior art keywords
layer
test
insulating
array substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210265530.XA
Other languages
English (en)
Other versions
CN102790051A (zh
Inventor
吴昊
陈雅娟
尹岩岩
王磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN201210265530.XA priority Critical patent/CN102790051B/zh
Publication of CN102790051A publication Critical patent/CN102790051A/zh
Priority to US14/127,935 priority patent/US8975631B2/en
Priority to PCT/CN2012/087235 priority patent/WO2014015636A1/zh
Application granted granted Critical
Publication of CN102790051B publication Critical patent/CN102790051B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种阵列基板，该阵列基板的像素单元设有测试区域，该像素单元的像素电极在测试区域内通过过孔连接与位于阵列基板表面的第二透明金属层形成的测试块电连接，从而将像素单元的像素电极的测试点引至阵列基板的表面，测试装置可以通过测试每一个像素单元中位于测试区域内的测试块便可得到该像素单元中位于显示区域的像素电极的半导体特性，所以本发明提供的阵列基板能够对每一个像素单元的像素电极进行单独测试，所以能够提高对每一个单独的像素区域中像素电极测试的精确性。本发明还提供了一种阵列基板的制备方法，以及一种包括上述阵列基板的显示装置。

Description

阵列基板及其制备方法、显示装置
技术领域
本发明涉及液晶显示技术领域，特别涉及一种阵列基板及其制备方法、显示装置。
背景技术
在液晶显示技术领域中，因高级超维场转换技术(ADvanced SuperDimension Switch，AD-SDS，简称ADS)型阵列基板具有视角宽等优点，所以得到广泛的使用。ADS技术主要是通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。
如图1和图2所示，现有技术中，ADS型阵列基板包括多个像素单元，每一个像素单元中，在玻璃基板上首先制作有根据图形由栅极层做出的栅极线(Gate)05，在栅极层的上方为均匀沉积的栅绝缘层(Gate Insulator)03，栅绝缘层03的上方设有具有设定图形结构的半导体层(active)07，在半导体层07的上方为制作具有预定图形结构的源极(Source)08和漏极(Drain)010的源漏极金属层，在上述源漏极金属层上方设有具有制作像素电极01(即板状电极)的第一透明金属层(由于第一透明金属层通常采用ITO材料，因此第一透明金属层也可称为1st ITO)，在第一透明金属层的上方为均匀沉积的钝化层(PVX，SiNx保护层)04，而在钝化层04上方为制作具有预定图形的公共电极02(即狭缝电极)的第二透明金属层(也称为2nd ITO)，其中公共电极02上形成有多个狭缝结构。
一块液晶面板存在多个像素单元，位于液晶面板成像区域的每一个像素单元显示区域的像素电极01被后来制作的多层结构覆盖，无法进行TFT半导体特性的测试，因此现有技术中在整个液晶面板的边缘部位设有专门用于测试的检测模块。这些检测模块仅仅生产至像素电极层，位于像素电极上方的多层结构并未制作，因此可以用测试装置测量这些检测模块的像素电极；测试时，对检测模块的像素电极与像素单元的像素电极施加相同的电压以及电流等条件，通过测试检测模块像素电极的半导体特性来推断其它像素单元中像素电极的半导体特性。
但是，由于检测模块与其它各个像素单元之间存在电阻等差异因素，通过测试检测模块的像素电极得出的测试结果与各个像素单元像素电极的实际特性有很大差异，不利于对TFT深入的分析和研讨，有时候甚至无法确切掌握所设计TFT的实际工作情况到底如何，造成很大的不确定隐患。
因此，如何提供一种阵列基板，以提高对每一个单独的像素区域中像素电极测试的精确性，是本领域技术人员需要解决的技术问题。
发明内容
本发明提供了一种阵列基板，该阵列基板能够对每一个像素单元的像素电极进行单独测试，所以能够提高对每一个单独的像素区域中像素电极测试的精确性。
为达到上述目的，本发明提供以下技术方案：
一种阵列基板，包括多个像素单元，每一个所述像素单元包括第一透明金属层和第二透明金属层，所述第一透明金属层形成像素电极，所述第二透明金属层形成公共电极，且所述第二透明金属层位于所述像素单元表面，所述第一透明金属层与所述第二透明金属层之间设有绝缘防护层；每一个所述像素单元的像素电极延伸出测试部，所述第二透明金属层还形成有与所述测试部对应的测试块，所述测试块与所述公共电极相互隔离，所述绝缘防护层位于所述测试块与所述测试部之间的部分设有至少一个过孔，所述测试块与所述测试部通过所述过孔电连接。
优选地，所述过孔为至少两个。
优选地，所述过孔内填充有连接部，所述连接部与所述测试块具有沉积而成的一体式结构。
优选地，所述测试部与测试块所在区域位于像素单元的显示区域之外。
优选地，所述像素单元中包含有薄膜晶体管，所述薄膜晶体管采用顶栅型结构。
优选地，每一个所述像素单元中：
形成于基板上的数据线、源极和漏极，所述源极与相邻的数据线电连接；
形成于所述基板上、以及所述源极和所述漏极之间的沟道内的第一绝缘层；
形成于所述源极和漏极上的具有预定图形结构的有源层；
形成于所述数据线和所述有源层上的第二绝缘层，所述第二绝缘层具有过孔；
形成于所述第二绝缘层上的像素电极，所述像素电极通过所述第二绝缘层上的过孔与所述漏极电连接，且所述像素电极延伸出的所述测试部位于所述数据线的上方；
形成于所述第二绝缘层的第一绝缘防护层，所述第一绝缘防护层与所述像素电极同层设置；
形成于所述第一绝缘防护层上的栅极层；
形成于所述栅极层以及所述像素电极上的第二绝缘防护层，所述第二绝缘防护层具有过孔；
形成于所述第二透明金属层上的公共电极以及所述测试块，所述测试块与所述测试部通过设置于所述第二绝缘防护层的过孔内的连接部电连接。
优选地，所述公共电极为具有狭缝状结构的透明电极；所述像素电极为板状的透明电极。
优选地，所述第一透明金属层与所述第二透明金属层的制作材料相同。优选地，所述第一透明金属层具有由氧化铟锡制作而成的板状结构。
本发明还提供了一种显示装置，包括上述技术方案中提到的任一种阵列基板。
本发明还提供了一种阵列基板的制作方法，包括：
在基板上制作源漏极金属层，并形成相应图形的源极和漏极，以及形成相应图形的数据线；
在源漏极金属层上制作第一绝缘层，并形成相应的图形；
在源漏极金属层上制作有源层；
在有源层上制作第二绝缘层；
在所述第二绝缘层与所述漏极对应位置制作过孔；
在第二绝缘层上制作第一透明金属层，并形成相应图形的像素电极，所述像素电极与所述漏极通过第二绝缘层设置的过孔电连接，且所述像素电极延伸出测试部；
在第二绝缘层上沉积第一绝缘防护层；
在第一绝缘防护层上制作栅极层，并形成相应图形的栅线；
在栅极层上均匀沉积第二绝缘防护层；
第二绝缘防护层与数据线对应位置制作过孔；
在第二绝缘防护层上制作第二透明金属层，并形成相应图形的公共电极，以及长条状的测试块，所述测试块与所述测试部通过第二绝缘防护层设置的过孔电连接。
本发明提供的阵列基板，包括多个像素单元，每一个所述像素单元包括第一透明金属层和第二透明金属层，所述第一透明金属层形成像素电极，所述第二透明金属层形成公共电极，且所述第二透明金属层位于所述像素单元表面，所述第一透明金属层与所述第二透明金属层之间设有绝缘防护层；每一个所述像素单元均设有测试区域，所述像素电极设有延伸至所述测试区域的测试部，所述第二透明金属层在所述测试区域还形成有与所述测试部对应的测试块，所述测试块与所述公共电极相互隔离，所述绝缘防护层位于所述测试块与所述测试部之间的部分设有至少一个过孔，所述测试块与所述测试部通过所述过孔电连接。
本发明提供的阵列基板中，像素电极通过测试部与第二透明金属层的测试块之间的过孔连接将像素电极的测试点引至阵列基板表面，在具体测试过程中，测试装置可以通过测试每一个像素单元中位于测试区域内的测试块便可得到该像素单元中位于显示区域的像素电极的半导体特性。
所以，本发明提供的阵列基板能够对每一个像素单元的像素电极进行单独测试，所以能够提高对每一个单独的像素区域中像素电极测试的精确性。
附图说明
图1为现有技术中ADS型阵列基板中一个像素单元的显示区域的侧视结构示意图；
图2为现有技术中阵列基板中的像素单元的平面示意图；
图3为本发明提供的ADS型阵列基板中的像素单元的显示区域的一种侧视结构示意图；
图4为本发明提供的阵列基板中的像素单元的平面示意图；
图5为本发明提供的阵列基板中的像素单元中测试区域的截面图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请结合图3参考图4和图5，其中，图3为本发明提供的ADS型阵列基板中一个像素单元的显示区域的一种侧视结构示意图；图4为本发明提供的阵列基板的一个像素单元中各部分的分布示意图；图5为本发明提供的阵列基板的一个像素单元中测试区域的侧视结构示意图。
本发明提供的阵列基板，包括多个像素单元，每一个像素单元包括第一透明金属层和第二透明金属层2，第一透明金属层形成像素电极1，第二透明金属层2形成公共电极20，第二透明金属层2位于像素单元表面，第一透明金属层与第二透明金属层2之间设有绝缘防护层；每一个像素单元均设有测试区域A，如图4中所示测试区域A，像素电极1设有延伸至测试区域A的测试部102，第二透明金属层2在测试区域A形成与测试部102对应的测试块4，测试块4与公共电极20相互隔离，绝缘防护层位于测试块4与测试部102之间的部分设有至少一个过孔3，测试块4与测试部102通过过孔3电连接，如图4和图5所示。
如图3和图4所示，在本实施例中，公共电极20为具有狭缝状结构的透明电极，像素电极1为板状的透明电极。
本发明提供的阵列基板中，像素电极1通过测试部102与第二透明金属层2的测试块4之间的过孔3连接将像素电极1的测试点引至阵列基板表面，在具体测试过程中，测试装置8的探针81可以通过测试每一个像素单元中位于测试区域A内的测试块4便可得到该像素单元中位于显示区域D的像素电极1的半导体特性。
所以，本发明提供的阵列基板能够对每一个像素单元的像素电极1进行单独测试，所以能够提高对每一个单独的像素区域中像素电极1测试的精确性。
进一步地，为了保证测试块4与测试部102之间电连接的稳定性，上述技术方案中提到的绝缘防护层13位于测试块4与测试部102之间的部分设置的过孔3为至少两个，测试块4与测试部102之间通过每一个过孔3电连接。过孔3设置为至少两个，可以预防测试块4与测试部102之间的电连接出现虚接的不良，只要至少两个过孔3中的一个连接良好则可以实现测试块4与测试部102之间的电连接。
如图4和图5所示，具体的，上述过孔3内填充有连接部21，连接部21与测试部102和测试块4具有沉积而成的一体式结构。测试部102与测试块4之间通过与两者具有沉积而生的一体式结构的连接部21电连接，增加了测试部102与测试块4电连接的稳定性。
更近一步地，测试区域A与每一个像素单元的显示区域D不重叠，如图4中所示测试区域A和显示区域D，即测试部102与测试块4位于像素单元的显示区域D之外；这样能够避免测试区域A对显示区域D的影响，从而保证阵列基板中每一个像素单元的显示效果。
优选地，上述阵列基板的像素单元内包含有薄膜晶体管，且所述薄膜晶体管采用顶栅型结构。
基于上述技术方案，本发明实施例提供了ADS阵列基板的一种具体结构，如图3、图4和图5所示，阵列基板的每一个像素单元中：
形成于基板9上的数据线6、源极10和漏极11，源极10与相邻的数据线6电连接；
形成于基板9上、以及源极10和漏极11之间的沟道填内的第一绝缘层14；
形成于源极10和漏极11上的具有预定图形结构的有源层7；
形成于数据线6和有源层7上的为第二绝缘层12，第二绝缘12层具有过孔；
形成于第二绝缘层12上的像素电极1，像素电极1通过第二绝缘层12上的过孔与漏极11电连接，且像素电极1延伸出的测试部102位于数据线6的上方；
形成于第二绝缘层12的第一绝缘防护层132，第一绝缘防护层132与像素电极1同层设置；
形成于第一绝缘防护层132上的栅极层5；
形成于栅极层5以及像素电极1上的第二绝缘防护层131，第二绝缘防护层131具有过孔3；
形成于第二绝缘防护层131上的公共电极20以及测试块4，测试块4与测试部102通过设置于第二绝缘防护层131设置的过孔3内的连接部21电连接。
上述技术方案中，栅极层5位于第一绝缘防护层132和第二绝缘防护层131之间，从而保证栅极层5与像素电极1、数据线6等之间的绝缘性，且第一透明金属层形成的像素电极1、以及由像素电极1延伸出的测试部102位于第二绝缘防护层131下方，第二透明金属层2形成的公共电极20以及与上述测试部102相对的测试块4位于第二绝缘防护层131上方，测试部102与测试块4通过填充于第二绝缘防护层131形成的过孔3中的连接部21电连接，因此，上述结构的阵列基板中，像素电极1通过测试部102与第二透明金属层2的测试块4之间的过孔3连接，将像素电极1的测试点引至阵列基板表面，在具体测试过程中，测试装置8的探针81可以通过测试每一个像素单元中位于测试区域A内的测试块4便可得到该像素单元中位于显示区域D的像素电极1的半导体特性。
优选地，第一透明金属层与第二透明金属层2的制作材料相同。第一透明金属层与第二通明金属层2具有相同的材料，所以，像素电极1的测试部102与第二透明绝缘层2形成的测试块4之间的电阻较小，进一步提高了像素电极1测试的精确性。
更优选地，第一透明金属层具有由氧化铟锡制作而成的板状结构。即第一透明金属层和第二透明金属层2的制作材料均为氧化铟锡。
在上述技术方案的基础上，本发明还提供了一种显示装置，包括上述技术方案中提到的任一种阵列基板。该显示装置可以是：液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
本发明还提供了一种阵列基板的制作方法，包括：
在基板9上制作源漏极金属层，并形成相应图形的源极10和漏极11，以及形成相应图形的数据线6；
在源漏极金属层上制作第一绝缘层14，并形成相应的图形；
在源漏极金属层上制作有源层7；
在有源层7上制作第二绝缘层12；
在第二绝缘层12与漏极11对应位置制作过孔；
在第二绝缘层12上制作第一透明金属层，并形成相应图形的像素电极1，像素电极1与漏极11通过第二绝缘层12设置的过孔电连接，且像素电极1延伸出测试部102；
在第二绝缘层12上沉积第一绝缘防护层132；
在第一绝缘防护层132上制作栅极层5，并形成相应图形的栅线；
在栅极层5上均匀沉积第二绝缘防护层131；
第二绝缘防护层131与数据线6对应位置制作过孔3；
在第二绝缘防护层131上制作第二透明金属层2，并形成相应图形的公共电极20，以及长条状的测试块4，测试块4与测试部102通过第二绝缘防护层131设置的过孔3电连接。
通过上述方法制作的阵列基板中，栅极层5位于第一绝缘防护层132和第二绝缘防护层131之间，从而保证栅极层5与像素电极1、数据线6等之间的绝缘性，且第一透明金属层形成的像素电极1、以及由像素电极1延伸出的测试部102位于第二绝缘防护层131下方，第二透明金属层2形成的公共电极20以及与上述测试部102相对的测试块4位于第二绝缘防护层131上方，测试部102与测试块4通过填充于第二绝缘防护层131形成的过孔3中的连接部21电连接，因此，上述结构的阵列基板中，像素电极1通过测试部102与第二透明金属层2的测试块4之间的过孔3连接，将像素电极1的测试点引至阵列基板表面，在具体测试过程中，测试装置8的探针81可以通过测试每一个像素单元中位于测试区域A内的测试块4便可得到该像素单元中位于显示区域D的像素电极1的半导体特性。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种阵列基板，包括多个像素单元，每一个所述像素单元包括第一透明金属层和第二透明金属层，所述第一透明金属层形成像素电极，所述第二透明金属层形成公共电极，且所述第二透明金属层位于所述像素单元表面，所述第一透明金属层与所述第二透明金属层之间设有绝缘防护层；其特征在于，每一个所述像素单元的像素电极延伸出测试部，所述第二透明金属层还形成有与所述测试部对应的测试块，所述测试块与所述公共电极相互隔离，所述绝缘防护层位于所述测试块与所述测试部之间的部分设有至少一个过孔，所述测试块与所述测试部通过所述过孔电连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述过孔为至少两个。
3.根据权利要求2所述的阵列基板，其特征在于，所述过孔内填充有连接部，所述连接部与所述测试块具有沉积而成的一体式结构。
4.根据权利要求3所述的阵列基板，其特征在于，所述测试部与测试块所在区域位于像素单元的显示区域之外。
5.根据权利要求4所述的阵列基板，其特征在于，所述像素单元中包含有薄膜晶体管，所述薄膜晶体管采用顶栅型结构。
6.根据权利要求5所述的阵列基板，其特征在于，每一个所述像素单元中：
形成于基板上的数据线、源极和漏极，所述源极与相邻的数据线电连接；
形成于所述基板上、以及所述源极和所述漏极之间的沟道内的第一绝缘层;
形成于所述源极和漏极上的具有预定图形结构的有源层;
形成于所述数据线和所述有源层上的第二绝缘层，所述第二绝缘层具有过孔；
形成于所述第二绝缘层上的像素电极，所述像素电极通过所述第二绝缘层上的过孔与所述漏极电连接，且所述像素电极延伸出的所述测试部位于所述数据线的上方；
形成于所述第二绝缘层的第一绝缘防护层，所述第一绝缘防护层与所述像素电极同层设置；
形成于所述第一绝缘防护层上的栅极层；
形成于所述栅极层以及所述像素电极上的第二绝缘防护层，所述第二绝缘防护层具有过孔；
形成于所述第二透明金属层上的公共电极以及所述测试块，所述测试块与所述测试部通过设置于所述第二绝缘防护层的过孔内的连接部电连接。
7.根据权利要求1至6中任一项所述的阵列基板，其特征在于，所述公共电极为具有狭缝状结构的透明电极；所述像素电极为板状的透明电极。
8.根据权利要求1至6中任一项所述的阵列基板，其特征在于，所述第一透明金属层与所述第二透明金属层的制作材料相同。
9.一种显示装置，其特征在于，包括权利要求1-8任一项所述的阵列基板。
10.一种阵列基板的制作方法，其特征在于，包括：
在基板上制作源漏极金属层，并形成相应图形的源极和漏极，以及形成相应图形的数据线；
在源漏极金属层上制作第一绝缘层，并形成相应的图形；
在源漏极金属层上制作有源层；
在有源层上制作第二绝缘层；
在所述第二绝缘层与所述漏极对应位置制作过孔；
在第二绝缘层上制作第一透明金属层，并形成相应图形的像素电极，所述像素电极与所述漏极通过第二绝缘层设置的过孔电连接，且所述像素电极延伸出测试部；
在第二绝缘层上沉积第一绝缘防护层；
在第一绝缘防护层上制作栅极层，并形成相应图形的栅线；
在栅极层上均匀沉积第二绝缘防护层；
第二绝缘防护层与数据线对应位置制作过孔；
在第二绝缘防护层上制作第二透明金属层，并形成相应图形的公共电极，以及长条状的测试块，所述测试块与所述测试部通过第二绝缘防护层设置的过孔电连接。
CN201210265530.XA 2012-07-27 2012-07-27 阵列基板及其制备方法、显示装置 Expired - Fee Related CN102790051B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210265530.XA CN102790051B (zh) 2012-07-27 2012-07-27 阵列基板及其制备方法、显示装置
US14/127,935 US8975631B2 (en) 2012-07-27 2012-12-23 Array substrate, manufacturing method, and display device thereof
PCT/CN2012/087235 WO2014015636A1 (zh) 2012-07-27 2012-12-23 阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210265530.XA CN102790051B (zh) 2012-07-27 2012-07-27 阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN102790051A CN102790051A (zh) 2012-11-21
CN102790051B true CN102790051B (zh) 2014-12-10

Family

ID=47155415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210265530.XA Expired - Fee Related CN102790051B (zh) 2012-07-27 2012-07-27 阵列基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US8975631B2 (zh)
CN (1) CN102790051B (zh)
WO (1) WO2014015636A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102790051B (zh) 2012-07-27 2014-12-10 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置
KR20150031917A (ko) * 2013-09-17 2015-03-25 엘지이노텍 주식회사 전극 플레이트와 이를 이용하는 전기변색 플레이트, 전기변색 미러 및 디스플레이 장치
CN103915451B (zh) * 2014-03-28 2016-05-18 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN104701327B (zh) * 2015-03-20 2018-03-02 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法和显示装置
CN104656307B (zh) * 2015-03-25 2017-12-08 京东方科技集团股份有限公司 双视场显示面板和双视场显示装置
CN104765215A (zh) * 2015-04-21 2015-07-08 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN105632959B (zh) * 2016-01-05 2019-01-22 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN112599578B (zh) * 2020-12-11 2023-10-17 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295717A (zh) * 2007-04-25 2008-10-29 北京京东方光电科技有限公司 薄膜晶体管面板及其制造方法
CN100510913C (zh) * 2006-07-27 2009-07-08 爱普生映像元器件有限公司 液晶显示装置
CN100541282C (zh) * 2004-08-13 2009-09-16 三星电子株式会社 阵列基板及具有所述阵列基板的主基板和液晶显示装置
CN202948234U (zh) * 2012-07-27 2013-05-22 北京京东方光电科技有限公司 阵列基板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
KR100759965B1 (ko) * 2000-10-27 2007-09-18 삼성전자주식회사 액정 표시 장치
KR101608852B1 (ko) * 2008-11-18 2016-04-05 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 액정표시장치
CN102790051B (zh) * 2012-07-27 2014-12-10 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100541282C (zh) * 2004-08-13 2009-09-16 三星电子株式会社 阵列基板及具有所述阵列基板的主基板和液晶显示装置
CN100510913C (zh) * 2006-07-27 2009-07-08 爱普生映像元器件有限公司 液晶显示装置
CN101295717A (zh) * 2007-04-25 2008-10-29 北京京东方光电科技有限公司 薄膜晶体管面板及其制造方法
CN202948234U (zh) * 2012-07-27 2013-05-22 北京京东方光电科技有限公司 阵列基板及显示装置

Also Published As

Publication number Publication date
US20140346511A1 (en) 2014-11-27
WO2014015636A1 (zh) 2014-01-30
US8975631B2 (en) 2015-03-10
CN102790051A (zh) 2012-11-21

Similar Documents

Publication Publication Date Title
CN102790051B (zh) 阵列基板及其制备方法、显示装置
CN103217840B (zh) 一种阵列基板、制备方法以及液晶显示装置
CN104218042B (zh) 一种阵列基板及其制备方法、显示装置
CN101833200B (zh) 水平电场型液晶显示装置及制造方法
US10720450B2 (en) Array substrate and manufacturing method thereof, display panel and display device
CN103474436B (zh) 一种阵列基板及其制作方法、显示装置
KR20130072591A (ko) 액정표시장치 및 그 제조방법
CN104122713B (zh) 一种液晶显示器阵列基板的制造方法
CN104699321A (zh) 触控显示基板和触控显示装置
CN104867939A (zh) 像素单元及其制备方法、阵列基板和显示装置
CN105185791A (zh) 阵列基板及其制作方法、显示装置
CN104216183A (zh) 一种阵列基板及其制备方法、显示装置
WO2013104300A1 (zh) 阵列基板及包括该阵列基板的显示装置
CN103278986B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN105093763A (zh) 一种阵列基板、其制作方法、液晶显示面板及显示装置
TW201624086A (zh) 顯示面板及其製作方法
CN102593126A (zh) 面板及其制法
CN103197478A (zh) 一种阵列基板及液晶显示装置
KR20130104429A (ko) 액정 표시 장치 및 이의 제조 방법
CN105319792A (zh) 阵列基板及液晶显示面板
WO2013135125A1 (zh) Tft阵列基板及其制造方法和显示装置
CN104062814B (zh) 一种像素电极层、阵列基板、显示面板和显示装置
CN102929056B (zh) 一种阵列基板及其制造方法、显示装置
CN104392920A (zh) Tft阵列基板及其制作方法、显示装置
CN104362155B (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141210

Termination date: 20210727

CF01 Termination of patent right due to non-payment of annual fee