[go: up one dir, main page]

CN1776513A - 薄膜晶体管阵列面板及其制造方法 - Google Patents

薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN1776513A
CN1776513A CNA2005101254326A CN200510125432A CN1776513A CN 1776513 A CN1776513 A CN 1776513A CN A2005101254326 A CNA2005101254326 A CN A2005101254326A CN 200510125432 A CN200510125432 A CN 200510125432A CN 1776513 A CN1776513 A CN 1776513A
Authority
CN
China
Prior art keywords
layer
forming
conductive oxide
conductive
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101254326A
Other languages
English (en)
Other versions
CN1776513B (zh
Inventor
李制勋
裵良浩
赵范锡
郑敞午
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1776513A publication Critical patent/CN1776513A/zh
Application granted granted Critical
Publication of CN1776513B publication Critical patent/CN1776513B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种薄膜晶体管阵列面板，该面板包括：绝缘基板；形成在所述绝缘基板上的栅极线；形成在所述栅极线上的栅极绝缘层；形成在所述栅极绝缘层上的漏电极和具有源电极的数据线，所述漏电极与所述源电极相邻，其间具有间隙；以及，耦合到所述漏电极上的象素电极，其中所述栅极线、所述数据线和所述漏电极中的至少一个包括第一导电层和第二导电层，所述第一导电层包括导电氧化物，所述第二导电层包括铜(Cu)。

Description

薄膜晶体管阵列面板及其制造方法
技术领域
本发明涉及用于液晶显示器(LCD)或有机发光显示器(OLED)的薄膜晶体管(TFT)阵列面板，以及该面板的制造方法。
背景技术
液晶显示器(LCD)是应用最为广泛的平板显示器之一。LCD包括插入在两个面板之间的液晶(LC)层，所述两个面板设置有场产生电极。LCD通过将电压施加到场产生电极、从而在LC层中产生确定其中LC分子取向的电场以调整入射光的偏振状态来显示图像。
一种LCD在LCD市场中占据了首要地位，该LCD包括分别设置有场产生电极的两个面板，其中一个面板具有呈矩阵形式的多个象素电极，另一面板具有覆盖该面板的整个表面的公共电极。
LCD通过将不同的电压施加到各个象素电极来显示图像。为了这一目的，具有三个端子以切换施加到象素电极上的电压的薄膜晶体管(TFT)连接到象素电极，并且在薄膜晶体管阵列面板上形成栅极线和数据线，栅极线用于传输控制薄膜晶体管的信号，数据线用于传输施加到象素电极上的电压。
TFT是一种开关元件，其响应于来自栅极线的扫描信号而将图像信号从数据线传输到象素电极。
TFT应用于有源矩阵有机发光显示器以作为开关元件，用于控制各个发光元件。
同时，铬(Cr)是常规上用于TFT阵列面板的栅极线和数据线的主要材料。
鉴于大尺寸LCD的趋势，迫切需要具有低电阻率的材料，因为栅极线和数据线的长度随着LCD的尺寸而增大。因此，存在将Cr应用于大尺寸LCD的限制。
由于其低电阻率，Cu是众所周知的Cr的替代品。然而，Cu与玻璃基板的较差粘附性以及蚀刻Cu的困难性是将Cu用于栅极线和数据线的阻碍。
发明内容
因此，需要解决上述问题并提供一种具有电阻率低且可靠性良好的信号线的薄膜晶体管阵列面板。
根据本发明，提供了一种薄膜晶体管阵列面板。该薄膜晶体管阵列面板包括：绝缘基板；形成在所述绝缘基板上的栅极线；形成在所述栅极线上的栅极绝缘层；形成在所述栅极绝缘层上的漏电极和具有源电极的数据线，所述漏电极与所述源电极相邻，其间具有间隙；以及，耦合到所述漏电极上的象素电极，其中所述栅极线、所述数据线和所述漏电极中的至少一个包括第一导电层和第二导电层，所述第一导电层包括导电氧化物，所述第二导电层包括铜(Cu)。
此处，所述第一导电层包括选自ITO、ITON、IZO和IZON中的至少一种材料。
根据本发明，提供了一种薄膜晶体管阵列面板的制造方法。该制造方法包括：在绝缘基板上形成具有栅电极的栅极线；在所述栅极线上顺序沉积栅极绝缘层和半导体层；在所述栅极绝缘层和所述半导体层上形成漏电极和具有源电极的数据线，所述漏电极与所述源电极相邻，其间具有间隙；以及，形成耦合到所述漏电极的象素电极，其中形成所述栅极线以及形成所述数据线和漏电极的步骤中的至少一个步骤包括形成导电氧化物层以及形成包含Cu的导电层。
形成所述栅极线以及形成所述数据线和漏电极的步骤中的至少一个步骤可以包括在形成包含Cu的导电层之后形成导电氧化物层的步骤。
所述导电氧化物层可以包括IZO或ITO。
形成所述导电氧化物层的步骤可以包括将所述导电氧化物层暴露于含氮气体。
形成所述导电氧化物层的步骤可以包括将导电氧化物材料暴露于氢(H2)和水蒸汽(H2O)中的至少一种。
形成所述导电氧化物层的步骤可以在25℃至150℃的温度下执行。
附图说明
图1是根据本发明一实施例的用于LCD的TFT阵列面板的布局图；
图2是沿着线II-II得到的图1所示的TFT阵列面板的截面图；
图3A、4A、5A和6A是布局图，依次示出了根据图1和图2实施例的用于LCD的TFT阵列面板的制造方法的中间步骤；
图3B是沿着线IIIb-IIIb’得到的图3A所示的TFT阵列面板的截面图；
图4B是在图3B所示步骤之后的步骤中，沿着线IVb-IVb’得到的图4A所示的TFT阵列面板的界面图；
图5B是在图4B所示步骤之后的步骤中，沿着线Vb-Vb’得到的图5A所示的TFT阵列面板的界面图；
图6B是在图5B所示步骤之后的步骤中，沿着线VIb-VIb’得到的图6A所示的TFT阵列面板的界面图；
图7是根据本发明另一实施例的用于OLED的TFT阵列面板的布局图；
图8A和8B分别是沿着线VIIIa-VIIIa’和线VIIIb-VIIIb’得到的图7所示的TFT阵列面板的截面图；
图9、11、13、15、17、19和21是在根据本发明一实施例的制造方法的中间步骤中，图7至8B所示的TFT阵列面板的布局图；
图10A和10B是沿着线Xa-Xa’和Xb-Xb’得到的图9所示的TFT阵列面板的截面图；
图12A和12B是沿着线XIIa-XIIa’和XIIb-XIIb’得到的图11所示的TFT阵列面板的截面图；
图14A和14B是沿着线XIVa-XIVa’和XIVb-XIVb’得到的图13所示的TFT阵列面板的截面图；
图16A和16B是沿着线XVIa-XVIa’和XVIb-XVIb’得到的图15所示的TFT阵列面板的截面图；
图18A和18B是沿着线XVIIIa-XVIIIa’和XVIIIb-XVIIIb’得到的图17所示的TFT阵列面板的截面图；
图20A和20B是沿着线XXa-XXa’和XXb-XXb’得到的图19所示的TFT阵列面板的截面图；以及
图22A和22B是沿着线XXIIa-XXIIa’和XXIIb-XXIIb’得到的图21所示的TFT阵列面板的截面图。
具体实施方式
下文中将参照其中示出了本发明优选实施例的附图更充分地描述本发明的优选实施例。然而，本发明可以以不同的形式实施，而不应解释为仅限于在此阐述的实施例。此外，提供这些实施例是为了使本公开全面而彻底，并将本发明的范围充分告知本领域技术人员。
在附图中，为清楚起见，夸大了层、膜和区域的厚度。通篇用相同的附图标记表示相同的元件。应理解的是，当诸如层、膜、区域或基板的一个元件被称为在另一元件“上”时，其可以直接在另一元件上，或者，也可以存在插入元件。
现在，将参照附图详细描述根据本发明实施例的用于LCD和OLED的TFT阵列面板及其制造方法。
实施例1
首先，参照图1和2详细描述根据本发明实施例的TFT阵列面板。
图1是根据本发明一实施例的用于LCD的TFT阵列面板的布局图；图2是沿着线II-II得到的图1所示的TFT阵列面板的截面图。
用于传输栅极信号的多条栅极线121形成在绝缘基板110上。栅极线121主要形成在水平方向上并且其局部(partial portion)形成了多个栅电极124。而且，在向下方向上延伸的其不同的局部形成了多个延展部127。栅极线121的端部129具有扩大的宽度，用于与诸如驱动电路的外部装置连接。
栅极线121具有第一层124p、127p、129p，第二层124q、127q、129q，以及第三层124r、127r、129r。第一层124p、127p、129p包括诸如ITO(氧化铟锡)或IZO(氧化铟锌)的导电氧化物，并且形成在基板110上。第二层124q、127q、129q包括形成在第一层124p、127p、129p上的含Cu金属，比如Cu和Cu合金。第三层124r、127r、129r包括形成在第二层124q、127q、129q上的导电氧化物，比如ITO或IZO。
此处，第三层124r、127r、129r防止第二层124q、127q、129q的Cu扩散到形成在其上的栅极绝缘层140中。
当在Cu层与基板之间设置导电氧化物层时，增强了Cu层与基板之间的粘附性，从而防止了Cu层的剥落和抬起。
当所述导电氧化物层包括非晶ITO时，则更加显著地增强了Cu层与基板之间的粘附性。这是因为在低温下形成的非晶ITO层在后续栅极绝缘层140和半导体层151的形成期间要经受约200℃的高温，由此导致ITO层的结晶。
可以通过相同的蚀刻工艺来蚀刻Cu层和诸如ITO层或IZO层的导电氧化物层。由于Cu受到酸的强烈影响，所以当Cu暴露于酸时，其被非常迅速地蚀刻。因此，通常使用弱酸来蚀刻Cu层。然而，由于诸如Mo、Cr和Ti的其他金属被蚀刻得比Cu慢的多，当这样的金属用作Cu层的下层时，则应用两种不同的蚀刻条件以构图这些层。相反，由于非晶ITO或IZO与Cu层一起通过相同的蚀刻工艺被蚀刻，它们被同时构图以形成栅极线121。
第一层124p、127p、129p和第三层124r、127r、129r可以包括ITON层或IZON层以防止在第二层124q、127q、129q与第一层124p、127p、129p和第三层124r、127r、129r的界面处Cu的氧化。ITON层或IZON层通过将ITO层或IZO层暴露于氮气氛而形成并防止了由于Cu氧化所致的电阻的迅速增大。
第三层124r、127r、129r，第二层124q、127q、129q以及第一层124p、127p、129p的横向侧面相对于基板110的表面倾斜，并且其倾角在约30至80度的范围内。
在栅极线121上形成有优选包括氮化硅(SiNx)的栅极绝缘层140。
在栅极绝缘层140上形成多个半导体条151，其优选包括氢化非晶硅(缩写为“a-Si”)。每个半导体条151基本上沿纵向延伸，并且周期性地弯曲。每个半导体条151具有朝向栅电极124分支出来的多个突出体154。每个半导体条151的宽度在栅极线121附近变大，使得半导体条151覆盖住栅极线121的较大面积。
在半导体条151上形成多个欧姆接触条161和岛165，它们优选包括硅化物或者用n型杂质重掺杂的n+氢化a-Si。每个欧姆接触条161具有多个突出体163，并且突出体163和欧姆接触岛165在半导体条151的突出体154上成对设置。
半导体条151以及欧姆接触161和165的横向侧面呈锥形，并且半导体151以及欧姆接触161和165的横向侧面的倾角优选处于约30至80度的范围内。
在欧姆接触161和165以及栅极绝缘层140上形成多个数据线171、多个漏电极175以及多个存储电容器导体177。
用于传输数据电压的数据线171基本上沿着纵向延伸并且与栅极线121交叉，从而界定了呈矩阵排布的象素区域。每条数据线171具有朝向漏电极175突出的多个分支，形成了多个源电极173，并具有宽度增大的端部179。每对源电极173和漏电极175在栅电极124上相互分离，并且相互对置。
数据线171、漏电极175以及存储电容器导体177具有第一层171p、175p、177p，第二层171q、175q、177q，以及第三层171r、175r、177r。第一层171p、175p、177p和第三层171r、175r、177r分别设置在第二层171q、175q、177q的上下两侧。第一层171p、175p、177p和第三层171r、175r、177r包括导电氧化物。第二层171q、175q、177q包括含Cu金属，比如Cu或Cu合金。
第一层171p、175p、177p和第三层171r、175r、177r可以包括ITO或IZO。此处，导电氧化物制成的第一层171p、175p、177p和第三层171r、175r、177r防止了第二层171q、175q、177q的Cu扩散到半导体层151和形成在其上的象素电极190中。当导电氧化物层包括ITO时，优选的是非晶ITO。由于非晶ITO或IZO与Cu一起通过相同的蚀刻工艺被蚀刻，其被同时构图以形成数据线171，数据线171具有平滑的轮廓而没有凹切(undercutting)。第一层171p、175p、177p和第三层171r、175r、177r优选包括ITON层或IZON层，以防止在第二层171q、175q、177q与第一层171p、175p、177p和第三层171r、175r、177r的界面处Cu的氧化。ITON层或IZON层通过将ITO层或IZO层暴露于氮气氛而形成，并有助于防止由于Cu氧化所致的电阻的迅速增大。
栅电极124、源电极173以及漏电极175与半导体条151的突出体154一起，形成了TFT，该TFT具有形成于设置在源电极173与漏电极175之间的突出体154中的沟道。存储电容器导体177与栅极线121的延展部127重叠。
数据线171、漏电极175以及存储电容器导体177具有锥形横向侧面，并且横向侧面的倾角处于约30至80度的范围内。
欧姆接触161和165仅插入在半导体条151与数据线171之间和漏电极175与半导体条151的突出体154之间，以便降低它们之间的接触电阻。
半导体条151部分地暴露在源电极173与漏电极175之间的位置，以及没有被数据线171和漏电极175覆盖的其他位置。半导体条151的大部分窄于数据线171，但是在半导体条151与栅极线121彼此相遇的位置附近半导体条151的宽度变大，以便防止数据线171的断开。
在数据线171、漏电极175、存储电容器导体177以及半导体条151的暴露区域上，设置有钝化层180，该钝化层180包括具有相当的平坦化特性和感光度的有机材料，或者具有低介电常数的绝缘材料，比如a-Si:C:O，a-Si:O:F，等等。该钝化层180可以通过等离子体增强化学气相沉积(PECVD)工艺形成。为了防止钝化层180的有机材料与暴露于数据线171和漏电极175之间的半导体条151发生接触，该钝化层180可以以这样的方式构造而成，即在所述有机材料层下方额外地形成由SiNx或者SiO2制成的绝缘层。
在钝化层180中，形成有多个接触孔181、185、187和182，以分别暴露出栅极线121的端部129、漏电极175、存储电容器导体177以及数据线171的端部179。
在钝化层180上形成包括IZO或ITO的多个接触辅助物(contactassistants)81和82和多个象素电极190。
由于象素电极190分别通过接触孔185和187与漏电极175和存储电容器导体177物理地并且电气性地连接起来，所以象素电极190从漏电极175接收数据电压，并且将其传送至存储电容器导体177。
其上施加有所述数据电压的象素电极190与其上施加有公共电压的对置面板(未示出)的公共电极(未示出)一起产生电场，从而使得液晶层中的液晶分子重新排列。
还有，如上所述，象素电极190和所述公共电极一起形成电容器，以在TFT被关断之后存储并保持所接收的电压。该电容器将被称作“液晶电容器”。为了增强电压存储能力，设置有另一电容器，该电容器与所述液晶电容器并行连接，并且将被称作“存储电容器”。该存储电容器形成于象素电极190与相邻栅极线121的重叠部分处，其中所述栅极线121将被称作“在前栅极线(previous gate line)”。栅极线121的延展部127用于确保最大可能的重叠面积，并由此提高所述存储电容器的存储容量。存储电容器导体177连接在象素电极190上，并且与延展部127发生重叠，且被设置在钝化层180之下，从而使得象素电极190靠近在前栅极线121。
接触辅助物81和82分别连接至栅极线121的端部129和数据线171的端部179。接触辅助物81和82分别提供了栅极线121的端部129与诸如驱动集成电路的外部装置之间以及数据线171的端部179与外部装置之间的保护与补充粘附力。应用接触辅助物81和82是可选的，因为它们不是必要的元件。
现将参照图3A至6B以及图1和2对TFT阵列面板的制造方法进行详细描述。
首先，如图3A和3B所示，在绝缘基板110上形成诸如ITO或IZO的导电氧化物的第一层，含Cu金属的第二层，以及诸如ITO或IZO的导电氧化物的第三层。
第一层和第二层可以通过共溅射(co-sputtering)沉积而成。两个靶被安置在用于共溅射的同一溅射室中。一个靶包括导电氧化物，比如ITO或IZO。另一个靶包括含Cu金属，比如Cu或Cu合金。下文中，将描述ITO靶和Cu靶的实例。
所述共溅射工艺如下进行。
首先，为了沉积第一ITO层，将功率施加至ITO靶，同时对Cu靶不施加功率。在25℃与150℃之间的温度下执行溅射同时供应氢气(H2)或水蒸汽(H2O)。这样的条件导致了非晶ITO层的形成。该ITO层具有50至500的厚度。
接下来，通过切换功率使其施加到Cu靶而不施加到ITO靶来沉积Cu层。Cu层具有50至2000的厚度。
接着，通过切换功率使其再次施加到ITO靶而不施加到Cu靶，来沉积第二ITO层。在25℃与150℃之间的温度下执行溅射同时供应氢气(H2)或水蒸汽(H2O)。这样的条件导致了非晶ITO层的形成。第二ITO层具有50至500的厚度。
在溅射ITO靶时，可以施加氮气(N2)、一氧化二氮(N2O)或氨(NH3)，以形成ITON层。
当在Cu层与基板之间设置导电氧化物层时，增强了Cu层与基板之间的粘附性。施加在Cu层顶部的导电氧化物层防止了Cu扩散到将要形成在其上的栅极绝缘层140中。
当所述导电氧化物层包括非晶ITO时，则显著地增强了Cu层与基板110之间的粘附性。这是因为在低温下形成的非晶ITO层在栅极绝缘层140和半导体层151的形成期间要经受约200℃的高温，由此导致了ITO层的结晶。
可以通过弱酸来蚀刻非晶ITO层或非晶IZO层。由于Cu受到酸的强烈影响，所以其被非常迅速地蚀刻。因此，通常使用弱酸来蚀刻Cu层。然而，由于诸如Mo、Cr和Ti的其他金属被蚀刻得比Cu慢的多，所以当这样的金属用作Cu层的下层时，则应用两种不同的蚀刻条件以构图这些层。相反，由于非晶ITO或IZO与Cu层一起被弱酸蚀刻，所以这些层被同时构图以形成栅极线121。
如上所述，当在Cu层与基板之间设置非晶ITO或IZO层时，增强了Cu层与基板之间的粘附性以及蚀刻效率。非晶ITO或IZO层防止了Cu扩散到其他层中。
当在ITO或IZO靶的溅射期间供应氮气(N2)、一氧化二氮(N2O)或氨(NH3)时，形成了ITON或IZON层，从而防止了界面处Cu层的氧化。
然后，在第二ITO层上涂敷光致抗蚀剂，并通过光掩模用光来照射光致抗蚀剂。接着，显影被照射的光致抗蚀剂。
利用蚀刻剂同时蚀刻两个ITO层以及Cu层以形成多个栅极线121，该蚀刻剂比如是过氧化氢(H2O2)，或者包含适量的磷酸(H2PO3)、硝酸(HNO3)和醋酸(CH3COOH)的普通蚀刻剂。
如图3A和3B所示，通过上述工艺，形成了多个栅极线121，其具有多个栅电极124、延展部127和端部129。
参照图4A和4B，在栅极绝缘层140、本征a-Si层以及非本征a-Si层被依次沉积之后，对非本征a-Si层和本征a-Si层进行光蚀刻(photo-etched)，以形成多个非本征半导体条161和多个本征半导体条151，它们分别具有突出体164和154。栅极绝缘层140优选包括氮化硅，其厚度为约2000至约5000，并且沉积温度优选处于约250℃至约500℃之间的范围内。
由于这一工艺在200℃以上的高温下执行，所以将栅极线121的非晶ITO结晶。
接着，在非本征半导体条161上依次沉积诸如ITO的导电氧化物的第一层，含Cu金属的第二层，以及诸如ITO的导电氧化物的第三层。
导电氧化物的第一层和第三层防止了第二层的Cu扩散到其上将要形成的半导体层151和象素电极190中。
第一层和第三层可以包括ITO或IZO。当第一层和第三层由ITO形成时，在25℃与150℃之间的温度下执行溅射同时供应氢气(H2O)或水蒸汽(H2O)。这一操作条件导致非晶ITO层的形成。
由于非晶ITO或IZO可以与Cu层一起通过弱酸被蚀刻，所以可以同时构图这些层。
当在ITO或IZO靶的溅射期间供应氮气(N2)、一氧化二氮(N2O)或氨(NH3)时，形成了ITON或IZON层，用于防止界面处Cu层的氧化。
第一和第三层形成为具有约50至500的厚度，并且第二层形成为具有约1500至3000的厚度。
然后，在第三层上涂敷光致抗蚀剂，并通过光掩模用光来照射光致抗蚀剂。接着，显影被照射的光致抗蚀剂。
利用蚀刻剂同时蚀刻第一至第三层以形成多个数据线171，该蚀刻剂比如是过氧化氢(H2O2)，或者包含适量的磷酸(H2PO3)、硝酸(HNO3)和醋酸(CH3COOH)的普通蚀刻剂。
如图5A和5B所示，通过上述工艺，形成了多个数据线171和存储电容器导体177，数据线171具有多个源电极173、多个漏电极175和端部179。
接着，通过蚀刻去除没有被数据线171和漏电极175覆盖的非本征半导体条161部分，以形成多个欧姆接触163和165，并且暴露出部分本征半导体条151。可以随后进行氧等离子体处理，以便稳定半导体条151的暴露表面。
参照图6A和6B，钝化层180被沉积并且与栅极绝缘层140一起被干法蚀刻，以形成多个接触孔181、185、187和182。栅极绝缘层140和钝化层180优选在这样的蚀刻条件下被蚀刻，即对于栅极绝缘层140和钝化层180来说具有基本上相同的蚀刻比率。
当钝化层包括光敏材料时，可以仅利用光刻来形成接触孔，而没有后续的蚀刻步骤。
接着，在钝化层180上将氧化铟锡(ITO)层沉积至约400至1500的厚度并对其构图，以形成多个象素电极190和接触辅助物81和82。
在本实施例中，ITO是主要的导电氧化物，但也可以使用诸如IZO的其他导电氧化物来作为本发明的导电氧化物。
在本实施例中，在Cu层的下侧和上侧设置导电氧化物层。然而，也可以省略上部和下部导电氧化物层之一。
实施例2
现在，将描述根据本发明另一实施例的用于有源矩阵有机发光显示器(AM-OLED)的TFT面板。
图7是根据本发明另一实施例的用于OLED的TFT阵列面板的布局图。图8A和8B分别是沿着线VIIIa-VIIIa’和线VIIIb-VIIIb’得到的图7所示的TFT阵列面板的截面图。
在诸如透明玻璃的绝缘基板110上形成多个栅极导体(gateconductors)，所述栅极导体包括多个栅极线121，所述多个栅极线121包括多个第一栅电极124a和多个第二栅电极124b。
传输栅极信号的栅极线121基本上沿着横向延伸，并且相互分离。第一栅电极124a向上突伸，如从图7所示的透视图所看到的那样。栅极线121可以延伸以连接于集成在基板110上的驱动电路(未示出)。可选择地，栅极线121可以具有大面积的端部(未示出)，用于与安装在基板110或者另一装置上的外部驱动电路或另一层连接，或在另一装置上，所述另一装置比如是可以附着到基板110上的柔性印刷电路膜(未示出)。
每个第二栅电极124b与栅极线121分离，并且包括在两条相邻栅极线121之间基本上横向延伸的存储电极133。
栅极线121、第一栅电极124a和第二栅电极124b以及存储电极133具有第一层124ap、124bp、133p，形成在第一层124ap、124bp、133p上的第二层124aq、124bq、133q，以及形成在第二层124aq、124bq、133q上的第三层124ar、124br、133r。第一层124ap、124bp、133p包括诸如ITO或IZO的导电氧化物。第二层124aq、124bq、133q包括含Cu金属，比如Cu或Cu合金。第三层124ar、124br、133r包括导电氧化物，比如ITO或IZO。
此处，第三层124ar、124br、133r防止第二层124aq、124bq、133q的Cu扩散到形成在其上的栅极绝缘层140中。
当在Cu层与基板之间设置导电氧化物层时，增强了Cu层与基板之间的粘附性，从而防止了Cu层的剥落和抬起。
当所述导电氧化物层包括非晶ITO时，则显著地增强了Cu层与基板之间的粘附性。这是因为在低温下形成的非晶ITO层在栅极绝缘层140和半导体层151的形成期间要经受约200℃的高温，由此导致ITO层的结晶。
可以通过相同的蚀刻工艺来蚀刻Cu层和诸如ITO层或IZO层的导电氧化物层。由于Cu受到酸的强烈影响，所以当Cu暴露于酸时，其被非常迅速地蚀刻。因此，通常使用弱酸来蚀刻Cu层。然而，由于诸如Mo、Cr和Ti的其他金属被蚀刻得比Cu慢的多，所以当这样的金属用作Cu层的下层时，则应用两种不同的蚀刻条件以构图这些层。相反，由于非晶ITO或IZO与Cu层一起通过相同的蚀刻工艺被蚀刻，它们被同时构图以形成栅极线121。
第一层124ap、124bp、133p和第三层124ar、124br、133r可以包括ITON层或IZON层以防止在第二层124aq、124bq、133q与第一层124ap、124bp、133p和第三层124ar、124br、133r的界面处Cu的氧化。ITON层或IZON层通过将ITO层或IZO层暴露于氮气氛而形成，并有助于防止由于Cu氧化所致的电阻的迅速增大。
此外，栅极导体121和124b的横向侧面相对于基板110的表面倾斜，并且其倾角的范围约为30至80度。优选包括氮化硅(SiNx)的栅极绝缘层140形成在栅极导体121和124b上。
在栅极绝缘层140上形成多个半导体条151和岛154b，其优选包括氢化非晶硅(缩写为“a-Si”)。每个半导体条151基本上沿着纵向延伸，并且具有朝向第一栅电极124a分支出来的多个突出体154a。每个半导体岛154b与第二栅电极124b相交，并且包括与第二栅电极124b的存储电极133重叠的部分157。
在半导体条151和岛154b上形成多个欧姆接触条161和欧姆接触岛163b、165a和165b，它们优选包括硅化物或者利用诸如磷的n型杂质重掺杂的n+氢化a-Si。每个欧姆接触条161具有多个突出体163a，并且突出体163a和欧姆接触岛165a在半导体条151的突出体154a上成对设置。欧姆接触岛163b和165b在半导体岛154b上成对设置。
半导体条151和岛154b以及欧姆接触161、163b、165b以及165b的横向侧面相对于基板的表面倾斜，并且其倾角优选处于约30至8O度之间的范围内。
在欧姆接触161、163b、165b和165b以及栅极绝缘层140上形成包括多个数据线171、多个电压传输线172以及多个第一和第二漏电极175a和175b的多个数据导体。
用于传输数据信号的数据线171基本上沿着纵向延伸，并且与栅极线121交叉。每个数据线171包括多个第一源电极173a和具有大面积的端部，该端部用于与另一层或者外部装置发生接触。数据线171可以直接连接到用于产生栅极信号的数据驱动电路上，所述数据驱动电路可以被集成在基板110上。
用于传输驱动电压的电压传输线172基本上沿着纵向延伸，并且与栅极线121交叉。每个电压传输线172包括多个第二源电极173b。电压传输线172可以相互连接。电压传输线172与半导体岛154b的存储区域157重叠。
第一漏电极175a和第二漏电极175b与数据线171和电压传输线172分离，并且相互分离开。每对第一源电极173a和第一漏电极175a相对于第一栅电极124a彼此相对地设置，并且每对第二源电极173b和第二漏电极175b相对于第二栅电极124b彼此相对地设置。
第一栅电极124a、第一源电极173a以及第一漏电极175a与半导体条151的突出体154a一起，形成了开关TFT，其具有形成于设置在第一源电极173a与第一漏电极175a之间的突出体154a中的沟道。同时，第二栅电极124b、第二源电极173b以及第二漏电极175b与半导体岛154b一起，形成了驱动TFT，其具有形成于设置在第二源电极173b与第二漏电极175b之间的半导体岛154b中的沟道。
数据导体171、172、175a、175b优选具有第一层171p、172p、175ap、175bp，第二层171q、172q、175aq、175bq，以及第三层171r、172r、175ar、175br。第二层171q、172q、175aq、175bq包括含Cu金属，比如Cu或Cu合金。第一层171p、172p、175ap、175bp和第三层171r、172r、175ar、175br分别设置在第二层171q、172q、175aq、175bq的上下两侧。第一层171p、172p、175ap、175bp和第三层171r、172r、175ar、175br包括导电氧化物。
第一层171p、172p、175ap、175bp和第三层171r、172r、175ar、175br可以包括ITO或IZO。此处，第一层171p、172p、175ap、175bp和第三层171r、172r、175ar、175br包括导电氧化物以防止第二层171q、172q、175aq、175bq的Cu扩散到半导体层151和形成在其上的象素电极190中。当导电氧化物层包括ITO时，优选的是非晶ITO。由于非晶ITO或IZO与Cu一起通过相同的蚀刻工艺被蚀刻，所以这些层被同时构图以形成具有平滑轮廓的数据线171。
第一层171p、172p、175ap、175bp和第三层171r、172r、175ar、175br优选包括ITON层或IZON层，以防止在第二层171q、172q、175aq、175bq与第一层171p、172p、175ap、175bp和第三层171r、172r、175ar、175br的界面处Cu的氧化。ITON层或IZON层通过将ITO层或IZO层暴露于氮气氛而形成，并防止了由于Cu氧化所致的电阻的迅速增大。
类似于栅极导体121和124b，数据导体171、172、175a和175b相对于基板110的表面具有锥形的横向侧面，并且其倾角处于约30至80度的范围内。
欧姆接触161、163b、165b和165b仅插入在下层半导体条151和岛154b与其上的上层数据导体171、172、175a和175b之间，并且降低了它们之间的接触电阻。半导体条151包括没有被数据导体171、172、175a和175b覆盖的多个暴露部分。
大部分半导体条151窄于数据线171，但是在半导体条151与栅极线121彼此相遇的位置附近，半导体151的宽度变大，以便防止数据线171的断开，如前所述。
在数据导体171、172、175a、175b以及半导体条151的暴露部分和岛154b上，形成钝化层180。该钝化层180优选包括诸如氮化硅或氧化硅的无机材料、具有良好平面度特性的光敏有机材料、或者诸如a-Si:C:O和a-Si:O:F的介电常数低于4.0的低介电绝缘材料，比如通过等离子体增强化学气相沉积(PECVD)而形成的a-Si:C:O和a-Si:O:F。该钝化层180可以包括无机绝缘体的下层膜和有机绝缘体的上层膜。
钝化层180具有多个接触孔189、183、185、181和182，分别暴露出部分第一漏电极175a、第二栅电极124b、第二漏电极175b以及栅极线121的端部129和数据线171的端部179。
接触孔181和182暴露出栅极线121的端部129和数据线171的端部179，用以在栅极线121和数据线171与外部驱动电路之间提供连接。在所述外部驱动电路的输出端与端部129和179之间设置各向异性导电膜，用以辅助电连接和物理附着。但是，当驱动电路被直接制造在基板110上时，则不形成接触孔。在其中栅极驱动电路被直接制造在基板110上同时数据驱动电路作为单独的芯片形成的实施例中，仅形成暴露数据线171的端部179的接触孔181。
在钝化层180上形成多个象素电极190、多个连接构件192以及多个接触辅助物81和82。
象素电极190通过接触孔185连接到第二漏电极175b上。连接构件192通过接触孔189和183将第一漏电极175a和第二栅电极124b连接起来。接触辅助物81和82分别通过接触孔181和182连接到栅极线121的端部129和数据线171的端部179上。
象素电极190、连接构件192以及接触辅助物81和82包括诸如ITO或者IZO的透明导体。
在钝化层180和象素电极190上形成隔离物(partition)803、辅助电极272、多个发光构件70以及公共电极270。
隔离物803包括有机或者无机绝缘材料，并且形成了有机发光单元的框架。隔离物803沿着象素电极190的边界形成，并且界定用于填充有机发光材料的空间。
发光构件70设置在象素电极190上，并且由隔离物803环绕。发光构件70包括发出红色、绿色或者蓝色光的一种发光材料。红色、绿色和蓝色发光构件70被依次并重复地设置。
辅助电极272具有与隔离物803基本上相同的平面图案。辅助电极272与公共电极270接触，以降低公共电极270的电阻。
公共电极270形成在隔离物803、辅助电极272以及发光构件70上。公共电极270包括诸如Al的金属，其具有低的电阻率。本实施例示出了背侧发光OLED。但是，在包括前侧发光OLED或者双侧发光OLED的实施例中，公共电极270包括诸如ITO或者IZO的透明导体。
现将参照图9A至22B以及图7至8B详细描述根据本发明一实施例的图7至8B所示的TFT阵列面板的制造方法。
图9、11、13、15、17、19和21是在根据本发明一实施例的制造方法的中间步骤中，图7至8B所示的TFT阵列面板的布局图。图10A和10B是沿着线Xa-Xa’和Xb-Xb’得到的图9所示的TFT阵列面板的截面图。图12A和12B是沿着线XIIa-XIIa’和XIIb-XIIb’得到的图11所示的TFT阵列面板的截面图。图14A和14B是沿着线XIVa-XIVa’和XIVb-XIVb’得到的图13所示的TFT阵列面板的截面图。图16A和16B是沿着线XVIa-XVIa’和XVIb-XVIb’得到的图15所示的TFT阵列面板的截面图。图18A和18B是沿着线XVIIIa-XVIIIa’和XVIIIb-XVIIIb’得到的图17所示的TFT阵列面板的截面图。图20A和20B是沿着线XXa-XXa’和XXb XXb’得到的图19所示的TFT阵列面板的截面图。图22A和22B是沿着线XXIIa-XXIIa’和XXIIb-XXIIb’得到的图21所示的TFT阵列面板的截面图。
首先，如图9和10B所示，在绝缘基板110上形成诸如ITO或IZO的导电氧化物的第一层，含Cu金属的第二层，以及诸如ITO或IZO的导电氧化物的第三层。
第一层和第二层可以通过共溅射沉积而成。两个靶被安置在用于共溅射的同一溅射室中。一个靶包括导电氧化物，比如ITO或IZO，另一个靶包括含Cu金属，比如Cu或Cu合金。下文中，将描述ITO靶和Cu靶的实例。
所述共溅射工艺如下进行。
首先，为了沉积第一ITO层，将功率施加至ITO靶，同时对Cu靶不施加功率。在25℃与150℃之间的温度下执行溅射同时供应氢气(H2)或水蒸汽(H2O)。这样的条件导致了非晶ITO层的形成。该ITO层具有50至500的厚度。
接下来，通过切换功率使其施加到Cu靶而不施加到ITO靶来沉积Cu层。Cu层具有50至2000的厚度。
接着，通过切换功率使其再次施加到ITO靶而不施加到Cu靶，来沉积第二ITO层。在25℃与150℃之间的温度下执行溅射同时供应氢气(H2)或水蒸汽(H2O)。这样的条件导致了非晶ITO层的形成。第二ITO层具有50至500的厚度。
在溅射ITO靶期间，可以施加氮气(N2)、一氧化二氮(N2O)或氨(NH3)，以形成ITON层。
当在Cu层与基板之间设置导电氧化物层时，增强了Cu层与基板之间的粘附性。施加在Cu层顶部的导电氧化物层防止了Cu扩散到将要形成在其上的栅极绝缘层140中。
当所述导电氧化物层包括非晶ITO时，则显著地增强了Cu层与基板110之间的粘附性。这是因为在低温下形成的非晶ITO层在栅极绝缘层140和半导体层151的形成期间要经受约200℃的高温，由此导致了ITO层的结晶。
可以通过弱酸来蚀刻非晶ITO层或非晶IZO层。由于Cu受到酸的强烈影响，所以其被非常迅速地蚀刻。因此，通常使用弱酸来蚀刻Cu层。然而，由于诸如Mo、Cr和Ti的其他金属被蚀刻得比Cu慢的多，所以当这样的金属用作Cu层的下层时，则应用两种不同的蚀刻条件以构图这些层。相反，由于非晶ITO或IZO与Cu层一起被弱酸蚀刻，所以这些层被同时构图以形成栅极线121、第二栅电极124b以及电压传输线172。
如上所述，当在Cu层与基板之间设置非晶ITO或IZO层时，增强了Cu层与基板之间的粘附性以及蚀刻效率。非晶ITO或IZO层防止了Cu扩散到其他层中。
当在ITO或IZO靶的溅射期间供应氮气(N2)、一氧化二氮(N2O)或氨(NH3)时，形成了ITON或IZON层，从而防止了界面处Cu层的氧化。
然后，在第二ITO层上涂敷光致抗蚀剂，并通过光掩模用光来照射光致抗蚀剂。接着，显影被照射的光致抗蚀剂。
利用蚀刻剂同时蚀刻两个ITO层以及Cu层以形成多个栅极线121、第二栅电极124b以及电压传输线172。该蚀刻剂可以是过氧化氢(H2O2)或者包含适量的磷酸(H2PO3)、硝酸(HNO3)和醋酸(CH3COOH)的普通蚀刻剂中的一种。
参照图11至12B，在栅极绝缘层140、本征a-Si层以及非本征a-Si层被依次沉积之后，对非本征a-Si层和本征a-Si层进行光蚀刻，以形成多个非本征半导体条164和包括栅极绝缘层140上的突出体154a的多个本征半导体条151以及岛154b。栅极绝缘层140优选包括氮化硅，其厚度为约2000至约5000，并且沉积温度优选处于约250℃至约500℃之间的范围内。
由于这一工艺在200℃以上的高温下执行，所以将栅极线121的非晶ITO结晶。
接着，参照图13至14B，在非本征半导体条161上依次沉积诸如ITO的导电氧化物的第一层，合Cu金属的第二层，以及诸如ITO的导电氧化物的第三层。
导电氧化物的第一层和第三层防止了第二层的Cu扩散到其上将要形成的半导体层151和象素电极190中。
第一层和第三层可以包括ITO或IZO。当第一层和第三层由ITO形成时，在25℃与150℃之间的温度下执行溅射同时供应氢气(H2O)或水蒸汽(H2O)。这一操作条件导致非晶ITO层的形成。
由于非晶ITO或IZO可以与Cu层一起被弱酸蚀刻，所以可以同时构图这些层。
当在ITO或IZO靶的溅射期间供应氮气(N2)、一氧化二氮(N2O)或氨(NH3)时，形成了ITON或IZON层，以用于防止界面处Cu层的氧化。
第一和第三层形成为具有约50至500的厚度，并且第二层形成为具有约1500至3000的厚度。
然后，在第三层上涂敷光致抗蚀剂，并通过光掩模用光来照射光致抗蚀剂。接着，显影被照射的光致抗蚀剂。
利用蚀刻剂同时蚀刻第一至第三层以形成多个数据线171，该蚀刻剂比如是过氧化氢(H2O2)，或者包含适量的磷酸(H2PO3)、硝酸(HNO3)和醋酸(CH3COOH)的普通蚀刻剂。
如图13和14B所示，通过上述工艺，形成了具有多个第一源电极173a的多个数据线171、多个第一和第二漏电极175a和175b，以及具有第二源电极173b的多个电压传输线172。
在去除光致抗蚀剂之前或之后，通过蚀刻去除没有被数据导体171、172、175a和175b覆盖的非本征半导体条164部分，以形成包括突出体163a的多个欧姆接触条161以及多个欧姆接触岛163b、165a和165b，并且暴露出部分本征半导体条151和岛154b。
可以随后进行氧等离子体处理，以便稳定半导体条151的暴露表面。
参照图15至16B，钝化层180由有机绝缘材料或无机绝缘材料形成。由于在200℃以上的高温下执行这一工艺，所以将数据导体171、172、175a和175b的非晶ITO结晶。
构图钝化层180，以形成多个接触孔189、185、183、181和182，所述多个接触孔分别暴露出第一漏电极175a、第二漏电极175b、第二栅电极124b、栅极线121的端部129以及数据线171的端部179。
参照图17至18B，在钝化层180上形成包括ITO或IZO的接触辅助物81和82、多个象素电极190以及多个连接构件192。
参照图19至20B，通过利用单一光刻步骤以及其后的单一蚀刻步骤来形成隔离物803和辅助电极272。最终，通过掩蔽之后的沉积或者喷墨印刷，在开口中形成优选包括多层的多个有机发光构件70，并且如图21至22B中所示那样，随后形成公共电极270。
根据本发明，由于在Cu层与基板之间设置了导电氧化物层，所以提高了Cu层与基板之间的粘附性以及蚀刻效率。此外，导电氧化物层防止了Cu到另一层的扩散。因此，改善了信号线的可靠性。
在本实施例中，ITO是主要的导电氧化物，但也可以使用诸如IZO的其他导电氧化物来作为本发明的导电氧化物。
在本实施例中，在Cu层的下侧和上侧设置导电氧化物层。然而，也可以省略上部和下部导电氧化物层之一。
尽管以上详细描述了本发明的优选实施例，但应清楚理解的是，对于本领域技术人员显而易见的对此处教授的基本发明构思的多种变化和/或改进，仍将落入由权利要求限定的本发明的主旨和范围内。

Claims (19)

1.一种薄膜晶体管阵列面板，包括：
绝缘基板；
形成在所述绝缘基板上的栅极线；
形成在所述栅极线上的栅极绝缘层；
形成在所述栅极绝缘层上的漏电极和具有源电极的数据线，所述漏电极与所述源电极相邻，其间具有间隙；以及
耦合到所述漏电极上的象素电极，
其中所述栅极线、所述数据线和所述漏电极中的至少一个包括第一导电层和第二导电层，所述第一导电层包括导电氧化物，所述第二导电层包括铜。
2.根据权利要求1所述的薄膜晶体管阵列面板，其中所述第一导电层包括ITO、ITON、IZO和IZON中的至少一种。
3.根据权利要求2所述的薄膜晶体管阵列面板，其中所述第一导电层处于非晶态。
4.根据权利要求1所述的薄膜晶体管阵列面板，其中所述第一导电层设置在所述第二导电层的下侧或上侧中的至少一侧。
5.根据权利要求1所述的薄膜晶体管阵列面板，其中所述第二导电层比所述第一导电层厚。
6.一种薄膜晶体管阵列面板的制造方法，该方法包括：
在绝缘基板上形成具有栅电极的栅极线；
在所述栅极线上顺序沉积栅极绝缘层和半导体层；
在所述栅极绝缘层和所述半导体层上形成漏电极和具有源电极的数据线，所述漏电极与所述源电极相邻，其间具有间隙；以及
形成耦合到所述漏电极的象素电极，
其中所述栅极线的形成以及所述数据线和漏电极的形成中的至少一个包括形成导电氧化物层以及形成包括Cu的导电层。
7.根据权利要求6所述的方法，其中所述栅极线的形成以及所述数据线和漏电极的形成中的至少一个包括在形成包括Cu的导电层之后形成导电氧化物层的步骤。
8.根据权利要求6所述的方法，其中所述导电氧化物层包括IZO或ITO。
9.根据权利要求6所述的方法，其中形成所述导电氧化物层包括将所述导电氧化物层暴露于含氮气体。
10.根据权利要求9所述的方法，其中所述含氮气体是选自氮气、一氧化二氮和氨中的至少一种。
11.根据权利要求6所述的方法，其中形成所述导电氧化物层包括将用于所述导电氧化物层的导电氧化物材料暴露于氢和水蒸汽中的至少一种。
12.根据权利要求6所述的方法，其中在25℃至150℃之间的温度下进行所述导电氧化物层的形成。
13.根据权利要求6所述的方法，其中所述栅极线的形成以及所述数据线和漏电极的形成中的至少一个包括利用单一蚀刻剂蚀刻所述导电氧化物层和所述导电层。
14.根据权利要求7所述的方法，其中所述导电氧化物层包括IZO或ITO。
15.根据权利要求7所述的方法，其中形成所述导电氧化物层包括将所述导电氧化物层暴露于含氮气体。
16.根据权利要求15所述的方法，其中所述含氮气体是选自氮气、一氧化二氮和氨中的至少一种。
17.根据权利要求7所述的方法，其中形成所述导电氧化物层包括将用于所述导电氧化物层的导电氧化物材料暴露于氢和水蒸汽中的至少一种。
18.根据权利要求7所述的方法，其中在25℃至150℃之间的温度下进行所述导电氧化物层的形成。
19.根据权利要求7所述的方法，其中所述栅极线的形成以及所述数据线和漏电极的形成中的至少一个包括利用单一蚀刻剂蚀刻所述导电氧化物层和所述导电层。
CN2005101254326A 2004-11-17 2005-11-17 薄膜晶体管阵列面板及其制造方法 Active CN1776513B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040093887A KR101054344B1 (ko) 2004-11-17 2004-11-17 박막 트랜지스터 표시판 및 그 제조 방법
KR93887/04 2004-11-17

Publications (2)

Publication Number Publication Date
CN1776513A true CN1776513A (zh) 2006-05-24
CN1776513B CN1776513B (zh) 2012-07-04

Family

ID=36385321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101254326A Active CN1776513B (zh) 2004-11-17 2005-11-17 薄膜晶体管阵列面板及其制造方法

Country Status (5)

Country Link
US (5) US7619254B2 (zh)
JP (1) JP2006148040A (zh)
KR (1) KR101054344B1 (zh)
CN (1) CN1776513B (zh)
TW (1) TWI385803B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752390A (zh) * 2008-12-05 2010-06-23 株式会社半导体能源研究所 半导体装置
CN103000627A (zh) * 2012-12-06 2013-03-27 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103915451A (zh) * 2014-03-28 2014-07-09 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN104733543A (zh) * 2007-06-14 2015-06-24 三星显示有限公司 薄膜晶体管阵列面板及其制造方法
CN104779254A (zh) * 2014-01-10 2015-07-15 三星显示有限公司 薄膜晶体管阵列面板及其制造方法
CN106784013A (zh) * 2016-11-29 2017-05-31 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示装置
CN106910779A (zh) * 2017-04-06 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法和显示装置
CN108520856A (zh) * 2018-05-18 2018-09-11 中国科学院微电子研究所 一种ito薄膜的图案化方法
CN109273458A (zh) * 2018-09-21 2019-01-25 惠科股份有限公司 阵列基板及其制作方法，以及显示面板
CN110942715A (zh) * 2018-09-24 2020-03-31 群创光电股份有限公司 可挠曲电子装置

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI326379B (en) * 2005-09-20 2010-06-21 Au Optronics Corp A double-sided liquid crystal display
KR20080008562A (ko) * 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
JP4438789B2 (ja) * 2006-11-17 2010-03-24 ソニー株式会社 画素回路および表示装置、並びに画素回路の製造方法
JP4353237B2 (ja) 2006-11-17 2009-10-28 ソニー株式会社 画素回路および表示装置、並びに画素回路の製造方法
JP4438790B2 (ja) 2006-11-17 2010-03-24 ソニー株式会社 画素回路および表示装置、並びに画素回路の製造方法
EP2101346A4 (en) * 2006-12-28 2015-11-18 Ulvac Inc METHOD FOR FORMING A WIRING FILM, TRANSISTOR AND ELECTRONIC COMPONENT
JP5017282B2 (ja) * 2006-12-28 2012-09-05 株式会社アルバック 配線膜の形成方法
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP4496237B2 (ja) * 2007-05-14 2010-07-07 株式会社 日立ディスプレイズ 液晶表示装置
JP2009020199A (ja) 2007-07-10 2009-01-29 Mitsubishi Electric Corp 表示パネル及びその製造方法
JP2009088049A (ja) * 2007-09-28 2009-04-23 Hitachi Displays Ltd 液晶表示装置
CN100550325C (zh) * 2007-11-07 2009-10-14 友达光电股份有限公司 一种薄膜晶体管及其制造方法
JP4956461B2 (ja) * 2008-02-20 2012-06-20 株式会社 日立ディスプレイズ 液晶表示装置及びその製造方法
JP5303155B2 (ja) * 2008-02-20 2013-10-02 株式会社ジャパンディスプレイ 液晶表示装置とその製造方法
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101488925B1 (ko) * 2008-06-09 2015-02-11 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법, 및 이를 갖는 표시장치
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR100936881B1 (ko) * 2008-11-26 2010-01-14 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101801500B1 (ko) * 2009-07-10 2017-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI700810B (zh) * 2009-08-07 2020-08-01 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101065317B1 (ko) * 2009-11-13 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101399610B1 (ko) 2010-02-05 2014-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
JP4852663B2 (ja) * 2010-02-09 2012-01-11 富士フイルム株式会社 光電変換素子及び撮像素子並びにそれらの駆動方法
TWI565079B (zh) * 2010-10-20 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8569754B2 (en) * 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
US9103012B2 (en) 2011-02-11 2015-08-11 Headway Technologies, Inc. Copper plating method
KR20120138074A (ko) * 2011-06-14 2012-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
JP5778786B2 (ja) 2012-01-17 2015-09-16 株式会社Ｊｏｌｅｄ 薄膜トランジスタアレイ装置及びそれを用いたｅｌ表示装置
KR20130126240A (ko) 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR20130139438A (ko) * 2012-06-05 2013-12-23 삼성디스플레이 주식회사 박막 트랜지스터 기판
CN102769040B (zh) * 2012-07-25 2015-03-04 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
KR101953215B1 (ko) * 2012-10-05 2019-03-04 삼성디스플레이 주식회사 식각 조성물, 금속 배선 및 표시 기판의 제조방법
KR20140068918A (ko) * 2012-11-02 2014-06-09 보에 테크놀로지 그룹 컴퍼니 리미티드 박막 트랜지스터(tft), 그 제조 방법, 어레이 기판, 디스플레이 장치 및 장벽층
CN113259565B (zh) 2012-11-28 2023-05-19 核心光电有限公司 多孔径成像系统
CN103984171A (zh) * 2013-02-22 2014-08-13 上海天马微电子有限公司 一种阵列基板及其制造方法、液晶显示器
EP3008890A4 (en) 2013-06-13 2016-05-04 Corephotonics Ltd ZOOM OF A DIGITAL CAMERA WITH DUAL IRIS
EP4379443A3 (en) 2013-07-04 2024-09-04 Corephotonics Ltd. Miniature telephoto lens assembly
CN105917641B (zh) 2013-08-01 2018-10-19 核心光电有限公司 具有自动聚焦的纤薄多孔径成像系统及其使用方法
KR20150027342A (ko) * 2013-08-30 2015-03-12 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR102247048B1 (ko) * 2013-12-04 2021-05-03 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
CN103915452B (zh) * 2014-03-28 2016-04-06 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
US9392188B2 (en) 2014-08-10 2016-07-12 Corephotonics Ltd. Zoom dual-aperture camera with folded lens
CN104157611B (zh) * 2014-08-21 2017-04-05 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及其结构
US10288840B2 (en) 2015-01-03 2019-05-14 Corephotonics Ltd Miniature telephoto lens module and a camera utilizing such a lens module
KR20160087024A (ko) * 2015-01-12 2016-07-21 삼성디스플레이 주식회사 박막트랜지스터 및 그의 제조방법
US10109651B2 (en) * 2015-03-19 2018-10-23 Shenzhen China Star Optoelectronics Technology Co., Ltd Manufacture method of TFT substrate and sturcture thereof
CN111061041B (zh) 2015-04-16 2021-02-26 核心光电有限公司 紧凑型折叠式相机中的自动对焦和光学图像稳定
KR102007379B1 (ko) 2015-05-28 2019-08-05 코어포토닉스 리미티드 이중-조리개 디지털 카메라의 광학식 손떨림 방지 및 자동-초점을 위한 양-방향성 강성
CN105161523B (zh) * 2015-08-13 2018-09-25 京东方科技集团股份有限公司 一种电极、薄膜晶体管、阵列基板及显示设备
KR102017976B1 (ko) 2015-08-13 2019-09-03 코어포토닉스 리미티드 비디오 지원 및 스위칭/비스위칭 동적 제어 기능이 있는 듀얼-애퍼처 줌 카메라
CN105226016B (zh) * 2015-10-14 2018-11-23 京东方科技集团股份有限公司 阵列基板及其制作方法
TWI569426B (zh) * 2015-12-24 2017-02-01 財團法人工業技術研究院 畫素陣列結構、顯示面板以及畫素陣列結構的製作方法
EP4024842A3 (en) 2015-12-29 2022-08-31 Corephotonics Ltd. Dual-aperture zoom digital camera with automatic adjustable tele field of view
US9806179B2 (en) * 2016-01-14 2017-10-31 Hon Hai Precision Industry Co., Ltd. Method for fabricating conducting structure and thin film transistor array panel
US10263114B2 (en) * 2016-03-04 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
KR101973163B1 (ko) * 2016-03-22 2019-04-29 삼성디스플레이 주식회사 디스플레이 장치
US10488631B2 (en) 2016-05-30 2019-11-26 Corephotonics Ltd. Rotational ball-guided voice coil motor
KR102521406B1 (ko) 2016-06-19 2023-04-12 코어포토닉스 리미티드 듀얼 애퍼처 카메라 시스템에서의 프레임 동기화
KR102657464B1 (ko) 2016-07-07 2024-04-12 코어포토닉스 리미티드 폴디드 옵틱용 선형 볼 가이드 보이스 코일 모터
WO2018007951A1 (en) 2016-07-07 2018-01-11 Corephotonics Ltd. Dual-camera system with improved video smooth transition by image blending
CN114051092B (zh) 2016-12-28 2024-07-26 核心光电有限公司 具有延伸光折叠元件扫描范围的致动器及含其的折叠相机
EP3395056B1 (en) 2017-01-12 2021-06-09 Corephotonics Ltd. Compact folded camera
US10645286B2 (en) 2017-03-15 2020-05-05 Corephotonics Ltd. Camera with panoramic scanning range
TWI630590B (zh) * 2017-07-05 2018-07-21 Industrial Technology Research Institute 畫素結構以及顯示面板
US10904512B2 (en) 2017-09-06 2021-01-26 Corephotonics Ltd. Combined stereoscopic and phase detection depth mapping in a dual aperture camera
US10951834B2 (en) 2017-10-03 2021-03-16 Corephotonics Ltd. Synthetically enlarged camera aperture
CN113075776B (zh) 2017-11-23 2023-08-29 核心光电有限公司 移动电子设备
EP4472224A3 (en) 2018-02-05 2025-02-19 Corephotonics Ltd. Reduced height penalty for folded camera
WO2019155289A1 (en) 2018-02-12 2019-08-15 Corephotonics Ltd. Folded camera with optical image stabilization
US10694168B2 (en) 2018-04-22 2020-06-23 Corephotonics Ltd. System and method for mitigating or preventing eye damage from structured light IR/NIR projector systems
KR102299752B1 (ko) 2018-04-23 2021-09-08 코어포토닉스 리미티드 연장된 2 자유도 회전 범위를 갖는 광학 경로 폴딩 요소
EP3652728B1 (en) 2018-08-04 2023-06-07 Corephotonics Ltd. Switchable continuous display information system above camera
US11635596B2 (en) 2018-08-22 2023-04-25 Corephotonics Ltd. Two-state zoom folded camera
WO2020144528A1 (en) 2019-01-07 2020-07-16 Corephotonics Ltd. Rotation mechanism with sliding joint
KR20200089789A (ko) * 2019-01-17 2020-07-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102494006B1 (ko) 2019-03-09 2023-01-30 코어포토닉스 리미티드 동적 입체 캘리브레이션을 위한 시스템 및 방법
US11056666B2 (en) * 2019-04-29 2021-07-06 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel, fabricating method thereof, and display device
KR20240027858A (ko) 2019-07-31 2024-03-04 코어포토닉스 리미티드 카메라 패닝 또는 모션에서 배경 블러링을 생성하는 시스템 및 방법
US11659135B2 (en) 2019-10-30 2023-05-23 Corephotonics Ltd. Slow or fast motion video using depth information
US11949976B2 (en) 2019-12-09 2024-04-02 Corephotonics Ltd. Systems and methods for obtaining a smart panoramic image
WO2021116851A2 (en) 2019-12-09 2021-06-17 Corephotonics Ltd. Systems and methods for obtaining a smart panoramic image
US12007668B2 (en) 2020-02-22 2024-06-11 Corephotonics Ltd. Split screen feature for macro photography
CN115580780A (zh) 2020-04-26 2023-01-06 核心光电有限公司 摄像机致动器及其移动装置
CN114651275B (zh) 2020-05-17 2023-10-27 核心光电有限公司 全视场参考图像的图像拼接
US11770609B2 (en) 2020-05-30 2023-09-26 Corephotonics Ltd. Systems and methods for obtaining a super macro image
US11910089B2 (en) 2020-07-15 2024-02-20 Corephotonics Lid. Point of view aberrations correction in a scanning folded camera
US11637977B2 (en) 2020-07-15 2023-04-25 Corephotonics Ltd. Image sensors and sensing methods to obtain time-of-flight and phase detection information
KR102675907B1 (ko) 2020-07-31 2024-06-14 코어포토닉스 리미티드 큰 스트로크 선형 위치 감지를 위한 홀 센서-자석 구조
US11968453B2 (en) 2020-08-12 2024-04-23 Corephotonics Ltd. Optical image stabilization in a scanning folded camera
US12101575B2 (en) 2020-12-26 2024-09-24 Corephotonics Ltd. Video support in a multi-aperture mobile camera with a scanning zoom camera
EP4127808A4 (en) 2021-03-11 2024-05-15 Corephotonics Ltd. Systems for pop-out camera
EP4204885A4 (en) 2021-06-08 2024-03-06 Corephotonics Ltd. SYSTEMS AND CAMERAS FOR TILTING A FOCAL PLANE OF A SUPER MACRO-IMAGE

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05150259A (ja) * 1991-11-27 1993-06-18 Fujitsu Ltd 液晶表示装置及びその製造方法
JPH06139844A (ja) * 1992-10-23 1994-05-20 Sharp Corp Ｉｔｏ導電膜およびその製造方法
JPH0818058A (ja) 1994-06-27 1996-01-19 Furontetsuku:Kk 薄膜トランジスタアレイおよび液晶表示装置
JPH08167608A (ja) 1994-12-15 1996-06-25 Furon Tec:Kk 配線構造および液晶素子
JPH1062816A (ja) * 1996-08-26 1998-03-06 Toppan Printing Co Ltd 液晶表示装置用電極板
CN1148600C (zh) 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
US6333518B1 (en) 1997-08-26 2001-12-25 Lg Electronics Inc. Thin-film transistor and method of making same
KR100269521B1 (ko) 1997-11-01 2000-10-16 구본준 박막트랜지스터 및 그의 제조방법
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP2000002892A (ja) * 1998-04-17 2000-01-07 Toshiba Corp 液晶表示装置、マトリクスアレイ基板およびその製造方法
JP3955156B2 (ja) 1998-08-31 2007-08-08 エルジー フィリップス エルシーディー カンパニー リミテッド 電子機器用構成基板と電子機器
JP4382181B2 (ja) * 1998-11-25 2009-12-09 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタアレイ基板の製造方法
KR100480368B1 (ko) 1998-12-19 2005-09-05 엘지.필립스 엘시디 주식회사 박막트랜지스터및그의제조방법
KR100303141B1 (ko) 1999-02-23 2001-09-26 구본준, 론 위라하디락사 박막트랜지스터의 제조방법
JP2000330134A (ja) 1999-03-16 2000-11-30 Furontekku:Kk 薄膜トランジスタ基板および液晶表示装置
JP3479023B2 (ja) * 1999-05-18 2003-12-15 シャープ株式会社 電気配線の製造方法および配線基板および表示装置および画像検出器
KR100596468B1 (ko) 1999-07-28 2006-07-03 엘지.필립스 엘시디 주식회사 박막트랜지스터의 게이트전극 및 그 제조방법
JP4238956B2 (ja) * 2000-01-12 2009-03-18 エルジー ディスプレイ カンパニー リミテッド 銅配線基板及びその製造方法並びに液晶表示装置
JP4224661B2 (ja) * 2000-02-10 2009-02-18 エルジー ディスプレイ カンパニー リミテッド 銅配線基板及びその製造方法並びに液晶表示装置
JP2001281698A (ja) 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
KR100672623B1 (ko) 2000-08-30 2007-01-23 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
KR100710142B1 (ko) 2000-08-30 2007-04-20 엘지.필립스 엘시디 주식회사 저저항 배선 액정표시장치
JP2002141512A (ja) * 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
KR100843472B1 (ko) 2001-03-20 2008-07-03 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
JP2002353222A (ja) * 2001-05-29 2002-12-06 Sharp Corp 金属配線、それを備えた薄膜トランジスタおよび表示装置
JP4391126B2 (ja) 2002-05-15 2009-12-24 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4620340B2 (ja) 2002-10-23 2011-01-26 信越半導体株式会社 発光素子及びその製造方法
KR100897505B1 (ko) * 2002-11-19 2009-05-15 삼성전자주식회사 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법
KR100904524B1 (ko) * 2002-12-31 2009-06-25 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR20040062193A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그 제조방법
KR100537375B1 (ko) 2002-12-31 2005-12-19 엘지.필립스 엘시디 주식회사 인듐-틴-옥사이드를 포함하는 금속적층구조
KR100968560B1 (ko) * 2003-01-07 2010-07-08 삼성전자주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의금속배선 형성방법
JP4278034B2 (ja) * 2003-03-10 2009-06-10 シャープ株式会社 表示装置用基板及びその製造方法及びそれを備えた表示装置
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733543A (zh) * 2007-06-14 2015-06-24 三星显示有限公司 薄膜晶体管阵列面板及其制造方法
CN101752390B (zh) * 2008-12-05 2014-09-24 株式会社半导体能源研究所 半导体装置
CN101752390A (zh) * 2008-12-05 2010-06-23 株式会社半导体能源研究所 半导体装置
US9515101B2 (en) 2012-12-06 2016-12-06 Boe Technology Group Co., Ltd. Array substrate and method for manufacturing the same, and display device
CN103000627A (zh) * 2012-12-06 2013-03-27 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104779254A (zh) * 2014-01-10 2015-07-15 三星显示有限公司 薄膜晶体管阵列面板及其制造方法
CN103915451A (zh) * 2014-03-28 2014-07-09 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
WO2015143818A1 (zh) * 2014-03-28 2015-10-01 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103915451B (zh) * 2014-03-28 2016-05-18 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN106784013A (zh) * 2016-11-29 2017-05-31 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示装置
CN106910779A (zh) * 2017-04-06 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法和显示装置
CN108520856A (zh) * 2018-05-18 2018-09-11 中国科学院微电子研究所 一种ito薄膜的图案化方法
CN109273458A (zh) * 2018-09-21 2019-01-25 惠科股份有限公司 阵列基板及其制作方法，以及显示面板
WO2020056906A1 (zh) * 2018-09-21 2020-03-26 惠科股份有限公司 阵列基板及其制作方法，以及显示面板
CN110942715A (zh) * 2018-09-24 2020-03-31 群创光电股份有限公司 可挠曲电子装置
CN110942715B (zh) * 2018-09-24 2022-01-18 群创光电股份有限公司 可挠曲电子装置

Also Published As

Publication number Publication date
US20130056740A1 (en) 2013-03-07
US20100022041A1 (en) 2010-01-28
US9111802B2 (en) 2015-08-18
US20150357349A1 (en) 2015-12-10
US20140167054A1 (en) 2014-06-19
TW200618311A (en) 2006-06-01
KR101054344B1 (ko) 2011-08-04
US20060102907A1 (en) 2006-05-18
US9431426B2 (en) 2016-08-30
US8372701B2 (en) 2013-02-12
US8637869B2 (en) 2014-01-28
KR20060053505A (ko) 2006-05-22
US7619254B2 (en) 2009-11-17
TWI385803B (zh) 2013-02-11
CN1776513B (zh) 2012-07-04
JP2006148040A (ja) 2006-06-08

Similar Documents

Publication Publication Date Title
CN1776513A (zh) 薄膜晶体管阵列面板及其制造方法
CN1808710A (zh) 薄膜晶体管阵列面板及其制造方法
CN1786801A (zh) 薄膜晶体管阵列面板及其制造方法
CN100340914C (zh) 显示装置以及光电变换元件
CN1761049A (zh) 薄膜晶体管阵列面板及其制造方法
CN1320599C (zh) 制造半导体器件的方法
CN1258230C (zh) 液晶显示器的多晶硅薄膜晶体管及其制造方法
CN1940688A (zh) 显示装置及其制造方法
CN1495851A (zh) 薄膜晶体管阵列板及其制造方法
CN1610859A (zh) 布线结构、利用该布线结构的薄膜晶体管基片及其制造方法
CN1353329A (zh) 薄膜晶体管阵列及其制造方法和使用它的显示板
CN1282106A (zh) 接触结构及半导体器件
CN1276630A (zh) 半导体器件及其制造方法
CN1769528A (zh) 用于导电材料的蚀刻剂及薄膜晶体管阵列面板的制造方法
CN1373384A (zh) 半导体器件及其制造方法
CN1671255A (zh) 显示装置
CN1462481A (zh) 薄膜晶体管及有源矩阵型显示装置及其制造方法
CN1855396A (zh) 薄膜晶体管、显示装置以及电子装置的制造方法
CN101068025A (zh) 显示装置
CN1163490A (zh) 半导体装置及其制造方法
CN1523413A (zh) 显示装置
CN1906527A (zh) 显示装置及其制造法
CN1828911A (zh) 薄膜晶体管衬底及其制造方法
CN1728363A (zh) 薄膜晶体管阵列面板及其制造方法
CN1684557A (zh) 光发射装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121106

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121106

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.