JPH06139844A - Ito導電膜およびその製造方法 - Google Patents
Ito導電膜およびその製造方法Info
- Publication number
- JPH06139844A JPH06139844A JP28648992A JP28648992A JPH06139844A JP H06139844 A JPH06139844 A JP H06139844A JP 28648992 A JP28648992 A JP 28648992A JP 28648992 A JP28648992 A JP 28648992A JP H06139844 A JPH06139844 A JP H06139844A
- Authority
- JP
- Japan
- Prior art keywords
- nitrogen
- conductive film
- sputtering
- ito conductive
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Physical Vapour Deposition (AREA)
- Manufacturing Of Electric Cables (AREA)
Abstract
(57)【要約】
【目的】 透明度が良好で膜厚が一定な、比抵抗が低い
ITO導電膜を再現性よく得る。 【構成】 酸化インジウムと酸化錫との混合物に窒素を
ドーピングする。これをターゲット29としてスパッタ
リングを行うことにより、基板22上にITO導電膜を
成膜する。この時、ターゲットから飛散する窒素によ
り、スパッタ室内に吸着されている酸素や水分による不
純ガスがこの窒素により置換緩和される。また、成膜さ
れたITO導電膜中に窒素が取り込まれ、この窒素はド
ナーとして作用する。
ITO導電膜を再現性よく得る。 【構成】 酸化インジウムと酸化錫との混合物に窒素を
ドーピングする。これをターゲット29としてスパッタ
リングを行うことにより、基板22上にITO導電膜を
成膜する。この時、ターゲットから飛散する窒素によ
り、スパッタ室内に吸着されている酸素や水分による不
純ガスがこの窒素により置換緩和される。また、成膜さ
れたITO導電膜中に窒素が取り込まれ、この窒素はド
ナーとして作用する。
Description
【0001】
【産業上の利用分野】本発明は、液晶表示装置やその他
の表示装置の透明電極、各種デバイスの電極または配線
材料として用いられるITO(Indiumu Tin Oxide)導
電膜およびその製造方法に関するものである。
の表示装置の透明電極、各種デバイスの電極または配線
材料として用いられるITO(Indiumu Tin Oxide)導
電膜およびその製造方法に関するものである。
【0002】
【従来の技術】従来、ITO導電膜は、比抵抗が低いこ
と、可視光透過率が高いこと、水溶液による湿式エッチ
ングができることなどの理由により、表示装置の透明電
極などに広く利用されている。
と、可視光透過率が高いこと、水溶液による湿式エッチ
ングができることなどの理由により、表示装置の透明電
極などに広く利用されている。
【0003】図2にITO導電膜を用いた表示装置の一
例として、アクティブマトリックス型液晶表示装置の絵
素の構成を示す。この表示装置においては、ガラス板か
らなる絶縁性基板10上に、複数の絵素電極1がマトリ
クス状に配置されている。各絵素電極1には、薄膜トラ
ンジスタ(以下TFTと称する)2が接続されている。
TFT2には、ゲートバスライン5から分岐されたゲー
ト電極4と、ソースバスライン7から分岐されたソース
電極6と、絵素電極1に接続されたドレイン電極8とが
設けられている。このTFT2により絵素電極1と対向
電極(図示せず)との間に印加される電界がスイッチン
グされて、表示パターンが形成される。このTFT2の
製造について、図2および図3を参照しながら説明す
る。まず、スパッタリングにより基板10全体を覆うよ
うにしてTa2O5からなるベース絶縁膜11を形成す
る。その上に、スパッタリングによりTaからなる配線
を形成し、その表層部を電界液中で陽極酸化処理して、
ゲートバスライン5、ゲート電極4、補助容量用ライン
およびTaOXからなる陽極酸化膜12を形成する。次
に、基板全体を覆うようにしてCVD法によりSiNX
からなるゲート絶縁膜13を形成する。続いて、ゲート
電極4と対向するように、真性アモルファスシリコン半
導体層14を形成し、その上にSiNXからなるエッチ
ングストッパー15を形成する。さらに、その端部と半
導体層14を覆うようにして、リン(P)をドープした
n型アモルファスシリコン半導層16a、16bを形成
する。そして、スパッタリングにより、チタン(Ti)
からなる配線17a、17bとITO導電膜18a、1
8bを形成する。その後、各層の一部を上方からエッチ
ングストッパ15までエッチングにより除去する。
例として、アクティブマトリックス型液晶表示装置の絵
素の構成を示す。この表示装置においては、ガラス板か
らなる絶縁性基板10上に、複数の絵素電極1がマトリ
クス状に配置されている。各絵素電極1には、薄膜トラ
ンジスタ(以下TFTと称する)2が接続されている。
TFT2には、ゲートバスライン5から分岐されたゲー
ト電極4と、ソースバスライン7から分岐されたソース
電極6と、絵素電極1に接続されたドレイン電極8とが
設けられている。このTFT2により絵素電極1と対向
電極(図示せず)との間に印加される電界がスイッチン
グされて、表示パターンが形成される。このTFT2の
製造について、図2および図3を参照しながら説明す
る。まず、スパッタリングにより基板10全体を覆うよ
うにしてTa2O5からなるベース絶縁膜11を形成す
る。その上に、スパッタリングによりTaからなる配線
を形成し、その表層部を電界液中で陽極酸化処理して、
ゲートバスライン5、ゲート電極4、補助容量用ライン
およびTaOXからなる陽極酸化膜12を形成する。次
に、基板全体を覆うようにしてCVD法によりSiNX
からなるゲート絶縁膜13を形成する。続いて、ゲート
電極4と対向するように、真性アモルファスシリコン半
導体層14を形成し、その上にSiNXからなるエッチ
ングストッパー15を形成する。さらに、その端部と半
導体層14を覆うようにして、リン(P)をドープした
n型アモルファスシリコン半導層16a、16bを形成
する。そして、スパッタリングにより、チタン(Ti)
からなる配線17a、17bとITO導電膜18a、1
8bを形成する。その後、各層の一部を上方からエッチ
ングストッパ15までエッチングにより除去する。
【0004】このことにより、配線17aとITO導電
膜18aとから構成されるソースバスライン7およびソ
ース電極6が形成され、配線17bがドレイン電極8と
なり、ITO導電膜18bが絵素電極1となる。
膜18aとから構成されるソースバスライン7およびソ
ース電極6が形成され、配線17bがドレイン電極8と
なり、ITO導電膜18bが絵素電極1となる。
【0005】さらに、表示品位の向上のため、図2に示
す絵素電極1の一部は間に陽極酸化膜12と絶縁膜13
を介して補助容量用ライン3に重畳される構成とされて
おり、付加容量が形成される。
す絵素電極1の一部は間に陽極酸化膜12と絶縁膜13
を介して補助容量用ライン3に重畳される構成とされて
おり、付加容量が形成される。
【0006】
【発明が解決しようとする課題】従来、上記のようなI
TO導電膜は、酸化インジウムと酸化錫をターゲットと
して、不活性ガスまたは酸素ガスを添加した低圧のスパ
ッタガス中でスパッタリングを行うことにより成膜して
いた。通常、スパッタリングを行うスパッタ室の内壁面
やターゲット電極またはスパッタホルダなどには、大気
中の酸素や水分が吸着されている。このため、スパッタ
ガスに添加する酸素ガスの量を調製しても、これら内壁
面などに吸着されている酸素や水分が不純ガスとなって
影響を与えるので、スパッタガス中の酸素ガス量を制御
することは困難である。よって、透明度や膜厚が安定せ
ず、比抵抗が高くなるという問題点があった。そして、
ITO導電膜の膜厚が薄かったり比抵抗が高くなるとソ
ースバスラインの冗長構造としての機能が不十分であ
り、透明度が低くなると絵素電極として用いた場合に表
示品位が低下するという問題点が生じる。
TO導電膜は、酸化インジウムと酸化錫をターゲットと
して、不活性ガスまたは酸素ガスを添加した低圧のスパ
ッタガス中でスパッタリングを行うことにより成膜して
いた。通常、スパッタリングを行うスパッタ室の内壁面
やターゲット電極またはスパッタホルダなどには、大気
中の酸素や水分が吸着されている。このため、スパッタ
ガスに添加する酸素ガスの量を調製しても、これら内壁
面などに吸着されている酸素や水分が不純ガスとなって
影響を与えるので、スパッタガス中の酸素ガス量を制御
することは困難である。よって、透明度や膜厚が安定せ
ず、比抵抗が高くなるという問題点があった。そして、
ITO導電膜の膜厚が薄かったり比抵抗が高くなるとソ
ースバスラインの冗長構造としての機能が不十分であ
り、透明度が低くなると絵素電極として用いた場合に表
示品位が低下するという問題点が生じる。
【0007】このためにスパッタガス中に窒素ガスを添
加して、透明度が良好で窒素を含んだITO導電膜を形
成することも行われている。この方法によれば、スパッ
タリング装置内に吸着されている酸素や水分による不純
ガスがこの窒素ガスにより置換緩和されて、ITO導電
膜の成膜に悪影響を及ぼすのを防ぐことができる。よっ
て、透明度が良好で膜厚が安定したITO導電膜を形成
することができる。また、成膜されたITO導電膜中に
窒素が取り込まれ、この窒素はドナーとして作用するこ
とになる。よって、ITO導電膜の比抵抗を低減するこ
とができる。しかし、この方法では、スパッタガス中の
窒素ガスの量を制御して成膜するので、ガスの分布によ
り成膜状態が左右され、膜厚、透明度や比抵抗の再現性
が得られなかった。
加して、透明度が良好で窒素を含んだITO導電膜を形
成することも行われている。この方法によれば、スパッ
タリング装置内に吸着されている酸素や水分による不純
ガスがこの窒素ガスにより置換緩和されて、ITO導電
膜の成膜に悪影響を及ぼすのを防ぐことができる。よっ
て、透明度が良好で膜厚が安定したITO導電膜を形成
することができる。また、成膜されたITO導電膜中に
窒素が取り込まれ、この窒素はドナーとして作用するこ
とになる。よって、ITO導電膜の比抵抗を低減するこ
とができる。しかし、この方法では、スパッタガス中の
窒素ガスの量を制御して成膜するので、ガスの分布によ
り成膜状態が左右され、膜厚、透明度や比抵抗の再現性
が得られなかった。
【0008】本発明は上記問題点を解決するためになさ
れたものであり、透明度が良好で、比抵抗が高く、膜厚
の再現性のよいITO導電膜およびその製造方法を提供
することを目的とする。
れたものであり、透明度が良好で、比抵抗が高く、膜厚
の再現性のよいITO導電膜およびその製造方法を提供
することを目的とする。
【0009】
【課題を解決するための手段】本発明のITO導電膜
は、酸化インジウムと酸化錫との混合物に窒素をドーピ
ングしたターゲットを用いてスパッタリングすることに
より形成された窒素を含むITO導電膜であって、その
ことにより上記目的が達成される。
は、酸化インジウムと酸化錫との混合物に窒素をドーピ
ングしたターゲットを用いてスパッタリングすることに
より形成された窒素を含むITO導電膜であって、その
ことにより上記目的が達成される。
【0010】本発明のITO導電膜の製造方法は、基板
上に、酸化インジウムと酸化錫との混合物に窒素をドー
ピングしたターゲットを用いてスパッタリングを行うこ
とにより窒素を含むITO導電膜を形成するITO導電
膜の製造方法であって、そのことにより上記目的が達成
される。
上に、酸化インジウムと酸化錫との混合物に窒素をドー
ピングしたターゲットを用いてスパッタリングを行うこ
とにより窒素を含むITO導電膜を形成するITO導電
膜の製造方法であって、そのことにより上記目的が達成
される。
【0011】
【作用】酸化インジウムと酸化錫の混合物に窒素をドー
ピングしたターゲットを用いてスパッタリングを行う
と、ターゲットから飛散する窒素により、スパッタ室内
に吸着されている酸素や水分による不純ガスがこの窒素
により置換緩和される。よって、この不純ガスがITO
導電膜の成膜に悪影響を及ぼすのを防ぐことができ、透
明度が良好で膜厚が安定したITO導電膜を形成するこ
とができる。また、成膜されたITO導電膜中に窒素が
取り込まれ、この窒素はドナーとして作用することにな
る。よって、ITO導電膜の比抵抗を低減することがで
きる。
ピングしたターゲットを用いてスパッタリングを行う
と、ターゲットから飛散する窒素により、スパッタ室内
に吸着されている酸素や水分による不純ガスがこの窒素
により置換緩和される。よって、この不純ガスがITO
導電膜の成膜に悪影響を及ぼすのを防ぐことができ、透
明度が良好で膜厚が安定したITO導電膜を形成するこ
とができる。また、成膜されたITO導電膜中に窒素が
取り込まれ、この窒素はドナーとして作用することにな
る。よって、ITO導電膜の比抵抗を低減することがで
きる。
【0012】スパッタ室内の窒素量は、酸化インジウム
と酸化錫とにドーピングされた窒素量で制御されるの
で、窒素の分布の再現性が高い。よって、透明度、膜厚
および比抵抗の再現性に優れたITO導電膜が得られ
る。
と酸化錫とにドーピングされた窒素量で制御されるの
で、窒素の分布の再現性が高い。よって、透明度、膜厚
および比抵抗の再現性に優れたITO導電膜が得られ
る。
【0013】
【実施例】以下、本発明を図面を参照して説明する。
【0014】図1に本発明に用いられるスパッタリング
装置の一例を示す。
装置の一例を示す。
【0015】本実施例に用いるスパッタリング装置は、
スパッタ室19の前後にローディングストッカ20とア
ンローディングストッカ21を配置している。スパッタ
リングによりITO導電膜が形成される基板22は、ス
パッタホルダ23に取り付けられ、一旦ローディングス
トッカ20に収納されてから1枚ずつスパッタ室19に
供給される。そして、スパッタリングが完了するとアン
ローディングストッカ21に排出されるようになってい
る。また、スパッタ室19、ローディングストッカ20
およびアンローディングストッカ21は、それぞれバル
ブ24を介して真空ポンプに接続され、内部を高真空に
することができるようにされている。
スパッタ室19の前後にローディングストッカ20とア
ンローディングストッカ21を配置している。スパッタ
リングによりITO導電膜が形成される基板22は、ス
パッタホルダ23に取り付けられ、一旦ローディングス
トッカ20に収納されてから1枚ずつスパッタ室19に
供給される。そして、スパッタリングが完了するとアン
ローディングストッカ21に排出されるようになってい
る。また、スパッタ室19、ローディングストッカ20
およびアンローディングストッカ21は、それぞれバル
ブ24を介して真空ポンプに接続され、内部を高真空に
することができるようにされている。
【0016】スパッタ室19には、ターゲット電極25
とヒーター26が備えられ、ターゲット電極25には直
流電源27が接続され、ヒーター26には電源(図示せ
ず)が接続されている。また、このスパッタ室19に
は、スパッタガス導入管28が接続されている。
とヒーター26が備えられ、ターゲット電極25には直
流電源27が接続され、ヒーター26には電源(図示せ
ず)が接続されている。また、このスパッタ室19に
は、スパッタガス導入管28が接続されている。
【0017】スパッタリングは以下のようにして行われ
る。まず、酸化インジウム(In2O3)に10wt%程
度の酸化錫(SnO2)を添加し、さらに窒素をドーピ
ングしたターゲット29をターゲット電極25に磁力に
よって保持させる。酸化インジウムと酸化錫中の窒素の
不純物濃度は、例えば、50mol%程度とすることが
できる。そして、スパッタホルダ23に取り付けられた
基板22をローディングストッカ20からスパッタ室1
9に供給して、ターゲット29の上方に対向配置する。
次に、基板22の温度をヒーター26によって200℃
前後まで上昇させ、これを20分間維持して、真空加熱
する。そして、真空ポンプによりスパッタ室19内をさ
らに高真空にして、10-6Torr程度にする。その
後、スパッタガス導入管28から不活性ガスとしてアル
ゴンカスを導入して、スパッタ室19内のガス圧を3m
Torr程度に調製する。その状態で、直流電源27に
より500Wの電力をターゲット電極25に供給して、
ターゲット29と基板22との間に放電を起こさせると
スパッタリングが行われる。スパッタリングは、ターゲ
ット29から飛散した酸化インジウムと酸化錫のスパッ
タ粒子が、対向する基板22の表面に付着してITO導
電膜として成膜されることにより行われる。この時、ス
パッタ室19の内壁面やターゲット29の表面またはス
パッタホルダ23などから放出される不純ガス中の酸素
や水分が、ターゲット29より飛散する窒素により置換
緩和される。よって、基板22の表面に成膜されるIT
O導電膜と不純ガス中の酸素や水分が直接酸化反応を行
うのを防止することができる。また、この窒素は、IT
O導電膜に取り込まれるため、この取り込まれた窒素が
ドナーとして作用することができる。
る。まず、酸化インジウム(In2O3)に10wt%程
度の酸化錫(SnO2)を添加し、さらに窒素をドーピ
ングしたターゲット29をターゲット電極25に磁力に
よって保持させる。酸化インジウムと酸化錫中の窒素の
不純物濃度は、例えば、50mol%程度とすることが
できる。そして、スパッタホルダ23に取り付けられた
基板22をローディングストッカ20からスパッタ室1
9に供給して、ターゲット29の上方に対向配置する。
次に、基板22の温度をヒーター26によって200℃
前後まで上昇させ、これを20分間維持して、真空加熱
する。そして、真空ポンプによりスパッタ室19内をさ
らに高真空にして、10-6Torr程度にする。その
後、スパッタガス導入管28から不活性ガスとしてアル
ゴンカスを導入して、スパッタ室19内のガス圧を3m
Torr程度に調製する。その状態で、直流電源27に
より500Wの電力をターゲット電極25に供給して、
ターゲット29と基板22との間に放電を起こさせると
スパッタリングが行われる。スパッタリングは、ターゲ
ット29から飛散した酸化インジウムと酸化錫のスパッ
タ粒子が、対向する基板22の表面に付着してITO導
電膜として成膜されることにより行われる。この時、ス
パッタ室19の内壁面やターゲット29の表面またはス
パッタホルダ23などから放出される不純ガス中の酸素
や水分が、ターゲット29より飛散する窒素により置換
緩和される。よって、基板22の表面に成膜されるIT
O導電膜と不純ガス中の酸素や水分が直接酸化反応を行
うのを防止することができる。また、この窒素は、IT
O導電膜に取り込まれるため、この取り込まれた窒素が
ドナーとして作用することができる。
【0018】上記実施例においては、不純物ガスの悪影
響を排して、透明度が良好で一定の膜厚のITO導電膜
を成膜することができた。このITO導電膜の窒素含有
量は40mol%程度となり、比抵抗を400μΩcm
前後まで低減することができた。また、このITO導電
膜はエッチング特性にも優れており、液晶表示装置の絵
素電極やソースバスラインの冗長構造として用いられる
のに適している。
響を排して、透明度が良好で一定の膜厚のITO導電膜
を成膜することができた。このITO導電膜の窒素含有
量は40mol%程度となり、比抵抗を400μΩcm
前後まで低減することができた。また、このITO導電
膜はエッチング特性にも優れており、液晶表示装置の絵
素電極やソースバスラインの冗長構造として用いられる
のに適している。
【0019】上記においては、基板22温度を200℃
としたが、成膜条件を変えることによりさらに低抵抗な
ITO導電膜を得ることもできる。例えば、基板22温
度を300℃とすると、比抵抗が350μΩcmのIT
O導電膜を成膜することができる。上記のようにして成
膜されたITO導電膜は、液晶表示装置のみでなく、E
L表示装置やその他の情報処理機器の電極または配線材
料として広く用いることができる。また、TFTを用い
たアクティブマトリックス型液晶表示装置のみでなく、
MIM、ダイオード、FET(バルクトランジスタ)、
バリスタなどを用いたアクティブマトリックス型液晶表
示装置にも用いることができる。また、単純マトリクス
型液晶表示装置に用いることもできる。
としたが、成膜条件を変えることによりさらに低抵抗な
ITO導電膜を得ることもできる。例えば、基板22温
度を300℃とすると、比抵抗が350μΩcmのIT
O導電膜を成膜することができる。上記のようにして成
膜されたITO導電膜は、液晶表示装置のみでなく、E
L表示装置やその他の情報処理機器の電極または配線材
料として広く用いることができる。また、TFTを用い
たアクティブマトリックス型液晶表示装置のみでなく、
MIM、ダイオード、FET(バルクトランジスタ)、
バリスタなどを用いたアクティブマトリックス型液晶表
示装置にも用いることができる。また、単純マトリクス
型液晶表示装置に用いることもできる。
【0020】
【発明の効果】以上の説明から明らかなように、本発明
によれば、不純ガスによつ悪影響を排して、透明度が良
好で膜厚が一定な、比抵抗が低いITO導電膜を再現性
よく製造することができる。
によれば、不純ガスによつ悪影響を排して、透明度が良
好で膜厚が一定な、比抵抗が低いITO導電膜を再現性
よく製造することができる。
【図1】本発明に用いられるスパッタリング装置の一例
を示す縦断面図である。
を示す縦断面図である。
【図2】アクティブマトリックス型液晶表示装置の絵素
の構成を示す平面図である。
の構成を示す平面図である。
【図3】図2のX−X’断面図である。
29 ターゲット 22 基板 18a、18b ITO電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 片山 幹雄 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 高濱 学 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 嶋田 吉祐 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (2)
- 【請求項1】 酸化インジウムと酸化錫との混合物に窒
素をドーピングしたターゲットを用いてスパッタリング
することにより形成された窒素を含むITO導電膜。 - 【請求項2】 基板上に、酸化インジウムと酸化錫との
混合物に窒素をドーピングしたターゲットを用いてスパ
ッタリングを行うことにより窒素を含むITO導電膜を
形成するITO導電膜の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28648992A JPH06139844A (ja) | 1992-10-23 | 1992-10-23 | Ito導電膜およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28648992A JPH06139844A (ja) | 1992-10-23 | 1992-10-23 | Ito導電膜およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06139844A true JPH06139844A (ja) | 1994-05-20 |
Family
ID=17705067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28648992A Pending JPH06139844A (ja) | 1992-10-23 | 1992-10-23 | Ito導電膜およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06139844A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006133769A (ja) * | 2004-10-26 | 2006-05-25 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
JP2006148040A (ja) * | 2004-11-17 | 2006-06-08 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
JP2006163367A (ja) * | 2004-12-07 | 2006-06-22 | Samsung Electronics Co Ltd | 表示装置用配線、該配線を有する薄膜トランジスタ表示板及びその製造方法 |
JP2008216490A (ja) * | 2007-03-01 | 2008-09-18 | Kobe Steel Ltd | 表示デバイス用透明電極およびその作製方法 |
JP2010206187A (ja) * | 2009-02-06 | 2010-09-16 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
WO2013161603A1 (ja) * | 2012-04-24 | 2013-10-31 | コニカミノルタ株式会社 | 透明電極、電子デバイス、および透明電極の製造方法 |
-
1992
- 1992-10-23 JP JP28648992A patent/JPH06139844A/ja active Pending
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8207534B2 (en) | 2004-10-26 | 2012-06-26 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
JP2006133769A (ja) * | 2004-10-26 | 2006-05-25 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
US8455277B2 (en) | 2004-10-26 | 2013-06-04 | Samsung Display Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
KR101219038B1 (ko) * | 2004-10-26 | 2013-01-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
US8288771B2 (en) | 2004-10-26 | 2012-10-16 | Samsung Electonics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
US9111802B2 (en) | 2004-11-17 | 2015-08-18 | Samsung Display Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
JP2006148040A (ja) * | 2004-11-17 | 2006-06-08 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
US9431426B2 (en) | 2004-11-17 | 2016-08-30 | Samsung Display Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
US8637869B2 (en) | 2004-11-17 | 2014-01-28 | Samsung Display Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
US8372701B2 (en) | 2004-11-17 | 2013-02-12 | Samsung Display Co., Ltd. | Thin film transistor array panel including layered line structure and method for manufacturing the same |
JP2006163367A (ja) * | 2004-12-07 | 2006-06-22 | Samsung Electronics Co Ltd | 表示装置用配線、該配線を有する薄膜トランジスタ表示板及びその製造方法 |
US8507303B2 (en) | 2004-12-07 | 2013-08-13 | Samsung Display Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
JP2008216490A (ja) * | 2007-03-01 | 2008-09-18 | Kobe Steel Ltd | 表示デバイス用透明電極およびその作製方法 |
JP4705062B2 (ja) * | 2007-03-01 | 2011-06-22 | 株式会社神戸製鋼所 | 配線構造およびその作製方法 |
US8877569B2 (en) | 2009-02-06 | 2014-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing thin film transistor with oxide semiconductor using sputtering method |
JP2010206187A (ja) * | 2009-02-06 | 2010-09-16 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
US9431427B2 (en) | 2009-02-06 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor layer |
WO2013161603A1 (ja) * | 2012-04-24 | 2013-10-31 | コニカミノルタ株式会社 | 透明電極、電子デバイス、および透明電極の製造方法 |
JPWO2013161603A1 (ja) * | 2012-04-24 | 2015-12-24 | コニカミノルタ株式会社 | 透明電極、電子デバイス、および透明電極の製造方法 |
US9876189B2 (en) | 2012-04-24 | 2018-01-23 | Konica Minolta, Inc. | Transparent electrode, electronic device, and transparent electrode manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0211401B1 (en) | N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays | |
JP3148129B2 (ja) | アクティブマトリクス基板とその製法および液晶表示装置 | |
JP2912506B2 (ja) | 透明導電膜の形成方法 | |
US5070379A (en) | Thin-film transistor matrix for active matrix display panel with alloy electrodes | |
KR20010060786A (ko) | 인듐-징크-옥사이드로 적용된 투명전극과 이를 에칭하기위한 에천트 | |
US5281554A (en) | Method for producing a semiconductor device having a tantalum thin film | |
JP3034155B2 (ja) | 2端子非線形素子 | |
KR100329585B1 (ko) | 박막 트랜지스터 및 액정 표시 장치 | |
JPH06139844A (ja) | Ito導電膜およびその製造方法 | |
JP4034479B2 (ja) | 薄膜トランジスタ基板および液晶表示装置 | |
EP0498663B1 (en) | Method for producing a semi conductor device using sputtering | |
US5225364A (en) | Method of fabricating a thin-film transistor matrix for an active matrix display panel | |
JP2895700B2 (ja) | アクティブマトリクス表示素子 | |
JPH0773738A (ja) | 透明導電膜およびその製造方法 | |
JP3007758B2 (ja) | Ito導電膜とその製造方法 | |
JP5368717B2 (ja) | 表示装置およびこれに用いるCu合金膜 | |
JP2505662B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3055384B2 (ja) | 配線を有する電子デバイス | |
KR101583602B1 (ko) | 구리배선 형성방법과 구리배선을 포함하는 액정표시장치용 어레이기판 | |
JPH0812356B2 (ja) | アクティブ型液晶表示素子 | |
JPH03257829A (ja) | 透明絶縁層の製造方法並びに表示装置の製造方法 | |
KR20040090302A (ko) | 박막트랜지스터 및 그 형성방법 | |
KR910008116B1 (ko) | 박막 트랜지스터와 그 제조방법 | |
KR910008946B1 (ko) | 평판 디스플레이용 박막트랜지스터 | |
JPH0682822A (ja) | 液晶表示素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990121 |