[go: up one dir, main page]

TWI569426B - 畫素陣列結構、顯示面板以及畫素陣列結構的製作方法 - Google Patents

畫素陣列結構、顯示面板以及畫素陣列結構的製作方法 Download PDF

Info

Publication number
TWI569426B
TWI569426B TW104143653A TW104143653A TWI569426B TW I569426 B TWI569426 B TW I569426B TW 104143653 A TW104143653 A TW 104143653A TW 104143653 A TW104143653 A TW 104143653A TW I569426 B TWI569426 B TW I569426B
Authority
TW
Taiwan
Prior art keywords
layer
signal line
conductive
circuit
pixel array
Prior art date
Application number
TW104143653A
Other languages
English (en)
Other versions
TW201724476A (zh
Inventor
鍾育華
張祖強
王泰瑞
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW104143653A priority Critical patent/TWI569426B/zh
Priority to US14/983,548 priority patent/US20170186367A1/en
Priority to CN201610090201.4A priority patent/CN106920815B/zh
Application granted granted Critical
Publication of TWI569426B publication Critical patent/TWI569426B/zh
Publication of TW201724476A publication Critical patent/TW201724476A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

畫素陣列結構、顯示面板以及畫素陣列結構的製作方法
本發明是有關於一種顯示面板。
平面顯示面板已經是現行顯示產品的主流。隨著高解析度與高畫質的需求，平面顯示面板中各畫素單元的驅動電路結構可能變得複雜。舉例來說，若採用有機發光材料當作顯示介質，各畫素單元的驅動電路結構可能包括不只一個電晶體以及一個或多個的電容結構。另外，為了傳遞不同類型的訊號，平面顯示面板中還需要設置多種訊號線，例如掃描訊號線、資料訊號線以及電源訊號線或是共用訊號線等。如此一來，在有限的面積中需要設置訊號線、主動元件、電容結構等構件，這使得驅動電路結構的布局設計受到侷限。
本發明提供一種畫素陣列結構，有助於提升驅動電路結構的布局彈性。
本發明提供一種顯示面板，將訊號線的線路與驅動電路結構製作於不同層位，以增加驅動電路結構的布局面積。
本發明提供一種畫素陣列結構的製作方法，有助於增大驅動電路結構的布局面積。
本發明的畫素陣列結構包括底承載板、線路層、平坦層、畫素單元層以及傳導結構。線路層配置於底承載板上。平坦層覆蓋線路層，且平坦層之遠離線路層的一側具有一平坦面。畫素單元層配置於平坦層的平坦面上且畫素單元層包一畫素單元。畫素單元包括一驅動電路結構以及電性連接該驅動電路結構的一畫素電極。傳導結構貫穿平坦層並且連接於驅動電路結構與線路層之間。
本發明的顯示面板包括上述的畫素陣列結構以及顯示介質層，其中顯示介質層配置於畫素單元層上並連接畫素電極。
本發明的畫素陣列結構的製作方法至少包括以下步驟。於一底承載板上製作一線路層。形成一平坦層於線路層上且平坦層之遠離線路層的一側具有一平坦面。形成一畫素單元層於平坦層的平坦面上。畫素單元層包括一畫素單元，且畫素單元包括一驅動電路結構以及電性連接驅動電路結構的一畫素電極。形成一傳導結構。傳導結構貫穿平坦層並且連接於驅動電路結構與線路層之間。
基於上述，根據本發明實施例的製作方法，本發明實施例的顯示面板及畫素陣列結構將畫素單元中的驅動電路結構與傳遞訊號的線路分開設置於不同層位中。因此，驅動電路結構的布局空間不需受到線路的限制而更富彈性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1為本發明一實施例的顯示面板的示意圖。請參照圖1，顯示面板100包括底承載板110、線路層120、平坦層130、畫素單元層140、傳導結構150、顯示介質層160以及訊號源電路170，其中底承載板110、線路層120、平坦層130、畫素單元層140、傳導結構150所構成的結構可以稱為畫素陣列結構102。線路層120配置於底承載板110上。平坦層130覆蓋線路層120，且平坦層130之遠離線路層120的一側具有一平坦面132。畫素單元層140配置於平坦層130的平坦面132上且畫素單元層140包一畫素單元142。畫素單元142包括一驅動電路結構142D以及電性連接驅動電路結構142D的一畫素電極142E。傳導結構150貫穿平坦層130並且連接於驅動電路結構142D與線路層120之間。顯示介質層160配置於畫素單元層140上並連接畫素電極142E。訊號源電路170電性連接至該線路層120，使得畫素單元層130透過傳導結構150以及線路層120而電性連接訊號源電路170。如此一來，畫素單元層130可以接收到來自訊號源電路170所提供的訊號而驅動顯示介質層160。在本實施例中，顯示介質層160的材質包括有機發光材料，不過其他實施例也可以採用液晶材料、電泳顯示材料、發光半導體材料等其他材料作為顯示介質層160。
畫素陣列結構102的製作方法大致包括以下步驟。先於底承載板110上製作線路層120。接著，形成平坦層130於線路層120上。之後，將畫素單元層140形成於平坦層130的平坦面132上。此外，本實施例還可以形成貫穿平坦層130的傳導結構150，使傳導結構150連接於驅動電路結構142D與線路層120之間。傳導結構150的形成方法可包括先在平坦層130上形成暴露出線路層120的貫孔(未繪示)，並且在貫孔中填入導電材料。平坦層130的材質包括有機絕緣材料、無機絕緣材料或其組合，並且平坦層130的溫度耐受性可以容忍驅動電路結構142D的製程溫度。舉例而言，作為平坦層130的有機絕緣材料包括聚亞醯胺、有機光阻材料、或其組合，而無機絕緣材料包括氧化矽、氮化矽、氮氧化矽或其組合。在一實施例中，平坦層130可以是沉積層或塗佈層，以沉積或塗佈方式形成於線路層120上。此外，將平坦層130製作於線路層120後可以選擇性地進行一平坦化步驟使得平坦層130具有平坦面132。平坦面132的表面起伏程度可以依照不同製程需求而決定。在一實施例中，只要平坦面132的表面起伏程度(或是粗糙度)不致降低驅動電路結構142D的製作良率，即可採用。
為了驅動顯示介質層160，需要提供不只一種訊號(例如掃描訊號、資料訊號、電源訊號等)給畫素單元層130，因此傳遞訊號用的線路在整個顯示面板100中佔有一定比例的面積。在本實施例中，將這些線路的至少一種設置於線路層120中並以平坦層130設置於線路層120與畫素單元層140之間，使得線路層120與畫素單元層140在厚度方向上彼此分離(位於不同層位)。如此一來，畫素單元層140中單一畫素單元142的驅動電路結構142D能夠具有增大的布局面積，可提升驅動電路結構142D的設計彈性。
圖2為本發明另一實施例的顯示面板中畫素單元層、線路層與傳導結構的示意圖，圖3為圖2畫素單元層與線路層的局部上視示意圖，而圖4是繪示圖3中剖線I-I’；II-II’與III-III’的剖面示意圖。請同時參照圖2至圖4，為了清楚呈現出顯示面板200中線路層220、畫素單元層240與傳導結構250的設計，圖2中省略了顯示面板200的其他構件，不過顯示面板200可以包括圖1中的底承載板110、平坦層130、顯示介質層160以及訊號源電路170。換言之，線路層220、畫素單元層240與傳導結構250可以用於取代顯示面板100中的線路層120、畫素單元層140與傳導結構150。
在本實施例中，畫素單元層240包括多個畫素單元242，且這些畫素單元242陣列排列。線路層220則包括多條訊號線222，各條訊號線220可以對應於其中一列畫素單元242。根據圖3與圖4，單一畫素單元242包括驅動電路結構242D以及連接於驅動電路結構242D的畫素電極242E。驅動電路結構242D包括第一主動元件T1、第二主動元件T2以及電容結構C。
第一主動元件T1包括一第一閘極G1、一第一通道層CH1、一第一源極S1以及一第一汲極D1，其中第一閘極G1與第一通道層CH1分離，第一源極S1與第一汲極D1連接於第一通道層CH1。第二主動元件T2包括一第二閘極G2、一第二通道層CH2、一第二源極S2以及一第二汲極D2，其中第二閘極G2與第二通道層CH2分離，第二源極S2與第二汲極D2連接於第二通道層CH2。此外，第二閘極G2連接第一主動元件T1的第一汲極D1而第二汲極D2連接於畫素電極242E。電容結構C的一第一端C1連接於第二閘極G2，而電容結構C的一第二端C2連接於第二源極S2。
此外，畫素單元層240還包括掃描訊號線SL與電源訊號線PW，其中掃描訊號線SL與電源訊號線PW搭配線路層120中的訊號線222用來傳遞驅動電路結構242所需要的多種訊號。第一主動元件T1的第一閘極G1連接於掃描訊號線SL，而第一主動元件T1的第一源極S1透過傳導結構250連接於線路層220中的訊號線222。同時，第二主動元件T2的第二源極S2連接於電源訊號線PW。如此一來，驅動電路結構242D是由兩個主動元件與一個電容結構所構成的2T1C驅動電路結構，而且線路層220中的訊號線222用以傳遞驅動電路結構242D欲被輸入的資料訊號。換言之，線路層220的訊號線222可做為資料訊號線。
為了將訊號由訊號源電路(未繪示)傳遞給其中一列的畫素單元242，訊號線222的延伸長度可以由畫素單元層240的一側連續地延伸至相對的一側而橫跨整個畫素單元層240。由於線路層220與驅動電路結構242D位於平坦層130的相對兩側，第一主動元件T1的第一源極S1透過傳導結構250連接至線路層220的訊號線222。因此，驅動電路結構242D可以至少部分重疊於線路層220的訊號線222，而不需完全避開訊號線222所在面積。也就是說，訊號線222所佔據的面積不會局限驅動電路結構242D的布局設計。因此，在相同的面板尺寸以及相同畫素單元242分布密度之下，根據本實施例的設計，主動元件或電容結構的面積可以更為增加，或是驅動電路結構242D可以包括更多的主動元件或更多的電容結構。
進一步來說，畫素單元層220中有多個用來傳遞不同訊號的構件，因此畫素單元層220可以包括數個絕緣層I1~I4。絕緣層I1設置於第一閘極G1與第一通道層CH1之間以及設置於第二閘極G2與第二通道層CH2之間。絕緣層I2設置於電容結構C的第一端C1與第二端C2之間。絕緣層I3設置於傳導結構250與第一主動元件T1之間。絕緣層I4則覆蓋住傳導結構250並且畫素電極242E設置於絕緣層I4上，使得畫素電極242E與傳導結構250位於絕緣層I4的相對兩側。也就是說，本實施例可以在製作完驅動電路結構242D之後先製作絕緣層I3以將驅動電路結構242D覆蓋，隨後再於絕緣層I3上製作傳導結構250。此外，在製作傳導結構250時可以同時製作連接導體CX1、CX2以及CX3。後續製作的畫素電極242E透過連接導體CX1連接至第二主動元件T2的第二汲極D2。連接導體CX2連接於第二主動元件T2的第二閘極G2(或是電容結構C的第一端C1)與第一主動元件T1的第一汲極D1之間。連接導體CX3則連接於第二主動元件T2的第二源極S2與電容結構C的第二端C2之間。
由於傳導結構250製作於畫素單元層240之後，在圖4中，傳導結構250包括一第一導通部250A、一第二導通部250B以及一連接部250C。第一導通部250A連接至驅動電路結構240中第一主動元件T1的第一源極S1。第二導通部250B連接至線路層220的訊號線222。連接部250C則連接於第一導通部252與第二導通部254之間。另外，在本實施例中，傳導結構250的連接部250C與線路層220位於驅動電路結構240的相對兩側，且第一導通部250A朝向底承載板110延伸的延伸長度L1小於第二導通部250B朝向底承載板110延伸的延伸長度L2。
另外，設置於線路層220與畫素單元層240之間的平坦層130具有平坦表面132，且第一主動元件T1與第二主動元件T2的製作於平坦層130的平坦表面132上。如此一來，可以確保第一主動元件T1與第二主動元件T2的品質。在此，第一主動元件T1與第二主動元件T2設置為頂閘型薄膜電晶體結構，不過在其他實施例中，第一主動元件T1與第二主動元件T 2可選擇設置為底閘型薄膜電晶體結構。
圖5為本發明再一實施例的顯示面板中畫素單元層、線路層與傳導結構的示意圖，而圖6為圖5畫素單元層與線路層的局部上視示意圖。請同時參照圖5與圖6，為了清楚呈現出顯示面板300中線路層320、畫素單元層340與傳導結構350的設計，圖5中省略了顯示面板300的其他構件，不過顯示面板300可以包括圖1中的底承載板110、平坦層130、顯示介質層160以及訊號源電路170。換言之，線路層320、畫素單元層340與傳導結構350可以用於取代顯示面板100中的線路層120、畫素單元層140與傳導結構150。
在本實施例中，畫素單元層340包括陣列排列的畫素單元242、多條掃描訊號線SL與多條資料訊號線DL，其中畫素單元242大致相似於圖2至圖4中的畫素單元242。掃描訊號線SL與資料訊號線DL交錯排列，並且第一主動元件T1的第一閘極G1連接於掃描訊號線SL而第一主動元件T1的第一源極S1連接於資料訊號線DL。另外，在本實施例中，傳導結構350用以連接於線路層320與第二主動元件T2的第二源極S2之間。
線路層320用以傳遞電源訊號給第二主動元件T2的第二源極S2。對於顯示面板300而言，線路層320傳遞電源訊號可以同時提供給所有的畫素單元242，因此線路層320可以不須劃分成多個獨立的線路。在本實施例中，線路層320可以由未圖案化成多條線路圖案的導電層322所構成，且畫素單元層340的面積可以全部落在導電層322的面積範圍。由於導電層322未經圖案化，傳導結構350的位置若因製程上的對位物偏離於預設位置時，傳導結構350仍可確實的連接於導電層322與第二主動元件T2的第二源極S2之間。因此，以線路層320作為傳遞電源訊號的構件有助於提升製程良率。另外，導電層322可以提供屏蔽效果，以保護顯示面板300不容易受到靜電作用的損害。由於畫素單元層340中不需設置有傳遞電源訊號用的訊號線，驅動電路結構242D可以具有更富彈性的布局設計以及更大的布局面積。
圖7為本發明又一實施例的顯示面板中畫素單元層、線路層與傳導結構的示意圖，而圖8為圖7畫素單元層與線路層的局部上視示意圖。請同時參照圖7與圖8，為了清楚呈現出顯示面板400中線路層420、畫素單元層440與傳導結構450的設計，圖7中省略了顯示面板400的其他構件，不過顯示面板400可以包括圖1中的底承載板110、平坦層130、顯示介質層160以及訊號源電路170。換言之，線路層420、畫素單元層440與傳導結構450可以用於取代顯示面板100中的線路層120、畫素單元層140與傳導結構150。
在本實施例中，畫素單元層440包括陣列排列的畫素單元242，且各畫素單元242大致相似於前述圖2至圖4的畫素單元242而包括第一主動元件T1、第二主動元件T2以及電容結構C。線路層420包括多條第一訊號線422、多條第二訊號線424以及多條第三訊號線426。各畫素單元242連接至其中一條第一訊號線422、其中一條第二訊號線424與其中一條第三訊號線426。傳導結構450則包括第一連接導體452、第二連接導體454以及第三連接導體456。第一連接導體452連接於其中一條第一訊號線422與對應的一個畫素單元242之間；第二連接導體454連接於其中一條第二訊號線424與對應的一個畫素單元242之間；而第三連接導體456連接於其中一條第三訊號線426與對應的一個畫素單元242之間。
具體而言，由圖8可知，第一連接導體452連接於第一主動元件T1的第一閘極G1與第一訊號線422之間。第二連接導體454連接於第一主動元件T1的第一源極S1與第二訊號線424之間。第三連接導體456則連接於第二主動元件T2的第二源極S2與第三訊號線426之間。因此，第一訊號線422可以做為掃描訊號線；第二訊號線424可以做為資料訊號線而第三訊號線426可以做為電源訊號線。
在本實施例中，用以傳遞掃描訊號、資料訊號與電源訊號的線路都設置於線路層420中而且線路層420與畫素單元層440彼此上下疊置。因此，在畫素單元層440中，各畫素單元242沒有任何一個構件需要向外延伸至相鄰的畫素單元242的面積中，使得畫素單元層440中各畫素單元242的布局空間不需受到上述線路或是其他畫素單元242的構件所局限，因而更富有彈性。
線路層420中的第一訊號線422、第二訊號線424以及第三訊號線426需要彼此電性獨立並且第一訊號線422的延伸方向可以相交於第二訊號線424以及第三訊號線426的延伸方向。因此，如圖9所示，其繪示圖7中的線路層沿其中一條第一訊號線的局部剖面示意圖，線路層420可以由兩層導電層構成，且兩導電層藉由絕緣層I5分隔開來。這兩個導電層的其中一層包括第一訊號線422而另一層包括第二訊號線424與第三訊號線426。另外，圖1中記載的平坦層130則配置於第二訊號線424與第三訊號線426所在的導電層上方，並且第一連接導體452、第二連接導體454以及第三連接導體456都貫穿平坦層130。並且，第一連接導體452除了貫穿平坦層130外更貫穿絕緣層I5以連接至第一訊號線422。
綜上所述，本發明實施例的顯示面板將傳遞訊號用的線路獨立於畫素單元層之外，這可以增加畫素單元中驅動電路結構的布局面積並使得驅動電路結構的布局更富有彈性。因此，根據本發明實施例設計，顯示面板具有更好的設計空間。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、200、300、400‧‧‧顯示面板
102‧‧‧畫素陣列結構
110‧‧‧底承載板
120、220、320、420‧‧‧線路層
130‧‧‧平坦層
132‧‧‧平坦面
140、240、340、440‧‧‧畫素單元層
142、242‧‧‧畫素單元
142D、242D‧‧‧驅動電路結構
142E、242E‧‧‧畫素電極
150、250、350、450‧‧‧傳導結構
160‧‧‧顯示介質層
170‧‧‧訊號源電路
222‧‧‧訊號線
250A‧‧‧第一導通部
250B‧‧‧第二導通部
250C‧‧‧連接部
322‧‧‧導電層
422‧‧‧第一訊號線
424‧‧‧第二訊號線
426‧‧‧第三訊號線
452‧‧‧第一連接導體
454‧‧‧第二連接導體
456‧‧‧第三連接導體
C‧‧‧電容結構
CH1‧‧‧第一通道層
CH2‧‧‧第二通道層
CX1、CX2、CX3‧‧‧連接導體
C1‧‧‧第一端
C2‧‧‧第二端
DL‧‧‧資料訊號線
D1‧‧‧第一汲極
D2‧‧‧第二汲極
G1‧‧‧第一閘極
G2‧‧‧第二閘極
I-I’、II-II’、III-III’‧‧‧線
I1、I2、I3、I4、I5‧‧‧絕緣層
L1、L2‧‧‧延伸長度
PW‧‧‧電源訊號電路
SL‧‧‧掃描訊號線路
S1‧‧‧第一源極
S2‧‧‧第二源極
T1‧‧‧第一主動元件
T2‧‧‧第二主動元件
圖1為本發明一實施例的顯示面板的示意圖。 圖2為本發明另一實施例的顯示面板中畫素單元層、線路層與傳導結構的示意圖。 圖3為圖2畫素單元層與線路層的局部上視示意圖。 圖4是繪示圖3中剖線I-I’；II-II’與III-III’的剖面示意圖。 圖5為本發明再一實施例的顯示面板中畫素單元層、線路層與傳導結構的示意圖。 圖6為圖5畫素單元層與線路層的局部上視示意圖。 圖7為本發明又一實施例的顯示面板中畫素單元層、線路層與傳導結構的示意圖。 圖8為圖7畫素單元層與線路層的局部上視示意圖。 圖9繪示圖7中的線路層沿其中一條第一訊號線的局部剖面示意圖。
110‧‧‧底承載板
130‧‧‧平坦層
132‧‧‧平坦面
220‧‧‧線路層
222‧‧‧訊號線
242D‧‧‧驅動電路結構
242E‧‧‧畫素電極
250‧‧‧傳導結構
250A‧‧‧第一導通部
250B‧‧‧第二導通部
250C‧‧‧連接部
C‧‧‧電容結構
CH1‧‧‧第一通道層
CH2‧‧‧第二通道層
CX1、CX2、CX3‧‧‧連接導體
C1‧‧‧第一端
C2‧‧‧第二端
D1‧‧‧第一汲極
D2‧‧‧第二汲極
G1‧‧‧第一閘極
G2‧‧‧第二閘極
I-I’、II-II’、III-III’‧‧‧線
I1、I2、I3、I4‧‧‧絕緣層
L1、L2‧‧‧延伸長度
S1‧‧‧第一源極
S2‧‧‧第二源極
T1‧‧‧第一主動元件
T2‧‧‧第二主動元件

Claims (20)

  1. 一種畫素陣列結構，包括： 一底承載板； 一線路層，配置於該底承載板上； 一平坦層，覆蓋該線路層，且該平坦層之遠離該線路層的一側具有一平坦面； 一畫素單元層，配置於該平坦層的該平坦面上且該畫素單元層包括一畫素單元，該畫素單元包括一驅動電路結構以及電性連接該驅動電路結構的一畫素電極；以及 一傳導結構，貫穿該平坦層並且連接於該驅動電路結構與該線路層之間。
  2. 如申請專利範圍第1項所述的畫素陣列結構，其中該驅動電路結構包括一第一主動元件，該第一主動元件包括一第一閘極、一第一通道層、一第一源極以及一第一汲極，該第一閘極與該第一通道層分離，該第一源極與該第一汲極連接於該第一通道層。
  3. 如申請專利範圍第2項所述的畫素陣列結構，其中該線路層包括一訊號線，該第一閘極與該第一源極至少一者透過該傳導結構連接至該訊號線。
  4. 如申請專利範圍第3項所述的畫素陣列結構，其中該驅動電路結構至少部分重疊於該訊號線。
  5. 如申請專利範圍第2項所述的畫素陣列結構，其中該線路層包括一第一訊號線以及一第二訊號線，該第一訊號線與該第二訊號線彼此交錯且電性隔離，該傳導結構包括一第一連接導體以及一第二連接導體，該第一閘極透過該第一連接導體連接至該第一訊號線，且該第一源極透過該第二連接導體連接至該第二訊號線。
  6. 如申請專利範圍第2項所述的畫素陣列結構，其中該驅動電路結構更包括一第二主動元件，該第二主動元件包括一第二閘極、一第二通道層、一第二源極以及一第二汲極，該第二閘極連接該第一主動元件的該第一汲極且與該第二通道層分離，該第二源極與該第二汲極連接於該第二通道層，而該第二汲極連接於該畫素電極。
  7. 如申請專利範圍第6項所述的畫素陣列結構，其中該線路層包括一導電層，該第二源極透過該傳導結構連接至該導電層。
  8. 如申請專利範圍第6項所述的畫素陣列結構，其中該線路層包括一第一訊號線以及一第二訊號線，該第一訊號線與該第二訊號線彼此電性獨立，該傳導結構包括一第一連接導體以及一第二連接導體，該第一源極透過該第一連接導體連接至該第一訊號線，且該第二源極透過該第二連接導體連接至該第二訊號線。
  9. 如申請專利範圍第6項所述的畫素陣列結構，其中該驅動電路結構更包括一電容結構，該電容結構的一第一端連接於該第二閘極，該電容結構的一第二端連接於該第二源極。
  10. 如申請專利範圍第1項所述的畫素陣列結構，更包括一訊號源電路，電性連接至該線路層，其中該畫素單元層透過該傳導結構以及該線路層電性連接至該訊號電路源。
  11. 如申請專利範圍第1項所述的畫素陣列結構，其中該平坦層的材質包括有機絕緣材料、無機絕緣材料或其組合。
  12. 如申請專利範圍第11項所述的畫素陣列結構，其中該有機絕緣材料包括聚亞醯胺、有機光阻材料、或其組合。
  13. 如申請專利範圍第11項所述的畫素陣列結構，其中該無機絕緣材料包括氧化矽、氮化矽、氮氧化矽或其組合。
  14. 如申請專利範圍第1項所述的畫素陣列結構，其中該傳導結構包括一第一導通部、一第二導通部以及一連接部，該第一導通部連接至該驅動電路結構，該第二導通部連接至該線路層而該連接部連接於該第一導通部與該第二導通部之間。
  15. 如申請專利範圍第14項所述的畫素陣列結構，其中該傳導結構的該連接部與該線路層位於該驅動電路結構的相對兩側且該第一導通部朝向該底承載板延伸的長度小於該第二導通部朝向該底承載板延伸的長度。
  16. 一種顯示面板，包括： 如申請專利範圍第1項至第15項中任一項所述的畫素陣列結構；以及 一顯示介質層，配置於該畫素單元層上並連接該畫素電極。
  17. 如申請專利範圍第16項所述的顯示面板，其中該顯示介質層的材質包括有機發光材料。
  18. 一種畫素陣列結構的製作方法，包括： 於一底承載板上製作一線路層； 形成一平坦層於該線路層上且該平坦層之遠離該線路層的一側具有一平坦面； 形成一畫素單元層於該平坦層的該平坦面上，其中該畫素單元層包括一畫素單元，該畫素單元包括一驅動電路結構以及電性連接該驅動電路結構的一畫素電極；以及 形成一傳導結構，該傳導結構貫穿該平坦層並且連接於該驅動電路結構與該線路層之間。
  19. 如申請專利範圍第18項所述的畫素陣列結構的製作方法，更形成一絕緣層覆蓋該傳導結構，且該畫素電極與該傳導結構位於該絕緣層的相對兩側。
  20. 如申請專利範圍第18項所述的畫素陣列結構的製作方法，其中形成該傳導結構之前更包括在該平坦層形成暴露出該線路層的一貫孔，並且該傳導結構的形成方法包括在該貫孔中填入導電材料。
TW104143653A 2015-12-24 2015-12-24 畫素陣列結構、顯示面板以及畫素陣列結構的製作方法 TWI569426B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104143653A TWI569426B (zh) 2015-12-24 2015-12-24 畫素陣列結構、顯示面板以及畫素陣列結構的製作方法
US14/983,548 US20170186367A1 (en) 2015-12-24 2015-12-30 Pixel array structure, display panel and method of fabricating the pixel array structure
CN201610090201.4A CN106920815B (zh) 2015-12-24 2016-02-18 像素阵列结构、显示面板以及像素阵列结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104143653A TWI569426B (zh) 2015-12-24 2015-12-24 畫素陣列結構、顯示面板以及畫素陣列結構的製作方法

Publications (2)

Publication Number Publication Date
TWI569426B true TWI569426B (zh) 2017-02-01
TW201724476A TW201724476A (zh) 2017-07-01

Family

ID=58608171

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104143653A TWI569426B (zh) 2015-12-24 2015-12-24 畫素陣列結構、顯示面板以及畫素陣列結構的製作方法

Country Status (3)

Country Link
US (1) US20170186367A1 (zh)
CN (1) CN106920815B (zh)
TW (1) TWI569426B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI630590B (zh) * 2017-07-05 2018-07-21 Industrial Technology Research Institute 畫素結構以及顯示面板
CN110706647A (zh) * 2018-07-09 2020-01-17 三星显示有限公司 显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI682373B (zh) * 2018-04-17 2020-01-11 友達光電股份有限公司 顯示裝置及其製造方法
TWI697709B (zh) * 2018-12-05 2020-07-01 友達光電股份有限公司 畫素陣列基板
CN110299377B (zh) * 2019-07-03 2022-12-16 京东方科技集团股份有限公司 显示基板及制造方法、显示装置
CN110429112B (zh) * 2019-07-22 2021-11-02 武汉华星光电半导体显示技术有限公司 阵列基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201521196A (zh) * 2013-09-20 2015-06-01 Toshiba Kk 顯示裝置之製造方法及系統
TW201533628A (zh) * 2014-02-18 2015-09-01 Japan Display Inc 顯示裝置
TW201533897A (zh) * 2014-02-26 2015-09-01 Au Optronics Corp 有機發光顯示面板及其製作方法
US20150357349A1 (en) * 2004-11-17 2015-12-10 Samsung Display Co., Ltd. Thin film transistor array panel including layered line structure and method for manufacturing the same
US20150364505A1 (en) * 2012-08-24 2015-12-17 Samsung Display Co., Ltd. Thin-film transistor array substrate with connection node and display device including the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100830981B1 (ko) * 2007-04-13 2008-05-20 삼성에스디아이 주식회사 유기 발광 표시 장치
JPWO2011086743A1 (ja) * 2010-01-14 2013-05-16 シャープ株式会社 液晶表示装置
JP5757083B2 (ja) * 2010-12-01 2015-07-29 セイコーエプソン株式会社 薄膜トランジスタ形成用基板、半導体装置、電気装置
KR20140032155A (ko) * 2012-09-06 2014-03-14 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
TWI482287B (zh) * 2013-04-24 2015-04-21 Au Optronics Corp 電激發光顯示面板及其製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150357349A1 (en) * 2004-11-17 2015-12-10 Samsung Display Co., Ltd. Thin film transistor array panel including layered line structure and method for manufacturing the same
US20150364505A1 (en) * 2012-08-24 2015-12-17 Samsung Display Co., Ltd. Thin-film transistor array substrate with connection node and display device including the same
TW201521196A (zh) * 2013-09-20 2015-06-01 Toshiba Kk 顯示裝置之製造方法及系統
TW201533628A (zh) * 2014-02-18 2015-09-01 Japan Display Inc 顯示裝置
TW201533897A (zh) * 2014-02-26 2015-09-01 Au Optronics Corp 有機發光顯示面板及其製作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI630590B (zh) * 2017-07-05 2018-07-21 Industrial Technology Research Institute 畫素結構以及顯示面板
US10418435B2 (en) 2017-07-05 2019-09-17 Industrial Technology Research Institute Pixel structure and display panel
CN110706647A (zh) * 2018-07-09 2020-01-17 三星显示有限公司 显示装置

Also Published As

Publication number Publication date
US20170186367A1 (en) 2017-06-29
TW201724476A (zh) 2017-07-01
CN106920815A (zh) 2017-07-04
CN106920815B (zh) 2020-03-17

Similar Documents

Publication Publication Date Title
TWI569426B (zh) 畫素陣列結構、顯示面板以及畫素陣列結構的製作方法
US9711541B2 (en) Display panel and method for forming an array substrate of a display panel
JP7415245B2 (ja) ピクセルアイランドを含む装置、ピクセルアイランドを含む装置の製造方法及び表示装置
US9811227B2 (en) Array substrate and display panel
US9535302B2 (en) Display device
CN106707646A (zh) 一种阵列基板和显示面板
WO2018126669A1 (zh) 静电保护电路、阵列基板、显示面板及显示装置
WO2017214971A1 (en) Touch display substrate, touch display apparatus having the same, pixel arrangement, and fabricating method thereof
CN109300921B (zh) 阵列基板及显示面板
CN110931515A (zh) 一种阵列基板、显示面板以及显示装置
TW201504868A (zh) 內嵌式觸控顯示面板
CN111381411A (zh) 阵列基板、显示面板和显示装置
EP4057356A1 (en) Display panel and display apparatus
CN106098698A (zh) 阵列基板及其制作方法、显示装置
TW202109476A (zh) 畫素陣列基板
TW201447450A (zh) 觸控顯示面板及其製造方法
KR102125905B1 (ko) 인쇄 회로 기판, 표시 장치 및 인쇄 회로 기판의 제조 방법
JP7326470B2 (ja) 表示装置
US20170108983A1 (en) Touch display panel and pixel structure
TWI661245B (zh) 顯示面板
WO2021031245A1 (zh) 阵列基板及oled显示装置
US11169423B1 (en) Display panel and display device
CN114203737A (zh) 显示模组及电子设备
TWI653748B (zh) 陣列基板
WO2022178725A1 (zh) 显示基板和显示面板