CN114203737A - 显示模组及电子设备 - Google Patents

Abstract

本申请实施例提供的显示模组及电子设备，涉及显示技术领域。详细地，本实施例将多层信号走线从不同的第一边框区和第二边框区引出，相对于多层信号走线从单个边框区(比如，第一边框区或第二边框区)引出，可以降低信号走线在边框区的走线密度，避免边框区在变窄时，因布线空间变小而无法制作走线的制程问题。如此，可以在现有的制程条件下进一步压缩边框，提升显示模组的屏占比。

Description

显示模组及电子设备

技术领域

本申请涉及显示技术领域，具体而言，涉及一种显示模组及电子设备。

背景技术

随着显示技术的不断发展和进步，消费者对电子设备(比如，智能手机和平板电脑等)的屏占比要求越来越高。因此，提高屏占比是目前电子设备的一大热门研究方向。在现有技术中，提高屏占比的一种可能的实施方式是压缩屏体的边框，然而由于制程工艺会限制屏体边框的压缩，这会使得屏体边框的压缩存在瓶颈，如何突破制程工艺导致的屏体边框无法进一步压缩，是本领域技术人员急需要解决的技术问题。

发明内容

为了克服上述技术背景中所提及的技术问题，本申请实施例提供一种显示模组及电子设备。

本申请的第一方面，提供一种显示模组，所述显示模组包括有效显示区及至少部分围绕所述有效显示区的非显示区，所述非显示区包括位于所述有效显示区相对两端的第一边框区及第二边框区；

所述显示模组包括阵列基板，所述阵列基板包括层叠的多层信号走线，其中，相邻的两层信号走线之间通过绝缘层绝缘隔离；

所述阵列基板包括从所述第一边框区引出的第一走线结构，及从所述第二边框区引出的第二走线结构，其中，所述第一走线结构由所述多层信号走线中的一部分信号走线组成，所述第二走线结构由所述多层信号走线中的另一部分信号走线组成。

在上述结构中，将多层信号走线从不同的第一边框区和第二边框区引出，相对于多层信号走线从单个边框区(比如，第一边框区或第二边框区)引出，可以降低信号走线在边框区的走线密度，避免边框区在变窄时，因布线空间变小而无法制作走线的制程问题。可以在现有的制程条件下进一步压缩边框，提升显示模组的屏占比。

在本申请的一种可能实施例中，所述第一走线结构包括为所述有效显示区的像素单元传送数据信号的数据信号线，所述第二走线结构包括为所述有效显示区的像素单元提供电压信号的电压信号线。

在本申请的一种可能实施例中，所述非显示区还包括位于所述第一边框区远离所述有效显示区一侧的第一弯折区，及位于所述第二边框区远离所述有效显示区一侧的第二弯折区；

所述第一弯折区包括与所述数据信号线连接的第一邦定引脚，所述第二弯折区包括与所述电压信号线连接的第二邦定引脚；

优选地，所述第一边框区为下边框区，所述第二边框区为上边框区。

上述结构，可以通过第一邦定引脚和第二邦定引脚邦定不同的柔性电路板，获得经由不同柔性电路板提供的电信号。

在本申请的一种可能实施例中，所述第二走线结构还包括为所述显示模组提供屏体检测信号的屏体检测信号线及为所述阵列基板提供驱动信号的驱动信号线；

优选地，所述第二弯折区还包括与所述屏体检测信号线连接的第三邦定引脚，及与所述驱动信号线连接的第四邦定引脚。

上述设置，可以使得从第一边框区引出的信号走线与从第二边框区引出的信号走线数量相当，如此，可以使得第一边框区和第二边框区在压缩时，可以压缩到基本相同的边框尺寸，使得显示模组的边框尺寸相对协调。另外，可以使得从第一边框区引出的信号走线的数量较少，如此，可以使得第一边框区可以压缩到较小的尺寸，实现第一边框区的进一步窄化。

在本申请的一种可能实施例中，所述阵列基板包括依次层叠的第一层信号走线、第二层信号走线、第三层信号走线及第四层信号走线；

所述数据信号线由位于所述第一边框区的所述第一层信号走线、第二层信号走线、第三层信号走线及第四层信号走线中的至少两层信号走线形成；

所述电压信号线由位于所述第二边框区的至少部分所述第三层信号走线和/或第四层信号走线形成。

在本申请的一种可能实施例中，相邻所述数据信号线由不同层的信号走线形成。

在本申请的一种可能实施例中，相邻所述数据信号线由位于所述第一边框区的第一层信号走线及第三层信号走线形成，由所述第一层信号走线形成的数据信号线在所述显示模组的显示面所在的平面上的正投影，与由所述第三层信号走线形成的数据信号线在所述显示模组的显示面所在的平面上的正投影至少部分重合；

或，相邻所述数据信号线由位于所述第一边框区的第二层信号走线及第四层信号走线形成；由所述第二层信号走线形成的数据信号线在所述显示模组的显示面所在的平面上的正投影，与由所述第四层信号走线形成的数据信号线在所述显示模组的显示面所在的平面上的正投影至少部分重合。

在本申请的一种可能实施例中，所述数据信号线由所述第一层信号走线、第二层信号走线、第三层信号走线及第四层信号走线形成；

由所述第三层信号走线形成的数据信号线在所述显示模组的显示面所在的平面上的正投影，位于所述第一层信号走线和所述第二层信号走线形成的数据信号线在所述显示模组的显示面所在的平面上的正投影之间；

由所述第四层信号走线形成的数据信号线在所述显示模组的显示面所在的平面上的正投影，位于所述第一层信号走线和所述第二层信号走线形成的数据信号线在所述显示模组的显示面所在的平面上的正投影之间；其中，由所述第三层信号走线形成的数据信号线在所述显示模组的显示面所在的平面上的正投影，与由所述第四层信号走线形成的数据信号线在所述显示模组的显示面所在的平面上的正投影不重叠。

上述设置，可以使得相邻数据信号线之间具有较小的电容，以避免相邻数据信号线之间的信号串扰，提升显示模组的显示质量。

在本申请的一种可能实施例中，所述第一走线结构包括一部分为所述有效显示区的像素单元传送数据信号的数据信号线，所述第二走线结构包括为所述有效显示区的像素单元提供电压信号的电压信号线及另一部分为所述有效显示区的像素单元传送数据信号的数据信号线；

或，所述第一走线结构包括一部分为所述有效显示区的像素单元传送数据信号的数据信号线以及一部分为所述有效显示区的像素单元提供电压信号的电压信号线，所述第二走线结构包括另一部分为所述有效显示区的像素单元提供电压信号的电压信号线及另一部分为所述有效显示区的像素单元传送数据信号的数据信号线。

本申请的第二方面，还提供一种电子设备，所述电子设备包括第一方面所述的显示模组。

相对于现有技术，本申请实施例提供的显示模组及电子设备，将多层信号走线从不同的第一边框区和第二边框区引出，相对于多层信号走线从单个边框区(比如，第一边框区或第二边框区)引出，可以降低信号走线在边框区的走线密度，避免边框区在变窄时，因布线空间变小而无法制作走线的制程问题。如此，可以在现有的制程条件下进一步压缩边框，提升显示模组的屏占比。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为现有技术中显示模组的布线示意图；

图2为图1中C1区域对应的显示模组的膜层结构示意图；

图3为本申请实施例提供的显示模组的膜层示意图；

图4为本申请实施例提供的显示模组的布线示意图；

图5为本申请实施例提供的数据信号线在显示模组的第一边框区域的一种膜层结构示意图；

图6为本申请实施例提供的数据信号线在显示模组的第一边框区域的另一种膜层结构示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本申请的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

需要说明的是，在不冲突的情况下，本申请的实施例中的不同特征之间可以相互结合。

请参照图1所示的显示模组的布线示意图，显示模组10包括有效显示区10A及至少部分围绕有效显示区10A的非显示区10B，显示模组10可以根据不同区域的宽度分为上边框区对应的A区，有效显示区10A对应的B区，下边框区对应的C区及弯折区对应的D区，弯折区位于下边框区远离有效显示区10A的一侧，其中，显示模组10中的信号走线可以从显示模组10的一边框区引出，比如图1中C区所对应的下边框区，弯折区中设置有与下边框区中的数据信号线10151连接的邦定引脚。由于信号走线(图中示例的数据信号线10151及电压信号线10161)在有效显示区10A中布线空间比弯折区中邦定引脚所在的邦定区域大，为此在信号走线从有效显示区10A经由下边框区与弯折区中的邦定引脚连接时，需要将相对分散的信号走线集中，为此下边框区提供了信号走线从相对分散转变为相对集中的走线空间。

然而随着下边框区宽度的压缩，走线空间变小，为了确保信号走线能够从下边框区引出，只能减小信号走线的宽度。然而，在制作信号走线时，由于光刻机的曝光分辨能力有限，在线宽小于光刻机的分辨极限(比如，1.5um)时，光刻机就无法将相邻的信号走线分开。为此，通过减小信号走线宽度的方式也存在边框宽度压缩极限，限制了边框宽度的进一步缩小。

进一步地，请结合参照图1和图2，发明人经过长期研究发现，在显示模组10中的信号走线从显示模组10的一边框区域(比如，下边框区)引出时，不可避免的存在不同信号走线在垂直于显示模组10的显示面的方向上存在交叠的情况，比如，数据信号线10151一般采用第一层信号走线M1’及第二层信号走线M2’制作，电压信号线10161一般采用第三层信号走线M3’及第四层信号走线M4’制作，数据信号线10151与电压信号线10161在垂直于显示模组10的显示面的方向上存在交叠，其中，第三层信号走线M3’与第四层信号走线M4’一般是采用物理气相沉积(Physical Vapor Deposition，PVD)制作的TiAlTi三层结构。请参照图2，图2示出了图1中数据信号线10151与电压信号线10161出现重叠的C1区的膜层结构示意图。从图2可以看出，在第一层信号走线M1’与第二层信号走线M2’形成的相邻数据信号线10151之间的距离d缩小时，相邻数据信号线10151之间的凹陷区域的大小会随着其上膜层(比如，绝缘层及第三层信号走线M3’)的制作，导致该凹陷区域对应的凹陷变小，由于物理气相沉积的绕镀性较差，容易在采用第四层信号走线M4’制作电压信号线10161时，在该凹陷区域对应的位置难以形成覆盖该凹陷的膜层，从而形成铝空洞20。由于铝空洞20的存在，容易导致高温高湿环境中的水汽经由该铝空洞20进入有效显示区10A，从而导致显示不良(比如黑斑)，另外铝空洞20会导致膜层结构不稳定，在受到外力作用时，容易在铝空洞20所处的位置形成裂痕，影响显示模组10的可靠性。

所应说明的是，以上现有技术中的方案所存在的缺陷，均是发明人在经过实践并仔细研究后得出的结果，因此，上述技术问题的发现过程以及下文中本申请实施例针对上述问题所提出的解决方案，都应该是发明人在发明创造过程中对本申请做出的贡献，而不应当理解为本领域技术人员所公知的技术内容。

为了解决上述技术问题，本申请实施例将多层信号走线从不同的第一边框区和第二边框区引出，相对于多层信号走线从单个边框区(比如，第一边框区或第二边框区)引出，可以降低信号走线在边框区的走线密度，避免边框区在变窄时，因布线空间变小而无法制作走线的制程问题。如此，可以在现有的制程条件下进一步压缩边框，提升显示模组的屏占比。

下面将结合附图对本申请的具体实现方案进行详细说明。

为了便于更好的描述本申请实施例提供的技术方案，先对显示模组10的膜层结构进行介绍。现结合图3对阵列基板的膜层结构进行详细介绍。

阵列基板101可以包括基板层1011、缓冲层1012及像素驱动层。

基板层1011可以为玻璃基板，缓冲层1012位于基板层1011的一侧，像素驱动层位于缓冲层1012远离基板层1011的一侧。在本实施例中，缓冲层1012可由无机材料，例如氧化硅、氮化硅、氮氧化硅等制备形成。在本申请实施例中，缓冲层1012可以是依次形成于基板层1011上的氮化硅(SiNx)层和氧化硅(SiOx)层的双层结构。

像素驱动层可以包括有源层10131、栅极绝缘层10132、栅极10133、源极10134、漏极10135、第一绝缘层10136、第二绝缘层10137，以及用于形成电容的第一电极10138及第二电极10139。

有源层10131形成于缓冲层1012上，有源层10131可以由无机半导体(如，非晶硅或多晶硅)、有机半导体或氧化物半导体形成，有源层10131可以包括源区(S)、漏区(D)和沟道区(p-si)。

栅极绝缘层10132形成于有源层10131和未被有源层10131覆盖的缓冲层1012上，以将有源层10131和栅极10133绝缘隔离。栅极绝缘层10132可以采用氧化硅或氮化硅等材料制成，但不限于此。

栅极10133形成于有源层10131对应的栅极绝缘层10132背离基板层1011的一侧，栅极10133可以使用金属Al、Mo、Cu、Ti或其他低电阻率的金属材料中的一种或多种形成。同时，在栅极绝缘层10132上还形成有电容的第一电极10138。该第一电极10138形成于栅极绝缘层10132上，第一电极10138与栅极10133的材料可以相同，可以在栅极绝缘层10132上制作第一金属层M1，以达到同时在栅极绝缘层10132上制作栅极10133和第一电极10138。

第一绝缘层10136形成于栅极绝缘层10132上并覆盖栅极10133和第一电极10138，第二电极10139位于第一电极10138所对应的第一绝缘层10136远离基板层1011的一侧。第一绝缘层10136用于将第一电极10138与第二电极10139绝缘隔离，使第一电极10138与第二电极10139形成电容。第一绝缘层10136同样可以由无机材料，如：氮化硅和氧化硅形成。第二电极10139位于第一绝缘层10136上方制作的第二金属层M2中。

第二绝缘层10137形成于第一绝缘层10136上并覆盖第二电极10139，用于隔离源极10134、漏极10135与第二电极10139，使得源极10134、漏极10135与第二电极10139相互绝缘。第二绝缘层10137同样可以由无机材料(如：氮化硅和氧化硅)形成。第二绝缘层10137的结构可以为氮化硅和氧化硅形成的双层或三层以上的结构。

源极10134和漏极10135形成于第二绝缘层10137上，源极10134通过通孔与有源层10131中的源区(S)电连接，漏极10135通过通孔与有源层10131中的漏区(D)电连接。栅极10133、源极10134、漏极10135、第一电极10138、第二电极10139的电极材料可同为金属Al、Mo、Cu、Ti或其他低电阻率的金属材料中的一种或多种。源极10134和漏极10135位于第二绝缘层10137上制作的第三金属层M3中。

在像素驱动层远离基板层1011的一侧还可以设置平坦化层1014。基于上述结构，可以形成位于阵列基板上的驱动元件，所述驱动元件包括由栅极10133、源极10134、漏极10135以及有源层10131等形成的TFT(Thin Film Transistor，薄膜晶体管)。

在本实施例中，平坦化层1014可以包括第一平坦化层10141及第二平坦化层10142，在第一平坦化层10141与第二平坦化层10142之间还可以设置第四金属层M4，第四金属层M4可通过平坦化层1014的膜层通孔连接驱动元件的漏极10135和发光器件层中的阳极膜层(图中未示出)。例如，阳极膜层可以先通过第二平坦化层10142的膜层通孔与第四金属层M4连接，第四金属层M4再通过第一平坦化层10141的膜层通孔与位于第三金属层M3的驱动元件的漏极10135连接。

请参照图4，图4示出了本申请实施例提供的显示模组的布线示意图，在本申请实施例中，显示模组10可以包括有效显示区10A及至少部分围绕有效显示区10A的非显示区10B，非显示区10B包括位于有效显示区10A相对两端的第一边框区(如图中的C区)及第二边框区(如图中的A区)。

显示模组10中的阵列基板101中包括层叠的多层信号走线，多层信号走线可以由图3中的第一金属层M1、第二金属层M2、第三金属层M3及第四金属层M4制作而成，具体地，可以由第一金属层M1制作第一层信号走线M1’，由第二金属层M2制作第二层信号走线M2’，由第三金属层M3制作第三层信号走线M3’，可以由第四金属层M4制作第四层信号走线M4’。

阵列基板101可以包括从第一边框区引出的第一走线结构1015及从第二边框区引出的第二走线结构1016，第一走线结构1015由多层信号走线中的一部分信号走线组成，第二走线结构1016由多层信号走线中的另一部分信号走线组成。其中，第一走线结构1015可以从第一边框区远离有效显示区10A的一端引出，第二走线结构1016可以从第二边框区远离有效显示区10A的一端引出。

基于上述结构，将多层信号走线从不同的第一边框区和第二边框区引出，相对于多层信号走线从单个边框区引出的方案，可以降低信号走线在边框区的走线密度，避免边框区在变窄时，因布线空间变小而无法制作走线的制程问题。如此，可以在现有的制程条件下进一步压缩边框，提升显示模组10的屏占比。

进一步地，在本申请实施例的一种可能的实施方式中，第一走线结构1015可以包括为有效显示区10A的像素单元传送数据信号(Data信号)的数据信号线10151；第二走线结构1016可以包括为有效显示区10A的像素单元提供电压信号的电压信号线10161，其中，电压信号线10161包括提供ELVDD电压信号的电压信号线10161a及提供ELVSS电压信号的电压信号线10161b。可以理解的是，在本申请实施例的其它可能的实施方式中，第一走线结构1015可以包括一部分为有效显示区10A的像素单元传送数据信号(Data信号)的数据信号线10151，第二走线结构1016可以包括为有效显示区的像素单元提供电压信号的电压信号线10161及另一部分为有效显示区10A的像素单元传送数据信号(Data信号)的数据信号线10151。可以理解的是，在其他实施例中，第一走线结构1015可以包括一部分为有效显示区10A的像素单元传送数据信号(Data信号)的数据信号线10151以及一部分为有效显示区10A的像素单元提供电压信号的电压信号线10161，第二走线结构1016可以包括另一部分为有效显示区10A的像素单元提供电压信号的电压信号线10161及另一部分为有效显示区10A的像素单元传送数据信号(Data信号)的数据信号线10151。具体可根据实际情况进行设置，在此不作限定。

基于上述设置，可以避免电压信号线10161与数据信号线10151从同一边框区引出时，信号走线在边框区的走线密度过大，而无法对边框区进行进一步压缩，使得屏占比无法进一步提高的技术问题。

为了便于描述，接下来以第一走线结构1015包括数据信号线10151，第二走线结构1016包括电压信号线10161为例进行说明。

在本申请实施例中，非显示区10B还可以包括位于第一边框区远离有效显示区10A(可参见图中B区)一侧的第一弯折区(图中D区)，及位于第二边框区(图中A区)远离有效显示区一侧的第二弯折区(图中E区)。其中，第一弯折区包括与数据信号线10151连接的第一邦定引脚10152，第二弯折区包括与电压信号线10161连接的第二邦定引脚10162。

优选地，在本申请实施例中，第一边框区可以为下边框区，第二边框区可以为上边框区。即数据信号线10151可以从下边框区引出，电压信号线10161可以从上边框区引出。

如此设置，可以通过位于第一弯折区的第一邦定引脚10152与位于第二弯折区的第二邦定引脚10162，在显示模组10的相对两端邦定不同的柔性电路板，由不同的柔性电路板提供相应的电信号。

进一步地，在本申请实施例中，第二走线结构1016还可以包括为显示模组10提供屏体检测信号的屏体检测信号线(图中未示出)及为阵列基板101提供驱动信号的驱动信号线(图中未示出)。第二弯折区还包括与屏体检测信号线连接的第三邦定引脚(图中未示出)，及与驱动信号线连接的第四邦定引脚(图中未示出)。

如此设置，可以使得从第一边框区引出的信号走线与从第二边框区引出的信号走线数量相当，使得第一边框区和第二边框区在压缩时，尽可能压缩到相当的边框尺寸，使得显示模组10的边框尺寸相对协调。另外，可以使得从第一边框区引出的信号走线的数量减少，如此，可以进一步压缩第一边框区，实现第一边框区的进一步窄化。

在本申请实施例中，电压信号线10161可以由位于第二边框区的第三层信号走线M3’和/或第四层信号走线M4’的至少一部分形成。由于电压信号线10161从第二边框区引出，位于第二边框区的第三层信号走线M3’和第四层信号走线M4’则可以用于形成电压信号线10161。而数据信号线10151可以由位于第一边框区的第一层信号走线M1’、第二层信号走线M2’、第三层信号走线M3’及第四层信号走线M4’形成，具体地，数据信号线10151可以由位于第一边框区的第一层信号走线M1’、第二层信号走线M2’、第三层信号走线M3’及第四层信号走线M4’中的至少两层信号走线形成。

为了避免相邻信号走线因其之间的电容影响信号的传输而导致信号串扰，可以通过减小相邻信号走线之间的电容，减弱相邻信号走线之间的信号串扰，其中，相邻数据信号线10151是指正投影在显示模组10的显示面所在的平面上相邻的数据信号线10151。具体地，可以适当加大相邻信号走线之间的距离，例如，在本申请实施例中，相邻数据信号线可以由不同层的信号走线形成。

具体地，请参照图5，图5示出了本申请实施例中数据信号线10151在显示模组10中的一种膜层结构示意图。在本申请实施例的可能实施方式中，为了增大相邻数据信号线之间的距离，相邻的数据信号线10151可以分别采用第一层信号走线M1’及第三层信号走线M3’组成，或相邻的数据信号线10151可以分别采用第二层信号走线M2’及第四层信号走线M4’组成。具体地，在相邻的数据信号线10151由第一层信号走线M1’及第三层信号走线M3’形成时，由第一层信号走线M1’形成的数据信号线10151在显示模组10的显示面所在的平面上的正投影，与由第三层信号走线M3’形成的数据信号线10151在显示模组10的显示面所在的平面上的正投影至少部分重合，其中，第一层信号走线M1’与第三层信号走线M3’之间可以设置第一绝缘层10136及第二绝缘层10137。在相邻的数据信号线10151由第二层信号走线M2’及第四层信号走线M4’形成时，由所述第二层信号走线M2’形成的数据信号线10151在显示模组10的显示面所在的平面上的正投影，与由第四层信号走线M4’形成的数据信号线10151在显示模组10的显示面所在的平面上的正投影至少部分重合，其中，第二层信号走线M2’与第四层信号走线M4’之间可以设置第二绝缘层10137及第一平坦化层10141。

可以理解的，上述仅仅是本申请实施例所列举的一种数据信号线的可能组成方式，在其他的实施例中，也还可以存在其他方式，比如，相邻的数据信号线10151由第一层信号走线M1’及第四层信号走线M4’形成，其中，第一层信号走线M1’与第四层信号走线M4’在显示模组10的显示面所在的平面上的正投影至少部分重合；又比如，相邻的数据信号线10151由第二层信号走线M2’及第三层信号走线M3’形成，其中，第二层信号走线M2’与第三层信号走线M3’在显示模组10的显示面所在的平面上的正投影至少部分重合；还比如，在一显示模组10中，部分相邻的数据信号线10151可以由第一层信号走线M1’及第三层信号走线M3’形成，而另一部分相邻的数据信号线10151可以由第二层信号走线M2’及第四层信号走线M4’形成。具体可根据实际情况进行设置，在此不作具体限定。

基于上述设置，可以使得相邻数据信号线10151之间具有较小的电容，以避免相邻数据信号线10151之间的信号串扰，提升显示模组10的显示质量。

进一步地，在本申请实施例中，为了避免数据信号线10151在同时采用第一层信号走线M1’、第二层信号走线M2’、第三层信号走线M3’及第四层信号走线M4’形成时出现铝空洞的技术问题，请参照图6，图6示出了本申请实施例中数据信号线10151在显示模组中的另一种膜层结构示意图。在本申请实施例的可能实施方式中，位于第一边框区的数据信号线10151可以采用如下方式进行设置：

由第三层信号走线M3’形成的数据信号线10151在显示模组10的显示面所在的平面上的正投影，位于第一层信号走线M1’和第二层信号走线M2’形成的数据信号线10151在显示模组10的显示面所在的平面上的正投影之间；

由第四层信号走线M4’形成的数据信号线10151在显示模组10的显示面所在的平面上的正投影，位于第一层信号走线M1’和第二层信号走线M2’形成的数据信号线10151在显示模组10的显示面所在的平面上的正投影之间；其中，由第三层信号走线M3’形成的数据信号线10151在显示模组的显示面所在的平面上的正投影，与由第四层信号走线M4’形成的数据信号线10151在显示模组的显示面所在的平面上的正投影不重叠。图中示例性的示出一种可行的排布方式。

在制作第四层信号走线M4’时，由于第四层信号走线M4’下方不制作第三层信号走线M3’，在进行膜层制作时，可以只在第二层信号走线M2’上制作一层绝缘层(比如，第二绝缘层10137)，如此，可以使得第一层信号走线M1’和第二层信号走线M2’之间的凹陷区域具有较大的尺寸，便于在采用PVD工艺制作第四层信号走线M4’时能有效成膜。

基于上述设置，在采用第三金属层M3及第四金属层M4制作数据信号线10151时，可避免第三层信号走线M3’形成的数据信号线10151与第四层信号走线M4’形成的数据信号线10151在第一层信号走线M1’和第二层信号走线M2’之间的位置处存在交叠的情况，如此可进一步避免在形成第四层信号走线M4’时形成铝空洞的问题。

进一步地，在本申请实施例中，电压信号线10161在显示模组的显示面所在平面上的正投影，与所述数据信号线10151在所述显示模组的显示面所在的平面上的正投影不重叠。

如此设置，电压信号线10161与数据信号线10151不交叠，可以避免出现因制程原因导致的铝空洞现象，确保显示模组10的显示质量以及抗外力影响的能力。

本申请实施例还提供一种电子设备，该电子设备包括前述的显示模组，采用前述的显示模组10的电子设备可以将边框区宽度进一步缩窄，提高电子设备的屏占比，增大电子设备的市场竞争力。

综上所述，本申请实施例提供的显示模组及电子设备，将多层信号走线从不同的第一边框区和第二边框区引出，相对于多层信号走线从单个边框区(比如，第一边框区或第二边框区)引出的方案，可以降低信号走线在边框区的走线密度，避免边框区在变窄时，因布线空间变小而无法制作走线的制程问题。可以在现有的制程条件下进一步压缩边框，提升显示模组的屏占比。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种显示模组，其特征在于，所述显示模组包括有效显示区及至少部分围绕所述有效显示区的非显示区，所述非显示区包括位于所述有效显示区相对两端的第一边框区及第二边框区；

所述显示模组包括阵列基板，所述阵列基板包括层叠的多层信号走线，其中，相邻的两层信号走线之间通过绝缘层绝缘隔离；

所述阵列基板包括从所述第一边框区引出的第一走线结构，及从所述第二边框区引出的第二走线结构，其中，所述第一走线结构由所述多层信号走线中的一部分信号走线组成，所述第二走线结构由所述多层信号走线中的另一部分信号走线组成。

2.如权利要求1所述的显示模组，其特征在于，所述第一走线结构包括为所述有效显示区的像素单元传送数据信号的数据信号线，所述第二走线结构包括为所述有效显示区的像素单元提供电压信号的电压信号线。

3.如权利要求2所述的显示模组，其特征在于，所述非显示区还包括位于所述第一边框区远离所述有效显示区一侧的第一弯折区，及位于所述第二边框区远离所述有效显示区一侧的第二弯折区；

所述第一弯折区包括与所述数据信号线连接的第一邦定引脚，所述第二弯折区包括与所述电压信号线连接的第二邦定引脚；

优选地，所述第一边框区为下边框区，所述第二边框区为上边框区。

4.如权利要求3所述的显示模组，其特征在于，所述第二走线结构还包括为所述显示模组提供屏体检测信号的屏体检测信号线及为所述阵列基板提供驱动信号的驱动信号线；

优选地，所述第二弯折区还包括与所述屏体检测信号线连接的第三邦定引脚，及与所述驱动信号线连接的第四邦定引脚。

5.如权利要求2或3所述的显示模组，其特征在于，所述阵列基板包括依次层叠的第一层信号走线、第二层信号走线、第三层信号走线及第四层信号走线；

所述数据信号线由位于所述第一边框区的所述第一层信号走线、第二层信号走线、第三层信号走线及第四层信号走线中的至少两层信号走线形成；

所述电压信号线由位于所述第二边框区的至少部分所述第三层信号走线和/或第四层信号走线形成。

6.如权利要求5所述的显示模组，其特征在于，相邻所述数据信号线由不同层的信号走线形成。

7.如权利要求6所述的显示模组，其特征在于，相邻所述数据信号线由位于所述第一边框区的第一层信号走线及第三层信号走线形成，由所述第一层信号走线形成的数据信号线在所述显示模组的显示面所在的平面上的正投影，与由所述第三层信号走线形成的数据信号线在所述显示模组的显示面所在的平面上的正投影至少部分重合；

或，相邻所述数据信号线由位于所述第一边框区的第二层信号走线及第四层信号走线形成；由所述第二层信号走线形成的数据信号线在所述显示模组的显示面所在的平面上的正投影，与由所述第四层信号走线形成的数据信号线在所述显示模组的显示面所在的平面上的正投影至少部分重合。

8.如权利要求5所述的显示模组，其特征在于，所述数据信号线由所述第一层信号走线、第二层信号走线、第三层信号走线及第四层信号走线形成；

由所述第三层信号走线形成的数据信号线在所述显示模组的显示面所在的平面上的正投影，位于所述第一层信号走线和所述第二层信号走线形成的数据信号线在所述显示模组的显示面所在的平面上的正投影之间；

由所述第四层信号走线形成的数据信号线在所述显示模组的显示面所在的平面上的正投影，位于所述第一层信号走线和所述第二层信号走线形成的数据信号线在所述显示模组的显示面所在的平面上的正投影之间；

其中，由所述第三层信号走线形成的数据信号线在所述显示模组的显示面所在的平面上的正投影，与由所述第四层信号走线形成的数据信号线在所述显示模组的显示面所在的平面上的正投影不重叠。

9.如权利要求1所述的显示模组，其特征在于，所述第一走线结构包括一部分为所述有效显示区的像素单元传送数据信号的数据信号线，所述第二走线结构包括为所述有效显示区的像素单元提供电压信号的电压信号线及另一部分为所述有效显示区的像素单元传送数据信号的数据信号线；

或，所述第一走线结构包括一部分为所述有效显示区的像素单元传送数据信号的数据信号线以及一部分为所述有效显示区的像素单元提供电压信号的电压信号线，所述第二走线结构包括另一部分为所述有效显示区的像素单元提供电压信号的电压信号线及另一部分为所述有效显示区的像素单元传送数据信号的数据信号线。

10.一种电子设备，其特征在于，所述电子设备包括权利要求1-9中任意一项所述的显示模组。

Images