JP5757083B2 - 薄膜トランジスタ形成用基板、半導体装置、電気装置 - Google Patents

Description

本発明は、薄膜トランジスタ形成用基板、半導体装置、電気装置に関するものである。

近年、液晶装置、有機ＥＬ表示装置、電気泳動表示装置等のフラットパネルディスプレイ（ＦＰＤ）の一般的な構成は、特許文献１、２に記載されており、リジットなガラス基板からなる素子基板上にＴＦＴのアクティブマトリクスが形成され、この素子基板に、駆動回路が実装されたフレキシブル基板（以下、ＦＰＣとも言う）が接続されている。

図３７（ａ）に示す構造では、素子基板６００の３辺に、走査線駆動回路６１、データ線駆動回路６２および共通電源回路６４をそれぞれ実装する３つのフレキシブル基板６０１が接続されており、これら各フレキシブル基板６０１を素子基板６００の裏面側に折り曲げて使用するのが通常である。しかしながら、装置の厚みが増す、フレキシブル基板６０１を接続するための額縁エリアが必要になる、といった課題が存在する。一般に、額縁の広さは３〜５ｍｍ程度である。

また、額縁エリアを小さくするために液晶装置などでは、内蔵ドライバを備えた構成が実用化されている。図３７（ｂ）に示すように、表示部５を駆動させるための走査線駆動回路６１、データ線駆動回路６２および共通電源回路６４が、素子基板６００を構成する基板６００Ａ表面に内蔵ドライバが形成されている。このような基板６００Ａの一辺には上記した内蔵ドライバを駆動するための外部回路基板２０２がフレキシブル基板６０１を介して接続されている。

内蔵ドライバを構成するＴＦＴとして低温ポリシリコン（ＬＴＰＳ）ＴＦＴを用いたとしても、移動度が１００ｍ^２／Ｖ／ｓｅｃの素子であることから、内蔵ドライバを埋め込むためには表示エリアの各辺に数ｍｍ程度のデッドスペースが必要となる。
さらに、図３７（ａ）、（ｂ）では基板６００の少なくとも一辺には接続基板２０１、６０１を介して外部回路基板２０２が接続されており、これら各フレキシブル基板６０１を素子基板６００の裏面側に折り曲げて使用するため、上述したようにこれが装置の厚み、重さ等を削減することに関して弊害となっている。さらに、外部回路基板２０２はリジッドであるため、ＦＰＤの３辺まではフレキシブルにする事ができるが、４辺全てをフレキシブルとすることができない。

特開２００７−２４９２３１号公報 特許４３６６７４３号公報 特開２００６−５０８４０６号公報 特表２００４−５１８９９４号公報 特許３５５１１９４号公報 特許４１８９８８７号公報

まだ実用化されてはいないが、ＳＵＦＴＬＡ（Ｓｕｒｆａｃｅ Ｆｒｅｅ Ｔｅｃｈｎｏｌｏｇｙ ｂｙ Ｌａｓｅｒ Ａｂｌａｔｉｏｎ）（登録商標）と呼ばれる転写プロセスやＥＰＬａＲ技術（レーザリリースによるプラスチック上のエレクトロニクスの実装技術：Ｅｌｅｃｔｒｏｎｉｃｓ ｏｎ Ｐｌａｓｔｉｃ ｂｙ Ｌａｓｅｒ Ｒｅｌｅａｓｅ）には、次のような課題がある。

現在は、ガラス基板のように剛性の高い素子基板に圧着させることによってフレキシブル基板を接続している。このような実装を、可撓性を有する素子基板に対して行おうとすると、フレキシブル基板６０１を接続した直後や使用中にも接続不良が生じて断線などの欠陥が多発することになり、信頼性の点で課題がある。

特許文献３では、金属箔基板として絶縁性ポリマーをコアとしたフレキシブル性を有する基板を用いているが、上記額縁の課題を解決するものではない。

また、特許文献４，５では素子基板の表面に駆動回路が実装されているが、取り扱いを考えるとＩＣの接続信頼性等、実用上の課題が存在する。このような基板の最表面にＩＣが接続されてはいるものの、駆動回路上に直接薄膜の有機ＥＬを形成しており、駆動回路の接続信頼性を改善するものではなく、また、堅牢性の点で課題がある。また、特許文献６では、ＩＣが基板の裏面側に露出した状態で実装されていたり、ＩＣがリジットな熱拡散器で覆われていたり、フレキシブル性に課題がある。
以上のように、フレキシブルな表示ディスプレイを実現するには、フレキシブルな素子基板を考案することが課題となっている。

本発明は、上記従来技術の問題点に鑑み成されたものであって、薄くて軽いフレキシブル性を有するものであって、薄厚化および狭額縁化などによる小型化や軽量化、さらには高牢性（高信頼性）を実現することのできる薄膜トランジスタ形成用基板、半導体装置、電気装置を提供することを目的の一つとしている。

本発明の薄膜トランジスタ形成用基板は、フレキシブル性又は伸縮性を有する基板本体と、前記基板本体内に埋め込まれた複数の電子部品及び複数の接続配線と、を備え、前記基板本体が複数の基材を積層したものからなり、前記複数の基材のいずれか一つまたは連続する複数の基材内に前記複数の電子部品が埋め込まれている、あるいは、前記複数の電子部品の各々がそれぞれ異なる一つまたは連続する複数の前記基材内に埋め込まれ、前記複数の接続配線がそれぞれ異なる前記基材どうしの間に配置され、互いに接続される一方の接続配線と他方の接続配線とが、これらの間に存在する複数の前記基材に設けられた、断面積の異なる複数のコンタクトホールを介して接続されており、半導体素子が形成される前記基板本体の一面側に向かって前記複数のコンタクトホール同士の接続面積が増えていることを特徴とする。
また、前記コンタクトホールの断面積よりも大きい面積で前記基材の表面に形成された接続端子を備え、前記接続端子の表面を前記配線基板が覆うことによって互いに接続されている構成としてもよい。
また、前記基材に設けられた貫通孔から前記電源手段としての前記電子部品が前記基板本体の他面側に露出した状態であるとともに、当該電子部品の周縁部分が前記基材によって覆われている構成としてもよい。

これによれば、フレキシブル性を有する基板内に電子部品が埋め込まれているので、薄膜トランジスタ形成用基板を湾曲させて使用した場合にも電子部品を良好に保持することが可能になり、柔軟性および堅牢性に優れたものとなる。

また、複数の前記電子部品どうしの配置間隔が、各ＩＣの１辺長さの１倍以上、好ましくは前記１辺の３倍以上となっている構成としてもよい。
これによれば、ＩＣ（電子部品）同士の配置間隔を各ＩＣの１辺長さの１倍以上とすることによって、これらＩＣによって薄膜トランジスタ形成用基板の湾曲が阻害されることが防止される。これにより、薄膜トランジスタ形成用基板を、例えば文房具の下敷きのように緩やかに湾曲させて使用することが可能になるので、汎用性が高まる。

また、前記電子部品が少なくともＩＣ、コンデンサ、抵抗、インダクタを１種類以上含んで構成される構成としてもよい。

また、前記基板が複数の基材を積層したものからなり、前記複数の基材のいずれか一つまたは連続する複数の基材内に前記電子部品が埋め込まれている、あるいは、複数の前記電子部品がそれぞれ異なるまたは連続する複数の前記基材内に埋め込まれている構成としてもよい。
これによれば、各電子部品を異なる基材内に埋め込むことによって、それぞれを平面視で重ならせるようにして配置することが可能となる。または、電子部品が１層の基材より厚いときは複数の基材に渡って電子部品を保持しても良い。これにより、当該薄膜トランジスタ形成用基板を用いて構成される装置の小型化を実現できるようになる。

また、複数の前記埋込配線がそれぞれ異なる前記基材どうしの間に配置され、互いに接続される一方の埋込配線と他方の埋込配線とが、これらの間に存在する複数の前記基材に設けられた、断面積の異なる複数のコンタクトホールを介して接続されている構成としてもよい。
これによれば、複数の基材を介して埋込配線同士を接続する場合に、断面積の異なる複数のコンタクトホールを介して接続させることにより、複数の基材を貫く１つのコンタクトホールを介して接続させる構成よりも、接続不良を防止し得る。

本発明の半導体装置は、フレキシブル性又は伸縮性を有する基板と、前記基板上に形成された半導体素子と、を備え、前記基板が先に記載の薄膜トランジスタ形成用基板からなることを特徴とする。

これによれば、半導体装置を湾曲させて使用した場合にも電子部品を基板内に良好に保持することが可能になる。これにより、柔軟性および堅牢性に優れた半導体装置が得られる。

また、前記半導体素子が能動素子である構成としても良い。
これによれば、半導体素子が能動そしであることから、画素回路を構成することができるので表示装置の素子基板として用いることが可能である。

本発明の電気装置は、フレキシブル性又は伸縮性を有する素子基板と、前記素子基板に対して対向配置されたフレキシブル性又は伸縮性を有する対向基板と、前記素子基板および前記対向基板との間に配置された機能素子と、前記素子基板に設けられる複数の第１電極と、前記対向基板の前記機能素子側の面に設けられる第２電極と、前記機能素子を駆動するための駆動回路と、前記半導体素子形成基板の前記機能素子とは反対側の面に設けられ前記電子部品と接続される外部接続電極と、を備え、前記素子基板が請求項６または７に記載の半導体装置からなり、前記電子部品が前記駆動回路に接続され、前記対向基板及び前記第２電極の少なくとも一部が、前記機能素子及び前記素子基板の各側面に沿って前記素子基板の前記機能素子とは反対側の面上に延出されており、この延出部における前記第２電極と前記外部接続電極とが上下導通部を介して接続されていることを特徴とする。
また、前記対向基板及び前記第２電極の４辺全てが前記素子基板の前記機能素子とは反対側の面上に延出されている構成としてもよい。
また、前記機能素子が電気泳動素子である構成としてもよい。

これによれば、基板内に電子部品が埋め込まれているので、従来用いていた外部回路接続用のリジットな基板が不要になる。これにより、柔軟性および堅牢性に優れた電気装置が得られる。また、電気装置を湾曲させて使用した場合にも電子部品を基板内に良好に保持することが可能になる。

また、前記電子部品がＩＣまたはコンデンサ、抵抗、インダクタを含んで構成されており、複数の前記ＩＣの配置間隔が、隣接する電子部品の方向の隣接する電子部品の長い方の寸法の１倍以上、好ましくは前記１辺の３倍以上となっている構成としてもよい。
これによれば、電子部品（ＩＣ）同士の配置間隔を各ＩＣの１辺長さの１倍以上とすることによって、電気装置を、例えば文房具の下敷きのように緩やかに湾曲させて使用することが可能になる。また、上記配置間隔を各ＩＣの１辺長さの３倍以上とすることによって、よりフレキシブル性を高めることができる。

また、前記機能素子が、複数の画素からなる表示部を有する表示素子である構成としてもよい。
これによれば、従来のように外部回路を実装するための接続基板を素子基板に対して設ける必要がなくなるので、紙のように薄くて軽い柔軟性に富んだ表示装置を実現できる。また、表示装置全体としての薄厚化、狭額縁化などによる小型化や軽量化、さらには高堅牢性を実現することができるので、表示装置（電気装置）としての汎用性が広がる。

また、少なくとも一つの前記電子部品が前記機能素子と平面視で重なるようにして設けられている構成としてもよい。
これによれば、電気装置の小型化が可能になる。表示装置として用いる場合、平面視で機能素子と重なるようにして電子部品を配置させることにより、表示エリアを拡大できると共に狭額縁化を実現することができる。

また、前記半導体素子形成基板の前記駆動回路層とは反対側の面に前記電子部品と接続される外部接続電極が設けられている構成としてもよい。
これによれば、装置全体の小型化および薄厚化を実現できる。また、表示装置として用いられる場合、素子基板の表面上に、外部接続電極を形成するための領域を確保する必要がなくなるので、表示エリアを広くすることができるとともに狭額縁化も可能となる。

また、前記外部接続電極が前記機能素子と平面視で重なるようにして設けられている構成としてもよい。
これによれば、装置の小型化を実現できる。また、表示装置として用いられる場合、素子基板の表面上に外部接続電極を形成するための領域を確保する必要がなくなるので、表示エリアを広くすることができるとともに狭額縁化が可能になる。

また、前記対向電極の少なくとも一部が前記素子基板の前記機能素子とは反対側の面上に延出されており、この延出部と前記外部接続電極とが上下導通部を介して接続されている構成としてもよい。
これによれば、上下導通部を介して対向基板側に所定の電圧が印加されるようになっている。素子基板の表面に上下導通部を設けなくて済むので、素子基板上に機能素子の配置スペースの他に上下導通部の形成スペースを確保する必要がなくなる。これにより、例えば表示装置として用いられる場合、表示エリアを広く確保することができ、狭額縁化が可能となる。

また、前記機能素子と前記電子部品とが接続配線を介して接続されており、前記電子部品として、通信制御手段となる通信回路および前記通信回路に接続された通信手段であるアンテナを設け、前記アンテナが前記接続配線と同層に設けられている構成としてもよい。
これによれば、アンテナと接続配線とを同時に形成することができるので製造が容易になる。

また、前記電子部品として電源手段である電池を設け、前記電池が前記素子基板の前記機能素子とは反対側の面側に設けられている構成としてもよい。
これによれば、電子部品として電源手段である電池が、素子基板の裏面（機能素子が設けられている面とは反対の面）側に設けられているので、充電寿命が短くなった場合にも交換を容易に行える。

また、前記素子基板に前記電子部品を収容する凹部と、前記凹部を封止する蓋部と、を備える構成としてもよい。
これによれば、素子基板から突出させることなく電子部品を確実に保持することができるとともに、蓋部によって電子部品が収容された凹部を封止することによって、電子部品の脱落をより防止することができる。

また、素子基板が前記機能素子に対する耐湿性を有したものである構成としてもよい。
これによれば、機能素子に対する耐湿性を高めることができるので、リーク電流が増加して消費電力が増えてしまうことを防止することができる。これにより、良好な表示を長期的に行えるようになり、信頼性が高まる。

電気装置を構成する第１実施形態の素子基板の構成を示す平面図。 電気装置の概略構成を示す断面図。 １画素における等価回路図。 素子基板の要部を拡大して示す平面図。 素子基板の要部を拡大して示す断面図。 上記した素子基板を備えた電気装置の一実施形態である電気泳動表示装置の概略構成を示す部分断面図。 電気光学装置のフレキシブル性を得るための電子部品の大きさとその配置例を示す概念図。 電気光学装置を構成する第２実施形態の素子基板を中心に示す概略構成断面図。 電気光学装置を構成する第３実施形態の素子基板を中心に示す概略構成断面図。 電気光学装置を構成する第４実施形態の素子基板の構成を示す平面図。 第４実施形態における電気光学装置の概略構成を示す断面図。 電気光学装置を構成する第５実施形態の素子基板の構成を示す平面図。 第５実施形態における電気光学装置の概略構成を示す断面図。 電気光学装置を構成する第６実施形態の素子基板の概略構成を示す断面図。 電気光学装置を構成する第７実施形態の素子基板の概略構成を示す断面図。 第８実施形態の素子基板を用いた電気泳動表示装置の概略構成を示す部分断面図。 （ａ）〜（ｄ）は、素子基板の裏面側における上下導通部の配置例を示す平面図。 電気光学装置を構成する第９実施形態の素子基板の概略構成を示す断面図。 電気光学装置の概略構成を示す断面図。 図１８における素子基板の要部（エリアＥ）を拡大して示す図。 図２０におけるＦ−Ｆ断面図。 上記した第９実施形態の素子基板を電気泳動表示装置に適用した場合を示す部分断面図。 上記した第９実施形態の素子基板を液晶表示装置に適用した場合を示す部分断面図。 第１０実施形態における素子基板の概略構成を示す平面図。 第１０実施形態における素子基板を備えた電気泳動表示装置の部分断面図。 電気光学装置を構成する第１１実施形態の素子基板の概略構成を示す部分断面図。 電気光学装置を構成する第１２実施形態の素子基板の概略構成を示す部分断面図。 （ａ）は、電気光学装置を構成する第１３実施形態の素子基板の概略構成を示す平面図、（ｂ）は（ａ）のＦ−Ｆ線に沿う断面図。 素子基板の構成を詳細に示す部分断面図。 ＢＧＴＧ構造の薄膜トランジスタの製造方法を示す工程図。 電気光学装置を構成する第１５実施形態の素子基板の概略構成を示す平面。 図３２のＪ−Ｊ線に沿う断面図。 （ａ）は、電気光学装置を構成する素子基板の変形例を示す平面図であって、（ｂ）、（ｃ）は、表示部の形状の例を示す平面図。 大型の電気光学装置の概略構成を示す平面図。 図３６はロボットの指先に感圧センサーが設けられた例を示す図。 図３７は感圧センサーの構成を示す断面図。 従来における電気光学装置（素子基板）の構成を示す平面図。

以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。

（第１実施形態）
図１は、電気装置を構成する第１実施形態の素子基板の構成を示す平面図である。図２は、電気装置の概略構成を示す断面図である。
図１および図２に示すように、本実施形態の電気光学装置（電気装置）１００は、ともにフレキシブル性を有した素子基板（半導体装置）３００および対向基板３１０と、これらの間に挟持される電気光学素子（機能素子）３２とを備えて構成されている。
素子基板３００は第１基板（薄膜トランジスタ形成用基板）３０とその上に形成された駆動回路層２４からなる。第１基板３０は積層された一対の基材３０Ａ、３０Ｂと基材３０Ａの基材３０Ｂ側に埋め込まれた複数の電子部品１０から主に構成されている。駆動回路層２４は電気光学素子３２を駆動する画素４０毎に設けられた制御トランジスタＴＲｃとそれを駆動する走査線駆動回路６１、データ線駆動回路６２、共通電源回路６４から主に構成されている。電子部品１０と駆動回路層２４内の各回路や薄膜トランジスタを接続する接続配線２２は第１基板３０と駆動回路層２４内に設置してある。
ここで、駆動回路層２４内の各回路は駆動トランジスタＴＲｓを用いて第１基板３０上に作りこまれた、所謂内蔵ドライバである。しかしこれらの構成はこれに限らず電子部品（ＩＣ）からなる駆動ドライバ５１を第１基板３０中に埋め込んだ構成としてもよい。例えば第９実施形態において説明される。

図１，２において、素子基板３００と対向基板３１０とが重なる領域には複数の画素４０がマトリクス状に配列された表示部５が形成されている。表示部５の周辺、すなわち対向基板３１０よりも外側に張り出した素子基板３００上には、走査線駆動回路６１、データ線駆動回路６２及び共通電源回路６４が配置されているとともに、コントローラ（制御部、制御回路）６３を含む複数の電子部品１０が内蔵されている。

表示部５には走査線駆動回路６１から延びる複数の走査線６６と、データ線駆動回路６２から延びる複数のデータ線６８とが形成されており、これらの交差位置に対応して画素４０が設けられている。また、共通電源回路６４から表示部５へ複数の電源線５０が延びている。電源線５０は各行の走査線６６に対応して設けられており、対応する行の画素４０と接続されている。共通電源回路６４は各々の電源線５０に対して個別に電位を入力することが可能に構成されている。電源線５０は保持容量線として機能することが出来る。

走査線駆動回路６１は、ｍ本の走査線６６（Ｙ１、Ｙ２、…、Ｙｍ）を介して各々の画素４０に接続されており、コントローラ６３の制御のもと、１行目からｍ行目までの走査線６６を順次選択し、画素４０ごとに設けられた制御トランジスタＴＲｃ（図２参照）のオンタイミングを規定する選択信号を、選択した走査線６６を介して供給する。

データ線駆動回路６２は、ｎ本のデータ線６８（Ｘ１、Ｘ２、…、Ｘｎ）を介して各々の画素４０に接続されており、コントローラ６３の制御のもと、画素４０の各々に対応する画素データを規定する画像信号を画素４０に供給する。共通電源回路６４は、コントローラ６３の制御のもと、当該回路に接続された電源線５０の各々に供給すべき各種信号を生成する。

図３は、１画素における等価回路図である。
画素４０には、制御トランジスタ（半導体素子）ＴＲｃと、保持容量Ｃｓと、画素電極（第１電極）３５と、電気光学素子（機能素子）３２と、対向電極３７とが設けられている。また画素４０には、走査線６６と、データ線６８と、電源線５０とが接続されている。制御トランジスタＴＲｃは、Ｎ−ＭＯＳ（Ｎｅｇａｔｉｖｅ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタである。

なお、画素４０を構成する薄膜トランジスタは、それらと同等の機能を有する他の種類のスイッチング素子と置き換えてもよい。例えば、Ｎ−ＭＯＳトランジスタに代えてＰ−ＭＯＳトランジスタを用いてもよい。

画素４０において、制御トランジスタＴＲｃのゲートに走査線６６が接続され、ソースにはデータ線６８が接続されている。制御トランジスタＴＲｃのドレインは、保持容量Ｃｓの一方の電極と画素電極３５とに接続されている。保持容量Ｃｓの他方の電極は図示略の容量線、又は電源線５０（図１）と接続されている。そして、画素電極３５と対向電極３７との間に電気光学素子３２が挟持されている。

制御トランジスタＴＲｃは画素４０への画像信号の入力を制御するスイッチング素子であり、制御トランジスタＴＲｃを介して供給される画像信号電圧が保持容量Ｃｓに保持される。そして、保持容量Ｃｓの電圧に応じた電流で電気光学素子３２を駆動する。

図４は、素子基板の要部を拡大して示す平面図である。
図４に示すように、素子基板３００を構成する第１基板３０内には複数の電子部品１０（図１）が埋め込まれている。第１基板３０内に埋め込まれている電子部品１０は、表示制御手段としてのコントローラ６３、電源手段となる電池２、通信制御手段となる通信回路３、通信回路３に接続された通信手段であるアンテナ４、表示データの記憶手段となるＳＲＡＭからなるメモリー７、無接点充電の充電手段であるコイル６、コイルが接続され電源制御手段（電源制御手段）である充電制御回路９、および表示データの演算機能を有する演算手段となる演算回路８である。これら、コントローラ６３、メモリー７、通信回路３、演算回路８、および充電制御回路９はそれぞれ電池２に接続されている。

コントローラ６３には、上記した走査線駆動回路６１、データ線駆動回路６２及び共通電源回路６４がそれぞれ接続されている。このコントローラ６３は、上位装置から供給される画像データや同期信号に基づき、電気光学装置（電気装置）１００を総合的に制御する。

ここで、コイル６は充電制御回路９の側方の領域に小さく形成されているが、表示部５の周囲であってさらに各駆動回路６１，６２の周囲を取り囲むような広い領域（素子基板３００の周縁部）に形成しても良い。

後に詳細を記述するが、ＩＣは通常のもの（一般に、１．０×１０ｍｍ角程度）よりも小さいもの（本実施形態では、例えば１ｍｍ角）を用いている。また、ＩＣ（電子部品１０）どうしは各ＩＣにおける１辺の長さよりも広い間隔で配置されており、フレキシブル基板（ＦＰＣ）からなる第１基板３０及び第２基板３１を湾曲させた際に、これら複数の電子部品１０によって湾曲が妨げられることがないように構成されている。

次に、電子部品の埋め込み等に関する説明を詳述する。
また、第１基板３０内に埋め込む電子部品１０の構成および部品は上記に限らないことを付記しておく。ここで、本実施形態では電子部品１０を表示部５の周囲に埋め込むこととしたがこれに限られたものではなく、例えば、その一部や全てを、表示部５内や走査線駆動回路６１、データ線駆動回路６２及び共通電源回路６４の下方に埋め込むようにしてもよい。

ここで特に重要なのは、従来外付けされていた回路素子を第１基板３０内に埋め込むことにより、電気光学装置（電気機器）１００の周囲の４辺全てがフレキシブル性を有する電気光学装置１００を実現できることである。従来技術のサフトラやＥｐｌａｒのように、１つの基材からなる素子基板３００上に薄膜トランジスタを作成する方法では、表示部５の周囲に外部回路を別途設ける必要がある。その場合、外部回路はリジット基板上に実装されているため、フレキシブル性を有するのは３辺のみである。

本実施形態のように、４辺全てのフレキシブル性を実現することによって、初めて、紙のような柔軟性を有する電気光学装置１００を実現することができる。さらに、第１基板３０中に複数の電子部品１０を埋め込むので、従来、素子基板の表面に電子部品１０を実装するために用いていた外部回路接続用の基板が不要になる。これにより、素子基板３００の軽量化および薄板化を実現することができる。

図５は、素子基板の要部を拡大して示す断面図である。
図５に示すように、素子基板３００を構成する第１基板３０は、ポリイミドからなる一対の基材３０Ａ，３０Ｂが積層されてなり、下層側の基材３０Ａ側に複数の電子部品１０が埋め込まれている。ここで基材３０Ａ、３０Ｂの厚さは５０μｍであるが、これに限らない。
基材３０Ａの表面には、電子部品１０の外部接続端子１０ａが露出しているとともに電子部品１０どうしを接続する５μｍのＣｕからなる接続配線２２が設けられている。そして、複数の電子部品１０（図５中においては一つのみ図示してある）、これらの外部接続端子１０ａと、電子部品１０どうしを接続する接続配線２２と、を覆うようにして、基材３０Ａ上に基材３０Ｂが積層されている。この基材３０Ｂ上には、画素４０ごとに設けられた制御トランジスタＴＲｃと、走査線駆動回路６１、データ線駆動回路６２および共通電源回路６４を構成する駆動トランジスタＴＲｓとが設けられている。

具体的には、基材３０Ｂの表面上には、制御トランジスタＴＲｃおよび駆動トランジスタＴＲｓに対応する各ゲート電極４１ｅ（走査線６６）と、保持容量線６９と、上記した各駆動回路６１，６２，６４と電子部品１０とを接続する接続配線２３と、が形成されている。これら接続配線２３、ゲート電極４１ｅ（走査線６６）及び保持容量線６９は、厚さ３００ｎｍのＣｕからなる。ここで、接続配線２３とコンタクトホールＨ１とは、コンタクトホールＨ１の断面積よりも大きい面積で基材３０Ｂの表面上に形成された接続端子１２の表面全体を接続配線２３が覆うことによって互いに接続されている。ここで、コンタクトホールＨ１は接続端子１２の一部分（形成材料）が基材３０Ｂ内に埋め込まれることによって構成される。このような接続状態により、素子基板３００が湾曲された場合にも接続配線２３と電子部品１０との接続状態を良好に維持することができる。

そして、接続配線２３、ゲート電極４１ｅ（走査線６６）及び保持容量線６９を覆うようにして基材３０Ｂの表面全体には、厚さ４００ｎｍのポリイミドからなるゲート絶縁膜４１ｂが設けられている。ゲート絶縁膜４１ｂ上には、制御トランジスタＴＲｃおよび駆動トランジスタＴＲｓを構成する、厚さ５０ｎｍのペンタセンからなる半導体層４１ａが設けられ、その周縁部に乗り上げるようにして、Ｃｕペーストからなる厚さ３００ｎｍのソース電極４１ｃ及びドレイン電極４１ｄが設けられている。

そして、ゲート絶縁膜４１ｂの表面全体を覆うようにして、アクリルからなる１μｍ厚さの保護膜４２が設けられ、その表面上にはカーボンペーストからなる画素電極３５が形成されている。この画素電極３５は、保護膜４２の厚さ方向を貫通するコンタクトホールＨ２を介して下方の制御トランジスタＴＲｃのドレイン電極４１ｄと接続されている。画素電極３５の保護膜上の厚さは０．２μｍである。
駆動トランジスタＴＲｓは上記制御トランジスタＴＲｃと同様に形成される。画素電極を具備していないが、それを駆動トランジスタＴＲｓ間の配線に用いても良い。
このようにして、本実施形態の素子基板３００が構成されている。

ここで、上記した制御トランジスタＴＲｃおよび駆動トランジスタＴＲｓは、材料の塗布および焼成を繰り返し行うことにより作成した。一般に、シリコン系や酸化物ＴＦＴでは、プラズマＣＶＤやスパッタ法を用いて作成する。この方法では、プラズマの生成により基板が強く帯電する。本実施形態では、複数の電子部品１０が埋め込まれた第１基板３０上に制御トランジスタＴＲｃおよび駆動トランジスタＴＲｓを作成するため、第１基板３０をプラズマに晒すことによって電子部品１０が静電破壊してしまう。特に、電子部品１０の表面に外部接続端子１０ａが露出していることから、この外部接続端子１０ａを介して内部に静電気が侵入して破壊されてしまう。このため、プラズマを用いない手法でＴＦＴを作成することが望ましい。
その手法の１つとして、印刷やインクジェット法を用いて材料を塗布および焼成を組み合わせた方法や、蒸着あるいはゾルゲル法を用いた方法が挙げられる。

また、有機ＴＦＴの半導体材料は酸化物ＴＦＴと異なって光を吸収することが知られている。このため、第１基板３０は非透明基板であることが望ましい。ただ、原理的にはプラズマを用いても作成可能であり、アモルファスシリコンＴＦＴ、低温ポリシリコンＴＦＴ、ａ―ＩＧＺＯのような酸化物ＴＦＴを作成しても良い。第１基板３０上に設けるＴＦＴとしては有機ＴＦＴが好適である。
また、本実施形態においては、ＴＦＴ構造としてボトムゲート／トップコンタクトの例を示したが、その他の構成も可能である。例えばボトムゲート／ボトムコンタクト、トップゲート／トップコンタクト、トップゲート／ボトムコンタクトとしてもよい。

ここで特に重要なのは、電子部品１０を素子基板（第１基板３０）３００中に埋め込むことにより、図１に示すような４辺全てがフレキシブル性を有する電気光学装置１００を実現できることである。従来技術のＳＵＦＴＬＡ（登録商標）技術やＥＰＬａＲ技術のように、単一のフレキシブル基材からなる素子基板上にＴＦＴを作成する方法では、複数の電子部品を図３７（ａ）、（ｂ）のように表示エリアの周囲エリアに別基板を用いて別途設ける必要がある。複数の電子部品はリジッドな回路基板上に実装され、この回路基板が素子基板に接続されている。このため素子基板の４辺のうち、フレキシブル性を有するのは３辺のみである。

本実施形態の素子基板３００のように、複数の電子部品１０を第１基板３０内に内蔵することで、素子基板３００の４辺の全てがフレキシブル性を有することになり、初めて紙のような柔軟性の高い電気光学装置１００を実現することができる。また、従来、電子部品を実装するために用いていたリジットな回路基板も不要になるので、電気光学装置１００の軽量化および薄型化も実現することができる。
また、フレキシブル性を有する電気光学装置１００は屈曲を繰り返しながら使用されたり、曲げた状態で物体表面に固定されて使用される。このとき、電子部品１０と接続配線の接続信頼性が重要となる。電子部品１０を第１基板（薄膜トランジスタ形成用基板）３０中に埋め込むことにより実現できるが、これについては後述する。

また、各電子部品１０を表示部５と平面視で重なるようにして配置しても良い。これにより、装置全体を小型化することができるとともに狭額縁化に伴う表示エリアの拡大が可能となる。

図６は、上記した素子基板を備えた電気光学装置の一実施形態である電気泳動表示装置の概略構成を示す部分断面図である。
図６に示すように、電気泳動表示装置（電気装置）１０１は、素子基板３００と対向基板３１０との間に、電気光学素子（表示素子）３２として用いられる電気泳動素子３２Ａを挟持した構成を備えている。電気光学素子３２の周囲にはアクリルからなるシール材６５でシールしてある。電気光学素子（電気泳動素子）３２は、複数のマイクロカプセル２０を配列してなる。そして、マイクロカプセル２０内に保持され、互いに異なる極性に帯電した白と黒の粒子が、画素電極３５と対向電極３７との間に印加される電圧に基づいて移動することにより表示が行われる。ここで電気光学素子（電気泳動素子）３２としてマイクロカプセル以外の仕切りや仕切りを用いない電気泳動素子３２Ａや着色した粒子を用いた電気泳動素子３２Ａを用いても良い。また、液晶やエレクトロクロミック材料のような他の電気光学素子を用いても良い。

本実施形態では、素子基板３００及び対向基板３１０を構成する第１基板３０及び第２基板３１の材料として、フレキシブル性を有するポリイミド材料が用いることが可能である。第２基板３１は視認側の基板になるため透明である事が必要である。このため透明ポリイミド材料または他の透明材料を用いる。

一般的に、フレキシブル性を有する材料は有機材料であり、リジッドな無機材料よりも熱膨張係数が約１桁程度大きく、熱伝導係数が１桁程度小さい。このため、素子基板が発熱すると熱が溜まりやすく基板が伸びる。このため、電気光学装置に反りが発生する。さらに、この状態で電気光学装置を湾曲させて使用すると、別の不具合も発生する。例えば、電子部品と接続配線との接続不良や各種配線の断線等である。

従来の構成では、例えば、エレクトロルミネッセンスを用いた電気光学装置では、発熱が大きいため熱拡散器を具備した無機材料からなる基板を用いている。この点で、フレキシブル性または有機材料を主体とした材料を用いた素子基板には、発熱が少ない電気光学材料を用いることが好ましい。発熱が少ない材料とは、表示を行っているときに電流や電圧をなるべく流さない材料である。最も好適なのは、メモリー性を有する材料を用いた電気光学装置であり、一度電圧を印加するとその後に電圧を印加しなくても表示を保持することが可能である。具体的には、電気泳動材料、エレクトロクロミック材料である。この次に好適なのは電流ではなく電圧の印加で駆動する材料を用いるものであり、液晶材料やエレクトロウェッティングが挙げられる。
一方、最も好ましくないのは電流で駆動するもので、エレクトロルミネッセンスである。

メモリー性を有しない材料の場合には、ＩＣ自体にＳＲＡＭのようなメモリー機能を画素毎に設け、実質的なメモリー効果を付与することができる。
液晶材料を用いた場合は、電気泳動材料（メモリー性を有する材料）を用いた場合に比べて上記以外にも課題が発生する。一般的に、液晶装置では偏光板を用いるために明るさが半分になる。これを解消するためには、ゲストホスト液晶、ＰＤＬＣ（高分子分散型液晶）、ＰＮＬＣ（高分子ネットワーク型液晶）等、偏光板を使わない材料が好適である。

上記した第１実施形態において用いた材料はそれに限るものではない。
素子基板３００を構成する第１基板３０と第２基板３１に用いる材料は、フレキシブル性を有するポリエステルや他の有機、無機材料を用いてもよい。また、フレキシブル性を有しないものであれば、紙フェノール、紙エポキシ、ガラスコンポジット、ガラスエポキシ、薄ガラス、テフロン（登録商標）、セラミックス、それらのコンポジット材料や他の有機、無機材料を用いても良い。
例えば基材３０Ａのような最外層の基材をシリコーン等のモールド材とする構成としても良い。

また、素子基板３００や対向基板３１０に用いる材料としては伸縮性を有する材料であってもよい。これにより伸縮含めたフレキシブル性を実現できる。例えばアクリル等の柔らかい有機材料、それらをコーティングした不織布、織布、またはゴム等であっても構わない。伸縮性を有すると、電気光学装置を服等の布のように変形の大きい材料や複雑な表面形状の上にも隙間無く貼るように設置するだけでなく、変形させて使用するときの剥がれを少なくする事ができる。
また、第１基板３０を構成する基材の数も上記に限らない。
また、ＴＦＴに用いる材料も上記に限らない。
また、画素電極３５、対向電極３７、走査線６６、データ線６８、および接続配線２２，２３等に用いる材料としては、Ｃｕペースト以外の他の金属ペースト、金属、カーボンナノチューブ等の導電性材料、無機導電性材料、有機導電性材料、透明電極、導電性ペーストを用いても良い。

図７は、電気光学装置のフレキシブル性を得るための電子部品（ＩＣ）の大きさとその配置例を示す概念図である。
電気光学装置１００（電気泳動表示装置１０１）をどれくらい湾曲させることができるかは、素子基板３００の材料自体のフレキシブル性、および第１基板３０内に埋め込まれた複数の電子部品（ＩＣ）１０の大きさや配置間隔に関係している。
図７に示すように、素子基板３００を構成する第１基板３０内には複数の電子部品（ＩＣ）１０が埋め込まれており、Ｘ方向にＭＸ１、ＭＸ２、…ＭＸｎ個、Ｙ方向にＭＹ１、ＭＹ２、…ＭＹｎ個の電子部品（ＩＣ）１０が整列配置されている。ここでは、Ｘ方向およびＹ方向で隣り合う電子部品（ＩＣ）１０どうしの配置間隔が、隣り合う電子部品１０どうしを結ぶ方向における各電子部品（ＩＣ）１０の一辺の長さの５倍以上に設定されている。具体的に、電子部品（ＩＣ）１０の一辺は２ｍｍであるため、隣り合う電子部品（ＩＣ）１０どうしの間の距離は１０ｍｍ以上となっている。
例えば、図４に示したコントローラ６３（１０）とＸ方向で隣り合うメモリー７（１０）との距離、コントローラ６３（１０）とＹ方向で隣り合う電池２（１０）との距離は、隣接する部品の隣接する方向に水平な各々一辺の内、長い方の寸法の５倍以上となっている。ここで用いた電池は５ｍｍ×５ｍｍの小さいものである。

このような間隔で多数の電子部品（ＩＣ）１０を配置することにより、素子基板３００に対して、第１基板３０の構成材料（ポリイミド材料）が本来有しているフレキシブル性とほぼ同等のフレキシブル性を付与することができる。素子基板３００に対して第１基板３０の材料と同等のフレキシブル性を持たせるためには、電子部品（ＩＣ）１０どうしの配置間隔を、電子部品（ＩＣ）１０の一辺の少なくとも３倍以上にする必要がある。この場合も、隣り合う各電子部品（ＩＣ）１０を結ぶ方向に平行な電部品（ＩＣ）１０の各辺のうち長い方の長さの３倍以上としている。

また、目安としては、電子部品（ＩＣ）１０どうしの配置間隔を電子部品（ＩＣ）１０の一辺の１倍以上にすることで、例えば文房具の下敷きのように、素子基板３００を緩やかに湾曲させることが可能となる。この状態では、電子部品（ＩＣ）１０自体が湾曲しないため小さな曲率半径を付与することはできないが、素子基板３００に対してフレキシブル性を付与することは可能である。
また、隣り合う各電子部品（ＩＣ）１０を最短距離で結ぶ方向から傾けて電子部品（ＩＣ）１０の辺を配置する時は隣り合う部品の各辺の最大長さの１倍または３倍以上の距離を設ける。

また、電子部品（ＩＣ）１０の一辺の長さは５ｍｍ以下、できれば３ｍｍ以下が好ましく、さらには１ｍｍ以下がさらに好ましい。小さい電子部品（ＩＣ）１０の方が素子基板３００を湾曲させたときに割れにくく、堅牢性も高めることができる。素子基板３００を湾曲させた際に電子部品（ＩＣ）１０にかかるストレスも小さくなる。これにより、電子部品（ＩＣ）１０の割れが防止されるとともに、第１基板３０と電子部品（ＩＣ）１０との接着状態や、電子部品（ＩＣ）１０の接続端子（不図示）とこれらを接続する接続配線（不図示）との接続状態を確保することができる。
また、一般の電池のように数ｃｍ角の大きな電子部品に関しては上記の限りではない。５ｍｍ×５ｍｍより大きい部品または１ｃｍ×１ｃｍより大きい部品はそれ自体にフレキシブル性を付与する事が望ましい。

ここで、素子基板３００内における電子部品（ＩＣ）１０の内蔵位置、つまり素子基板３００の厚さ方向における電子部品（ＩＣ）１０の位置は特に規定はしない。第１基板３０を構成する基材３０Ａ側に全ての電子部品（ＩＣ）１０を配置してもいいし、基材３０Ｂ側に全ての電子部品（ＩＣ）１０を配置してもいいし、基材３０Ａおよび基材３０Ｂのそれぞれに複数ずつ電子部品（ＩＣ）１０を配置しても良い。また、第１基板３０を構成する基材の数は２つに限らず、全ての電子部品（ＩＣ）１０が別の基材にそれぞれ設けられていてもよい。
電子部品１０が１層の基材より厚いときは連続する複数の基材中に設置しても良い。
３層以上の基材を有する素子基板３００とし、平面視において同一場所に、すなわち断面図では基材を挟んで積層するようにＩＣを設けても良い。

また、研磨等により電子部品（ＩＣ）１０の厚みを例えば２０μｍ以下にまで薄くすることで、素子基板３００と同等のフレキシブル性を持つ事が知られているが、その時も電子部品（ＩＣ）１０は多少なりとも弾性を有し、フレキシブル性を悪化させる。そのため上記の条件を用いる事が好適となる。
なお、上記では表示素子駆動用の電子部品（ＩＣ）１０を例に挙げて説明したが、各種のＩＣ（他の電子部品（ＩＣ）１０）や、コンデンサ、抵抗、スイッチ及びインダクタ等のリジットな電子部品１０においても同様である。
また、上記方法により電子部品１０と接続配線２２との接続信頼性も向上する。それは第１基板３０中に保持させることにより、電子部品１０全体を基材で包んでいるため、折り曲げ時に接続部が剥がれにくい。さらに、図７に示すような電子部品１０間の距離を設けることにより、折り曲げ時に電子部品１０にかかるストレスも小さくなるからである。さらには電子部品１０の剥落も防止できる。

（第２実施形態）
図８は、電気光学装置を構成する第２実施形態の素子基板を中心に示す概略構成断面図である。
図８に示すように、第２実施形態は、電源手段としてフレキシブルなシート型電池（電子部品）１６が第１基板３０（素子基板３０１）内に埋め込まれている点において先の実施形態と異なっている。
シート型電池１６は、基材３０Ａの表面３０ａ（基材３０Ｂ側の面）側に埋め込まれており、当該シート型電池１６の表面が基材３０Ａの表面３０ａと面方向で一致している。シート型電池１６の裏面側には外部接続端子１１が設けられている。この外部接続端子１１には、基材３０Ａの厚さ方向を貫通するコンタクトホールＨ３を介して、基材３０Ａの裏面３０ｂ上に設けられた外部接続電極１４が接続されている。この外部接続電極１４を外部の充電機器と接続してシート型電池１６を充電する。外部接続電極１４は第１基板３０の裏面３０ｂよりも突出した状態で設けられるため、Ｃｕ以外の材料、例えばステンレスのような耐摩耗性に優れる材料を用いることが好適である。シート型電池１６としては２次電池が用いられるが、ポリマー等の有機材料を用いたものや無機材料を用いたものも適用可能である。

ここでは、シート型電池１６の裏面側に外部接続電極１４が設けられているが、素子基板３０１の表面側に設けてもよい。この場合は、パソコン等に設けられるＵＳＢのような外部電子機器との接続端子を設けてもよい。

（第３実施形態）
図９は、電気光学装置を構成する第３実施形態の素子基板を中心に示す概略構成断面図である。
図９に示すように、第３実施形態の素子基板３０２は、外部接続電極１４が第１基板３０の内部に埋め込まれて構成されている点において、先の実施形態と異なっている。
素子基板３０２を構成する第１基板３０は３つの基材３０Ａ〜３０Ｃから構成され、基材３０Ａの基材３０Ｂ側とは反対側の面（裏面３０ｂ）側に基材３０Ｃが設けられている。基材３０Ａの裏面３０ｂに設けられた外部接続電極１４は基材３０Ｃ内に埋め込まれた状態になるとともに、基材３０Ｃに設けられた貫通孔１３からその一部が露出した状態とされる。外部接続電極１４の周縁部分は基材３０Ｃによって覆われているため、基材３０Ａの裏面３０ｂから外部接続電極１４が剥離してしまうことが防止される構成となっている。なお、外部接続電極１４の埋め込み構造はこれ以外であっても良い。
図９で外部接続電極１４は表示部５の外側に設けたが、表示部５内に設けても良い。

（第４実施形態）
図１０は、電気光学装置を構成する第４実施形態の素子基板の構成を示す平面図である。図１１は、第４実施形態における電気光学装置の概略構成を示す断面図である。
本実施形態においては、外部通信するための通信手段であるループアンテナ（電子部品ン）２５が素子基板３０３の各辺に沿って周回するコイルによって構成されている点において先の実施形態と異なっている。
ループアンテナ２５を構成するコイルは、第１基板３０上またはその中に形成される各種配線と同様の材料であるＣｕを用いてこれら配線と同時に形成されたもので、各種配線のいずれかと同一層とされている。表示部５の周囲となる第１基板３０の周縁領域において、第１基板３０の各辺に沿って配線をコイル状に周回させることによってループアンテナ２５が構成されている。このループアンテナ２５は、通信制御手段を行う通信回路３に接続されている。

なお、素子基板３０３におけるループアンテナ２５の位置はこれに限られたものではない。例えば、多層構造とされた第１基板３０の異なる層（基材間）に配線をそれぞれ形成し、これら配線同士を多層間接続することでアンテナを構成しても良い。これにより、所謂ＲＦ−ＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ：電波による固体識別）動作や、外部ネットワークとの無線通信、非接触給電も行うことができる。また、表示部５と平面視で重なるように配置してもよい。

また、上記では、表示部５の周囲（非表示領域）にループアンテナ２５を形成した構造を示したが、表示部５内や走査線駆動回路６１、データ線駆動回路６２、および共通電源回路６４等の下方に少なくともその一部が存在するように設置しても良い。なお、ループアンテナ２５の形状はコイル状ではなく、直線や曲線、あるいはその他の形状であっても構わない。

（第５実施形態）
図１２は、電気光学装置を構成する第５実施形態の素子基板の構成を示す平面図であり、図１３は、第５実施形態における電気光学装置の概略構成を示す断面図である。
図１２及び図１３に示すように、本実施形態は電磁誘導型の電源手段を用いてシート型電池（電子部品）１６を充電する構成となっている。素子基板３０４には、その周縁を周回するようにして形成された、上記電源手段としての非接触充電用のコイル２８が埋め込まれている。このコイル２８は電源制御手段である電源回路２９に接続され、さらに電源回路２９が２次電池であるシート型電池１６に接続されている。

なお、本実施形態では、電源手段として電磁誘導に用いるコイル２８を第１基板３０内に埋め込んだが、電波受信型、あるいは共鳴型に対応する電源手段および電源制御手段を埋め込んだ構成としても良い。この実施形態のコイルは第４実施形態のアンテナと同様に形成、配置する事が出来る。

（第６実施形態）
図１４は、電気光学装置を構成する第６実施形態の素子基板の概略構成を示す断面図である。
図１４に示すように、本実施形態では素子基板３０５の裏面３０５ｂ側にシート型電池１６が外付けされている。このシート型電池１６は、素子基板３００の裏面３０５ｂ（基材３０Ａの裏面）上に形成された外部接続電極１４と、当該外部接続電極１４にコンタクトホールＨ３を介して接続された外部接続端子１１とを介して、素子基板３０５（基材３０Ａ）内に埋め込まれた充電制御回路２６に接続されている。
本実施形態では、シート型電池１６が充電制御回路２６と平面視で重なるようにして配置されているので、装置の小型化を実現できる。

（第７実施形態）
図１５は、電気光学装置を構成する第７実施形態の素子基板の概略構成を示す断面図である。
先に記載した第６実施形態の構成では、素子基板３０６の裏面３０６ｂ側にシート型電池１６が接続された構成のため、このシート型電池１６の厚み分だけ外部に突出して装置の厚みが増すことになる。これを防止するために、本実施形態では、図１５に示すように、素子基板３０６の裏面３０６ｂ（基材３０Ａの裏面３０ｂ）にシート型電池１６を収容可能な電池収容凹部（凹部）１７（座ぐり）を設けてもよい。この電池収容凹部１７内にシート型電池１６を収容することによって、シート型電池１６が素子基板３０６の外部に突出することによる厚みの増加を防止できる。

また、この電池収容凹部１７を覆う蓋部１８を設けることによって、電池収容凹部１７内に収容されたシート型電池１６の脱落を防止することができる。また、基材３０Ａ内にシート型電池１６を埋め込むことによって、シート型電池１６全体が第１基板３０に固定されることになるので、シート型電池１６側の外部接続電極１５と充電制御回路２６側の外部接続端子１１との接続状態が安定して信頼性が向上する。また、充電寿命の短くなったシート型電池１６の交換も容易に行うことができる。

なお、上記した蓋部１８の表面が素子基板３０６の裏面３０６ｂ（基材３０Ａの裏面３０ｂ）と一致するように、蓋部１８を埋め込むための凹部を設けてもよい。これにより、素子基板３０６の裏面３０６ｂから蓋部１８が突出することのない構成となる。また、シート型電池１６に限らず、素子基板３０６の外部に突出してしまう部品を埋め込むための凹部を基材に設けて、この凹部を蓋部により封止する構成とすることも可能である。

（第８実施形態）
図１６は、第８実施形態の素子基板を用いた電気泳動表示装置の概略構成を示す部分断面図である。
本実施形態の電気泳動表示装置１０２は、素子基板３０７と電気泳動素子（電気光学素子３２）を介して対向配置される対向基板３１０の周縁部の少なくとも一部が素子基板３０７の裏面３０７ｂ側に回り込むようにして構成されている点において先の実施形態と異なっている。

図１６に示すように、本実施形態の素子基板３０７を構成する第１基板３０は５つの基材３０Ａ〜３０Ｅが積層されてなる。この第１基板３０内に埋め込まれる走査線６６、データ線６８（不図示）保持容量線６９、複数の電子部品１０および接続配線２２は、それぞれが異なる層に埋め込まれ、これらを表示部５内で平面視で重ならせて配置させることによって、狭額縁化および装置の小型化が可能になっている。

第１基板３０の表面３０ａには、複数のデータ線６８がストライプ状に配列されているとともに、制御トランジスタＴＲｃのゲート電極４１ｅが画素４０ごとに設けられている。ゲート電極４１ｅには第１基板３０内に埋め込まれた走査線６６が接続され、走査線６６にはそのさらに下層側に設けられた駆動ドライバ５１（１０）に接続されている。駆動ドライバ５１は、走査線６６の選択タイミングや印加電圧の大きさ等を制御する。また、データ線６８にはデータ線６８用の駆動ドライバ５２（図示せず）が接続されている。駆動ドライバ５１，５２はコントローラ６３に接続されている。コントローラ６３の他の外部接続端子１０ａは外部接続電極１４に接続されており、この端子にコントローラ６３から対向電極３７に印加する電圧が出力されている。
実際には、この外部接続電極１４が表示部５と平面視で重なる位置に配置される。

また、対向基板３１０は、上記実施形態と同様にＰＥＴのようなフレキシブル性を有する第２基板３１を備えており、その一面側にカーボンナノチューブからなる対向電極３７が形成されている。本実施形態においては第２基板３１と対向電極３７の周縁部における少なくとも一部が素子基板３０７の裏面３０７ｂ（第１基板３０の裏面３０ｂ）側に延出されている。

ここで、対向電極３７の延出部３７Ａおよび第２基板３１の延出部３１Ａは、少なくとも素子基板３００の裏面３００ｂ上に設けられた外部接続端子１１と対向しており、この外部接続端子１１と対向電極３７の延出部３７Ａとの間に配置された導電材料からなる上下導通部３３を介して双方が電気的に接続されている。これにより、対向電極３７に所定の電位が入力される構成となっている。

なお、素子基板３０７の構成は上記したものに限らず、他の実施形態の構成も採用することができる。

また、対向基板３１０（第２基板３１及び対向電極３７）の４辺全てを素子基板３０７の裏面３０７ｂ側にまで延出させた構成としてもいいし、部分的に延出させるようにしても良い。
さらに、上下導通部３３としては銀ペーストが用いられるが、これに限らない。また、電圧印加手段として、ＩＣ以外に電池や他の電源を用いてもよい。

素子基板３０７の表面３０７ａ側に上下導通部３３を形成する場合、この上下導通部３３を形成するための形成領域が必要になるため、表示エリアを一部削減したり額縁を広くしたりする必要があった。
本実施形態の構成によれば、素子基板３０７上に上下導通部３３を形成するための形成領域が不要になるため、表示エリアを広く確保することができるとともに狭額縁化が可能となる。

図１７（ａ）〜（ｄ）は、素子基板の裏面側における上下導通部の配置例を示す平面図である。
例えば、図１７（ａ）に示すように、対向基板３１０の対向する２つの長辺３１０ｃを素子基板３０７の裏面３０７ｂ側へと延設させるようにしても良い。この場合、各延出部３１Ａ（３７Ａ）と素子基板３０７との間には複数の上下導通部３３が直線状に配列されている。あるいは、図１７（ｂ）に示すように、各延出部３１Ａ（３７Ａ）と素子基板３０７との間に、素子基板３０７の長辺に沿って伸びる線状の上下導通部３３が設けられていてもよい。

また、図１７（ｃ）に示すように、対向基板３１０の４辺全てを素子基板３０７の裏面３０７ｂ側へと延設させ、これら４つの延出部３１Ａ（３７Ａ）と素子基板３００との間に複数の上下導通部３３が配置されている。これら複数の上下導通部３３は、素子基板３０７の各辺に沿ってその周縁部に配置されている。

また、図１７（ｄ）に示すように、対向基板３１０の対向する２つの長辺３１０ｃの一部を素子基板３０７の裏面３０７ｂ側へと延設させるようにしても良い。ここでは、対向基板３１０の各長辺３１０ｃに２つずつ延出部３１Ａ（３７Ａ）を設け、これら４つの延出部３１Ａ（３７Ａ）のそれぞれと素子基板３０７との間に上下導通部３３が配置されている。
なお、対向基板３１０の一部を素子基板３０７の裏面３０７ｂ側へと延設し、その延出部３１Ａ（３７Ａ）と素子基板３０７との間に上下導通部３３を配置する構成は上記したものに限らない。

（第９実施形態）
図１８は、電気光学装置を構成する第９実施形態の素子基板の概略構成を示す断面図、図１９は、電気光学装置の概略構成を示す断面図である。
図１８及び図１９に示すように、本実施形態においては、駆動ドライバ５１、５２からなる走査線駆動回路６１及びデータ線駆動回路６２が素子基板３０８を構成する第１基板３０の内部に埋め込まれている。
具体的に、走査線駆動回路６１及びデータ線駆動回路６２は、非表示エリアにおけるポリイミド材料からなる第１基板３０内に埋め込まれており、それぞれが備える電子部品（ＩＣ）１０からなる複数の駆動ドライバ５１，５２が、ＣｕからなるコンタクトホールＨを介して走査線６６あるいはデータ線６８に接続されている。

このような素子基板３０８上には、電気光学素子３２を介して対向基板３１０が対向配置されている。この対向基板３１０は、厚さ０．５ｍｍのＰＥＴ基板からなる第２基板３１上に、厚さ１４０ｎｍのＩＴＯからなる対向電極３７が形成されてなる。

本実施形態の電気光学装置（電気装置）１０３は、素子基板３０８の一辺にＦＰＣからなる接続基板２０１を介して外部回路基板２０２が接続されている。外部回路基板２０２には電源、コントローラ６３等の回路が含まれている。そして、外部回路基板２０２からの信号電圧が接続基板２０１を介して、走査線駆動回路６１及びデータ線駆動回路６２を構成する各駆動ドライバ５１，５２に供給され、電気光学装置（電気装置）１０３を駆動させる。
ここで接続基板２０１、外部回路基板２０２を接続したが、必要な電子部品を第１基板３０中に埋め込んでも良い。それにより図１に示したように接続基板２０１、外部回路基板２０２を用いない構成としても良い。

本実施形態においても、走査線駆動回路６１及びデータ線駆動回路６２を構成する駆動ドライバ５１，５２の一辺は小さいほうが好ましく、例えば一辺が１ｍｍである。さらに、各駆動ドライバ５１，５２どうしの配置間隔も当該駆動ドライバ５１，５２の一辺の長さよりも広く設定されていることから、電気光学装置１０３を湾曲させた際にも駆動ドライバ５１，５２が邪魔にならない。

本実施形態の構成によれば、走査線駆動回路６１およびデータ線駆動回路６２が第１基板３０の表面に実装されているのではなく、第１基板３０の内部に埋め込まれた状態で保持されていることから、曲げや落下等に対して堅牢性を有することとなり、各駆動ドライバ５１，５２と走査線６６あるいはデータ線６８との接続不良や駆動ドライバ５１，５２に割れが生じることが防止される。

さらに、本実施形態では、キャリア移動度が小さく（単結晶Ｓｉの数分の１以下）且つパターンルールの荒い（単結晶Ｓｉの１０倍以上）ＴＦＴではなく、単結晶の半導体からなるＩＣを用いている。このため、表示エリア外（非表示エリア）に駆動ドライバ５１，５２を配置してもその実装面積は小さく、電気光学装置１０３としての額縁を小さくすることができる。

次に、上記した本実施形態の素子基板３０８の構成をより詳細に説明する。
図２０は、図１８における素子基板の要部（エリアＥ）を拡大して示す図であり、図２１は、図２０におけるＦ−Ｆ断面図である。

上述したが、図２０に示すように本実施形態では、画素電極３５及び制御トランジスタＴＲｃを含む駆動回路層２４が表示部５に対応する第１基板３０の表面上の所定エリアに形成されているとともに、画素制御手段としての走査線駆動回路６１及びデータ線駆動回路６２が表示部５の周囲（非表示エリア）における第１基板３０の内部に埋め込まれている。走査線駆動回路６１は複数の駆動ドライバ５１を備えてなる。各駆動ドライバ５１は、その表面に設けられた外部接続端子５１ａに繋がる走査線接続配線６６Ａ（接続配線２３）を介して表示部５から引き出された走査線６６に接続されている。さらに、保持容量接続配線６９Ａ（接続配線２３）を介して第１基板３０上に設けられた全ての保持容量線６９に接続されている。データ線駆動回路６２は複数の駆動ドライバ５２を備えている。各駆動ドライバ５２は、その表面に設けられた外部接続端子５２ａに繋がるデータ線接続配線６８Ａを介して表示部５から引き出されたデータ線６８（接続配線２３）に接続されている。

図２１に示すように、素子基板３０８は、５つの基材３０Ａ〜３０Ｅが積層されてなる第１基板３０を有する。第１基板３０における最も下層に位置する基材３０Ａの表面（基材３０Ｂ側の面）には走査線駆動回路６１を構成する複数の駆動ドライバ５１（データ線駆動回路６２を構成する複数の駆動ドライバ５２）が埋め込まれている。駆動ドライバ５１の表面に露出する外部接続端子５１ａには、基材３０Ｂの表面に設けられた走査線接続配線６６ＡがコンタクトホールＨ１を介して接続されている。

基材３０Ｂ上には走査線接続配線６６Ａを覆うようにして基材３０Ｃが積層されており、この基材３０Ｃの表面上に保持容量接続配線６９Ａが形成されている。そして、基材３０Ｃの上に積層される基材３０Ｄの表面には保持容量接続配線６９Ｂが形成され、基材３０Ｃ，３０Ｄを貫通するコンタクトホールＨ２を介して走査線接続配線６６Ａと走査線接続端子６６Ｂとが接続されている。ここで、走査線接続端子６６Ｂは、コンタクトホールＨ２の平面視における面積よりも大きい面積で形成されていることが望ましい。

また、走査線接続端子６６Ｂには、基材３０Ｅ上の駆動回路層２４から引き出された走査線６６がコンタクトホールＨ３を介して接続されている。上記した走査線接続端子６６Ｂの形成面積をコンタクトホールＨ２の平面視における面積よりも大きく設定したため、コンタクトホールＨ３をコンタクトホールＨ２よりも太い寸法で形成することが可能となる。これにより、素子基板３０８が湾曲された場合にも、コンタクトホールＨ３と走査線接続端子６６Ｂとの接触状態が良好なものとなる。

第１基板３０の表面に設けられた走査線６６を第１基板３０の下方に埋め込まれた走査線接続配線６６Ａに接続させる際に、複数の基材３０Ａ〜３０Ｅを貫く１つのコンタクトホールを介して接続しようとすると、素子基板３０８を湾曲させて使用する場合に接続不良が生じてしまうおそれがある。これに対し、本実施形態のように、走査線接続端子６６Ｂを介して複数のコンタクトホールＨ２，Ｈ３を接続させるとともに、上層側のコンタクトホールＨ３の太さを太くするなど、コンタクトホールＨ２，Ｈ３同士の接続面積を増やすことによってこれらの接続状態を良好に維持することが可能である。また、走査線接続端子６６Ｂの形成面積を各コンタクトホールＨ２，Ｈ３の平面視における面積（所謂、太さ）よりも大きくしておくことにより、走査線６６と走査線接続配線６６Ａ（駆動ドライバ５１）との接続不良をさらに防止し得る。

第１基板３０（基材３０Ｅ）上には、走査線６６以外にゲート電極４１ｅと保持容量線６９とが形成され、これら走査線６６、ゲート電極４１ｅ及び保持容量線６９を覆うようにして第１基板３０の表面全体にゲート絶縁膜４１ｂが形成されている。ゲート絶縁膜４１ｂ上には、制御トランジスタＴＲｃを構成する半導体層４１ａが設けられ、その周縁部に乗り上げるようにしてソース電極４１ｃ及びドレイン電極４１ｄが設けられている。そして、ゲート絶縁膜４１ｂの表面全体を覆うようにして保護膜４２が設けられ、その表面上に画素電極３５が設けられている。この画素電極３５は、保護膜４２に形成されたコンタクトホールＨ４を介して制御トランジスタＴＲｃのドレイン電極４１ｄと接続されている。
このようにして、ポリイミドからなる５つの基材３０Ａ〜３０Ｅから構成される第１基板３０内に走査線駆動回路６１およびデータ線駆動回路６２が埋め込まれた素子基板３０８が構成されている。

本実施形態の素子基板３０８では、コンタクトホールＨ１が走査線接続配線６６Ａの一部分によって構成され、コンタクトホールＨ２が走査線接続端子６６Ｂの一部分によって構成され、コンタクトホールＨ３が走査線６６の一部分によって構成され、さらにコンタクトホールＨ４が画素電極３５の一部分によって構成されている。このため、素子基板３０８を湾曲させた場合にも、各コンタクトホールＨ１〜Ｈ４介して接続する配線や端子同士の接続部分に接続不良が発生しにくい。なお、保持容量線６９、共通電位線（対向電極３７等に電圧を印加する配線：図示せず）等も同様である。

図２２は、上記した第９本実施形態の素子基板を電気泳動表示装置に適用した場合を示す部分断面図である。
図２２に示す電気泳動表示装置（電気装置）１０４は、上記した素子基板３０８と対向基板３１０の間に電気泳動素子３２Ａを挟持してなる。このように、電気光学材料として電気泳動材料を用いてもよい。電気泳動素子３２Ａは、複数のマイクロカプセル２０が配列されてなる。そして、各マイクロカプセル２０内に保持され、互いに異なる極性に帯電した白黒の粒子が、画素電極３５と対向電極３７との間に印加される電圧に基づいて移動することにより表示が行われる。

図２３は、上記した第９実施形態の素子基板を液晶表示装置に適用した場合を示す部分断面図である。
図２３に示す液晶表示装置（電気装置）１０５は、上記した素子基板３０８と対向基板３１０との間に液晶素子３２Ｂが挟持されてなる。このように、電気光学材料として液晶材料を用いてもよい。液晶としては、ゲストホスト液晶、ＰＤＬＣ（高分子分散型液晶）、ＰＮＬＣ（高分子ネットワーク型液晶）のようにセルギャップｄの影響の少ないものが好ましい。一般に、液晶はセルギャップｄと屈折率の異方性Δｎとの積Δｎ・ｄにより光学設計を行っている。フレキシブル基板を採用した場合には、液晶表示装置を湾曲させた際にセルギャップが変化するので、液晶表示装置を筒状に丸めたりすると表示の色やコントラストがシフトすることがある。このため、上記した液晶材料を用いることが望ましいが、それ以外の液晶材料であっても構わない。
ここで、液晶材料を用いる場合、それ自体がメモリー性を有していないため、ＳＲＡＭのような揮発性メモリーを各画素に設けることが望ましい。
また、図２３では図示していないが、液晶表示装置１０５を構成する場合は偏光板が必要になる。これに対して上記した電気泳動表示装置１０４の場合は偏光板が不要なため明るい表示が可能である。

なお、液晶材料の代わりに、エレクトロルミネッセンス、エレクトロクロミック、エレクトロウェッティング等を用いても構わない。

上記した各実施形態では、素子基板３００〜３０８を構成する第１基板３０の材料としてフレキシブル性を有するポリイミド材料を用いている。フレキシブル性を有する材料は一般的に有機材料であり、熱膨張係数がリジッドな無機材料よりも１桁大きく、熱伝導係数が１桁小さい。このため、素子基板（第１基板）が発熱すると熱が蓄積されて基板が伸び、電気光学装置に反りが生じてしまう。

さらに、素子基板に反りが生じている状態で電気光学装置を湾曲させたりして使用すると、ＩＣと接続配線との接続不良や接続配線の断線など、別の不具合も発生する。従来、エレクトロルミネッセンスを用いた電気光学装置では、素子基板の発熱対策として熱拡散器を具備した無機基板を用いている。この点で、フレキシブル性又は有機材料を主体とした材料を用いた素子基板には発熱が少なくなる電気光学材料を用いることが望ましい。発熱が少ない材料とは、表示を行っているときに電流や電圧をなるべく流さない材料である。その中でも最も好適な材料はメモリー性を有する材料である。具体的には、電気泳動材料、エレクトロクロミック材料であり、これら材料を用いた電気装置は、一度電圧を印加すれば無印加状態にしても表示を保持することができる。その次に好適なのは電圧で駆動する材料であり、液晶やエレクトロウェッティングである。最も適していない材料は、電流で駆動するエレクトロルミネッセンスである。

（第１０実施形態）
次に、電気光学装置を構成する第１０実施形態の素子基板の概略構成について述べる。
図２４は、第１０実施形態における素子基板の概略構成を示す平面図であり、図２５は、第１０実施形態における素子基板を備えた電気泳動表示装置の部分断面図である。
図２４に示すように、本実施形態の素子基板３０９では、走査線駆動回路６１及びデータ線駆動回路６２が表示エリア（表示部５）に対応する第１基板３０の内部に配置されている。具体的には、図２５に示すように、画素電極３５に接続される制御トランジスタＴＲｃの下方に位置する第１基板３０の内部に埋め込まれている。

これにより、電気泳動表示装置（電気装置）１０６の表示エリア（表示部５：図２４）の周囲には走査線６６及びデータ線６８等と接続配線との接続部分のみが存在することになる。このため、上記各実施形態における電気光学装置の額縁よりも狭くすることができ、具体的には０．１ｍｍ以下の額縁幅を実現することができた。
なお、走査線駆動回路６１およびデータ線駆動回路６２を構成する全ての駆動ドライバ５１，５２ではなく、一部の駆動ドライバ５１，５２のみを表示エリアの第１基板３０内に埋め込むようにしてもよい。第９実施形態同様に接続基板２０１、外部回路基板２０２に用いている電子部品１０を第１基板３０中に埋め込んでも良い。

ここで、液晶材料、電気泳動材料、エレクトロルミネッセンス材料、およびエレクトロクロミック材料等は、湿度により特性が変化することが知られている。例えば、湿度が材料中に多く含まれてしまうと、リーク電流が増加して消費電力が増えてしまう。これを防止するために耐湿構造にすることが重要となる。
以下に、耐湿構造とした素子基板の構成について述べる。

（第１１実施形態）
図２６は、電気光学装置を構成する第１１実施形態の素子基板の概略構成を示す部分断面図である。
図２６に示すように、本実施形態の素子基板３１１にはガラスからなる耐湿性基板７８が設けられている。この耐湿性基板７８は、厚さ２０μｍにまで薄厚化したガラス基板からなるもので、第１基板３０の裏面３０ｂ（基材３０Ａの裏面）上に貼り合わされている。このように、少なくとも素子基板３１１の裏面側に耐湿性基板７８を設けることによって、電気光学素子に対する耐湿性を高めることができるので、湿度等の侵入によって、リーク電流が増加して消費電力が増えてしまうのを防止することができる。これにより、良好な表示を長期的に行えるようになり、信頼性が高まる。
ここで、耐湿性基板７８は上記した各実施形態の素子基板にも適用できる。
なお、この耐湿性基板７８を対向基板３１０の外面側に設けてもよい。この場合、視認側となるので透明性を有していることが必要である。

（第１２実施形態）
図２７は、電気光学装置を構成する第１２実施形態の素子基板の概略構成を示す部分断面図である。
図２７に示すように、本実施形態の素子基板３１２には、第１基板３０の表面３０ａに窒化シリコンからなる耐湿層７９が設けられている。この耐湿層７９は、シリコンを含む有機物を塗布及び焼成することにより成膜される。ここでは、第１基板３０の表面３０ａに耐湿層７９を設けたが、これに限らず、第１基板３０を構成する基材３０Ａ〜３０Ｅ同士の間に設けてもよい。また、複数の基板間に設けても良い。また、シリコン酸化物のような他の無機材料や有機材料を用いても構わない。さらに、第１基板３０の材料自体に耐湿性を付与してもよい。また、対向基板３１０側にも耐湿層７９を設けてもよい。
このように、素子基板３１２内に耐湿層７９を設けて電気光学素子３２に対する防湿性を高めた構成とすることで、リーク電流やＶｔｈシフトに伴う消費電量の増加を防止することができる。

（第１３実施形態）
図２８（ａ）は、電気光学装置を構成する第１３実施形態の素子基板の概略構成を示す平面図であり、図２８（ｂ）は（ａ）のＦ−Ｆ線に沿う断面図である。図２９は、素子基板の構成を詳細に示す部分断面図である。

図２８および図２９に示すように、本実施形態の素子基板３１２では、複数のドライバＩＣ８１，８２からなる走査線駆動回路６１およびデータ線駆動回路６２と、複数の電子部品１０とが第１基板３０の内部に埋め込まれている。走査線駆動回路６１は複数のドライバＩＣ８１を備えてなり、データ線駆動回路６２は複数のドライバＩＣ８２（図２８）を備えてなる。ドライバＩＣ８１には、その表面に露出する外部接続端子８１ａに繋がる走査線接続配線６６Ａおよび走査線接続端子６６Ｂを介して第１基板３０上に形成された走査線６６に接続されている。また、ドライバＩＣ８２（図２８）には、その表面に露出する外部接続端子（不図示）に繋がるデータ線接続配線６８Ａ（図２８）を介してデータ線６８が接続されている。

（薄膜トランジスタの製造方法）
図３０（ａ）〜（ｄ）は、ＢＧＴＧ構造の薄膜トランジスタの多層基板を用いた特殊な製造方法を示す工程図である。
基板上に薄膜トランジスタを形成する場合、通常、基板側から薄膜トランジスタの各構成要素を順次成膜することによって形成していくが、これに限らず、例えば、図３０（ａ）に示すように、基板８６の表面８６ａ上にまずゲート電極４１ｅを形成する。その後、図３０（ｂ）に示すように、ゲート電極４１ｅを覆うようにして基板８６上にゲート絶縁膜４１ｂを設け、このゲート絶縁膜４１ｂ上におけるゲート電極４１ｅと対向する所定位置に半導体層４１ａをパターン形成する。

一方、図３０（ｃ）に示すように、他の基板８７には、裏面８７ｂ側にソース電極４１ｃおよびドレイン電極４１ｄを形成するとともに表面８７ａ側に画素電極３５を形成する。この場合、基板８７の裏面８７ｂ側にソース電極４１ｃ及びドレイン電極４１ｄを形成する。その後、表面８７ａ側から厚さ方向を貫通する貫通孔８８を形成し、該貫通孔８８内に画素電極材料の一部を入り込ませるようにして表面８７ａ上に画素電極３５を形成する。このようにして形成されたコンタクトホールＨを介して、表面８７ａ側の画素電極３５が裏面８７ｂ側のドレイン電極４１ｄと接続される。

次に、図３０（ｄ）に示すように、ゲート電極４１ｅ、ゲート絶縁膜４１ｂおよび半導体層４１ａを備えた基板８６の表面８６ａ側と、ソース電極４１ｃ、ドレイン電極４１ｄ及び画素電極３５を備えた基板８７の裏面８７ｂ側とを対向させた状態で、これら基板８６と基板８７とを圧着させることにより貼り合わせる。このようにして薄膜トランジスタＴＲを構成しても良い。このように構成した薄膜トランジスタを本実施形態に用いても良い。

（制御トランジスタＴＲｃの他の構成）
図３１は、電気光学装置を構成する制御トランジスタＴＲｃの概略構成を示す平面図、図３３は、図３１のＪ−Ｊ線に沿う断面図である。なお、図３１，３２では１画素の構成について示している。
先の各実施形態においては画素ごとに画素電極と制御トランジスタとが一つずつ設けられた構成となっているが、図３１及び図３２に示すように、１つの画素４０内に島状の画素電極３５が複数具備された構成であっても良い。図３１及び図３２には図示されていないが、３つの基材３０Ａ〜３０Ｃからなる第１基板３０内には画素制御回路が埋め込まれている。この第１基板３０上には画素ごとに設けられた制御トランジスタＴＲｃを覆うようにして第１保護膜４２Ａと第２保護膜４２Ｂとがこの順で積層されている。第１保護膜４２Ａおよび第２保護膜４２Ｂは、それぞれ厚さ１μｍの感光性アクリル材料からなる。第２保護膜４２Ｂ上には、画素ごとに反射層４５が設けられている。この反射層４５は、厚さ２００ｎｍでＡｇペーストを用いて形成されたもので、画素領域の略全体の面積を占める大きさを有している。反射層４５を備えた構成とすることで、対向基板３１０側から入射した外光が反射されて明るい画像が得られるようになる。

また、遮光膜としても機能する反射層４５を制御トランジスタＴＲｃ上に配置することによって、制御トランジスタＴＲｃ（チャネル領域）にリーク光（外光）が入射するのを阻止することができる。これにより、制御トランジスタの光リーク電流による画像に対する影響を抑えられるので、良好な画像表示が可能となる。

画素ごとに配置された複数の反射層４５を覆うようにして、第２保護膜４２Ｂの表面全体に、平坦化膜としても機能する保護膜４３が設けられている。そして、この保護膜４３上には画素ごとに平面視円形状を呈する島状の画素電極３５が複数配置されている。

各画素電極３５は、反射層材料の一部および画素電極材料の一部により構成されたコンタクトホールＨを介して、下層側に設けられた接続電極４４に接続されている。この接続電極４４は、制御トランジスタＴＲｃのドレイン電極４１ｄに接続されるとともにドレイン電極４１ｄと同一工程にて形成されたもので、櫛歯形状を呈しており、走査線６６に沿って延在する幹部４４１と当該幹部４４１によって連結された複数の枝部４４２とを有してなる。このように、１画素内の複数の画素電極３５は、この接続電極４４によって相互に接続されて同時に駆動されるようになっている。

このような素子基板３００上には電気泳動素子（電気光学素子３２）を介して対向電極３７を具備した対向基板３１０が配置されている。電気泳動素子（電気光学素子３２）は、分散媒２１と分散媒２１中に保持された複数の帯電粒子２７とから構成されている。電気泳動素子（電気光学素子３２）としては、分散媒２１と分散媒２１中に保持された複数の粒子２７とを有するマイクロカプセルを多数配列してなるものを用いている。また、マイクロカプセル以外の仕切りや仕切りのない電気泳動素子を用いても良い。

（素子基板の実施例）
図３３（ａ）は、電気光学装置を構成する素子基板の変形例を示す平面図であって、（ｂ）、（ｃ）は、表示部の形状の例を示す平面図である。
先の実施形態においては、１つの表示部を備えた素子基板について述べたが、図３４（ａ）に示すように、一つの素子基板に複数（図３３（ａ）では２つ）の表示部５Ａ，５Ｂを備えるようにしても良い。
素子基板を構成する第１基板３０の内部には、表示部５Ａ，５Ｂと平面視で重なる領域に画素制御回路としてのドライバＩＣ８９がそれぞれ埋め込まれており、各表示部５Ａ，５Ｂに設けられた制御トランジスタＴＲｃを動かしている。

また、表示部５内にドライバＩＣ８９を備える構成とすることにより、表示部５の平面視における形状を自由に設定することが可能となる。例えば、矩形状だけでなく、図３３（ｂ）、（ｃ）に示すように平面視三角形状（多角形状）や平面視円形状（楕円形状）にすることもできる。さらに、画素電極３５の大きさや配置位置も自由にレイアウトすることができるので、電気光学装置の設計自由度が高まる。これにより、湾曲形状の電気光学装置や、平面視における形状が矩形以外の電気光学装置を容易に実現することができる。
従来のガラスのようなリジッドな基板だと円や多角形等の複雑な形状に第１基板３０、第２基板３１を加工することは容易で無かった。しかしフレキシブル基板であるため任意の形状に、はさみ等で切ることにより容易に加工できる。さらに第１基板３０と第２基板３１が伸縮性を有する基材で作られていると、電気光学装置も伸縮性を有し、伸縮性を有する他の基材や複雑な形状の基材にも隙間無く貼り付けるように設置する事ができる。これで任意の場所、形状のものに電気光学装置の機能を付与する事ができる。

（大型の電気光学装置の構成例）
図３４は、大型の電気光学装置の概略構成を示す平面図である。なお、対向基板および電気光学素子の図示は省略してある。
図３５に示す表示パネルは、上記した第１０実施形態の素子基板の構成を採用している。この電気光学装置（電気装置）１０８は、１つの基板９１上に複数の表示部５からなる表示エリア５５を有する素子基板９０を備えている。各表示部５に対応する基板９１の内部には、走査線駆動回路６１およびデータ線駆動回路６２等を含む画素駆動用回路が埋め込まれている。
基板９１上には表示エリア５５を構成する複数の表示部５が２行３列で配置され、それぞれが独立して駆動される構成になっている。このため、表示エリア５５を複数のブロックに分けてそれぞれのブロックを独立に駆動できる。大型の電気泳動表装置を構成する場合、配線に対してかかる容量や抵抗が大きくなり、時定数が大きくなったり消費電力が増加したりする。また、画像の書き換え時間が増大するという課題も生じる。複数の表示部５を具備することで表示エリア５５を複数に分割した構造にすることにより、配線に対してかかる容量や抵抗を小さくなり時定数も小さくなる。また、表示エリア５５における必要なブロック（表示部）のみを書き換えればいいので、消費電力も小さくできる。さらに、複数のブロックにおいて同時に画像の書き換えを行えば、書き換えに要する時間も短縮することができる。
ここにおいても接続基板２０１、外部回路基板２０２に用いられる電子部品１０を第１基板３０に埋め込んで、それらを省略しても良い。外部との信号や電源等の入出力は素子基板９１の裏面側に設けた電極（図示せず）で行なっても良い。

（他の電気装置への応用）
次に、上記した各実施形態の素子基板を備えた電気装置を他の装置へ応用した例を示す。
図３５及び図３６は、ロボットの人工皮膚として感圧センサーを用いた例であって、図３６はロボットの指先に感圧センサーが設けられた例を示す図、図３６は感圧センサーの構成を示す断面図である。
図３５及び図３６に示すように、ロボットの指先７４に設けられた感圧センサー（電気装置）７０は複数の検出画素７１を備えて構成されている。検出画素７１は、上記各実施形態のいずれかの素子基板を用いて構成することが可能である。
検出画素７１は、第１基板３０および当該第１基板３０上に設けられた駆動回路層２４を有してなる素子基板９２と、第２基板３１上に対向電極３７を有する対向基板３１０と、これら素子基板９２および対向基板３１０間に配置される圧電素子７７と、を備える。

検出エリア９６内の第１基板３０上には、検出電極９７及び制御トランジスタＴＲｃを具備する検出回路９８が配置されている。また、検出エリア９６内における第１基板３０の内部には、検出回路９８を構成するための配線等が埋め込まれている。また、非検出エリア９５には駆動回路９９やシール材６５が設けられている。走査線６６は駆動回路９９を介して駆動ＩＣ７６に接続されている。駆動ＩＣ７６の制御により駆動回路９９は動作する。
一方、対向基板３１０は、第２基板３１と、第２基板３１の内面（圧電素子７７と対向する面）に設けられたカーボンナノチューブからなる対向電極３７とを備えて構成されている。ここで、第２基板３１は厚さ０．２ｍｍのＰＥＴからなる。

そして、これら素子基板９２と対向基板３１０との間に、厚さ１μｍのトリフルオロエチレンとフッ化ビニリデンの共重合体からなる圧電素子７７が挟持されている。トリフルオロエチレンとフッ化ビニリデンの共重合体は有機材料であり、素子基板９２と同様に湾曲させることが可能である。また、素子基板９２および対向基板３１０の周縁部どうしの間には、圧電素子７７を取り囲むようにして区画形成されたシール材６５が配置されている。

このような検出画素７１を多数備えてなる感圧センサー７０は、各検出画素７１に対して圧力がかかったときに対向電極３７と画素電極３５との間に電圧が誘起され、この電圧変化を検出することによって、ロボットの指先７４が物体に触れたか否かが判断される。

ここで、素子基板９２としては、上記した各実施形態のうちいずれかを用いることが可能である。特に駆動回路９９や駆動ＩＣ７６その他の電子部品１０を検出エリア内に配置し、非検出エリアを小さくする事が望ましい。
さらに本実施形態において、感圧センサーの検出信号や駆動入力信号等の入出力は第１基板３０の裏面に設けた外部接続電極１４，１５（図示せず）を用いて行なっている。このため図３６（ａ）のように用いた時も感圧センサー７０のほぼ全面を検出エリア９６として用いる事ができ、検出エリアを広げる事ができる。さらに第１基板３０と第２基板３１をゴムのように伸縮性の有る材料で構成すると手のひらのような複雑な形状の面にも、すき間なく張り合わせる事ができる。さらに弾性を有するため、人の手で触った時に、人間の体のような自然な感覚を実現できる。
なお、圧電材料、導電膜３６、及び保護層３８は上記に限らない他の有機材料、無機材料を用いることができる。電圧材料の代わりに焦電材料を用いれば二次元温度センサーを構成することができ、光電変換材料を用いれば二次元光センサーやＸ線センサーを構成することができる。また、電流値の変化を検出する構成としても良い。また、これ以外の電気機器への応用も可能である。

以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

上記した各実施形態では、駆動回路層以外の素子を第１基板３０内に埋め込むことにより、素子基板の４辺、つまり電気装置の４辺全てをフレキシブルにすることができる。これにより、紙のように薄くて軽い柔軟性に富んだ電気装置であって、装置全体の薄厚化、狭額縁化などによる小型化や軽量化、さらには高堅牢性（高信頼性）を実現することができる。これにより、電気装置の汎用性が広がる。

以上の実施例においてカプセル型の電気泳動材料を用いたがこれに限らない。隔壁型のような仕切りが存在するものでも良いし、仕切りが存在しないものでも良い。また、異なる極性に帯電した白黒の２粒子以外の粒子構成でも構わない。
外部接続電極１４，１５や蓋を含めた外部接続を行なう部分の形状や位置、材料等は上記に限らない。
また、適用できる電気光学材料は電気泳動材料に限らない。例えば液晶、ＥＬ、エレクトロウェッティング、ＭＥＭＳ等を用いることもできる。
また、電子部品を表示エリアの外側に設置しても良いし、表示エリアの下方に埋め込むことによって、額縁が極力小さくなるようにした構成としても良い。

２…電池、３…通信回路、４…アンテナ、５，５Ａ，５Ｂ…表示部、１０…電子部品、１０ａ，１１，５１ａ，５２ａ，８１ａ…外部接続端子、１２…接続端子、１９…ＩＣ、２２，２３…接続配線、３０…第１基板、３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ…基材、３１…第２基板、３１Ａ，３７Ａ…延出部、３２…電気光学素子（機能素子）、３２…電気光学素子（表示素子）、３３…上下導通部、３５…画素電極、３７…対向電極、４０…画素、感圧センサー（電気装置）７０、７１…検出画素、４１ａ…半導体層、４１ｃ…ソース電極、４１ｄ…ドレイン電極、８６，８７，９１，６００Ａ…基板、９０，９２，３００，３０１，３０２，３０３，３０４，３０５，３０６，３０７，３０８，３０９，３１１，３１２，３２０…素子基板（半導体装置）、１００，１０４，１０６…電気泳動表示装置（電気装置）、１００，１０３，１０７，１０８…電気光学装置（電気装置）、１０５…液晶表示装置（電気装置）、３１０…対向基板、ＴＲｃ…制御トランジスタ（半導体素子）

Claims (16)

1. フレキシブル性又は伸縮性を有する基板本体と、
   前記基板本体内に埋め込まれた、電源手段を含む複数の電子部品及び複数の接続配線と、を備え、
   前記基板本体が複数の基材を積層したものからなり、
   前記複数の基材のいずれか一つまたは連続する複数の基材内に前記複数の電子部品が埋め込まれている、あるいは、前記複数の電子部品の各々がそれぞれ異なる一つまたは連続する複数の前記基材内に埋め込まれ、
   前記複数の接続配線がそれぞれ異なる前記基材どうしの間に配置され、
   互いに接続される一方の接続配線と他方の接続配線とが、これらの間に存在する複数の前記基材に設けられた、断面積の異なる複数のコンタクトホールを介して接続されており、
   半導体素子が形成される前記基板本体の一面側に向かって前記複数のコンタクトホール同士の接続面積が増えている
   ことを特徴とする薄膜トランジスタ形成用基板。
2. 前記コンタクトホールの断面積よりも大きい面積で前記基材の表面に形成された接続端子を備え、
   前記接続端子の表面を前記接続配線が覆うことによって互いに接続されている
   ことを特徴とする請求項１に記載の薄膜トランジスタ形成用基板。
3. 複数の前記電子部品どうしの配置間隔が、前記電子部品の１辺長さの１倍以上、好ましくは前記１辺の３倍以上となっている
   ことを特徴とする請求項１または２に記載の薄膜トランジスタ形成用基板。
4. 前記電子部品が少なくともＩＣ、コンデンサ、抵抗、インダクタを１種類以上含んで構成される
   ことを特徴とする請求項１から３いずれか一項に記載の薄膜トランジスタ形成用基板。
5. フレキシブル性又は伸縮性を有する基板と、
   前記基板上に形成された半導体素子と、を備え、
   前記基板が請求項１から４のいずれか一項に記載の薄膜トランジスタ形成用基板からなることを特徴とする半導体装置。
6. 前記半導体素子が能動素子である
   ことを特徴とする請求項５に記載の半導体装置。
7. フレキシブル性又は伸縮性を有する素子基板と、
   前記素子基板に対して対向配置されたフレキシブル性又は伸縮性を有する対向基板と、
   前記素子基板および前記対向基板との間に配置された機能素子と、
   前記素子基板に設けられる複数の第１電極と、
   前記対向基板の前記機能素子側の面に設けられる第２電極と、
   前記機能素子を駆動するための駆動回路と、
   前記素子基板の前記機能素子とは反対側の面に設けられ前記電子部品と接続される外部接続電極と、を備え、
   前記素子基板が請求項５または６に記載の半導体装置からなり、
   前記電子部品が前記駆動回路に接続され、
   前記対向基板及び前記第２電極の少なくとも一部が、前記機能素子及び前記素子基板の各側面に沿って前記素子基板の前記機能素子とは反対側の面上に延出されており、この延出部における前記第２電極と前記外部接続電極とが上下導通部を介して接続されている
   ことを特徴とする電気装置。
8. 前記対向基板及び前記第２電極の４辺全てが前記素子基板の前記機能素子とは反対側の面上に延出されている
   ことを特徴とする請求項７に記載の電気装置。
9. 前記機能素子が、複数の画素が配列されてなる表示部を有した表示素子である
   ことを特徴とする請求項７または８に記載の電気装置。
10. 少なくとも一つの前記電子部品が前記機能素子と平面視で重なるようにして設けられている
    ことを特徴とする請求項７から９のいずれか一項に記載の電気装置。
11. 前記外部接続電極が前記機能素子と平面視で重なるようにして設けられている
    ことを特徴とする請求項１０に記載の電気装置。
12. 前記機能素子と前記電子部品とが接続配線を介して接続されており、
    前記電子部品として、通信制御手段となる通信回路および前記通信回路に接続された通信手段であるアンテナを設け、当該アンテナが前記接続配線と同層に設けられている
    ことを特徴とする請求項７から１１のいずれか一項に記載の電気装置。
13. 前記電子部品として電源手段である電池を設け、
    前記電池が前記素子基板の前記機能素子とは反対側の面に設けられている
    ことを特徴とする請求項７から１２のいずれか一項に記載の電気装置。
14. 前記素子基板に前記電子部品を収容する凹部と、
    前記凹部を封止する蓋部と、を備える
    ことを特徴とする請求項１３に記載の電気装置。
15. 前記素子基板が前記機能素子に対する耐湿性を有したものである
    ことを特徴とする請求項７から１４のいずれか一項に記載の電気装置。
16. 前記機能素子が電気泳動素子である
    ことを特徴とする請求項７から１５のいずれか一項に記載の電気装置。

Images