CN111381411A - 阵列基板、显示面板和显示装置 - Google Patents

Abstract

本发明实施例提供了一种阵列基板、显示面板和显示装置，该阵列基板包括衬底基板、位于衬底基板一侧的薄膜晶体管和像素电极，以及位于薄膜晶体管和像素电极之间的至少两层色阻层，且任意相邻的两层色阻层之间设置有介质层；其中，所述像素电极通过过孔与所述薄膜晶体管的第一电极电连接。本发明实施例能够实现高色域度的显示效果；同时，本发明实施例的阵列基板中设置有至少两层色阻层，能够在设置过孔时，对每一层色阻层进行分别开孔，以降低过孔的设置难度，从而有利于提高产品良率，降低生产成本。

Description

阵列基板、显示面板和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板和显示装置。

背景技术

随着显示技术的发展，人们对显示屏的显示效果越来越高，例如使显示屏弯曲形成曲面屏，并将该曲面屏应用于车载显示装置中时，能够增大车载显示装置的显示视角，以减小不同可视角度下人眼所感知的显示差异。

由于液晶显示面板具有低功耗、无辐射、显示画面柔和等特点，而被广泛应用于各种显示装置中。但是，随着人们对液晶显示面板所显示画面的色彩丰富度要求的提高，使得如何提高液晶显示面板的显示色域度成为当前亟待解决的技术问题。

发明内容

本发明实施例提供一种阵列基板、显示面板和显示装置，以降低打孔难度，提高产品良率和显示效果。

第一方面，本发明实施例提供一种阵列基板，包括：

位于所述衬底基板一侧的薄膜晶体管，所述薄膜晶体管至少包括第一电极；

位于所述薄膜晶体管背离所述衬底基板一侧的像素电极；

位于所述薄膜晶体管与所述像素电极之间的至少两层色阻层，且任意相邻的两层所述色阻层之间设置有介质层；

其中，所述像素电极通过过孔与所述薄膜晶体管的第一电极电连接。

第二方面，本发明实施例还提供一种显示面板，包括：

上述阵列基板；

与所述阵列基板相对设置的对置基板；

以及位于所述对置基板和所述阵列基板之间的液晶层和支撑柱。

第三方面，本发明实施例还提供一种显示装置，包括：上述显示面板。

本发明实施例提供的一种阵列基板、显示面板和显示装置，该阵列基板中衬底基板的一侧设置有薄膜晶体管、像素电极以及位于薄膜晶体管和像素电极之间的至少两层色阻层；一方面，衬底基板一侧的薄膜晶体管与像素电极之间设置有至少两层色阻层，该至少两层色阻层具有较厚的总厚度，以满足高色域度的显示要求，从而提高显示面板的显示效果；另一方面，将满足高色域度要求的色阻层分为至少两层色阻层，相较于同一色域要求的一层色阻层，该至少两层色阻的每一层色阻层都具有较薄厚度，且相邻的两层色阻层之间设置有介质层，以在设置贯穿像素电极和薄膜晶体管的第一电极所在膜层之间的膜层的过孔时，能够分别对各色阻层进行开孔，且通过设置在相邻两层色阻层之间的介质层保护相应的色阻层中色阻图案不被损坏，从而能够降低过孔的设置难度，改善孔内残留或损坏色阻层中色阻图案的现象，有利于提高产品良率，进而提高显示效果。

附图说明

图1为现有技术的一种阵列基板的结构示意图；

图2为现有技术的阵列基板的俯视结构示意图；

图3为现有技术的阵列基板的孔内结构显微成像示意图；

图4是本发明实施例提供的一种阵列基板的膜层结构示意图；

图5是本发明实施例提供的又一种阵列基板的膜层结构示意图；

图6是本发明实施例提供的又一种阵列基板的膜层结构示意图；

图7是本发明实施例提供的又一种阵列基板的膜层结构示意图；

图8是本发明实施例提供的又一种阵列基板的膜层结构示意图；

图9是本发明实施例提供的又一种阵列基板的膜层结构示意图；

图10是本发明实施例提供的又一种阵列基板的膜层结构示意图；

图11是本发明实施例提供的又一种阵列基板的膜层结构示意图；

图12是本发明实施例提供的又一种阵列基板的膜层结构示意图；

图13是本发明实施例提供的又一种阵列基板的膜层结构示意图；

图14是本发明实施例提供的又一种阵列基板的膜层结构示意图；

图15是本发明实施例提供的又一种阵列基板的膜层结构示意图；

图16是本发明实施例提供的又一种阵列基板的膜层结构示意图；

图17是本发明实施例提供的又一种阵列基板的膜层结构示意图；

图18是本发明实施例提供的又一种阵列基板的膜层结构示意图；

图19是本发明实施例提供的又一种阵列基板的膜层结构示意图；

图20是本发明实施例提供的又一种阵列基板的膜层结构示意图；

图21是本发明实施例提供的又一种阵列基板的膜层结构示意图；

图22是本发明实施例提供的又一种阵列基板的膜层结构示意图；

图23是本发明实施例提供的又一种阵列基板的膜层结构示意图；

图24是本发明实施例提供的一种阵列基板的俯视结构示意图；

图25是本发明实施例提供的又一种阵列基板的俯视结构示意图；

图26是本发明实施例提供的又一种阵列基板的俯视结构示意图；

图27是本发明实施例提供的又一种阵列基板的膜层结构示意图；

图28是本发明实施例提供的又一种阵列基板的俯视结构示意图；

图29是与图28对应的一种阵列基板的膜层结构示意图；

图30是本发明实施例提供的一种显示面板的结构示意图；

图31是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

液晶显示屏通常包括背光模组和液晶显示面板，该背光模组能够为液晶显示面板提供光源；液晶显示面板包括彩膜基板和薄膜晶体管(Thin Film Transistor，TFT)阵列基板，以及位于彩膜基板与TFT阵列基板之间的液晶层；其中，液晶显示面板的TFT阵列基板中设置有薄膜晶体管、像素电极和公共电极，通过控制相应的薄膜晶体管导通，以使像素电压信号能够通过导通的薄膜晶体管传输至相应的像素电极；此时，该像素电极能够与公共电极形成电场，该电场能够驱动液晶层中相应位置处的液晶分子发生偏转，使得背光模组提供的光源透过相应位置处的液晶分子到达彩膜基板；而彩膜基板中设置有色阻层和遮光层，遮光层能够对不需要透光的位置进行遮光，以防止不必要的漏光；色阻层包括不同颜色的色阻图案，使得透过相应位置处的液晶分子的光源能够通过相应颜色的色阻图案后，显示出色彩丰富的画面。

当前，为增大液晶显示面板的可视角度，通常会弯曲液晶显示面板，以形成曲面状的液晶显示面板，由于曲面状的液晶显示面板的遮光层和色阻层设置于彩膜基板，而阵列基板中设置有相应的薄膜晶体管、像素电极以及金属走线等，且在弯曲液晶显示面板以形成曲面状的液晶显示面板时，液晶显示面板的阵列基板和彩膜基板均会发生形变，使得彩膜基板中遮光层的遮光位置与阵列基板中需遮光的位置对位不准确，从而在背光模组提供的光源透光液晶显示面板，使得液晶显示面板进行显示发光时，会产生漏光，影响显示面板的显示效果。

图1为现有技术的一种阵列基板的结构示意图。如图1所示，为解决对位不准确的问题，阵列基板001的衬底基板010一侧设置有薄膜晶体管阵列020、像素电极层030、遮光层080以及设置于薄膜晶体管阵列020与像素电极030之间依次设置的色阻层040、平坦化层050、公共电极060，公共电极060与像素电极030之间还设置有绝缘层070；如此，将遮光层080和色阻层040均设置于阵列基板001中，从在弯曲阵列基板001时，不会因挤压变形，而使遮光层080与阵列基板001中需遮光的位置发生错位，能够防止因挤压变形而产生的漏光。相应的，若像素电极层030的像素电极通过过孔与薄膜晶体管阵列020的薄膜晶体管电连接，以使薄膜晶体管能够将像素电压信号传输至与其电连接的像素电极中，并通过像素电极与公共电极层060的公共电极之间产生电场，驱动采用该阵列基板001的液晶显示面板中液晶层的液晶分子扭转，则该过孔至少要贯穿绝缘层070、平坦化层050和色阻层040等膜层。

当像素电极与公共电极层060的公共电极之间产生电场，驱动采用该阵列基板001的液晶显示面板中液晶层的液晶分子扭转时，背光模组提供的光源能够依次透过阵列基板001、液晶层和与阵列基板001相对设置的对置基板，使得该液晶显示面板显示发光，且阵列基板001中色阻层040的色阻图案会将背光模组提供的光源转换为相应颜色的光，从而使该液晶显示面板显示色彩丰富的画面。

由于色阻层的厚度与液晶显示面板显示发光的色域相关，且在色阻材料相同的情况下，色阻层的厚度越大，其色域度越高，因此为提高显示发光的色域度就需要增加色阻层的厚度。但是，对于图1所示的现有技术，色阻层040位于薄膜晶体管阵列020与像素电极层030之间，若色阻层040的厚度T0较厚，在设置贯穿像素电极和薄膜晶体管之间膜层的过孔时，该过孔具有较深的深度，从而增加了设置过孔的工艺难度；同时，由于色阻层040的厚度T0较厚，在通过光刻、刻蚀等工艺制备该过孔时，容易出现过刻或刻蚀不足的现象；如图2所示，过刻会使过孔H0周围的色阻图案被损坏，从而影响显示面板的显示效果；而如图3所示，刻蚀不足会使得过孔H0内具有残留的色阻材料，从而影响像素电极和薄膜晶体管的电连接，造成像素电极和薄膜晶体管接触不良，进而影响显示面板的显示效果。

为解决上述技术问题，本发明实施例提供一种阵列基板，该阵列基板包括衬底基板；位于衬底基板一侧的薄膜晶体管，该薄膜晶体管至少包括第一电极，位于薄膜晶体管背离衬底基板一侧的像素电极，以及位于薄膜晶体管与像素电极之间的至少两层色阻层，且任意相邻的两层色阻层之间设置有介质层；其中，像素电极通过过孔与薄膜晶体管的第一电极电连接。

采用上述技术方案，通过在衬底基板的一侧设置薄膜晶体管、像素电极以及位于像素电极与薄膜晶体管之间的至少两层色阻层，该至少两层色阻层具有较厚的总厚度，能够满足高色域度的显示要求，从而提高显示面板的显示效果；此外，将满足高色域度显示要求的色阻层分为至少两层色阻层，相较于同一色域度要求的一层色阻层，该至少两层色阻的每一层色阻层都具有较薄厚度，且相邻的两层色阻层之间设置有介质层，以在设置贯穿像素电极和薄膜晶体管的第一电极所在膜层之间的膜层的过孔时，能够分别对各色阻层进行开孔，且通过设置于相邻两层色阻层之间的介质层保护相应的色阻层中色阻图案不被损坏，从而能够降低过孔的设置难度，改善孔内残留或损坏色阻层的现象，有利于提高产品良率，进而提高显示效果。

以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

图4是本发明实施例提供的一种阵列的膜层结构示意图。如图4所示，阵列基板100的衬底基板10的一侧设置有薄膜晶体管20，该薄膜晶体管20至少包括第一电极23；其中，薄膜晶体管20的第一电极23可以为该薄膜晶体管20的源极或漏极。薄膜晶体管20还可以包括有源层21、栅极22和第二电极24；通过向薄膜晶体管20的栅极22施加栅极电压信号，能够控制薄膜晶体管20的第一电极23和第二电极24导通，以使相应的像素电压信号能够通过该薄膜晶体管20。由于薄膜晶体管20的第一电极23可以为该薄膜晶体管20的源极或漏极，相应的，薄膜晶体管20的第二电极24可以为该薄膜晶体管20的漏极或源极，即当薄膜晶体管20的第一电极23为该薄膜晶体管20的源极时，该薄膜晶体管20的第二电极24为该薄膜晶体管的漏极；而当薄膜晶体管20的第一电极23为该该薄膜晶体管的漏极时，薄膜晶体管20的第二电极24为该薄膜晶体管的源极，本发明实施例对此不做具体限定。

需要说明的是，图4仅为本发明实施例示例性的附图，图4中薄膜晶体管20为顶栅的薄膜晶体管，即薄膜晶体管20的栅极22位于其有源层21背离衬底基板10的一侧；而在本发明实施例中薄膜晶体管的栅极还可以位于其有源层靠近衬底基板的一侧，即薄膜晶体管为底栅的薄膜晶体管；或者，在薄膜晶体管靠近和远离衬底基板的一侧均设置有该薄膜晶体管的栅极，即薄膜晶体管为双栅的薄膜晶体管；在能够实现本发明实施例的技术方案的前提下，本发明实施例对薄膜晶体管的类型不做具体限定。

继续参考图4，阵列基板100还包括位于薄膜晶体管20背离衬底基板10一侧的像素电极30，该像素电极30通过过孔与薄膜晶体管20的第一电极电连接，以在向薄膜晶体管20的栅极22施加栅极信号，控制该薄膜晶体管20的第一电极23和第二电极24导通时，该薄膜晶体管20能够将像素电压信号传输至相应的像素电极30，以使该像素电极30所在的位置能够显示发光。

在像素电极30与薄膜晶体管20之间还设置有至少两层色阻层40，每一层色阻层(41、42)均可设置有不同颜色的色阻图案，以使单一颜色的光线透过色阻层(41、42)的各色阻图案后能够发出色彩丰富的光；当将该阵列基板100应用于显示面板中时，与该阵列基板100相对设置的对置基板中无需设置色阻层，就能够使显示面板实现彩色显示；如此，在弯曲包括该阵列基板100的显示面板以形成曲面显示面板时，无需考虑阵列基板100与其相对设置的对置基板之间的对位问题，有利于提高显示面板的开口率，从而能够提高显示面板的显示效果。同时，由于色阻层的厚度与显示发光的色域度相关，即在一定范围内，相同色阻材料的色阻层的厚度越大，显示发光的色域度越高，因此通过在像素电极30与薄膜晶体管20之间设置至少两层色阻层(41和42)，使得阵列基板100的色阻层40具有较厚的总厚度(T1+T2)，从而能够使采用该阵列基板100的显示面板所显示的画面具有较高的色域度，进一步提高显示面板的显示效果。

此外，至少两层色阻层40中任意相邻的两层色阻层(41和42)之间还设置有介质层60，以使各色阻层(41、42)间隔设置。此时，当像素电极30通过过孔与薄膜晶体管20的第一电极23电连接时，该过孔至少贯穿位于像素电极30和薄膜晶体管20之间的至少两层色阻层40和位于任意相邻的两层色阻层(41和42)之间的介质层60；如此，在设置贯穿像素电极30和薄膜晶体管20的第一电极23所在膜层之间的膜层的过孔时，可对至少两层色阻层40中的每一层色阻层单独开孔。

示例性的，如图4所示，以至少两层色阻层40包括两层色阻层41和42为例。在形成色阻层42后，可在色阻层42的相应位置处开孔，以露出薄膜晶体管20的第一电极23，该色阻层42的开孔深度相当于色阻层42的厚度T2；再在色阻层42背离衬底基板10的一侧设置介质层60，该介质层60会覆盖色阻层42以及填充色阻层42的开孔位置，以使介质层60背离色阻层42的一侧形成较平整的表面，即介质层60能够填充色阻层42的开孔位置以及图案化造成的凹陷，以减小介质层60背离衬底基板10的一侧表面的凸起和凹陷之间的高度差，从而形成一相对平整的表面；然后，在介质层60背离色阻层42的一侧形成色阻层41；当色阻层41的色阻材料与介质层60的介质材料不同时，色阻层41的开孔方式与介质层60的开孔方式不同，例如色阻层41可采用曝光显影的方式进行开孔，而介质层60的开孔方式则可以为干法刻蚀的方式；此时，可先采用曝光显影的方式对色阻层41的相应位置进行开孔，开孔深度相当于色阻层41的厚度T1；然后，再采用干法刻蚀的方式对介质层60进行开孔，以露出薄膜晶体管20的第一电极23；由于对色阻层41进行开孔时，色阻层41与色阻层42之间的介质层60能够保护位于介质层60靠近衬底基板10一侧的色阻层42，因此能够防止因对色阻层41进行开孔而损坏色阻层42的现象产生；同时，分别对色阻层41、色阻层42以及位于色阻层41和色阻层42之间的介质层进行开孔，以在对各色阻层(41、42)进行开孔时，因各色阻层(41、42)单独开孔，使得各色阻层(41、42)均具有较浅的开孔深度，从而能够降低过孔的设置难度。

如此，通过对设置于像素电极30与薄膜晶体管20之间的至少两层色阻层40中的每一层色阻层、以及位于相邻的两层色阻层41和42之间的介质层60分别开孔，能够使各色阻层(41、42)均具有较浅的开孔深度，从而降低过孔的设置难度；同时，设置在相邻两层色阻层41和42之间的介质层60保护位于该介质层靠近衬底基板10一侧的色阻层41，从而改善因过刻损坏色阻层中色阻图案或刻蚀不足出现孔内残留的现象，有利于提高产品良率，降低生产成本，以及提高显示效果。其中，位于相邻两层色阻层之间的介质层的材料可以为有机材料或无机材料，在能够实现本发明实施例的核心发明点的前提下，本发明实施例对此不做具体限定。

此外，当介质层60与色阻层41可采用同种方式进行开孔时，在形成色阻层42，并对色阻层42进行开孔后，可依次形成介质层60和色阻层42，并采用同种开孔方式依次对色阻层42和介质层60进行开孔；由于所形成的介质层60会填充至色阻层42的孔内，在对介质层60和色阻层42进行开孔时，可通过设置于色阻层42的孔周围的介质层60保护色阻层42，以防止对色阻层41和介质层60开孔时，出现过刻损坏色阻层42现象产生。

需要说明的是，图4仅为本发明实施例示例性的附图，图4中仅示例性的示出了阵列基板100包括两层色阻层；而在本发明实施例中，阵列基板中色阻层的数量可以为两层、三层或多层，本发明实施例对此不做具体限定。

可选的，阵列基板中还包括平坦化层，其位于像素电极与薄膜晶体管之间，该平坦化层能够填平因平坦化层与衬底基板之间的薄膜晶体管等膜层的图案化造成的凹陷和凸起，以防止阵列基板中各位置处的厚度差异，而出现显示不均的现象产生。其中，位于像素电极和薄膜晶体管之间的至少两层色阻层可以设置于平坦化层与像素电极之间，或者设置于平坦化层与薄膜晶体管之间；或者，该至少两层色阻层可以包括至少一层第一色阻层和至少一层第二色阻层，至少一层第一色阻层可以设置于平坦化层与像素电极之间，而至少一层第二色阻层可以设置于平坦化层与薄膜晶体管之间。

示例性的，继续参考图4，阵列基板100的像素电极30与薄膜晶体管20之间设置有平坦化层50和至少两层色阻层40。该至少两层色阻层40包括色阻层41和色阻层42，且色阻层41和色阻层42均位于平坦化层50与薄膜晶体管20之间，即该至少两层色阻层40位于平坦化层50靠近衬底基板10的一侧。此时，平坦化层50能够同时填平因至少两层色阻层40中各色阻层41、42的图案化和薄膜晶体管20中各膜层的图案化造成的凹陷和凸起，以防阵列基板100中各位置处具有较大的厚度差异，而出现显示不均的现象，从而有利于提高显示均一性。此时，在设置贯穿像素电极30与薄膜晶体管20的第一电极23所在膜层的过孔时，可以为：形成色阻层42，并对色阻层42进行开孔后，依次形成介质层60和色阻层41，并单独对色阻层41进行开孔，以及单独对介质层60进行开孔；然后在色阻层41背离衬底基板10的一侧形成平坦化层50，并对平坦化层50进行开孔，以漏出薄膜晶体管20的第一电极23；相应的，若位于相邻两层色阻层41和42之间的介质层60的材料与平坦化层50的材料相同，或者介质层60的材料与平坦化层50的材料不同，但介质层60可与平坦化层50采用同一工艺进行开孔时，则可在形成色阻层42，并对色阻层42进行开孔后，依次形成介质层60和色阻层41，再单独对色阻层41进行开孔；然后，在色阻层41背离衬底基板10的一侧形成平坦化层50，再同时对平坦化层50和设置于相邻两层色阻层41和42之间的介质层60进行开孔；如此，同样可以使各色阻层(41、42)具有较浅开孔深度。

示例性的，图5是本发明实施例提供的又一种阵列基板的膜层结构示意图。图5与图4相同之处，可参照上述对图4的描述，在此不再赘述，此处仅对图5与图4不同之处进行示例性的说明。如图5所示，平坦化层50位于薄膜晶体管20与至少两层色阻层40之间，此时平坦化层50能够填平因设置于平坦化层50与衬底基板10之间的薄膜晶体管20中各膜层的图案化造成的凹陷和凸起。如此，使设置于平坦化层背离衬底基板10一侧的至少两层色阻层40能够基于较平坦的表面进行设置，确保各个位置处的色阻层41和42的厚度趋于一致，以使各个位置处的显示发光的色域度和亮度趋于一致，从而有利于提高显示发光效果。

示例性的，图6是本发明实施例提供的又一种阵列基板的膜层结构示意图。图6与图4和图5相同之处，可参照上述对图4和图5的描述，在此不再赘述，此处仅对图6与图4和图5不同之处进行示例性的说明。如图6所示，平坦化层50设置于相邻的两层色阻层41和42之间。其中，位于平坦化层50与像素电极30之间的色阻层41为第一色阻层，而位于平坦化层50与薄膜晶体管20之间的色阻层42为第二色阻层；如此，平坦化层50至少能够填平因薄膜晶体管20和第二色阻层42图案化造成的凸起和凹陷；同时，平坦化层50能够作为相邻的第一色阻层41和第二色阻层42之间的介质层，此时相邻的第一色阻层41和第二色阻层42之间无需额外设置介质层，有利于简化阵列基板100的工艺制程，降低阵列基板100的成本，从而有利于采用该阵列基板100的显示面板的薄型化。相应的，可在形成第二色阻层42并对第二色阻层42进行开孔后，再形成平坦化层50，该平坦化层50会填平因第二色阻层42图案化和开孔造成的凸起和凹陷，使得平坦化层50背离衬底基板10的一侧具有较平坦的表面；然后，在平坦化层50背离衬底基板10的一侧形成第一色阻层41，并对第一色阻层41进行开孔后；再对平坦化层50进行开孔，以漏出薄膜晶体管20的第一电极23；如此，采用平坦化层50充当第一色阻层41和第二色阻层42之间的介质层，同样能够使各色阻层(41、42)单独开孔，设置于各色阻层的孔具有较浅的深度，从而能够降低过孔的设置难度，有利于提高生产良率，降低生产成。或者，在不考虑工艺制程的前提下，也可在相邻第一色阻层41与第二色阻层42之间同时设置平坦化层50和介质层(图中未示出)，本发明实施例对此不做具体限定。

此外，需要说明的是，图4、图5和图6仅为本发明实施例示例性的附图，图4、图5和图6中阵列基板100均包括两层色阻层41和42；而在本发明实施例中至少两层色阻层可以为两层、三层或多层；相应的，至少一层第一色阻层可以为一层、两层或多层，至少一层第二色阻层可以为一层、两层或多层；本发明实施例对色阻层的总层数以及色阻层中第一色阻层和第二色阻层的层数均不做具体限定。

可选的，阵列基板中还设置有公共电极；该公共电极位于平坦化层与像素电极之间。其中，公共电极可以为整面状结构、条状结构或块状结构，本发明实施例对此不做具体限定。

如此，公共电极和像素电极均设置于阵列基板中，在将该阵列基板应用于显示面板时，通过向公共电极施加公共电压信号，以及向像素电极施加像素电压信号，使得阵列基板的公共电极和像素电极形成面内场，而驱动显示面板中液晶层的液晶分子扭转，以使光线能够透过显示面板的液晶层，并在显示面板的显示面显示出具有高色域度的显示画面。相应的，公共电极与像素电极之间还可设置有至少一层绝缘层，使得公共电极与像素电极相互绝缘，以免公共电极上的公共电压信号与像素电极上的像素电压信号相互干扰，而影响显示效果。

需要说明的是，当设置于像素电极与薄膜晶体管之间的公共电极为面状时，用于电连接像素电极与薄膜晶体管的第一电极的过孔会贯穿公共电极所在膜层；而当公共电极为块状会条状时，该过孔可设置于相邻两个公共电极之间，此时该过孔会贯穿相邻两个公共电极之间的绝缘层；在能够实现本发明实施例的技术方案的前提下，本发明实施例对公共电极的形状不做具体限定。为便于描述，以下均以公共电极为面状结构为例，对本发明实施例的技术方案进行示例性的说明。

此外，由于阵列基板中还设置有至少两层色阻层，该至少两层色阻层位于像素电极与薄膜晶体管之间，因此根据该至少两层色阻层与平坦化层之间的膜层关系，可确定出公共电极与该至少两层色阻层之间的位置关系。

示例性的，图7是本发明实施例提供的又一种阵列基板的膜层结构示意图。如图7所示，至少两层色阻层40包括色阻层41和色阻层42，且色阻层41和色阻层42均位于平坦化层50与薄膜晶体管20之间；此时，公共电极80可设置于平坦化层50背离至少两层色阻层40的一侧；此时，像素电极30与公共电极80之间设置有绝缘层70。如此，对至少两层色阻层40的相应位置处开孔后再形成平坦化层50，该平坦化层50会形成于至少两层色阻层40背离衬底基板10的一侧以及填充色阻层41和/或42的开孔位置处，以填平因图案化造成的凹陷和凸起，以及保护开孔位置处的色阻层41和/或42的色阻图案不被过度刻蚀；然后，在平坦化层50背离衬底基板10的一侧形成公共电极80，并对公共电极80所在膜层的相应位置处进行开孔后，在公共电极80背离衬底基板10的一侧形成绝缘层70，该绝缘层70会覆盖公共电极80，以免公共电极80上的公共电压信号与像素电极30上的像素电压信号相互干扰，而影响显示效果；同时，绝缘层70还会填充公共电极80所在膜层的开孔位置处，设置于该开孔位置处的绝缘层能够使公共电极80与像素电极30与薄膜晶体管20的第一电极23的连接线相互绝缘，从而避免公共电极80上的公共电压信号与像素电极30上的像素电压信号相互干扰，有利于提高显示效果。

可选的，当至少两层色阻层位于像素电极与平坦化层之间时，公共电极可以位于平坦化层与至少两层色阻层之间；或者，公共电极位于像素电极与至少两层色阻层之间；或者，公共电极位于相邻的两层色阻层之间。

示例性的，图8是本发明实施例提供的又一种阵列基板的膜层结构示意图。如图8所示，至少两层色阻层40包括色阻层41和色阻层42，且色阻层41和色阻层42均位于平坦化层50与像素电极30之间的；此时，公共电极80可位于平坦化层50与色阻层42之间，该色阻层41、色阻层42以及色阻层41和色阻层42之间的介质层可作为像素电极30与公共电极80的绝缘层；如此，在像素电极30与公共电极80之间无需额外设置绝缘层，有利于简化阵列基板100的工艺制程，降低阵列基板100的成本，从而在将该阵列基板100应用于显示面板100中时，有利于显示面板100的薄型化。此外，在不考虑工艺制程的前提下，也可在像素电极30与至少两层色阻层40之间和/或在至少两层色阻层40与公共电极80之间设置绝缘层，本发明实施例对此不做具体限定。其中，当在像素电极30与至少两层色阻层40之间设置绝缘层时，该绝缘层能够用于保护色阻层41，以免对该绝缘层背离衬底基板10一侧的膜层进行刻蚀等工艺时，损坏色阻层41中的色阻图案，从而能够提高生产良率，降低生产成本。

示例性的，图9是本发明实施例提供的又一种阵列基板的膜层结构示意图。图9与图8相同之处可参考上述对图8的描述，在此不再赘述，此处仅对图9与图8不同之处进行示例性的说明。如图9所示，公共电极80还可设置于色阻层41与像素电极30之间，此时像素电极30与公共电极80之间需要设置相应的绝缘层70，以使像素电极30与公共电极80相互绝缘。同时，在公共电极80与色阻层41之间也可以设置相应的介质层(图中未示出)，以保护色阻层41；相应的，该介质层能够填充色阻层41的开孔位置，以使该介质层背离衬底基板10的一侧具有较平整的表面，从而能够使公共电极80形成于一相对平整的表面，有利于公共电极80的成膜。

示例性的，图10是本发明实施例提供的又一种阵列基板的结构示意图。图10与图8相同之处，可参考上述对图8的描述，在此不再赘述，此处仅对图10与图8不同之处进行示例性的说明。如图10所示，公共电极80位于相邻的两层色阻层41和42之间，而设置于该两层色阻层41和42之间的介质层60可位于公共电极80背离衬底基板10的一侧，该介质层60能够在保护位于其靠近衬底基板10一侧的色阻层42中色阻图案不被损坏绝缘保护；同时，能设置于公共电极80与像素电极30之间的色阻层41和介质层60能够作为公共电极80与像素电极30之间的绝缘层，以使公共电极80与像素电极30相互绝缘；此时，公共电极80与像素电极30之间无需额外设置绝缘层，有利于简化阵列基板100的工艺制程，降低阵列基板100的成本，从而在将该阵列基板100应用于显示面板100中时，有利于显示面板100的薄型化。相应的，在设置贯穿像素电极30和薄膜晶体管20的第一电极23所在膜层之间的膜层的过孔时，可依次形成平坦化层50和色阻层42，然后仅对色阻层42进行开孔，平坦化层50暂时不开孔；在色阻层42背离衬底基板10的一侧形成公共电极80，并对公共电极80进行开孔后，在公共电极80背离衬底基板10的一侧形成介质层60，该介质层60会填充公共电极80和色阻层42的开孔位置，以使介质层60背离衬底基板10的一侧具有较平整的表面；然后再介质层60背离衬底基板10的一侧形成色阻层41，并单独对色阻层41进行开孔后，再同时对介质层60和平坦化层50进行开孔；如此，同样可使各色阻层(41、42)单独开孔，使得各色阻层(41、42)具有较浅的开孔深度，以降低设置色阻层的开孔难度。此外，还可在像素电极30与色阻层41之间设置相应的绝缘层(图中未示出)，以保护位于该绝缘层与公共电极80之间的色阻层41。

示例性的，图11是本发明实施例提供的又一种阵列基板的膜层结构示意图。图11与图10相同之处，可参考上述对图10的描述，在此不再赘述，此处仅对图11与图10不同之处进行示例性的说明。如图11所示，色阻层41与色阻层42之间设置有公共电极80和介质层60，且公共电极80位于介质层60背离衬底基板10的一侧；同时，在像素电极30与色阻层41之间还设置有绝缘层70。相应的，在设置贯穿像素电极30和薄膜晶体管20的第一电极23所在膜层之间的膜层的过孔时，可先依次形成平坦化层50和色阻层42，然后在色阻层42的相应位置开孔，开孔的深度相当于色阻层42的厚度T2；然后在色阻层42背离衬底基板10的一侧形成介质层60，该介质层60会覆盖色阻层42以及填充色阻层42的开孔位置，以使介质层60背离衬底基板10的一侧形成较平整的表面；然后在介质层60背离衬底基板10的一侧形成公共电极80，使得公共电极80能够形成于较平整的表面，有利于公共电极80的成膜；在形成公共电极80后可对公共电极80进行图案化和/或开孔，而介质层60暂时不开孔；然后在公共电极80背离衬底基板10的一侧形成色阻层41，并对色阻层41进行单独开孔，然后再同时对孔内的介质层60和平坦化层50进行开孔，以漏出薄膜晶体管20的第一电极；最后，在色阻层41背离衬底基板10的一侧形成绝缘层70，并对绝缘层70进行开孔，形成贯穿像素电极30和薄膜晶体管20的第一电极23所在膜层之间的膜层的过孔。或者，当绝缘层70、介质层60以及平坦化层50可采用同种方式进行开孔时，还可以在形成绝缘层70后，同时对绝缘层70、介质层60以及平坦化层50进行开孔；如此，同样可确保各色阻层(41、42)单独开孔，从而降低过孔的设置难度，有利于提高产品良率，降低生产成本。此外，在能够确保个色阻层(41、42)单独开孔的前提下，本发明实施例的对其它膜层的开孔顺序不做具体限定。

示例性的，图12是本发明实施例提供的又一种阵列基板的膜层结构示意图。图12与图10和图11相同之处可参考上述对图10和图11的描述，在此不再赘述，此处仅对图12与图10不同之处进行示例性的说明。如图12所示，公共电极80设置于色阻层41与色阻层42之间，且色阻层41与像素电极30之间设置绝缘层70；此时，公共电极80可作为色阻层41与色阻层42之间的介质层，无需在色阻层41与色阻层42之间额外设置介质层，且设置于色阻层41与像素电极30之间的绝缘层70可填充色阻层41和公共电极80所在膜层的开孔位置，以保护色阻层41中色阻图案，以及能够使公共电极80与电连接像素电极30和薄膜晶体管20的第一电极23的连接线相互绝缘，避免公共电极80的公共电压信号与像素电极30的像素电压信号之间相互干扰。此时，在形成色阻层42，并对色阻层42进行开孔后，可在色阻层42背离衬底基板10的一侧形成整面状的公共电极80，然后在公共电极80背离衬底基板10的一侧形成色阻层41，并在对色阻层41进行开孔后，再对公共电极80进行开孔，以使公共电极80保护色阻层42不被损坏；同时，形成于色阻层41背离衬底基板10一侧的绝缘层70会填充设置在色阻层42、公共电极80以及色阻层42的孔，以使设置在色阻层41、公共电极80以及色阻层42的孔周围的绝缘层能够保护色阻层41和色阻层42的同时，能够使公共电极80与像素电极30和薄膜晶体管20的第一电极23的连接线相互绝缘，避免公共电极80的公共电压信号与像素电极30的像素电压信号之间相互干扰。此外，在不考虑工艺制程的前提下，公共电极80与色阻层41和/或公共电极80与色阻层42之间也可设置相应的介质层，本发明实施例对此不做具体限定。

可选的，当至少两层色阻层包括至少一层第一色阻层和至少一层第二色阻层，且至少一层第一色阻层位于平坦化层与像素电极之间时；此时，公共电极可以位于平坦化层与至少一层第一色阻层之间；或者，公共电极位于至少一层第一色阻层与像素电极之间；或者，公共电极位于相邻的两层第一色阻层之间。

示例性的，图13是本发明实施例提供的又一种阵列基板的结构示意图。如图13所示，至少两层色阻层40包括一层第一色阻层41和一层第二色阻层42，平坦化层50位于相邻的第一色阻层41与第二色阻层42之间，且公共电极80位于第一色阻层41与像素电极30之间；此时，公共电极80与像素电极30之间设置有绝缘层70，以免公共电极80上的公共电极信号与像素电极30上的像素电压信号相互干扰。同时，能够在设置贯穿像素电极30与薄膜晶体管20的第一电极23所在膜层之间的膜层的过孔时，可分别对第一色阻层41、第二色阻层42以及公共电极80所在膜层进行开孔，然后在公共电极80背离衬底基板10的一侧以及开孔位置处设置绝缘层70，以在确保公共电极80与像素电极30相互绝缘的前提下，同样能够降低过孔的设置难度，防止因过刻蚀而损坏各色阻层(41、42)中色阻图案的现象产生，从而能够提高生产效率和产品良率，降低生产成本，进而有利于降低采用该阵列基板100的显示面板的成本，提高显示面板的显示效果。

示例性的，图14是本发明实施例提供的又一种阵列基板的结构示意图。图14中与图13中相同之处，可参照上述对图13的描述，在此不再赘述，此处仅对图14中与图13中不同之处进行示例性的说明。如图14所示，公共电极80设置于第一色阻层41与平坦化层50之间，且第一色阻层41与像素电极30之间设置有绝缘层70；该绝缘层70能够用于保护第一色阻层41，以防对位于绝缘层70背离第一色阻层41的功能膜层进行刻蚀时，破坏第一色阻层41的色阻图案；此时，平坦化层50和公共电极80可共同作为第一色阻层41与第二色阻层42之间的介质层，无需为第一色阻层41和第二色阻层42额外设置介质层，以简化阵列基板的工艺制程，降低生产成本；且在对第一色阻层41、公共电极层80、平坦化层50和第二色阻层42进行开孔后，再形成绝缘层70，使得绝缘层70的材料会填充在开孔位置处，从而在设置贯穿绝缘层70、第一色阻层41、公共电极层80、平坦化层50和第二色阻层42过孔，能够使像素电极30与公共电极80之间相互绝缘，以免公共电极80的公共电压信号与像素电极30的像素电压信号相互干扰。

此外，在不考虑工艺制程的前提下，也可在第一色阻层41与第二色阻层42之间额外设置介质层(图中未示出)，此时，公共电极80可以位于该介质层背离衬底基板10的一侧，或位于介质层靠近衬底基板10的一侧，本发明实施例对此不做具体限定。

示例性的，图15是本发明实施例提供的又一种阵列基板的膜层结构示意图。图15中与图14中相同之处，可参照上述对图14的描述，在此不再赘述，此处仅对图15中与图14中不同之处进行示例性的说明。如图15所示，阵列基板100的至少两层色阻层40包括两层第一色阻层41(411和412)和一层第二色阻层42，平坦化层50位于相邻的第一色阻层412和第二色阻层42之间，公共电极80位于两层第一色阻层411和412之间，且该公共电极80可以作为该两层第一色阻层411和412之间的介质层，从而无需在该相邻的两层第一色阻层411和412之间额外设置介质层。相应的，可在形成第二色阻层42，并对第二色阻层42进行开孔后，再依次形成平坦化层50和第一色阻层412；然后对第一色阻层412进行开孔后，再形成公共电极80，并在公共电极80背离衬底基板10的一侧形成第一色阻层411，该公共电极80可作为第一色阻层411和第一色阻层412之间的介质层，以使第一色阻层411和第一色阻层412相互隔离；然后对色阻层411进行开孔，漏出公共电极80，再对孔内的公共电极80和平坦化层50依次开孔。如此，同样可确保第一色阻层411、第一色阻层412以及第二色阻层42单独开孔，降低色阻层的开孔难度，提高产品良率，降低生产成本。此外，在不考虑工艺制程的前提下，公共电极80与第一色阻层411和/或公共电极80与第一色阻层411之间同样可设置相应的介质层，本发明实施例对此不做具体限定。

需要说明的是，图7～图15仅为本发明实施例示例性的附图，其中示例性的示出了公共电极80和平坦化层50与至少两层色阻层40之间的膜层关系；而在不考虑工艺制程的前提下，公共电极80与平坦化层50和至少两层色阻层40的膜层不限于上述示例性的说明。为便于描述，以下均以公共电极位于至少两层色阻层与像素电极之间为例，对本发明实施例的技术方案进行示例性的说明。

可选的，在平坦化层背离衬底基板的一侧还设置有第一搭接导电层；该第一搭接导电层包括第一搭接结构。其中，用于贯穿像素电极和薄膜晶体管的第一电极之间的膜层的过孔可以包括第一过孔和第二过孔，且像素电极可通过第一过孔与第一搭接导电层的第一搭接结构对应电连接，第一搭接结构可通过第二过孔与薄膜晶体管的第一电极对应电连接。其中，第一搭接导电层的材料可以为金属材料或其它导电材料，本发明实施例对此不做具体限定。

示例性的，图16是本发明实施例提供的又一种阵列基板的膜层结构示意图。如图16所示，平坦化层50位于至少两层色阻层40与像素电极30之间。此时，第一搭接导电层91可位于平坦化层50与像素电极30之间，使得像素电极30可通过第一过孔H1与第一搭接导电层91中的第一搭接结构911对应电连接，而第一搭接结构911通过第二过孔H2与薄膜晶体管20的第一电极23对应电连接。其中，第一过孔H1会贯穿第一搭接导电层91与像素电极30之间的膜层，第二过孔H2会贯穿第一搭接导电层91与薄膜晶体管之间的膜层。如此，通过在平坦化层50背离衬底基板10的一侧设置第一搭接导电层91，并通过该第一搭接导电层91中的第一搭接结构911分别电连接像素电极30和薄膜晶体管20的第一电极23，该第一过孔H1和第二过孔H2均具有较浅的深度，能够进一步降低过孔的设置难度，从而有利于提高阵列基板的生产效率和产品良率，降低阵列基板的生产成本。

示例性的，图17是本发明实施例提供的又一种阵列基板的膜层结构示意图。图17与图16相同之处，可参照上述对图16的描述，在此不再赘述，此处仅对图17与图16不同之处进行示例性的说明。如图17所示，当平坦化层50位于至少两层色阻层40与薄膜晶体管20之间时，第一搭接导电层91可位于平坦化层50与该至少两层色阻层40之间；如此，同样可以使第一过孔H1和第二过孔H2具有较浅的深度，从而降低过孔的设置难度。

示例性的，图18是本发明实施例提供的又一种阵列基板的膜层结构示意图。图18与图16相同之处，可参照上述对图16的描述，在此不再赘述，此处仅对图18与图16不同之处进行示例性的说明。如图18所示，当至少两层色阻层40包括至少一层第一色阻层41和至少一层第二色阻层42，且平坦化层50位于相邻的第一色阻层41和第二色阻层42之间时，第一搭接导电层91可位于平坦化层50与第一色阻层41之间；如此，同样可以使第一过孔H1和第二过孔H2具有较浅的深度，从而降低过孔的设置难度。

需要说明的是，图16～图18仅为本发明实施例示例性的说明，其中第一搭接导电层91设置于平坦化层50的表面；而在本发明实施例中，平坦化层与第一搭接导电层之间也可设置有相应的功能膜层，在能够实现降低过孔设置难度的前提下，本发明实施例对此不做具体限定。

可选的，设置于平坦化层与像素电极层之间的第一搭接导电层还可以包括触控走线；此时，阵列基板中还设置有触控电极，且第一搭接导电层的触控走线与触控电极电连接，以实现触控信号的传输。如此，位于第一搭接导电层的第一搭接结构和触控走线可采用同种材料，在相同的工艺中形成，从而有利于简化阵列基板的工艺步骤，提高生产效率，降低生产成本。其中，在触控电极能够实现触控功能的前提下，本发明实施例对触控电极的膜层位置不做具体限定。

示例性的，可将阵列基板中的公共电极复用为触控电极。其中，当触控电极为自容式的触控电极时，可将公共电极设置为块状结构，此时在显示阶段向公共电极施加公共电压信号，以使公共电极与像素电极形成面内场；而在触控阶段，可通过公共电极接收相应的触控检测信号；而当触控电极为互容式的触控电极时，公共电极可复用为互容式触控电极中的触控驱动电极，此时公共电极可以为条状、块状或面状等。

可选的，阵列基板还包括至少一层第二搭接导电层；该第二搭接导电层包括第二搭接结构，且第二搭接导电层位于相邻的两层色阻层之间，而位于不同层的第二搭接结构一一对应电连接；其中，当至少两层色阻层位于平坦化层与像素电极之间时，贯穿第一搭接导电层与像素电极之间的膜层的第一过孔可以包括第一子过孔和第二子过孔；像素电极通过第一子过孔与第二搭接导电层的第二搭接结构对应电连接，以及第二搭接结构通过第二子过孔与第一搭接导电层的第一搭接结构对应电连接；而当至少两层色阻层位于平坦化层与薄膜晶体管之间时，贯穿第一搭接金属与薄膜晶体管之间的膜层的第二过孔包括第三子过孔和第四子过孔；第一搭接导电层的第一搭接结构通过第三子过孔与第二搭接导电层的第二搭接结构对应电连接，以及第二搭接结构通过第四子过孔与薄膜晶体管的第一电极对应电连接。其中，第二搭接导电层的材料可以为金属材料或其它导电材料，本发明实施例对此不做具体限定。

示例性的，图19是本发明实施例提供的又一种阵列基板的膜层结构示意图。如图19所示，至少两层色阻层40可以包括两层色组层41和42，且该至少两层色阻层40位于平坦化层50与像素电极之间，第一搭接导电层位于平坦化层50与至少两层色组层40之间，而第二搭接导电层92则位于相邻的两层色阻层41和42之间；此时，像素电极30通过第一子过孔H11与第二搭接导电层92的第二搭接结构921对应电连接，第二搭接结构921通过第二子过孔H12与第一搭接导电层91的第一搭接结构911对应电连接，以及第一搭接结构911通过第二过孔H2与薄膜晶体管20的第一电极23对应电连接；如此，分别设置贯穿像素电极与第二搭接导电层92之间的膜层的第一子过孔H11和贯穿第二搭接导电层92与第一搭接导电层91之间的膜层的第二子过孔H12，使得所设置的第一子过孔H11和第二子过孔H12均具有较浅的深度，可进一步降低过孔的设置难度，有利于提高阵列基板100的生产效率和产品良率，降低阵列基板100的生产成本。

示例性的，图20是本发明实施例提供的又一种阵列基板的膜层结构示意图。图20与图19相同之处，可参照上述对图19的描述，在此不再赘述，此处仅对图20与图19不同之处进行示例性的说明。如图20所示，平坦化层50位于至少两层色阻层40与像素电极30之间，第一搭接导电层91位于平坦化层50与像素电极30之间，而第二搭接导电层92则位于相邻的两层色阻层41和42之间；此时，像素电极30可通过第一过孔H1与第一搭接导电层91的第一搭接结构911对应电连接，第一搭接结构911可通过第三子过孔H21与第二搭接导电层92的第二搭接结构921对应电连接，第二搭接结构通过第四子过孔H22与薄膜晶体管20的第一电极23对应电连接；如此，分别设置贯穿第一搭接导电层91与第二搭接导电层92之间的膜层的第三子过孔H21和贯穿第二搭接导电层92与薄膜晶体管20之间的膜层的第四子过孔H22，使得所设置的第三子过孔H21和第四子过孔H22均具有较浅的深度，可进一步降低过孔的设置难度，有利于提高阵列基板100的生产效率和产品良率，降低阵列基板100的生产成本。

需要说明的是，图19和图20均为本发明实施例示例性的附图，图19和图20中至少两层色阻层40包括两层色阻层41和42，在该两层色阻层41和42之间设置有一层第二搭接导电层92；由于本发明实施例中至少两层色阻层可以为两层、三层或多层，且任意相邻的色阻层之间均可设置第二搭接导电层，因此本发明实施例的阵列基板可以包括一层、两层或多层第二搭接导电层，本发明实施例对此不做具体限定。此外，相邻的各功能膜层之间还可设置有相应的绝缘结构，以免各功能膜层相互干扰，而在能够实现本发明实施例的核心发明点的前提下，本发明实施例绝缘结构的设置不做具体限定。

可选的，当平坦化层位于相邻的两层色阻层之间时，至少两层色阻层可以包括至少两层第一色阻层和至少一层第二色阻层，即至少两层第一色阻层位于平坦化层与像素电极之间，而至少一层第二色阻层位于平坦化层与薄膜晶体管之间；此时，阵列基板还可以包括至少一层第三搭接导电层，且该第三搭接导电层位于相邻的两层第一色阻层之间；该第三搭接导电层可以包括第三搭接结构，且位于不同层的第三搭接结构一一对应电连接；其中，贯穿像素电极与第一搭接结构之间膜层的第一过孔可以包括第一子过孔和第二子过孔，使得像素电极通过第一子过孔与第三搭接结构电连接；第三搭接结构通过第二子过孔与第一搭接结构电连接。其中，第三搭接导电层的材料可以为金属材料或其它导电材料，本发明实施例对此不做具体限定。

示例性的，图21是本发明实施例提供的又一种阵列基板的膜层结构示意图。如图21所示，阵列基板100的至少两层色阻层40包括两层第一色阻层41(411和412)和一层第二色阻层42，平坦化层50位于相邻的第一色阻层412与第二色组层42之间，第三搭接导电层93位于相邻的第一色阻层411和412之间，第一搭接导电层91位于第一色组层412与平坦化层50之间；此时，像素电极30可通过第一子过孔H11与第三搭接导电层93的第三搭接结构931对应电连接，第三搭接结构931可通过第二子过孔H12与第一搭接导电层91的第一搭接结构911对应电连接，第一搭接结构911通过第二过孔H2与薄膜晶体管20的第一电极23对应电连接；如此，所设置的第一子过孔H11和第二子过孔H12均具有较浅的深度，从而能够降低过孔的设置难度，有利于提高阵列基板的生产效率和产品良率，进而降低阵列基板的生产成本。

需要说明的是，图21仅为本发明实施例示例性的附图，图21中至少两层色阻层40包括两层第一色阻层41和一层第二色阻层42；而在本发明实施例中，至少两层色阻层可以包括至少两层第一色阻层和至少一层第二色阻层，即第一色阻层可以为两层、三层或多层，第二色阻层可以为一层、两层或多层，且第一色阻层的数量可以与第二色阻层的数量相同或不同，本发明实施例对此不做具体限定。

可选的，当平坦化层位于相邻的两层色阻层之间时，至少两层色阻层可以包括至少一层第一色阻层和至少两层第二色阻层，即该至少一层第一色阻层位于平坦化层与像素电极之间，而该至少两层第二色阻层位于平坦化层与薄膜晶体管之间；此时，阵列基板还可以包括至少一层第四搭接导电层，该第四搭接导电层位于相邻的两层第二色阻层之间，且第四搭接导电层包括第四搭接结构，而位于不同层的第四搭接结构一一对应电连接；其中，贯穿第一搭接导电层与薄膜晶体管的第一电极所在膜层之间的膜层的第二过孔包括第三子过孔和第四子过孔；使得第一搭接结构通过第三子过孔与第四搭接导电层的第四搭接结构对应电连接，第四搭接结构通过第四子过孔与薄膜晶体管的第一电极对应电连接。其中，第四搭接导电层的材料可以为金属材料或其它导电材料，本发明实施例对此不做具体限定。

示例性的，图22是本发明实施例提供的又一种阵列基板的膜层结构示意图。如图22所示，阵列基板100的至少两层色阻层40包括一层第一色阻层41和两层第二色阻层42(421和422)，平坦化层50位于相邻的第一色阻层41与第二色组层421之间，第四搭接导电层94位于相邻的第二色阻层421和422之间，第一搭接导电层91位于第一色组层41与平坦化层50之间；此时，像素电极30可通过第一过孔H1与第一搭接导电层91的第一搭接结构911对应电连接，第一搭接结构911可通过第三子过孔H21与第四搭接导电层94的第四搭接结构941对应电连接，以及第四搭接结构941可通过第四子过孔H22与薄膜晶体管20的第一电极23对应电连接；如此，所设置的第三子过孔H21和第四子过孔H22均具有较浅的深度，从而能够降低过孔的设置难度，有利于提高阵列基板的生产效率和产品良率，进而降低阵列基板的生产成本。

需要说明的是，图22仅为本发明实施例示例性的附图，图22中至少两层色阻层40包括一层第一色阻层41和两层第二色阻层42；而在本发明实施例中，至少两层色阻层可以包括至少一层第一色阻层和至少两层第二色阻层，即第一色阻层可以为一层、两层或多层，第二色阻层可以为两层、三层或多层，且第一色阻层的数量可以与第二色阻层的数量相同或不同，本发明实施例对此不做具体限定。

可选的，当平坦化层位于相邻的两层色阻层之间时，至少两层色阻层可以包括至少两层第一色阻层和至少两层第二色阻层，即该至少两层第一色阻层位于平坦化层与像素电极之间，而该至少两层第二色阻层位于平坦化层与薄膜晶体管之间；此时，阵列基板还可以包括至少一层第三搭接导电层和至少一层第四搭接导电层；第三搭接导电层位于相邻的两层第一色组层之间，该第三搭接导电层包括第三搭接结构，且位于不同层的所述第三搭接结构一一对应电连接；第四搭接导电层位于相邻的两层第二色阻层之间，该第四搭接导电层包括第四搭接结构，且位于不同层的所述第四搭接结构一一对应电连接；其中，贯穿像素电极与第一搭接导电层之间的膜层的第一过孔可以包括第一子过孔和第二子过孔，以及贯穿第一搭接导电层与薄膜晶体管的第一电极所在膜层之间的膜层的第二过孔包括第三子过孔和第四子过孔，使得像素电极通过第一子过孔与第三搭接导电层的第三搭接结构对应电连接，第三搭接结构通过第二子过孔与第一搭接导电层的第一搭接结构对应电连接，第一搭接结构通过第三子过孔与第四搭接导电层的第四搭接结构对应电连接，第四搭接结构通过第四子过孔与薄膜晶体管的第一电极对应电连接。其中，第三搭接导电层的材料可以为金属材料或其它导电材料，第四搭接导电层的材料同样可以为金属材料或其它导电材料，本发明实施例对此不做具体限定。

示例性的，图23是本发明实施例提供的又一种阵列基板的膜层结构示意图。如图23所示，阵列基板100的至少两层色阻层40包括两层第一色阻层41(411和412)和两层第二色阻层42(421和422)，平坦化层50位于相邻的第一色阻层412与第二色组层421之间，第三搭接导电层93位于相邻的第一色阻层411和412之间，第四搭接导电层94位于相邻的第二色阻层421和422之间，第一搭接导电层91位于第一色组层412与平坦化层50之间；此时，像素电极30可通过第一子过孔H11与第三搭接导电层93的第三搭接结构931对应电连接，第三搭接结构931通过第二子过孔H12与第一搭接导电层91的第一搭接结构911对应电连接，第一搭接结构911可通过第三子过孔H21与第四搭接导电层94的第四搭接结构941对应电连接，以及第四搭接结构941可通过第四子过孔H22与薄膜晶体管20的第一电极23对应电连接；如此，所设置的第一子过孔H11、第二子过孔H12、第三子过孔H21和第四子过孔H22均具有较浅的深度，从而能够降低过孔的设置难度，有利于提高阵列基板的生产效率和产品良率，进而降低阵列基板的生产成本。

需要说明的是，图23仅为本发明实施例示例性的附图，图23中至少两层色阻层40包括两层第一色阻层41和两层第二色阻层42；而在本发明实施例中，至少两层色阻层可以包括至少两层第一色阻层和至少两层第二色阻层，即第一色阻层可以为两层、三层或多层，第二色阻层也可以为两层、三层或多层，且第一色阻层的数量可以与第二色阻层的数量相同或不同，本发明实施例对此不做具体限定。

可选的，阵列基板中每一色阻层均可以包括多个不同颜色的色阻图案，各色阻图案的形状可以为条状或块状；当色阻图案的形状为条状时，各色阻图案沿第一方向排列且沿第二方向延伸，该第一方向与第二方向交叉；相应的，贯穿像素电极与薄膜晶体管的第一电极所在膜层的过孔在衬底基板的正投影位于色阻图案在衬底基板的正投影内；当色阻图案的形状为块状时，各色阻图案阵列排布；相应的，贯穿像素电极与薄膜晶体管的第一电极所在膜层的过孔位于相邻的两个颜色相同的色阻图案之间。

示例性的，图24是本发明实施例提供的一种阵列基板的俯视结构示意图。如图24所示，阵列基板的各色阻层中可以包括不同颜色的色阻图案，例如每一色阻层可以包括颜色为第一颜色的第一色阻图案401、颜色为第二颜色的第二色阻图案402以及颜色为第三颜色的第三色阻图案403，该第一颜色、第二颜色和第三颜色分别可以为红色、绿色和蓝色。其中，第一色阻图案401、第二色阻图案402和第三色阻图案403均沿第二方向Y延伸，且沿第一方向X排列；由于色阻层位于像素电极与薄膜晶体管之间，因此贯穿像素电极和薄膜晶体管的第一电极所在膜层之间膜层的过孔H会贯穿色阻层的各色阻图案401、402和403；同时，由于位于像素电极与薄膜晶体管之间的色阻层分为至少两层来设置，在能够使采用该阵列基板的显示面板所显示的画面具有较高的色域度的前提下，可通过对每一色阻层单独开孔，并由设置在相邻两层色阻层之间的介质层保护位于该介质层靠近衬底基板一侧的色阻层，从而能够降低过孔的设置难度，改善因过刻而损坏色阻层的各色阻图案(401、402和403)或刻蚀不足出现孔内残留的现象，有利于提高产品良率，降低生产成本，以及提高显示效果。

示例性的，图25是本发明实施例提供的又一种阵列基板的俯视结构示意图。图25与图24相同之处，可参照上述对图24的描述，在此不再赘述，此处仅对图25中与图24中不同之处进行示例性的说明。如图25所示，阵列基板的色阻层的各色阻图案401、402和403均为块状结构，该块状结构的色阻图案401、402和403沿第一方向X和第二方向Y呈阵列排布；此时，可将贯穿像素电极和薄膜晶体管的第一电极所在膜层之间膜层的过孔H设置于相同颜色的两个色阻图案之间，例如相邻的两个色阻图案401之间、相邻的两个色阻图案402之间以及相邻的两个色阻图案403之间均设置有过孔，使得过孔H未贯穿各色阻图案401、402、403，从而能够防止开孔损坏各色阻图案，或能够防止因色阻材料的残留致使像素电极与薄膜晶体管的第一电极接触不良的现象产生，进而有利于提高产品良率，降低生产成本，以及提高显示效果。

需要说明的是，图25和图26仅示例性的示出了色阻层的部分色阻图案，每一色阻层的色阻图案的颜色不限于上述列举的颜色，例如还可以包括白色的色阻图案、黄色的色阻图案等，本发明实施例对此不做具体限定；同时，本发明实施例的阵列基板包括至少两层色阻图案，各色阻层的色阻图案可以相同或不同，本发明实施例对此也不做具体限定。

可选的，图26是本发明实施例提供的又一种阵列基板的俯视结构示意图。阵列基板中还包括遮光层110；该遮光层110包括遮光区和多个第一开口区；遮光层110的第一开口区在衬底基板10的正投影位于色阻图案401、402和403在衬底基板10的正投影内，且贯穿像素电极和薄膜晶体管的第一电极所在膜层之间膜层的过孔H在衬底基板10的正投影位于遮光层110的遮光区在衬底基板10的正投影内。如此，能够使光线透过遮光层110的第一开口区所在位置处的色阻图案401、402和403，同时遮光层110的遮光区所在位置处的光线被遮挡，从而能够防止因设置过孔等引起的漏光，进而能够进一步提高显示效果。其中，在能够达到防止漏光的效果的前提下，本发明实施例对遮光层110所在膜层的位置不做具体限定。

示例性的，图27是本发明实施例提供的又一种阵列基板的膜层结构示意图。如图27所示，以阵列基板100中各色阻层41、42的色阻图案均为条状结构为例，遮光层110可位于像素电极30背离衬底基板10的一侧，以使遮光层110能够遮挡该遮光层110的遮光区所在位置处的各膜层，在防止漏光的前提下，还能够遮挡遮光区所在位置处各膜层的反射光，以确保采用该阵列基板100的显示面板中不必要发光的位置处不会发生漏光，从而能够进一步提高显示面板的显示效果。

此外，由于遮光层110设置于阵列基板100中，因此在弯曲阵列基板100使阵列基板100发生形变时，遮光层110的遮光区所在的位置不会与阵列基板100中需遮光的位置之间产生错位，从而能够防止因弯曲变形而产生的挤压漏光和金属漏光的现象产生，进而有利于提高采用该阵列基板100的曲面状显示面板的显示效果。

可选的，每一色阻层包括多个不同颜色的色阻图案；阵列基板包括多个不同颜色的子像素，每一子像素包括透光区和围绕透光区的非透光区；色阻图案至少位于透光区内；至少两层色阻层中至少一层色阻层包括第一色阻图案和第二色阻图案，且第一色阻图案的颜色与第二色阻图案的颜色不同；多个不同颜色的子像素包括第一子像素和第二子像素；第一色阻图案至少位于第一子像素的透光区；第二色阻图案位于第二子像素的透光区、第二子像素非透光区和第一子像素的非透光区；过孔位于相邻的两个颜色相同的子像素的透光区之间；其中，位于相邻的两个颜色相同的第一子像素的透光区之间的过孔为第一像素孔；该第一像素孔位于相邻的两个颜色相同的第一色阻图案之间。

示例性的，图28是本发明实施例提供的又一种阵列基板的俯视结构示意图，图29是与图28对应的一种阵列基板的膜层结构示意图。结合图28和图29所示，阵列基板100包括多个不同颜色的子像素，且每一子像素包括透光区和非透光区；该多个不同颜色的子像素包括第一子像素(101、102)和第二子像素103，例如第一子像素101的发光颜色可以为红色，第一子像素102的发光颜色可以为绿色，第二子像素103的发光颜色可以为蓝色；第一子像素101包括发光区4011和非发光区4012，第一子像素102包括发光区4021和非发光区4022，第二子像素103包括发光区4031和非发光区4032。相应的，阵列基板100的至少两层色阻层40包括色阻层41和色阻层42，且色阻层42的色阻图案可以为块状，而色阻层41的色阻图案可以包括块状的第一色阻图案(401和402)和面状的第二色阻图案403；其中，第一色阻图案401可以为红色色阻图案，第一色阻图案402可以为绿色色阻图案，第二色阻图案403可以为蓝色色阻图案。面状的第二色阻图案403设置有第二开口结构，第一色阻图案401和402分别位于不同的第二开口结构内；此时，第一色阻图案401至少位于第一子像素101的透光区4011，第一色阻图案402至少位于第一子像素102的透光区4021，第二色阻图案403至少位于第二子像素103的透光区4032；同时。第二色阻图案403还位于第一子像素101的非透光区4012、第一子像素102的非透光区4022和第二子像素103的非透光区4032；在设置贯穿像素电极30与薄膜晶体管20的第一电极23所在膜层之间的膜层的过孔H时，该过孔可设置于相邻的两个第一色阻图案401之间、相邻的两个第一色阻图案402之间以及相邻的两个第二子像素103的透光区4032之间；如此，可防止所设置的过孔H损坏第一色阻图案401和402。可选的，当第二色阻图案403为蓝色色阻图案时，该第二色阻图案403的材料相较于红色的第一色阻图案401和绿色的第一色阻图案402的材料，具有较佳的可刻蚀性；如此，在设置有第二色阻图案403的位置处开孔时，能够改善孔内残留现象，从而能够提高产品良率和显示效果。

需要说明的是，图28和图29仅为本发明实施例示例性的附图，图28和图29中仅示例性的示出了色阻层的部分色阻图案，每一色阻层的色阻图案的颜色不限于上述列举的颜色，例如还可以包括白色的色阻图案、黄色的色阻图案等，本发明实施例对此不做具体限定；同时，本发明实施例的阵列基板包括至少两层色阻图案，即至少两层色阻层可以为两层、三层或多层，且至少两层色阻层中至少一层色阻层包括第一色阻图案和第二色阻图案，即可以所有的色阻层均设置为包括第一色阻图案和第二色阻图案，或者部分色阻层包括第一色阻图案和第二色阻图案，其它色阻层的色阻图案的形状可以为条状或块状等，本发明实施例对此也不做具体限定。

本发明实施例还提供一种显示面板，该显示面板包括本发明实施例提供的阵列基板，和与阵列基板相对设置的对置基板，以及位于对置基板和阵列基板之间的液晶层和支撑柱。由于本发明实施例提供的显示面板包括本发明实施例提供的阵列基板，因此本发明实施例提供的显示面板具备本发明实施例提供的阵列基板的有益效果，相同之处可参照上述对本发明实施例提供的阵列基板的描述，在此不再赘述。

示例性的，图30是本发明实施例提供的一种显示面板的结构示意图。如图30所示，该显示面板500包括本发明实施例提供的阵列基板100、对置基板200以及位于阵列基板100和对置基板200之间的液晶层300和支撑柱400；其中，阵列基板100中衬底基板10的一侧至少设置有薄膜晶体管20、像素电极30以及位于薄膜晶体管20和像素电极30之间的至少两层色阻层40，相较于与至少两层色阻层40中任一色阻层厚度相同的单层的色阻层，该至少两层色阻层40具有较厚的厚度，从而能够提高显示面板的显示色域度；此外，在显示面板500的阵列基板100中还设置有遮光层110，相较于将遮光层和色阻层设置于对置基板侧的情况，能够防止因弯曲显示面板产生的挤压变形，致使遮光层的遮光区域发生移位而出现漏光，从而有利于提高显示面板的显示效果；同时，当将遮光层110设置于像素电极30背离衬底基板10的一侧时，该遮光层110对因像素电极30所在膜层的图案化而出现的凸起和凹陷具有一定的填平作用，以使设置于阵列基板100和对置基板200之间的支撑柱400形成于一个较为平整的平面，从而能够改善显示面板500在各个位置处的盒厚差异，提高显示面板500的显示效果；相应的，阵列基板100与对置基板200之间的支撑柱400能够对显示面板500的液晶盒的具有良好的支撑作用，其可设置于显示面板500中各子像素的非透光区内，以防该支撑柱400影响显示面板500的显示发光。

此外，显示面板500的阵列基板100中还可以设置有公共电极80，该公共电极80可与像素电极30形成面内场，以驱动液晶层300中的液晶分子扭转，而使光线能够透过液晶层300后，在显示面板500的显示面显示出相应的显示画面。

本发明实施例还提供了一种显示装置，该显示装置，包括本发明实施例提供的显示面板。因此本发明实施例提供的显示装置具备上述显示面板所具有的技术效果，相同之处在下文中不再赘述，可参照上文对显示面板的解释说明进行理解。

示例性的，图31是本发明实施例提供的一种显示装置的结构示意图。如图31所示，显示装置600包括本发明实施例提供的显示面板500，该显示装置600例如可以为车载曲面显示装置，本发明实施例对此不做具体限定。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (17)

1.一种阵列基板，其特征在于，包括：

衬底基板；

位于所述衬底基板一侧的薄膜晶体管，所述薄膜晶体管至少包括第一电极；

位于所述薄膜晶体管背离所述衬底基板一侧的像素电极；

位于所述薄膜晶体管与所述像素电极之间的至少两层色阻层，且任意相邻的两层所述色阻层之间设置有介质层；

其中，所述像素电极通过过孔与所述薄膜晶体管的第一电极电连接。

2.根据权利要求1所述的阵列基板，其特征在于，还包括：平坦化层；

所述平坦化层位于所述像素电极与所述薄膜晶体管之间；

其中，所述至少两层色阻层位于所述平坦化层与所述像素电极之间；或者，所述至少两层色阻层位于所述平坦化层与所述薄膜晶体管之间；或者，所述至少两层色阻层包括至少一层第一色阻层和至少一层第二色阻层；所述至少一层第一色阻层位于所述平坦化层与所述像素电极之间，所述至少一层第二色阻层位于所述平坦化层与所述薄膜晶体管之间。

3.根据权利要求2所述的阵列基板，其特征在于，还包括：第一搭接导电层；所述第一搭接导电层包括第一搭接结构；

所述第一搭接导电层位于所述平坦化层背离所述衬底基板的一侧；

所述过孔包括第一过孔和第二过孔；所述像素电极通过所述第一过孔与所述第一搭接结构电连接，所述第一搭接结构通过所述第二过孔与所述薄膜晶体管的第一电极电连接。

4.根据权利要求3所述的阵列基板，其特征在于，还包括：至少一层第二搭接导电层；所述第二搭接导电层包括第二搭接结构；

所述第二搭接导电层位于相邻的两层所述色阻层之间，且位于不同层的所述第二搭接结构一一对应电连接；

其中，所述至少两层色阻层位于所述平坦化层与所述像素电极之间，所述第一过孔包括第一子过孔和第二子过孔；所述像素电极通过所述第一子过孔与所述第二搭接结构电连接；所述第二搭接结构通过所述第二子过孔与所述第一搭接结构电连接；

或者，所述至少两层色阻层位于所述平坦化层与所述薄膜晶体管之间，所述第二过孔包括第三子过孔和第四子过孔；所述第一搭接结构通过所述第三子过孔与所述第二搭接结构电连接，所述第二搭接结构通过所述第四子过孔与所述薄膜晶体管的第一电极电连接。

5.根据权利要求3所述的阵列基板，其特征在于，还包括：至少一层第三搭接导电层；所述第三搭接导电层包括第三搭接结构；

所述至少两层色阻层包括至少两层第一色阻层和至少一层第二色阻层，所述至少两层第一色阻层位于所述平坦化层与所述像素电极之间，所述至少一层第二色阻层位于所述平坦化层与所述薄膜晶体管之间；

所述第三搭接导电层位于相邻的两层所述第一色阻层之间，且位于不同层的所述第三搭接结构一一对应电连接；所述第一过孔包括第一子过孔和第二子过孔；所述像素电极通过所述第一子过孔与所述第三搭接结构电连接；所述第三搭接结构通过所述第二子过孔与所述第一搭接结构电连接。

6.根据权利要求3所述的阵列基板，其特征在于，还包括：至少一层第四搭接导电层；所述第四搭接导电层包括第四搭接结构；

所述至少两层色阻层包括至少一层第一色阻层和至少两层第二色阻层，所述至少一层第一色阻层位于所述平坦化层与所述像素电极之间，所述至少两层第二色阻层位于所述平坦化层与所述薄膜晶体管之间；

所述第四搭接导电层位于相邻的两层所述第二色阻层之间，且位于不同层的第四搭接结构一一对应电连接；所述第二过孔包括第三子过孔和第四子过孔；所述第一搭接结构通过所述第三子过孔与所述第四搭接结构电连接；所述第四搭接结构通过所述第四子过孔与所述薄膜晶体管的第一电极电连接。

7.根据权利要求3所述的阵列基板，其特征在于，还包括：至少一层第三搭接导电层和至少一层第四搭接导电层；所述第三搭接导电层包括第三搭接结构，所述第四搭接导电层包括第四搭接结构；

所述至少两层色阻层包括至少两层第一色阻层和至少两层第二色阻层，所述至少两层第一色阻层位于所述平坦化层与所述像素电极之间，所述至少两层第二色阻层位于所述平坦化层与所述薄膜晶体管之间；

所述第三搭接导电层位于相邻的两层所述第一色阻层之间，且位于不同层的所述第三搭接结构一一对应电连接；所述第四搭接导电层位于相邻的两层第二色阻层之间，且位于不同层的所述第四搭接结构一一对应电连接；

所述第一过孔包括第一子过孔和第二子过孔，所述第二过孔包括第三子过孔和第四子过孔；所述像素电极通过所述第一子过孔与所述第三搭接结构电连接；所述第三搭接结构通过所述第二子过孔与所述第一搭接结构电连接；所述第一搭接结构通过所述第三子过孔与所述第四搭接结构电连接；所述第四搭接结构通过所述第四子过孔与所述薄膜晶体管的第一电极电连接。

8.根据权利要求3所述的阵列基板，其特征在于，所述第一搭接导电层还包括触控走线；

所述阵列基板还包括触控电极，所述触控走线与所述触控电极电连接。

9.根据权利要求2所述的阵列基板，其特征在于，还包括：公共电极；

所述公共电极位于所述平坦化层与所述像素电极之间。

10.根据权利要求9所述的阵列基板，其特征在于，所述至少两层色阻层位于所述像素电极与所述平坦化层之间；

所述公共电极位于所述平坦化层与所述至少两层色阻层之间；或者，所述公共电极位于所述像素电极与所述至少两层色阻层之间；或者，所述公共电极位于相邻的两层色阻层之间。

11.根据权利要求9所述的阵列基板，其特征在于，所述至少两层色阻层包括至少一层第一色阻层和至少一层第二色阻层，且所述至少一层第一色阻层位于所述平坦化层与所述像素电极之间；

所述公共电极位于所述平坦化层与所述至少一层第一色阻层之间；或者，所述公共电极位于所述至少一层第一色阻层与所述像素电极之间；或者，所述公共电极位于相邻的两层所述第一色阻层之间。

12.根据权利要求9所述的阵列基板，其特征在于，所述公共电极与所述像素电极之间还设置有至少一层绝缘层。

13.根据权利要求1所述的阵列基板，其特征在于，每一所述色阻层包括多个不同颜色的色阻图案；

其中，各所述色阻图案为条状，且各所述色阻图案沿第一方向排列且沿第二方向延伸；所述第一方向与所述第二方向交叉；所述过孔在所述衬底基板的正投影位于所述色阻图案在所述衬底基板的正投影内；或者，

各所述色阻图案为块状，且各所述色阻图案阵列排布；所述过孔位于相邻的两个颜色相同的所述色阻图案之间。

14.根据权利要求13所述的阵列基板，其特征在于，还包括：遮光层；

所述遮光层包括遮光区和多个第一开口区；所述第一开口区在所述衬底基板的正投影位于所述色阻图案在所述衬底基板的正投影内；所述过孔在所述衬底基板的正投影位于所述遮光区在所述衬底基板的正投影内。

15.根据权利要求1所述的阵列基板，其特征在于，每一所述色阻层包括多个不同颜色的色阻图案；所述阵列基板包括多个不同颜色的子像素，每一所述子像素包括透光区和围绕所述透光区的非透光区；所述色阻图案至少位于所述透光区内；

所述至少两层色阻层中至少一层色阻层包括第一色阻图案和第二色阻图案，且所述第一色阻图案的颜色与所述第二色阻图案的颜色不同；所述多个不同颜色的子像素包括第一子像素和第二子像素；所述第一色阻图案至少位于所述第一子像素的透光区；所述第二色阻图案位于所述第二子像素的透光区、所述第二子像素非透光区和所述第一子像素的非透光区；所述过孔位于相邻的两个颜色相同的所述子像素的透光区之间；

位于相邻的两个颜色相同的所述第一子像素的透光区之间的过孔为第一像素孔；所述第一像素孔位于相邻的两个颜色相同的所述第一色阻图案之间。

16.一种显示面板，其特征在于，包括：

权利要求1～15任一项所述的阵列基板；

与所述阵列基板相对设置的对置基板；

以及位于所述对置基板和所述阵列基板之间的液晶层和支撑柱。

17.一种显示装置，其特征在于，包括：权利要求16所述的显示面板。

Images