CN114217483B - 阵列基板、阵列基板的制作方法和显示装置 - Google Patents

Abstract

本申请适用于显示技术领域，提供了一种阵列基板、制作方法和显示面板，该阵列基板包括第一衬底基板、公共电极线、色阻层和平坦层，色阻层包括相邻的第一色阻块和第二色阻块，第一色阻块和所述第二色阻之间形成位于公共电极线上的色阻沟槽，避免第一色阻块和第二色阻块在公共电极线上方交叠，公共电极线的宽度较小，有利于保证该阵列基板具有高的开口率；此外，该阵列基板还包括平坦层，其填充部填充于色阻沟槽内；能够减小甚至消除色阻沟槽，相邻的第一色阻块和第二色阻块之间较为平坦，当在色阻层上以沉积并蚀刻的方式形成像素电极层时，可避免透明导电材料在色阻沟槽内的蚀刻残留，提高蚀刻良率，保证显示品质。

Description

阵列基板、阵列基板的制作方法和显示装置

技术领域

本申请涉及显示技术领域，特别涉及一种阵列基板、阵列基板的制作方法和显示装置。

背景技术

液晶显示面板的信号传输通常需要使用Source COF(Source Chip On Film,源极侧覆晶薄膜)和Gate COF(Gate Chip On Film,栅极侧覆晶薄膜)。随着GOA(Gate Driveron Array，阵列基板行驱动技术)技术的逐渐成熟、应用范围越来越广，Gate COF不再使用，驱动成本主要集中在Source COF，所以减少Source COF的个数就可以有效降低液晶显示面板的成本。在液晶显示面板的解析度固定的情况下，可以进一步通过改变驱动方式来减少源极驱动线(也即数据线)的条数，达到减少Source COF个数的目的。

为减少数据线的使用，目前出现了DRD(Dual Rate Drive，双倍速率驱动)技术：一条数据线同时连接左右两列子像素，扫描线加倍，相邻两行子像素之间设有两条扫描线。在该DRD类型的显示面板中，为减少扫描线加倍带来的开口率降低和数据线负载的不利影响，通常会使用COT(color on TFT(Thin Film Transistor)，色阻设在阵列基板上)技术。

在数据线上方，也即连接到同一条数据线的两个子像素的色阻层的交叠处的上方会设置与公共电极同电位的遮光电极，以替代对侧的CF(Color Filter，彩色滤光片)基板上的黑矩阵，提高穿透率。而对于分别连接到相邻两条数据线的相邻两个子像素，其二者之间只能通过公共电极线进行遮光。这样带来的问题是，两个色阻层交叠，为了防止该两个子像素之间混色，公共电极线需要加宽，这会导致开口率降低。

发明内容

本申请实施例的目的在于提供一种阵列基板，旨在解决现有的显示面板中因相邻两个子像素的色阻层在公共电极线上方交叠而需要加宽公共电极线所导致的开口率降低的技术问题。

本申请实施例是这样实现的，一种阵列基板，包括：

第一衬底基板；以及

设于所述第一衬底基板上的公共电极线；

所述阵列基板还包括：

色阻层，设于所述第一衬底基板上，包括相邻的第一色阻块和第二色阻块，所述第一色阻块和所述第二色阻之间形成位于所述公共电极线上的色阻沟槽；

以及平坦层，所述平坦层包括填充部，填充于所述色阻沟槽内。

在一个实施例中，所述阵列基板还包括设于所述第一衬底基板上的多条数据线，所述数据线与所述公共电极线平行且依次交替排列；所述色阻层还包括第三色阻块，所述第三色阻块与所述第一色阻块的边缘相互交叠并位于所述数据线上方。

在一个实施例中，所述阵列基板还包括设于所述色阻层上的像素电极层，所述像素电极层包括多个像素电极，位于所述第三色阻块上方的所述像素电极与位于所述第一色阻块上方的所述像素电极连接至同一条所述数据线。

在一个实施例中，所述平坦层还包括透明平坦部，所述透明平坦部设于各所述色阻块上，并与所述填充部连接。

在一个实施例中，所述填充部和所述透明平坦部为同层结构，所述平坦层上设有取向沟槽，所述像素电极设于所述透明平坦部上；或者，所述阵列基板还包括配向层，所述配向层设于所述像素电极层上。

在一个实施例中，所述平坦层还包括设于所述第三色阻块与所述第一色阻块的相互交叠的边缘上方的遮盖部，所述遮盖部与所述数据线平行。

在一个实施例中，所述阵列基板还包括遮光电极，所述遮光电极设于所述遮盖部上并与所述公共电极线连接；所述遮光电极的宽度大于所述数据线的宽度。

在一个实施例中，所述遮盖部的宽度大于所述遮光电极的宽度，且所述遮盖部的宽度超出所述遮光电极的宽度小于或等于2微米。

本申请的另一目的在于一种阵列基板的制作方法，包括：

在第一衬底基板上形成公共电极线；

在所述第一衬底基板上形成色阻层，所述色阻层包括第一色阻块和第二色阻块，所述第一色阻块和第二色阻块的边缘在所述公共电极线的上方形成色阻沟槽；

所述阵列基板的制作方法还包括：在所述色阻层上使用透明材料形成平层部，所述平坦层至少部分填充于所述色阻沟槽内。

本申请的又一目的在于提供一种显示面板，包括彩膜基板、前述各实施例所说的阵列基板，以及设于所述阵列基板和所述彩膜基板之间的液晶层。

本申请实施例提供的阵列基板、制作方法和显示面板，其有益效果在于：

本申请实施例提供的阵列基板包括第一衬底基板、公共电极线、色阻层和平坦层，色阻层包括相邻的第一色阻块和第二色阻块，第一色阻块和所述第二色阻之间形成位于公共电极线上的色阻沟槽，避免第一色阻块和第二色阻块在公共电极线上方交叠，第一色阻块和第二色阻块分别所在的子像素之间不会发生混色，因而公共电极线所需要的宽度可以较小，有利于保证该阵列基板具有高的开口率；此外，该阵列基板还包括平坦层，其填充部填充于色阻沟槽内，能够减小甚至消除色阻沟槽，相邻的第一色阻块和第二色阻块之间较为平坦，当在色阻层上以沉积并蚀刻的方式形成像素电极层时，可避免透明导电材料在色阻沟槽内的蚀刻残留，提高蚀刻良率，保证显示品质。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的阵列基板的像素结构示意图；

图2是本申请实施例提供的阵列基板的平面结构图；

图3是本申请实施例一提供的阵列基板中沿A-A线的剖视图；

图4是本申请实施例一提供的阵列基板中沿B-B线的剖视图；

图5是本申请实施例二提供的阵列基板中沿A-A线的剖视图；

图6是本申请实施例三提供的阵列基板中沿A-A线的剖视图；

图7是本申请实施例三提供的阵列基板中沿B-B线的剖视图；

图8是本申请实施例四提供的阵列基板中沿B-B线的剖视图

图9是本申请实施例五提供的阵列基板的制作方法的流程图；

图10是本申请实施例六提供的显示面板的结构示意图；

图11是本申请实施例七提供的显示装置的结构示意图。

图中标记的含义为：

400-显示装置，41-背光模组；

300-显示面板，31-液晶层；

200-彩膜基板，2001-第二衬底基板，2002-第二公共电极，2003-第二配向层；

100-阵列基板；

11-第一衬底基板；12-扫描线；13-公共电极线；14-第一公共电极；15-数据线；16-色阻层，161-第一色阻块，162-第二色阻块，163-第三色阻块，160-色阻沟槽，166-第一过孔；17-平坦层，171-填充部，172-遮盖部，173-平坦部，1730-取向沟槽；18-像素电极层，181-像素电极；19-遮光电极；20-第一配向层。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。

需说明的是，当部件被称为“固定于”或“设置于”另一个部件，它可以直接或者间接固定或设置在该另一个部件上。当一个部件被称为是“连接于”另一个部件，它可以是直接或者间接连接至该另一个部件上。术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利的限制。术语“第一”、“第二”仅用于便于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明技术特征的数量。“多个”的含义是两个或两个以上，除非另有明确具体的限定。

实施例一

首先，请参阅图1、图3和图4所示，本申请实施例一提供一种阵列基板100，其包括：第一衬底基板11，设于第一衬底基板11上的公共电极线13和数据线15，设于公共电极线13和数据线15上的色阻层16，以及设于色阻层16上的像素电极层18。因此，该阵列基板100为COT型阵列基板。

其中，色阻层16包括多种颜色不同的色阻块，分别为第一色阻块161、第二色阻块162和第三色阻块163。如图1、图2和图4所示，第一色阻块161和第二色阻块162在垂直于数据线15的方向上相邻，且二者的边缘位于公共电极线13的上方，也即二者之间由公共电极线13进行遮光，以避免二者之间发生串色。并且，如图4所示，第一色阻块161和第二色阻块162之间形成了色阻沟槽160。

本实施例中，由于该色阻沟槽160的设置，第一色阻块161和第二色阻块162二者不交叠，因而，第一色阻块161和第二色阻块162之间串色的风险可以避免，在此基础上，对应设置在第一色阻块161和第二色阻块162之间的公共电极线13的线宽可以设置地较小，从而有利于提高开口率。

并且，本实施例中，如图4所示，该阵列基板100还包括平坦层17，该平坦层17包括多个填充部171，每一填充部171填对应充于各色阻沟槽160内。

请继续参阅图4所示，像素电极层18包括多个像素电极181，分位于各个色阻块的上方。在形成像素电极层18时，需要在色阻层16上沉积一层透明导电材料层和光阻层，然后通过曝光、显影及蚀刻的方式将对应色阻块之间的部分蚀刻去除，保留对应各个色阻块上方的部分，得到对应的像素电极181。

本实施例中，该填充部171在色阻沟槽160内的填充，使得第一色阻块161和第二色阻块162之间的连接处较为平坦，降低了色阻沟槽160与其两侧色阻块之间的高度差，当透明导电材料层沉积并蚀刻时，不容易发生蚀刻残留的问题，从而，第一色阻块161和第二色阻块162上方的两个像素电极181之间不会发生短路等问题，进而，保证了蚀刻良率和显示正常。

通常地，在实际制程中，色阻沟槽160的深度也即色阻块的厚度大约为1.5微米至2.0微米。但不限于此，在其他可选实施例中，根据制程工艺等的不同，色阻块的厚度可以有其他范围。

在一个实施例中，填充部171可以由透明材料形成，具体可以是透明有机材料，如聚酰亚胺或聚苯乙烯等。通过将透明有机材料的溶液以图案化涂布的方式涂布在色阻沟槽160内，固化后可得到填充部171。

不限于此，在其他可选实施例中，填充部171可以由透明无机材料形成，如二氧化硅、氮化硅等，通过图案化沉积的方式沉积在色阻沟槽160内而形成填充部171。又或者，在其他可选实施例中，填充部171可以由非透明的材料形成，如黑色材料，需保证黑色材料填充在色阻沟槽160内的同时不会遮挡用于显示画面的开口区部分。

可选地，如图4所示，在该实施例中，填充部171的高度等于色阻沟槽160的深度。如此，填充部171的上表面与其两侧色阻块的高度保持一致。透明导电材料层沉积在该填充部171上时，两侧不会有明显的高度差，因而，能够明显地避免该透明导电材料层的蚀刻残留问题。

或者，在实际应用中，填充部171的高度可以稍大于色阻沟槽160的深度。如此，填充部171除能够将色阻沟槽160完全填充外，其上端两侧分别高于色阻块，因而与两侧的色阻块之间形成一定高度差。然而，一，可以容易地通过控制填充部171的填充的高度来尽可能地降低该高度差，不会形成过大以至于影响透明导电材料层的蚀刻的高度差；二，由于填充部171上端两侧为像素区，像素区面积较大，空间相对开放，即使有高度差，也不会影响透明导电材料层的蚀刻的问题。

或者，在实际应用中，填充部171的高度可以稍小于色阻沟槽160的深度。同样地，这实际上也能够改善透明导电材料层的蚀刻残留问题，不再赘述。

请参阅图1、图3和图4所示，本实施例中，以第一色阻块161为绿色色阻块(G)、第二色阻块162为蓝色色阻块(B)以及第三色阻块163为红色色阻块(R)为例进行说明。但不限于此，在其他可选实施例中，第一色阻块161、第二色阻块162和第三色阻块163的排列方式不限，并且，于不同的数据线15的上方交叠的可能是其他相邻的两个颜色的色阻块，例如图1所示，位于另一条数据线15两侧的两个色阻块分别是第一色阻块和第二色阻块。

如图1和图2所示，公共电极线13平行于数据线15，且公共电极线13和数据线15依次交替排列，也即，相邻两条数据线15之间设有一条公共电极线13，相邻两条公共电极线13之间设有一条数据线15。该阵列基板100还包括多条扫描线12，扫描线12沿着垂直于公共电极线13和数据线15的方向设置。由一条扫描线12、一条数据线15和一条公共电极线13限定出一个像素区。

本实施例中，如图1和图2所示，一条数据线15同时连接位于其两侧的两列像素区，而相邻两行像素区之间设有两条扫描线12。该两条扫描线12中，位于上方的一条扫描线12(G2)与其上方的一行像素区中的偶数列像素区连接，位于下方的一条扫描线12(G3)与其上方的一行像素区中的奇数列像素区连接。

如图1至图3所示，第一色阻块161和第三色阻块163的边缘位于数据线15的上方，也即，第一色阻块161和第二色阻块162分别位于数据线15的两侧。第一色阻块161的边缘和第二色阻块162的边缘可以相互交叠。

请结合参阅图2和图3所示，在一个实施例中，该阵列基板100还包括第一公共电极14，该第一公共电极14呈框型。每一公共电极线13的相对两侧均连接有第一公共电极14，且第一公共电极14与像素电极181的四周边缘部分重叠。第一公共电极14与像素电极181之间重叠且绝缘的部分之间形成存储电容。

如图3所示，该阵列基板100还包括设于色阻层16上并位于第一色阻块161和第三色阻块163相交叠边缘处的遮光电极19。该遮光电极19用于遮挡第一色阻块161和第三色阻块163的相交边缘处，防止二者之间发生串色。

具体地，该遮光电极19通过贯穿色阻层16的第一过孔166连接至公共电极线13。如此，遮光电极19与公共电极线13电连接而保持同电位，进而与第二公共电极2002(可以是设置在彩膜基板200上的上公共电极，请结合参阅图9所示)保持同电位。当夹持在像素电极181与上公共电极之间的液晶分子受电压驱动偏转时，夹持在该遮光电极19和上公共电极之间的液晶分子不发生偏转，从而避免了光线由一个像素区经由该处出射到相邻像素区的问题。当然，色阻层16上还有贯穿的第二过孔(未图示)供像素电极181与TFT的漏极(未图示)连接。

并且，该遮光电极19还能够屏蔽数据线15与第二公共电极2002之间因相互部分重叠形成的寄生电容。

具体地，该遮光电极19为透明电极，其与像素电极层18同层且通过一道光罩制程形成。

如图3所示，在一个实施例中，遮光电极19的宽度大于数据线15的宽度，使得遮光电极19的两侧边缘超出于数据线的边缘。这样设置的目的在于，可以避免像素电极181和第一公共电极14之间形成的侧向电场导致数据线15两侧漏光的问题。请结合参阅图3和图4所示，该阵列基板100还包括第一配向层20，设于像素电极层18和遮光电极19上。第一配向层20上形成规则排列的取向沟槽(图1中未示)，用于使液晶分子保持特定的预倾角。第一配向层20具体可以为聚酰亚胺层。

可选地，在该实施例中，填充部171的材料与第一配向层20的材料相同，均为聚酰亚胺。如此，可以保证填充部171的上表面与第一配向层20的下表面的界面具有较佳的界面融合性，也即，填充部171与第一配向层20之间没有明显的界面。

实施例二

请参阅图5所示，与前述实施例一相比，该实施例二提供的阵列基板100还包括设于遮光电极19下方、色阻层16上方的遮盖部172，也即，该遮盖部172形成在第一色阻块161和第三色阻块163相交叠的边缘上，遮光电极19进一步形成在遮盖部172上。

遮盖部172具体呈条状，与数据线15平行。

这样设置的目的是，色阻层16在形成时，需要分多次沉积、蚀刻不同颜色的色阻材料层，例如，先沉积并蚀刻形成R色阻块，然后沉积并蚀刻形成G色阻块，最后沉积并蚀刻形成B色阻块，那么，第一色阻块161的边缘实际上是覆盖在第三色阻块163的边缘上，由于色阻材料层的厚度控制、边缘干蚀刻等因素的影响，第一色阻块161和第三色阻块163的边缘之间仍可能形成凹凸不平缺陷(通常地，该凹凸不平缺陷所形成的高度差会小于上述色阻沟槽160的深度)。因此，通过该遮盖部172的设置，可以使得第一色阻块161和第三色阻块163的交叠边缘进一步趋向于平坦化，进而，当在遮盖部172上形成遮光电极19时，可以有利于遮光电极19的材料层的沉积和蚀刻。

此外，在一些情况下，由于数据线15的长度较大且基本遍布整个显示区，遮光电极19与数据线15之间可能产生一相对小的寄生电容。该遮盖部172位于遮光电极19与数据线15之间，相当于增加了遮光电极19与数据线15之间的距离，因而，能够降低遮光电极19与数据线15之间的寄生电容，进而避免了数据线15的负载的增加。

其中，可选地，遮盖部172的宽度大于或者等于遮光电极19的宽度，并与像素电极181的边缘间隔。这样设置的目的在于，可以避免遮光电极19和像素电极181各自本身上产生高度差，遮光电极19和像素电极181可以各自尽可能地保持平整。

如图5所示，本实施例中，遮盖部172的边缘超出遮光电极19的边缘的宽度可为大于0且小于等于2微米，以保证与像素电极181之间具有足够的间隔宽度。在实际应用中，遮盖部172的边缘超出遮光电极19的边缘的宽度可以视工艺制程等进行调整，具体不作特别限定。

在该实施例中，遮盖部172与填充部171通过一道工艺形成，如上述实施例一所说的一道图案化涂布或一道图案化沉积工艺形成，具体不再赘述。

可选地，在该实施例中，遮盖部172的厚度可为大于0且小于等于3微米。可选地，遮盖部172的厚度为1微米～2微米。

实施例三

图6和图7所示为本申请提供的阵列基板100的实施例三，与上述实施例一和二的区别在于，该平坦层17大体为一整层设于像素电极层18和色阻层16之间的层结构。如图3所示，该平坦层17除包括填充在色阻沟槽160内的填充部171、覆盖在第一色阻块161和第三色阻块163交叠边缘上的遮盖部172外，还包括设于各色阻块、填充部171上方的平坦部173。当然，可以理解的是，平坦部173需避开上述的第一过孔166和第二过孔。

也即是说，在形成像素电极层18和遮光电极19之前，先通过该平坦层17将色阻沟槽160填充，并形成一层大体连续且完整的层结构作为平坦部173和遮盖部172(平坦部173和遮盖部172相连，二者之间可以没有明显的边界，如图6所示)。如此，在沉积透明导电材料层时，不会有不同材料层相交的区域存在，即使有高度差，由于高度差为连续变化，也较有利于像素电极181的制作，进一步保证了蚀刻良率。

在该实施例中，填充部171、遮盖部172和平坦部173是由同种材料且经同一工艺制程形成。因此，平坦层17整体为透明材料层，以保证不会影响各像素电极181对应的开口区内光线的透射。

可选地，在一个实施例中，该平坦层17为透明有机材料层。

则，该透明有机材料层的制作方式可以为图案化涂覆法：在色阻层16上涂覆一层透明有机材料的溶液，在其自身的流动作用下，首先有一部分材料填充在色阻沟槽160内，然后在各色阻块上形成一层厚度均匀且连续的结构层，如此，形成遮盖部172和平坦部173。填充部171将色阻沟槽160完全填充，其上表面与色阻块的上表面平齐，而平坦部173设置在填充部171和色阻块上，如图7所示。

在该实施例中，平坦部173和遮盖部172的表面连接处保持平整，不会有高度差，从而，有利于像素电极层18和遮光电极19的蚀刻形成。

在该实施例中，该平坦部173和遮盖部172的厚度可为大于0且小于等于3微米。可选地，平坦部173和遮盖部172的厚度为1微米～2微米。在具体应用中，平坦部173和遮盖部172的厚度根据工艺和制程进行设定，在此不再特别限定。

或者，在另一个实施中，平坦层17为透明无机材料层。

则，该透明无机材料层的制作方式可以为图案化的化学气相沉积法：以气态或蒸汽态的形式存在的多种靶材分子在色阻层16的表面反应生成沉积层。通常地，该沉积层各处厚度一致，因此，平坦部173与填充部171之间仍存在一定高度差。但，基于色阻沟槽160上宽下窄的结构特点，无机透明材料更容易填充，因而，该高度差会小于色阻沟槽160的深度，且，相比于色阻沟槽160，该高度差的变化更为平缓和连续，因而，也能够明显改善甚至避免透明导电材料层的蚀刻残留问题。

在该实施例中，平坦部173和遮盖部172的厚度(材料沉积总厚度)可选为大于0且小于等于3微米。可选地，平坦部173和遮盖部172的厚度为1微米～2微米，例如，可大于色阻沟槽160的深度。在具体应用中，平坦部173和遮盖部172的厚度根据工艺和制程进行设定，在此不再特别限定。

实施例四

图8所示为本申请提供的阵列基板100的实施例四，与上述实施例三的区别在于，该实施例中，取消了第一配向层20，平坦部173的表面上形成取向沟槽1730，以同时作为配向层使用。

在具体制程中，可在图案化涂覆并形成该平坦层17的材料层(如透明有机材料的层)后，通过具有特定纹路的滚轮压印该材料层，形成特定的沟槽。待该材料层固化后，即可形成稳定的取向沟槽1730。然后，在平坦层17的平坦部173上继续沉积并蚀刻形成像素电极层18即可。

通过该设置，减少了一层配向层材料的使用和一道涂覆制程，因而，能够减少该阵列基板100的材料成本和制程成本。

实施例五

本申请实施例五提供一种阵列基板100的制作方法，如图9所示，包括：

步骤S1，提供第一衬底基板11，在第一衬底基板11上形成多条相互平行的扫描线12，以及与扫描线12连接的栅极(未图示)；

步骤S2，在栅极、扫描线12上形成一层栅极绝缘层(未图示)；

步骤S3，在栅极绝缘层上形成数据线15、源极、漏极、第一公共电极14和公共电极线13，公共电极线13平行于数据线15且垂直于扫描线12，且公共电极线13与数据线15依次交替排列；

公共电极线13的两侧均连接有呈框型的第一公共电极14；

步骤S4，在数据线15、源极和漏极上形成色阻层16，色阻层16包括第一色阻块161、第二色阻块162和第三色阻块163，第一色阻块161和第二色阻块162的边缘相间隔并在公共电极线13的上方形成色阻沟槽160，第一色阻块161和第三色阻块163的边缘相交叠并位于数据线15的上方；

步骤S5，在色阻层16上形成平坦层17，平坦层17包括填充在色阻沟槽160内的填充部171；

步骤S6，在色阻层16和填充部171上沉积一层透明导电材料层，并蚀刻形成位于第一色阻块161、第二色阻块162和第三色阻块163上的像素电极181，以及位于第一色阻块161和第三色阻块163的交叠边缘上的遮光电极19；

步骤S7，在像素电极181和遮光电极19上形成第一配向层20。

在一个实施例中，填充部171可以由透明材料形成。具体可以是透明有机材料，如聚酰亚胺或聚苯乙烯等。在步骤S5中，通过将透明有机材料的溶液以图案化涂布的方式涂布在色阻沟槽160内，固化后可得到填充部171。或者，填充部171可以由透明无机材料形成，如二氧化硅、氮化硅等，在步骤S5中，通过图案化沉积的方式沉积在色阻沟槽160内而形成填充部171。

又或者，在其他可选实施例中，填充部171可以由非透明的材料形成，如黑色材料，需保证黑色材料填充在色阻沟槽160内的同时不会遮挡用于显示画面的开口区。

在一个实施例中，在步骤S5中，平坦层17还包括遮盖部172，遮盖部172覆盖于第一色阻块161和第三色阻块163的交叠边缘上，呈条状，并与数据线15平行。步骤S6中，遮光电极19形成于遮盖部172上。

可选地，遮盖部172的宽度大于或者等于遮光电极19的宽度，并与像素电极181的边缘间隔。遮盖部172的边缘超出遮光电极19的边缘的宽度可为大于0且小于等于2微米。在步骤S5中，遮盖部172与填充部171通过一道工艺形成，如一道图案化涂布或一道图案化沉积工艺形成，可参见上述实施例所说，具体不再赘述。

可选地，在该实施例中，遮盖部172的厚度可为大于0且小于等于3微米。进一步可选地，遮盖部172的厚度为1微米～2微米。

在一个实施例中，在步骤S5中，平坦层17还包括设于各色阻块上方并与填充部171、遮盖部172连接的平坦部173。填充部171、遮盖部172和平坦部173是由同种材料且经同一工艺制程形成。因此，平坦部173为透明材料层，以保证不会影响各像素电极181对应的开口区内光线的透射。

在一个可选实施例中，该平坦层17为透明有机材料层。

则，该透明有机材料层的制作方式可以为图案化涂覆法：在色阻层16上涂覆一层透明有机材料的溶液，在其自身的流动作用下，首先填充在色阻沟槽160内，然后在各色阻块上形成一层厚度均匀且连续的结构层。如此，形成遮盖部172和平坦部173。填充部171将色阻沟槽160完全填充，其上表面与色阻块的上表面平齐，而平坦部173设置在填充部171和色阻块上。

或者，在另一个实施中，平坦层17为透明无机材料层。

则，该透明无机材料层的制作方式可以为图案化的化学气相沉积法：以气态或蒸汽态的形式存在的多种靶材分子在色阻层16的表面反应生成沉积层。通常地，该沉积层各处厚度一致，因此，平坦部173与填充部171之间仍存在一定高度差。但，基于色阻沟槽160上宽下窄的结构特点，无机透明材料更容易填充，因而，该高度差会小于色阻沟槽160的深度，且，相比于色阻沟槽160，该高度差的变化更为平缓和连续，因而，也能够明显改善甚至避免透明导电材料层的蚀刻残留问题。

在该实施例中，平坦部173和遮盖部172的厚度(材料沉积总厚度)可选为大于0且小于等于3微米。可选地，平坦部173和遮盖部172的厚度为1微米～2微米，例如，可大于色阻沟槽160的深度。

在一个可选实施例中，可以取消上述的步骤S7，并在步骤S5中通过滚轮压印的方式对平坦层17的材料层进行压印处理，以得到表面具有取向沟槽1730的平坦部173，以使该平坦层17同时作为配向层使用，请结合参阅前述的图8所示。

实施例六

如图10所示，本申请实施例五提供一种显示面板300，包括彩膜基板200、如上述各实施例所说的阵列基板100，以及夹置于该彩膜基板200和阵列基板100之间的液晶层31。

本申请实施例提供的显示面板300，其阵列基板100上，第一色阻块161和第二色阻块162之间在公共电极线13上方形成色阻沟槽160，第一色阻块161和第二色阻块162之间串色的风险可以避免，在此基础上，对应设置在第一色阻块161和第二色阻块162之间的公共电极线13的线宽可以设置地较小，从而有利于提高开口率；并且，色阻沟槽160由填充部171填充，使得第一色阻块161和第二色阻块162之间的连接处较为平坦，降低了色阻沟槽160与其两侧色阻块之间的高度差，当透明导电材料层沉积并蚀刻时，不容易发生蚀刻残留的问题，第一色阻块161和第二色阻块162上方的两个像素电极181之间不会发生短路等问题，进而，保证了蚀刻良率和显示正常；由于填充部171的设置，第一配向层20在色阻沟槽160上方的部分也较为平坦，减少了对液晶分子非正常倒向的影响，进而，保证两侧色阻块上方的液晶分子均保持正常倒向，还能够在一定程度上避免漏光的问题。

如图10所示，彩膜基板200包括第二衬底基板2001、设于第二衬底基板2001上的第二公共电极2002，以及设于第二公共电极2002上的第二配向层2003。

此外，在一个实施例中，该彩膜基板200还包括黑矩阵层(未图示)，其包括多个黑矩阵条，各黑矩阵条与扫描线12对齐，用于遮挡各色阻块之间的沿扫描线12方向的区域。

实施例七

如图11所示，本申请实施例六提供一种液晶显示装置400，包括背光模组41以及如实施例五所说的显示面板300。由于具有上述实施例的显示面板300，因而具有与上述显示面板300相对应的技术效果，在此不再一一赘述。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种阵列基板，为双倍速率驱动的COT型阵列基板，包括：

第一衬底基板；

设于所述第一衬底基板上的公共电极线、数据线，所述数据线与所述公共电极线平行且依次交替排列；

扫描线，垂直于所述公共电极线和所述数据线设置，由一条所述扫描线、一条所述数据线和一条所述公共电极线限定出一个像素区，一条所述数据线同时连接位于其两侧的两列所述像素区，相邻两行所述像素区之间设有两条所述扫描线；

其特征在于，所述阵列基板还包括：

色阻层，设于所述第一衬底基板上，包括相邻的第一色阻块和第二色阻块，所述第一色阻块和所述第二色阻块的边缘位于所述公共电极线的上方，所述第一色阻块和所述第二色阻之间形成位于所述公共电极线上的色阻沟槽，所述色阻沟槽贯穿至所述公共电极线的表面，用于避免所述第一色阻块和所述第二色阻的边缘相互重叠，所述色阻沟槽的深度为1.5微米至2.0微米；以及

平坦层，所述平坦层包括填充部，填充于所述色阻沟槽内，所述填充部为透明材料；

所述阵列基板还包括设于所述色阻层上的像素电极层，所述像素电极层包括多个像素电极，所述第一色阻块和所述第二色阻块上分别设有所述像素电极，所述像素电极通过贯穿所述色阻层的过孔与TFT的漏极连接。

2.如权利要求1所述的阵列基板，其特征在于，所述色阻层还包括第三色阻块，所述第三色阻块与所述第一色阻块的边缘相互交叠并位于所述数据线上方。

3.如权利要求2所述的阵列基板，其特征在于，所述第三色阻块上也设有所述像素电极，且位于所述第三色阻块上方的所述像素电极与位于所述第一色阻块上方的所述像素电极连接至同一条所述数据线。

4.如权利要求3所述的阵列基板，其特征在于，所述平坦层还包括透明平坦部，所述透明平坦部设于各所述色阻块上，并与所述填充部连接。

5.如权利要求4所述的阵列基板，其特征在于，所述填充部和所述透明平坦部为同层结构，所述平坦层上设有取向沟槽，所述像素电极设于所述透明平坦部上；或者，所述阵列基板还包括配向层，所述配向层设于所述像素电极层上。

6.如权利要求2所述的阵列基板，其特征在于，所述平坦层还包括设于所述第三色阻块与所述第一色阻块的相互交叠的边缘上方的遮盖部，所述遮盖部与所述数据线平行。

7.如权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括遮光电极，所述遮光电极设于所述遮盖部上并与所述公共电极线连接；所述遮光电极的宽度大于所述数据线的宽度。

8.如权利要求7所述的阵列基板，其特征在于，所述遮盖部的宽度大于所述遮光电极的宽度，且所述遮盖部的宽度超出所述遮光电极的宽度小于或等于2微米。

9.一种阵列基板的制作方法，所述阵列基板为双倍速率驱动的COT型阵列基板，包括：

在第一衬底基板上形成公共电极线、数据线和扫描线，所述数据线与所述公共电极线平行且依次交替排列，所述扫描线垂直于所述公共电极线和所述数据线设置，由一条所述扫描线、一条所述数据线和一条所述公共电极线限定出一个像素区，一条所述数据线同时连接位于其两侧的两列所述像素区，相邻两行所述像素区之间设有两条所述扫描线；

其特征在于，还包括：

在所述第一衬底基板上形成色阻层，所述色阻层包括第一色阻块和第二色阻块，所述第一色阻块和第二色阻块的边缘在所述公共电极线的上方形成色阻沟槽，所述色阻沟槽的深度为1.5微米至2.0微米，且，所述色阻沟槽贯穿至所述公共电极线的表面，用于避免所述第一色阻块和所述第二色阻的边缘相互重叠；

所述阵列基板的制作方法还包括：在所述色阻层上使用透明材料形成平坦层，所述平坦层至少部分填充于所述色阻沟槽内，所述填充部为透明材料；以及

在所述色阻层上形成像素电极层，所述像素电极层包括多个像素电极，所述第一色阻块和所述第二色阻块上分别设有所述像素电极，所述像素电极通过贯穿所述色阻层的过孔与TFT的漏极连接。

10.一种显示面板，其特征在于，包括彩膜基板、如权利要求1至8中任一项所述的阵列基板，以及设于所述阵列基板和所述彩膜基板之间的液晶层。

Images