[go: up one dir, main page]

CN1462481A - 薄膜晶体管及有源矩阵型显示装置及其制造方法 - Google Patents

薄膜晶体管及有源矩阵型显示装置及其制造方法 Download PDF

Info

Publication number
CN1462481A
CN1462481A CN02801641A CN02801641A CN1462481A CN 1462481 A CN1462481 A CN 1462481A CN 02801641 A CN02801641 A CN 02801641A CN 02801641 A CN02801641 A CN 02801641A CN 1462481 A CN1462481 A CN 1462481A
Authority
CN
China
Prior art keywords
insulating film
region
film
gate
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02801641A
Other languages
English (en)
Inventor
米田清
山田努
汤田真次
铃木浩司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1462481A publication Critical patent/CN1462481A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

形成贯通栅极绝缘膜(5)的第1接触孔(6)，并于栅极绝缘膜(5)上形成栅极电极(7g)，并同时于第1接触孔内形成第1接触部(7s、7d)。形成贯通层间绝缘(8)膜的第2接触孔(9)，并于第2接触孔(9)内，形成第2接触部(10)。形成贯通平坦化膜(26)的第3接触孔(11)，并于第3接触孔(11)内形成电极(40)。为电气连接电极(40)与半导体膜(3)而利用多个接触孔，各接触孔可缩小长宽比，从而实现成品产率提升、因接触部的上面与底面的面积差降低而带来的高集成化等。

Description

薄膜晶体管及有源矩阵型显示装置及其制造方法
技术领域
本发明涉及薄膜晶体管(Thin Film Transistor：以下称TFT)和具备此薄膜晶体管的的有源矩阵型显示装置及其制造方法。
背景技术
在液晶显示装置以及最近备受瞩目的的有机电致发光显示装置等方面，为了实现高精密度显示而于各像素内形成了开关元件的所谓有源矩阵型的显示装置已经为人所知。
图1A至图1I，是现有的有源矩阵型液晶显示装置的制造过程剖面图。
工序A(图1A)：在绝缘基板310上，形成非晶硅(amorphousSilicon：以下称“a-Si”)膜320。
工序B(图1B)：通过将激光照射于此a-Si膜320的表面，将a-Si溶融再结晶化，形成多晶硅(Poly Silicon：以下称“poly-Si”)膜。然后，采用光刻法以及刻蚀，将poly-Si膜图案化为岛状，形成半导体膜330。
工序C(图1C)：在绝缘基板310及半导体膜330上，形成由SiO2膜所构成的栅极绝缘膜340作为第1绝缘膜。在栅极绝缘膜340上，形成由铬(Cr)所构成的金属膜，并采用光刻法以及刻蚀，在栅极绝缘膜340上面与半导体膜330的中央部份对应重叠的位置上形成栅极电极350。
工序D(图1D)：针对半导体膜330，以栅极电极350为掩膜，注入P型或N型的杂质。然后，为了使所注入的杂质活化，而施以加热处理，并于半导体膜330形成源极区域330a以及漏极区域330b。
如此一来，即形成作为半导体元件的poly-SiTFT。
工序E(图1E)：在栅极绝缘膜340以与栅极电极350上，形成由SiO2膜360a以及SiN膜360b的2层所构成的层间绝缘膜360，作为第2绝缘膜。
工序F(图1F)：为贯通栅极绝缘膜340以及层间绝缘膜360，并使源极区域330a以及漏极区域330b露出，而形成第1接触孔370。于露出漏极区域330b的第1接触孔370中，形成由铝(Al)构成并向纸面垂直方向延伸的配线380。
工序G(图1G)：在第1接触孔370以及层间绝缘膜360、配线380上，形成由有机材料所构成的平坦化膜390以使表面平坦化。
工序H(图1H)：形成贯通平坦化膜390且露出源极区域330a的第2接触孔，再于此第2接触孔，形成由ITO(Indium Tin Oxide：氧化铟锡)所构成并与源极区域330a连接而扩展于平坦化膜390上的像素电极400。
工序I(图1I)：在像素电极400以及平坦化膜390上，形成由聚酰亚胺、SiO2等所构成并使液晶取向的取向膜410。
如此一来，有源矩阵型液晶显示装置的TFT基板即完成。液晶显示装置通过将液晶夹持在TFT基板以及形成共通电极的对向基板之间而构成。
在上述制造方法中，与TFT的源极区域330a以及像素电极400连接的第2接触孔，因为是将平坦化膜390以及层间绝缘膜360开口而形成，相比于开口直径较深，也即，其长宽比变大。因此，在第2接触孔形成时，经常有在到达源极区域330a前未能除尽平坦化膜390的情况。反之，为完全去除平坦化膜390，若将进行刻蚀的时间设置长，在平坦化膜390以及层间绝缘膜360与半导体膜330之间，因完全无法进行选择性的刻蚀，故将毁坏半导体膜330上的源极区域330a的表面等，致使难以增减刻蚀，并易于在接触孔的深度及大小上产生误差，而成为成品产率下降的原因之一。
此外，由于接触孔是采用利用了化学反应的刻蚀而形成，故接触孔的上端的面积比底面的面积大。由于接触孔愈深，该差异变得愈大，因此为了形成较深的接触孔，必须在上端确保宽阔的面积，从而阻碍了高集成化。
发明内容
本发明，是为解决上述问题而完成的，其目的是为了使接触孔更容易且可靠地形成，并使成品产率提升，达到更进一步高集成化的目的。
本发明的另一目的是为了在制造薄膜晶体管的时候，防止杂质注入过程中的掩膜材料的硬化。
为达成上述目的，本发明具备下列的特征。
也即，本发明是有关一种薄膜晶体管的制造方法，具备有：在绝缘基板上，形成岛状的半导体膜的工序；于前述绝缘基板及前述半导体膜上，覆盖前述半导体膜并形成第1绝缘膜的工序；形成至少1个贯通前述第1绝缘膜且露出前述半导体膜的一部份的第1接触孔的工序；以及于前述第1绝缘膜上以及前述第1接触孔内，形成第1导电体膜，并对该第1导电体膜进行刻蚀，而在与前述半导体膜的一部份重叠的栅极电极以及前述第1接触孔内，同时形成与前述半导体膜电气连接的第1接触部的工序。
本发明的另一方式，是一种上述薄膜晶体管的制造方法，具备有：覆盖前述第1绝缘膜以及前述栅极电极以及前述第1接触部，而形成第2绝缘膜的工序；形成至少贯通前述第2绝缘膜且露出前述第1接触部的一部份的第2接触孔的工序；以及于前述第2绝缘膜上以及前述第2接触孔内，形成第2导电体膜，并对指定区域进行刻蚀，形成与前述第1接触部电气连接的指定形状的配线以及第2接触部的工序。
本发明的又一方式，是一种上述薄膜晶体管的制造方法，具备有：覆盖前述第1绝缘膜以及前述栅极电极以及前述第1接触部，而形成第2绝缘膜的工序；形成至少2个至少贯通前述第2绝缘膜且露出前述第1接触部以及前述半导体膜的一部份的第2接触孔的工序；以及于前述第2绝缘膜上以及前述第2接触孔内，形成第2导电体膜，并对指定区域进行刻蚀，形成与前述半导体膜电气连接的指定形状的配线以及第2接触部的工序。
本发明的又一方式，是一种采用薄膜晶体管的有源矩阵型显示装置，具体而言，具备有：在绝缘基板上，形成岛状的半导体膜的工序；于前述绝缘基板及前述半导体膜上，覆盖前述半导体膜而形成第1绝缘膜的工序；形成至少1个贯通前述第1绝缘膜且露出前述半导体膜的一部份的第1接触孔的工序；以及在前述第1绝缘膜上以及前述第1接触孔内，形成第1导电体膜，并对该第1导电体膜进行刻蚀，在与前述半导体膜的一部份重叠的栅极电极以及前述第1接触孔内，同时形成与前述半导体膜电气连接的第1接触部的工序。
本发明的又一方式，是一种上述有源矩阵型显示装置的制造方法，具备有：覆盖前述第1绝缘膜以及前述栅极电极以及前述第1接触部，而形成第2绝缘膜的工序；形成至少贯通前述第2绝缘膜且露出前述第1接触部的一部份的第2接触孔的工序；以及于前述第2绝缘膜上以及前述第2接触孔内，形成第2导电体膜，并对指定区域进行刻蚀，形成与前述第1接触部电气连接的指定形状的配线以及第2接触部的工序。
本发明的又一方式，是一种上述有源矩阵型显示装置的制造方法，具备有：在前述第2绝缘膜以及前述第2接触部以及前述配线上，形成将因下层结构所形成的凹凸加以平坦化的平坦化膜的工序；形成贯通前述平坦化膜且露出前述第2接触部的第3接触孔的工序；以及于前述平坦化膜上，借助于前述第3接触孔，而形成与前述第2接触部电气连接的电极的工序。
本发明的又一方式，是一种上述有源矩阵型显示装置的制造方法，具备有：覆盖前述第1绝缘膜以及前述栅极电极以及前述第1接触部，而形成第2绝缘膜的工序；形成至少2个至少贯通前述第2绝缘膜且露出前述第1接触部以及前述半导体膜的一部份的第2接触孔的工序；以及于前述第2绝缘膜上以及前述第2接触孔内，形成第2导电体膜，并对指定区域进行刻蚀，形成与前述半导体膜电气连接的指定形状的配线以及第2接触部的工序。
本发明的又一方式，是一种上述有源矩阵型显示装置的制造方法，具备有：于前述第2绝缘膜以及前述第2接触部以及前述配线上，形成将因下层结构而形成的凹凸平坦化的平坦化膜的工序；形成贯通前述平坦化膜且露出第2接触部的第3接触孔的工序；以及于前述平坦化膜上，借助于前述第3接触孔，而形成与前述第2接触部电气连接的电极的工序。
本发明的又一方式，是一种上述有源矩阵型显示装置的制造方法，具备有：覆盖前述第1绝缘膜以及前述栅极电极以及前述第1接触部，而形成第2绝缘膜的工序；形成贯通前述第2绝缘膜且露出前述第1接触部的第2接触孔的工序；于前述第2绝缘膜上以及前述第2接触孔内，形成第2导电体膜，并对指定区域进行刻蚀，形成与前述第1接触部电气连接的指定形状的配线的工序；于前述第2绝缘膜以及前述第2接触部以及前述配线上，形成将因下层结构而形成的凹凸平坦化的平坦化膜的工序；形成至少贯通前述平坦化膜的第3接触孔的工序；以及于前述平坦化膜上，借助于前述第3接触孔，而形成与前述半导体膜电气连接的电极的工序。
本发明的又一方式，是一种上述有源矩阵型显示装置的制造方法，其中前述第3接触孔，贯通前述平坦化膜以及前述第2绝缘膜而露出前述第1接触部；而前述电极，借助于前述第3接触孔，与前述第1接触部电气连接。
本发明的又一方式，是一种上述有源矩阵型显示装置的制造方法，具备有：覆盖前述第1绝缘膜以及前述栅极电极以及前述第1接触部，而形成第2绝缘膜的工序；形成贯通前述第2绝缘膜且露出前述第1接触孔的第2接触孔的工序和形成贯通前述第2绝缘膜以及前述第1绝缘膜且露出前述半导体膜的第3接触孔的工序；于前述第2绝缘膜上以及前述第2接触孔内、前述第3接触孔内，形成第2导电体膜，并对指定区域进行刻蚀，形成与前述第1接触部电气连接的第2接触部和与前述半导体膜电气连接的指定形状的配线的工序；于前述第2绝缘膜以及前述第2接触部以及前述配线上，形成将因下层结构而形成的凹凸平坦化的平坦化膜的工序；形成贯通前述平坦化膜且露出前述第2接触部的第4接触孔的工序；以及于前述平坦化膜上，借助于前述第4接触孔，而形成与前述第2接触部电气连接的电极的工序。
本发明的又一方式，是一种薄膜晶体管，具备有：由含有信道区域、源极区域及漏极区域的半导体膜所构成的有源层、栅极绝缘膜、栅极电极、源极电极及漏极电极，其中前述半导体膜，是形成于绝缘基板上，前述栅极绝缘膜是覆盖半导体膜而形成，前述栅极电极形成于前述栅极绝缘膜上的信道对应区域，在前述栅极绝缘膜的源极对应区域及漏极对应区域的至少一方形成第1接触孔，而在前述栅极绝缘膜的源极对应区域及漏极对应区域的至少一方所形成的前述第1接触孔中埋入与前述栅极电极同一材料构成，并且与对应的前述半导体膜的源极区域或漏极区域电气连接的第1接触部，前述源极电极及前述漏极电极所对应的其中一方或两方，借助于前述第1接触部而与对应的前述半导体膜的前述源极区域或漏极区域连接。
本发明的又一方式，是一种上述薄膜晶体管，其中前述第1接触孔，分别开口于前述栅极绝缘膜的源极对应区域及漏极对应区域，在前述各别的第1接触孔中，埋入前述第1接触部，前述源极电极借助于对应的前述第1接触部而连接于前述半导体的源极区域，前述漏极电极，借助于对应的前述第1接触部而连接于前述半导体膜的漏极区域。
本发明的又一方式，是一种上述薄膜晶体管，其中前述源极电极及前述漏极电极，连接于与第2接触孔相对应的前述源极区域与前述漏极区域，该第2接触孔各自开口于覆盖前述第1接触部及前述栅极电极的层间绝缘膜的前述第1接触部对应区域。
本发明的又一方式，是一种上述薄膜晶体管，其中前述第1接触孔，开口于前述栅极绝缘膜的源极对应区域及漏极对应区域的其中一方，前述第1接触孔中埋入前述第1接触部，前述源极电极及前述漏极电极的其中一方，借助于前述第1接触部而与前述半导体膜的源极区域或漏极区域连接。
本发明的又一方式，是一种上述薄膜晶体管，其中前述源极电极及前述漏极电极的另一方，借助于第2接触孔连接于前述半导体膜的对应的漏极区域或源极区域，该第2接触孔开口于覆盖前述栅极电极及前述栅极绝缘膜而形成的层间绝缘膜和前述栅极绝缘膜之间的对应区域，使前述半导体膜表面露出于底部。
本发明的又一方式，是一种上述薄膜晶体管，其中前述栅极电极及前述第1接触部，是高熔点金属材料。
本发明的又一方式，是一种采用薄膜晶体管的有源矩阵型显示装置，该薄膜晶体管具有：由含有信道区域、源极区域及漏极区域的半导体膜所构成的有源层、栅极绝缘膜、栅极电极、源极电极及漏极电极，在该有源矩阵型显示装置中，前述半导体膜，形成于绝缘基板上，前述栅极绝缘膜是覆盖半导体膜而形成，前述栅极电极形成于前述栅极绝缘上的信道对应区域，第1接触孔分别形成于前述栅极绝缘膜的源极对应区域及漏极对应区域，第1接触部埋入在前述源极对应区域及漏极对应区域所形成的前述第1接触孔的至少一方，该第1接触部由与前述栅极电极同一材料构成并且与对应的前述半导体膜的源极区域或漏极区域电气连接，前述源极电极及前述漏极电极的其中一方或两方，借助于前述第1接触部而与对应的前述半导体膜的前述源极区域或漏极区域连接。
本发明的又一方式，是一种上述有源矩阵型显示装置，其中前述第1接触孔，分别开口于前述栅极绝缘膜的源极对应区域及漏极对应区域，在前述各别的第1接触孔中，埋入前述第1接触部，前述源极电极及前述漏极电极连接于与第2接触孔相对应的前述源极区域以及前述漏极区域，该第2接触孔分别开口于覆盖了前述第1接触部及前述栅极电极的层间绝缘膜的前述第1接触部对应区域。
本发明的又一方式，是一种上述有源矩阵型显示装置，其是覆盖前述源极电极及前述漏极电极，而进一步形成平坦化绝缘膜，且在前述平坦化绝缘膜的前述源极电极及前述漏极电极的其中一方的对应区域，形成第3接触孔，在前述第3接触孔内，所对应的前述源极电极及前述漏极电极的其中之一和像素电极电气连接。
本发明的又一方式，是一种上述有源矩阵型显示装置，其中前述第1接触孔，开口于前述栅极绝缘膜的源极对应区域及漏极对应区域的其中一方，而前述第1接触孔中，埋入第1接触部，前述源极电极及前述漏极电极的其中一方，借助于前述第1接触部，而与对应的前述半导体膜的源极区域或漏极连接。
本发明的又一方式，是一种上述有源矩阵型显示装置，其中前述源极及前述漏极电极的另一方，借助于第2接触孔连接于前述半导体膜的对应漏极区域或源极区域连接，该第2接触孔开口于覆盖前述栅极电极及前述栅极绝缘膜所形成的层间绝缘膜和前述栅极绝缘膜间的对应区域，使前述半导体膜表面露出底部。
本发明的又一方式，是一种上述有源矩阵型显示装置，其是覆盖前述源极电极及前述漏极电极，而进一步形成平坦化绝缘膜，且在前述平坦化绝缘膜的前述源极电极及前述漏极电极的其中一方的对应区域，形成第3接触孔，在前述第3接触孔内，所对应的前述源极电极及前述漏极电极的其中之一和像素电极电气连接。
本发明的又一方式，是一种上述有源矩阵型显示装置，其中前述栅极电极及前述第1接触部，是高熔点金属材料。
根据以上所述的本发明，是将于平坦化膜等较厚的膜上形成的像素电极与用于薄膜晶体管的有源层等的半导体膜之间的电气连接，借助于分别埋入例如分段形成的第1、第2、第3接触孔的第1接触部、第2接触部、第3接触部而得以进行。据此，各接触孔可各别作成较浅、长宽比较小的孔。接触孔愈浅，则开口时，所需刻蚀时间愈短，愈容易形成，并可缩小各接触部的上面及底面的面积，同时可缩小上面与底面的面积差而达高集成化的目的。
此外，用于各接触部的导电体，相对于因接触孔开口而刻蚀去除的膜，其选择比大多情况下大，从而可进行选择性的刻蚀。因此，可通过刻蚀而防止露出接触孔底面的膜的特性恶化。此外，第1接触部是与栅极电极同时形成，第2接触部是与配线同时形成，故不会增加程序，即可达成上述效果。
本发明的又一方式，是一种栅极电极相对于有源层而形成于上层的顶栅极型的晶体管的制造方法，在形成前述有源层之后，且在覆盖该有源层的栅极绝缘膜的形成之前，利用保护层掩膜材有选择地覆盖该有源层的期望区域后，将杂质注入该有源层，并在注入前述杂质后，将前述保护层掩膜去除，覆盖前述有源层而形成栅极绝缘膜，在前述栅极绝缘膜上形成栅极电极。
本发明的又一方式，是一种栅极电极相对于有源层而形成于上层的顶栅极型的晶体管的制造方法，在形成前述有源层之后，并在覆盖该有源层的栅极绝缘膜的形成之前，利用保护层掩膜材有选择地覆盖成为该有源层的信道区域以及低浓度杂质注入区域的区域，而将杂质高浓度注入该有源层，并于高浓度注入前述杂质后，将前述保护层掩膜材去除，覆盖前述有源层而形成栅极绝缘膜，并于前述栅极绝缘膜上形成栅极电极，并于前述栅极电极形成后，以该栅极电极作为掩膜，而以低浓度将杂质注入前述有源层。
本发明的又一方式，是一种上述各顶栅极型晶体管的制造方法，其中前述有源层，是在形成非晶硅层后将该硅层多结晶化而获得的多晶硅层。
本发明的又一方式，是一种上述各顶栅极型晶体管的制造方法，其中以上述高浓度及低浓度注入的杂质，是为n型(n导电型)杂质。
如此，本发明的又一方式，是将杂质注入(注入)工序，至少将高浓度杂质注入工序，在栅极绝缘膜形成工序前实施，而直接将杂质注入至晶体管有源层。因此，可将注入的杂质的加速能源设定成可到达有源层指定深度的这一程度的较低水准。如能将杂质离子的加速能源缩小，则保护层掩膜即使被置于以高浓度注入杂质的环境下，也可防止硬化，并可于注入工序结束后能够可靠地被去除。
此外，有关杂质的低浓度注入，如欲将栅极电极作为掩膜，则针对栅极电极可自动排列形成信道及低浓度杂质区域，并可形成寄生电容较小的晶体管。
本发明的又一方式，是一种导电型相互不同的晶体管的制造方法，该晶体管是栅极电极相对于有源层而形成于上层的顶栅极型的晶体管，在该方法中，形成前述有源层，并覆盖前述有源层而形成栅极绝缘膜，并于前述栅极绝缘膜上形成栅极电极材料层，使该栅极电极材料层在第1导电型晶体管的形成区域覆盖其有源层的整个区域，而使该栅极电极材料层在前述第2导电型晶体管的形成区域图案化成为栅极电极的形状，并于前述栅极电极材料层的图案化后，将该栅极电极材料层作为掩膜，有选择地将前述第2导电型杂质注入前述第2导电型晶体管的前述有源层。在此第2导电型杂质注入后，将前述第1导电型晶体管的形成区域的前述栅极电极材料层，图案化成为栅极电极形状。
如此，在注入其它导电型杂质之时，在利用高能源的杂质注入环境中不会硬化，由于利用去除时不发生剥离残余的自身栅极电极材料层而对有源层区域予以屏蔽，所以在注入高浓度杂质之后，可正确地将用作掩膜的栅极电极材料层，图案化成为所希望的栅极电极的形状。此外，在第1及第2导电型的任一晶体管，均是将自身栅极电极作为掩膜而注入杂质，因此栅极电极与信道区域将自动排列，故可形成寄生电容较小的晶体管。
本发明的又一方式，是一种导电型相互不同的晶体管的制造方法，该晶体管是栅极电极相对于有源层而形成于上层的顶栅极型的晶体管，在该方法中，在形成前述有源层之后，且在覆盖前述有源层的栅极绝缘膜形成前，形成保护层掩膜，然后将第1导电型杂质注入至前述有源层，该保护层掩膜在第1导电型晶体管的形成区域覆盖其有源层的信道形成区域、而且该保护层掩膜在第2导电型晶体管的形成区域覆盖形成其有源层的形成区域。在注入第1导电型杂质后，去除前述保护层掩膜，形成覆盖前述有源层的栅极绝缘膜。然后，在此栅极绝缘膜上形成栅极电极材料层，使该栅极电极材料层在前述第1导电型晶体管的形成区域覆盖其有源层的全区域、而且使该栅极电极材料层在前述第2导电型晶体管的形成区域图案化成栅极电极的形状，在前述栅极电极材料层的图案化后，以该栅极电极材料层作为掩膜，将前述第2导电型杂质注入至前述有源层。在注入此第2导电型杂质后，将前述第1导电型晶体管的形成区域的前述栅极电极材料层图案化成栅极电极形状。
本发明的又一方式，是一种导电型相互不同的晶体管的制造方法，该晶体管是栅极电极相对于有源层而形成于上层的顶栅极型的晶体管，在该方法中，在形成前述有源层之后，且在覆盖前述有源层的栅极绝缘膜形成前，形成保护层掩膜，然后将第1导电型杂质注入至前述有源层，该保护层掩膜在第1导电型晶体管的形成区域覆盖其有源层的信道形成区域及与该信道形成区域邻接所形成的低浓度杂质注入区域、而且该保护层掩膜在第2导电型晶体管的形成区域覆盖其有源层的形成区域。在高浓度注入前述第1导电型杂质后，去除前述保护层掩膜材，形成覆盖前述有源层的栅极绝缘膜，并于栅极绝缘膜上形成栅极电极材料层，使该栅极电极材料层在前述第1导电型晶体管的形成区域覆盖其有源层的整个区域，而且使该栅极电极材料层在前述第2导电型晶体管的形成区域图案化成栅极电极的形状。在前述栅极电极的图案化后，以该栅极电极作为掩膜，将前述第2导电型杂质以高浓度注入至前述有源层，并将前述第1导电型晶体管的形成区域的前述栅极电极材料层图案化成栅极电极形状后，将该栅极电极作为掩膜，而以低浓度将第1导电型杂质注入至前述有源层。
本发明的又一方式，是一种上述各顶栅极型晶体管的制造方法，其中前述第1导电型杂质是为n导电型杂质，前述第2导电型杂质是为p导电型杂质。
如此，通过将第1导电型杂质的注入工序、特别是将高浓度注入工序在绝缘膜形成工序前实施，并直接将杂质注入至晶体管有源层，而可将注入杂质的加速能源，设定成可到达有源层指定深度那样程度的较低水准。如能将杂质离子的加速能源减小，则保护层掩膜即使被置于以高浓度注入杂质的环境下，也可防止硬化，并可于注入工序结束后，能够可靠地去除。此外，在另一导电型杂质(第2导电型杂质)的注入工序的时候，先以成为自身的栅极电极的材料层将有源层屏蔽。如上所述如为栅极电极材料层，则即使曝露于高能源下的高浓度杂质注入，也不会发生因硬化而难以剥离之类的问题。因此，由于保护层掩膜不曝露于高能源下的杂质注入，且高能源条件下的杂质注入是采用栅极电极材料层作为屏蔽，故可在不同导电型的晶体管同时形成的设备中，能够没有掩膜剥离残余地形成各个晶体管。
再者，第1导电型杂质的低浓度注入，通过是在将第2导电型杂质注入时用作掩膜的栅极电极材料层图案化成预定栅极电极的形状后，将此栅极电极作为掩膜而实施，因而在第1导电型晶体管，可相对于栅极电极而自动排列形成信道及低浓度杂质区域，并可形成寄生电容小的晶体管。
附图说明
图1A、1B、1C、1D、1E、1F、1G、1H及1I是现有的有源矩阵型显示装置的TFT基板的制造工序剖面图。
图2A、2B、2C、2D、2E、2F、2G、2H、2I、2J、2K、2L及2M是与本发明的实施方式1有关的有源矩阵型显示装置的TFT基板的制造工序剖面图。
图3是与本发明的实施方式1有关的有源矩阵型显示装置的剖面图。
图4是与本发明的实施方式2有关的有源矩阵型显示装置的TFT基板的剖面图。
图5及图6是与本发明的实施方式3有关的有源矩阵型显示装置的TFT基板的剖面图。
图7A、7B、7C、7D、7E是表示有关相关技术的TFT的制造工序的图。
图8是表示与本发明的实施方式4有关的有源矩阵型LCD的概略电路结构的图。
图9A、9B、9C是表示本发明的实施方式4有关的TFT的制造工序的图。
图10A、10B、10C是表示继图9C后与本发明的实施方式4有关的TFT的制造工序的图。
图11及图12是表示与本发明的实施方式4及5有关的TFT的有源矩阵型显示装置中的适用示例的图。
图13A、13B、13C、13D是说明与形成于同一基板上的n-ch型及p-ch型TFT的相关技术有关的制造工序的图。
图14A、14B、14C、14D是表示与本发明的实施方式5有关的TFT的制造工序的图。
图15A、15B、15C、15D是表示继图14D后与本发明的实施方式5有关的TFT的制造工序的图。
具体实施方式
以下，采用附图说明本发明的最佳实施方式(以下称实施方式)。
(实施方式1)
图2A至图2M、图3，显示本发明实施方式1中的有源矩阵型显示装置的制造方法。
工序1(图2A)：在石英玻璃、无碱玻璃等所构成的绝缘基板1上的全面，通过使用了包含SH4(硅甲烷)及Si2H6(硅乙烷)的气体的等离子体CVD(Chemical Vapor Deposition：化学气相沉积)法，形成a-Si膜2。
工序2(图2B)：对a-Si膜2的表面照射激光束L进行退火处理，并将a-Si溶融再结晶化而形成由poly-Si所构成的半导体膜3。在此，由于poly-Si的粒径随着激光的照射能量-密度及照射次数而变化，故激光束L要将其能量-密度最佳化以使粒径成为最大。
工序3(图2C)：在半导体膜3上形成感光膜，并进行曝光。感光膜将已感光的部份去除，仅留下已被掩膜遮光的部份，图案化成为岛状。通过刻蚀，去除未被感光膜覆盖区域内的半导体膜3，并将半导体膜3及感光膜图案化成岛状。为使剩余的感光膜的两端露出，进行屏蔽并再度曝光，将已感光的感光膜的两端部份去除，形成保护层4。对于未被保护层4覆盖的半导体膜3，注入杂质。所注入的杂质，随着待形成的TFT的型态而可选择P型或N型，但以下以N型为例进行说明。在杂质注入后，去除保护层4。半导体膜3的被保护层4覆盖的部份成为信道区域3ch。对于注入杂质的半导体膜3，则利用RTA(RapidThermal Anneal：急速热退火)法进行退火。通过利用RTA法的退火，杂质活性化而可形成源极区域3s及漏极区域3d。
工序4(图2D)：于绝缘基板1及半导体膜3上，采用等离子体CVD法，以形成温度350℃、膜厚1000、由SiO2膜所构成的栅极绝缘膜5，以作为第1绝缘膜。
工序5(图2E)：采用光刻法及刻蚀，形成贯通栅极绝缘膜5且使源极区域3s及漏极区域3d露出的第1接触孔6(6s及6d)。
工序6(图2F)：在栅极绝缘膜5及第1接触孔6上，通过溅射法以2000形成由铬(Cr)、钼(Mo)等高熔点金属所构成的金属膜，以作为第1导电体膜。其次，采用光刻法及刻蚀，在与栅极绝缘膜5的信道区域3ch对应重叠的区域形成栅极电极7g，同时于第1接触孔6(6s及6d)处形成由与栅极电极7g同一材料构成的第1接触部7s及7d。
工序7(图2G)：在栅极绝缘膜5与栅极电极7g及第1接触部7s及7d的上面，采用等离子体CVD法，形成由SiO2膜8a及SiN膜8b所构成的层间绝缘膜8。此外，SiO2膜的厚度为2000、SiN膜的厚度为1000。
工序8(图2H)：采用光刻法及刻蚀，形成贯通层间绝缘膜8且使第1接触部7s、7d露出的第2接触孔9(9s及9d)。此时，第1接触部7s及7d是金属，故相对于SiO2膜及SiN膜，可以十分大的比例进行选择性的刻蚀，且第1接触部7s及7d可发挥刻蚀挡止件的功能。因此，可充分确保刻蚀层间绝缘膜8的时间，而完全去除第2接触孔9内的层间绝缘膜8。
工序9(图2I)：在层间绝缘膜8及第2接触孔9上，通过溅射法以3000形成由铝(Al)等所构成的金属膜，以作为第2导电体膜，并采用光刻法及刻蚀，于第2接触孔9s处形成第2接触部13(此处为源极电极13s)，同时，于第2接触孔9d处，形成向纸面垂直方向延伸的第2接触部13(配线、此处为漏极电极兼用配线13d)。
工序10(图2J)：在层间绝缘膜8及第2接触部13(13s、13d)的上面，形成由有机类材料所构成的平坦化绝缘膜26，并填埋起因于第2接触部13的凹凸而将表面平坦化。
工序11(图2K)：再者，采用光刻法及刻蚀，形成贯通平坦化膜26且使第2接触部13s露出的第3接触孔11。此时由于位于接触孔11底面的第2接触部13s是金属，所以选择比大，几乎不会有使底面破坏的情况发生。此外，因仅将平坦化膜26开口即可，故可将第3接触孔11形成的更浅，接触孔的上端与底面的面积差(口径差异)变得更小。
工序12(图2L)：在平坦化膜26及第3接触孔11的上面，形成透明导电体膜，例如ITO。然后，采用光刻法及刻蚀，在第3接触孔11处，形成与第2接触部13s电气连接且扩展于平坦化膜26上的像素电极40。
工序13(图2M)：在平坦化膜26及像素电极40之上，形成由聚酰亚胺、SiO2膜等所构成，并使液晶取向的取向膜14。
如此一来，具备TFT的有源矩阵型液晶显示装置的单侧的TFT基板即完成。
工序14(图3)：在作为绝缘基板而由石英玻璃或无碱玻璃所构成的对向基板41上，依序将由ITO膜等透明电极所构成的对向电极43，形成于基板全面后，于其上形成由聚酰亚胺、SiO2膜等构成，使液晶取向的取向膜45。然后，在与上述TFT基板相对向的位置配置对向基板41，并在TFT基板与对向基板41之间的周边部份，采用具有粘结性的树脂所构成的密封剂47将两基板粘结，并于两基板间填充液晶35，从而完成有源矩阵型的液晶显示装置。
在本实施方式中，与像素电极(第3接触部)40及半导体膜3的电气接触结构，是借助于第1接触部7s、第2接触部13(此处为源极电极13s)、甚至第3接触部40的分段结构。与配线13(此处为漏极电极兼用)及半导体膜3的电气接触结构，是借助于第1接触部7d、第2接触部13d的分段结构。由于形成如此的分段结构，而各接触孔可作浅而无须作深，而且埋入此接触孔的接触部也无须作厚。
例如，在工序4中，在形成第1接触孔6时开口的仅有栅极绝缘膜5，其厚度为1000。因此，即使将实施刻蚀的时间，设定成十分长的时间以使栅极绝缘膜5贯通，第1接触孔6的长宽比仍较小，而可将深度的误差控制在较小，也不会使半导体膜3的表面特性大幅度的恶化。此外，第1接触部7s及7d，是由于与栅极电极7g同时采用同一材料而形成，故不会有增加工序数的情况。此外，在工序8，形成第2接触孔9时仅将层间绝缘膜8开口，其厚度是为3000。由于第2接触部13s是与配线13d同时形成，故在此也不会有增加工序数的情况。
因此，在本实施方式中，各接触孔6、9、11，不会有增加全体的工序数情况，与现有的接触孔370相较，可作成长宽比较小的浅孔，而且可将各接触部的上面的面积缩成较现有更小，而能使集成化度提高。
(实施方式2)
其次，对实施方式2进行说明。图4是利用与实施方式2有关的制造过程而形成的TFT基板的剖面图。与实施方式1相同具有从图2A至图2G所示的7个工序，省略其说明。
工序9：采用光刻法及刻蚀，形成贯通层间绝缘膜且使第1接触部7d露出的第2接触孔9(9d)。
工序9：在层间绝缘膜8及第2接触孔的上面，通过溅射法以3000形成金属膜以作为第2导电体膜，采用光刻法及刻蚀，于第2接触孔形成向纸面垂直方向延伸的配线13d。
工序10：覆盖层间绝缘膜8及配线13d，而形成平坦化绝缘膜26。
工序11：采用光刻法及刻蚀，贯通平坦化膜26及层间绝缘膜8，并形成第3接触孔以使第1接触部7s露出于底部。
工序12：在平坦化膜26及第3接触孔的上形成透明导电体膜。然后，采用光刻法及刻蚀，于第3接触孔处，形成与第1接触部7s电气连接且扩展于平坦化膜26上的像素电极40。
如此一来，如图4所示，也可直接连接像素电极40与第1接触部7s。但是，如上述实施方式1所示，如在层间绝缘膜8将第2接触孔9开口，并在此形成第2接触部时，则在工序10，第3接触孔无须使层间绝缘膜贯通，而可仅以其膜厚3000而浅浅形成，故可确实获得本发明的效果。
此外，在实施方式1及实施方式2中，第1接触部，是平均每一个TFT形成有2个(7s、7d)以作为源极区域使用及漏极区域使用，但本发明并不以此为限，第1接触部，也可只是源极区域使用或漏极区域使用的任意1个即可，当然，也可多于2个。
(实施方式3)
其次，针对平均每一TFT的第1接触部数量与上述实施方式1及实施方式2相异的实施方式3进行说明。图5及图6是利用与第3实施方式相关的制造过程而形成的TFT基板的剖面图。与实施方式1相同具有从图2A至图2D所示的4个工序，故省略其说明。
工序5：采用光刻法及刻蚀，贯通图2E中栅极绝缘膜5，仅形成第1接触孔6s，以使源极区域3s的一部份露出。
工序6：在栅极绝缘膜5及第1接触孔上，通过溅射法以2000形成金属膜以作为第1导电体膜，并采用光刻法及刻蚀，在与栅极绝缘膜5的信道区域3ch对应重叠的区域形成栅极电极7g，并同时于第1接触孔6s处，形成由与栅极电极7g相同材料所构成的第1接触部7s(参照图2F)。
工序7：在栅极绝缘膜5及第1接触部7s上面，采用等离子体CVD法，形成由SiO2膜8a及SiN膜8b的层积结构而形成的层间绝缘膜8。
工序8：采用光刻法及刻蚀，贯通层间绝缘膜8，并形成第2接触孔9s，以仅使图2H的第1接触部7s露出。又同时在层间绝缘膜8的与半导体膜3的漏极区域3d对应的区域，形成贯通层间绝缘膜8的第2接触孔9d1。再者，采用光刻法及刻蚀，贯通栅极绝缘膜5，并形成第2接触孔9d2(参照图5)，以使半导体膜3的漏极区域3d露出。
工序9：在层间绝缘膜8及第2接触孔9s及第2接触孔9d1、9d2之上，通过溅射法以3000形成金属膜以作为第2导电体膜，并如图5所示形成第2接触部13s以埋入第2接触孔9s，并形成向纸面垂直方向延伸的配线13d，以埋入第2接触孔9d1、9d2。
工序10：在层间绝缘膜8与第2接触部13s及配线13d上面，形成平坦化膜26。
工序11：采用光刻法及刻蚀，贯通平坦化膜26，并形成第3接触孔11，以使第2接触部13s露出。
工序12：在平坦化膜26及第3接触孔11上面形成透明导电体膜。然后，采用光刻法及刻蚀，填埋第3接触孔11，而且，形成与第2接触部7s接触而扩展于平坦化膜26上的像素电极40。
如此一来，如图5所示，可在第2接触孔9d1、9d2直接将配线13d与漏极区域3d连接。此外，也可如与图5相反的图6所示，在第2接触孔9d1、9d2直将第2接触部13s与源极区域3s连接。
另外，在以上各实施方式中，虽以有源矩阵型液晶显示装置为例，但本发明也可在使用了其它TFT的有源矩阵型液晶显示装置中实施。举例而言，例如也可适用于用来使如EL显示装置一样的其它类型的有源矩阵型液晶显示装置的EL元件驱动的TFT等。再者，在上述显示装置以外，也可应用于影像传感器及指纹传感器。
此外，在以上实施方式1～3中，虽以源极区域借助于接触部而与像素电极40连接为例进行了说明，但对于漏极区域借助于接触部而与像素电极40连接的情况，也可通过同样的分段接触结构的采用，而以长宽比较小的接触孔实现可靠的接触。再者，也有利用电路结构而与像素电极不直接接触的TFT，通过这样的TFT，第2接触部13，分别在此状态下被用作为源极电极或配线(13s)，漏极电极或配线(13d)。
(实施方式4)
其次针对本发明的实施方式4进行说明。在上述实施方式1中，如图2C及图2D所示，杂质向半导体膜3内的注入，是在栅极绝缘膜5形成前进行。在实施方式4中也如实施方式1所示，是在形成栅极绝缘膜前，而实施对TFT的有源层注入杂质，尤其是进行高浓度的杂质注入处理。由于在栅极绝缘膜的形成前先行注入杂质，故不用贯通栅极绝缘膜而使杂质到达其下层的有源层所需的极高的杂质加速能源，而防止作为杂质注入掩膜的保护层的过度硬化。
作为形成于有源矩阵型液晶显示装置的各像素的开关元件者而言，上述所示TFT是众所周知，此TFT之中，在有源层内采用poly-Si的所谓的poly-SiTFT，与采用非晶硅(a-Si)于有源层的情况相比，更能实现高导电率故反应性极佳，且可利用栅极电极在有源层内自动排列形成信道、源极及漏极区域，故可缩小元件面积，再者，易于构成CMOS(Complementary Metal Oxide Semiconductor)电路。因此，用于高精密度的显示器用的开关极佳，而且于形成像素用TFT的基板上，可形成由同样的TFT构成的CMOS电路，并可内置驱动显示部的驱动电路。
poly-Si，与单结晶Si不同，在半导体膜中(结晶内及结晶晶界)有许多缺陷。其中一方面，注入磷(P)等作为杂质的n信道(n-ch)TFT，在用于驱动电路的CMOS电路方面的同时，大多用于像素用TFT。在用于像素用TFT的n-ch型TFT中，因成为载子阱的poly-Si中的上述缺陷而引起的漏电电流将造成问题。此外，以低温工艺形成的poly-SiTFT，虽然具有可在廉价的玻璃基板上形成、且可在低成本下实现大型化的极佳特征，但是由于是在低温形成栅极绝缘膜，故不会形成如热氧化膜那样精密的膜。因此，对于在周边驱动电路上所用的n-ch型TFT来说，具有因热载流子(电子)而引起TFT的特性恶化的问题。鉴于以上所示的理由，低温poly-SiTFT，在有关n-ch型方面，采用在漏极区域与信道区域之间具有低浓度的杂质注入区域的LDD(LightlyDoped Drain)结构。
图7A至图7E，表示利用由LCD的像素TFT中采用的LDD结构的poly-Si构成TFT的相关技术而进行的制造过程。首先，在玻璃基板10上形成a-Si层12，并利用激光退火使该a-Si层12多结晶化。然后，将所得的poly-Si层图案化成为各TFT的有源层140的形状，并覆盖此有源层140形成SiO2等的栅极绝缘膜160(图7A)。
在栅极绝缘膜160形成后，形成栅极电极材料，并如图7B所示，图案化成栅极电极180的形状。再者，在将保护层200形成于基板全体后，以光刻法方式选择性的残留此保护层200，使该保护层200形成如图7C所示只覆盖比栅极电极180的电极长(图的横方向)长指定距离的样子。在驱动电路内置于同一基板的情况下，也利用该保护层200对CMOS电路的p信道TFT的有源层进行覆盖。使保留下的保护层200作为掩膜，通过栅极绝缘膜160，以高浓度将磷等杂质注入(注入)至有源层140。借此，在有源层140未被掩膜屏蔽的区域中，以高浓度注入n型杂质，其后构成源极区域及漏极区域140s、140d的高浓度杂质区域(N+区域)得以形成。
其次，如图7D所示，去除作为掩膜的保护层200，并以露出的栅极电极180作为掩膜，将磷等杂质以低浓度注入至有源层140。借此，在有源层140的栅极电极180正下方未注入杂质的原始区域的两侧，在与最初高浓度杂质注入过程中所形成的N+区域之间，形成低浓度杂质(LD)区域(N-区域)。此外，注入至有源层140的杂质，以后利用退火处理而加以活性化。
活性化处理后，形成层间绝缘膜22以覆盖含有栅极电极180的基板的全体，并形成接触孔以贯通层间绝缘膜22及栅极绝缘膜160的源极、漏极区域140s、140d的对应区域，并形成电极、配线材料并图案化，在上述接触孔，形成与源极区域140s连接的源极电极30s，以及与漏极区域140d连接的漏极电极30d。
通过以上的方法，可获得LDD结构的顶栅极型TFT，可获得一方面流过高导通电流，另一方面切断电流少，且特性一致的TFT。
通过以上的方法，在制造LDD结构的TFT时，在形成高浓度杂质区域(140s、140d)时，如图7C所示，为使杂质通过栅极绝缘膜160而到达有源层140，而须以高能源加速杂质。
但是，以高加速注入高浓度的杂质的时候，由于杂质也被大量且高加速地注入在用作掩膜的保护层200上，因而通常所用的保护树脂将硬化。如保护层200硬化，就会在为了形成下一个LD区域而去除保护层200的时候，易于发生剥离残余。如欲降低此剥离残余，将需要剥离时间，而且如发生剥离残余，则会对设备的特性、信赖度及成品产率均将造成不良影响。
针对此点，根据以下所说明的本实施方式4的方法，可防止杂质注入时的掩膜层的硬化。
与本发明实施方式4有关的TFT，是在有源矩阵型显示装置(例如LCD及有机电致发光显示装置)中作为用于各像素的开关元件的像素TFT，或是具有与此开关元件在同一基板上同时形成的驱动电路的CMOS结构的TFT，甚或是可采用于此两方。
图8，是在有源矩阵型LCD的像素开关元件及驱动电路元件采用了与本实施方式有关的TFT的情况下，概略显示LCD的电路结构。LCD，通过在1对基板间封入液晶而形成，在其中一方基板的显示部，将多个像素配置成矩阵状，在各个像素内配置单独的像素电极，作为与此像素电极连接的像素开关的poly-Si，是具有用于有源层的双栅极型的TFT1、对此TFT1提供数据信号的数据线DL2、具有选择TFT1以使其动作的栅极线GL3。且在基板的显示部的外侧，配置有H驱动线路及V驱动线路作为驱动电路。两驱动线路均具备在有源层中采用与像素部TFT相同poly-Si的TFT，H驱动线路按照规定时序对各数据线输出数据信号，V驱动线路则对栅极线GL3依次输出栅极信号。在LCD的另一方基板上形成有对向电极，在该对向电极和各像素电极之间构成有像素电容(液晶电容)CLC。此外对各像素来说，在1显示期间中为了补助来自于液晶电容CLC的电荷保持，对于像素TFT1，以与液晶电容CLC并列方式设有补助电容Cs。
作为其次，针对如上述图8所示作为像素开关元件及驱动电路元件而用的与本实施方式有关的TFT的制造过程，使用图9A～图9C以及图10A～图10C进行说明。另外，这些图中所示的TFT，是形成于有源矩阵型LCD的驱动线路区域内的CMOS结构的TFT，以及形成于像素区域内的像素TFT。
在玻璃基板10上形成有由未图示的例如SiNx膜与SiO2膜所构成的缓冲层，且在此缓冲层的上面形成a-Si层12，并对此a-Si层12照射受激准分子激光束以多结晶化退火。将通过退火所得的poly-Si层依次图案化成各TFT的有源层14的形状(图9A)。
其次虽以相关技术，覆盖有源层14而形成SiO2等的栅极绝缘膜，但在本实施方式中，在栅极绝缘膜成膜之前，形成如图9B所示那样覆盖有源层14上面一定区域的保护层20，以作为杂质注入时的掩膜。此保护层20，例如是酚醛树脂类的阳极保护层。在基板全体，配置保护材以直接覆盖有源层14，通过光保护膜有选择地保留保护层，从而作成如图9B所示的图案。在本实施方式中，此保护层20，其后覆盖n信道TFT的信道、成为LD(Lightly Doped)区域的区域，然后为p信道TFT的有源层14整个区域。
在形成保护层20并图案化后，以此保护层20为屏蔽，对有源层14直接以高浓度注入磷等的n导电型杂质，其后再形成构成源极及漏极区域14s、14d的高浓度杂质区域(N+区域)。注入的时候，在有源层14的未被保护层20覆盖的区域，该有源层14的表面露出，而杂质可直接打入此露出的有源层14。因此，施加于杂质的加速能源，仅需能到达有源层14的指定深度的大小即可，与现有的通过栅极绝缘膜而使之注入的情况相比，可以非常小。
在将保护层20作为掩膜并以高浓度将杂质注入至有源层14之后，利用例如灰化与湿式剥离而去除此保护层20。如上所述，虽以保护层20为掩膜而以高浓度注入杂质，但在本实施方式中，可将打入杂质的加速能源控制在最小限度，且如为此类条件的注入工序，则保护层20的去除，将可确实作到不会有保护残余。此外，在针对n信道TFT而以低浓度的p导电型杂质注入至该信道时，在此保护层20形成前实施注入。
由有源层14表面去除保护层20之后，如图9C所示覆盖有源层14以形成栅极绝缘膜16，其后，如图10A所示在栅极绝缘膜16上形成栅极电极材料，并图案化成为所希望的栅极电极18的形状。
在栅极电极18图案化后，如图10B所示，将此栅极电极18作为掩膜，通过栅极绝缘膜16对有源层14进行磷等的n导电型杂质的低浓度注入。这样，仅在未被栅极电极18覆盖且在高浓度注入时由保护层20所覆盖的区域，有选择地进行低浓度的杂质注入。也就是，在栅极电极正下方区域(信道区域)的两外侧，在与有源层14的N+区域(14s、14d)之间，相对于栅极电极18而自动排列形成低浓度杂质(LD)区域(N-区域)。
如此，在本实施方式中，由于LD区域是相对于栅极电极18而自动排列形成于与该信道区域之间的境界，故对于考虑了掩膜保护层的位置偏移的配置空间，与现有的LDDTFT的制造方法比较，无须特别扩大。以栅极电极正下方的信道区域一端为基准的N-区域的幅度(LD距离)，是随着保护层20与栅极电极18之间的位置偏移而变动。但是，例如在图10B，通过栅极电极位置向源极侧偏移，信道区域与源极区域14s间的LD距离，虽比目标小，但相对地信道区域与漏极区域14d间的LD距离变得比目标大。因此，源极一漏极距离，即使发生位置偏移也不变动，而在源极侧与漏极侧取消导通电流的变动，其结果TFT的导通电流不发生变化。此外，由于LD距离是预先考虑掩膜的位置偏移而设置，故对切断电流也即漏电电流来说，即使发生掩膜偏移，也能控制在非常小的范围，从而能充分实现TFT的信赖度。
在此，即使在形成于同一基板上的p-ch型TFT的有源层中，存在磷离子(N导电型)，如其为少量，则不会对电气特性造成很大的影响，故在如图10B所示磷离子的低浓度注入工序中，没有特将此p-ch型TFT屏蔽而进行注入。但是，也可以保护层覆盖此p-ch型TFT的形成区域而实施。如果，以保护层覆盖p-ch型TFT的形成区域，而进行磷离子的低浓度注入时，则此保护层，将会曝露于加速而通过了栅极绝缘膜16的离子中。但是，即使给予高的加速能源而其浓度仍低，则最后对于保护层造成的损伤(硬化)会非常地小。因此，与高浓度区域14s、14d的形成时所用掩膜保护层具有同等的剥离性，也即可毫无残余地将此保护层去除。
在将n导电型杂质注入到n-ch型TFT的有源层14之后，虽未予以图标，屏蔽n-ch型TFT的形成区域，而将硼(B)等的p导电型杂质注入到p-ch型TFT的有源层14。对于此p导电型杂质的注入，当然也以上述所示在栅极绝缘膜16的形成前实施较为理想。但是，例如，如果进行质量分析而注入离子，也即采用离子注入技术而注入硼离子，则该硼离子较磷离子小，而注入硼离子的保护层掩膜所受损伤程度较为轻微。也就是，与以高浓度且高能源注入磷离子的保护层掩膜相比，以高浓度且高能源注入硼离子的保护层掩膜较不易于硬化。此外在硼离子注入之后，更不须要注入杂质之类的工序，因此即使发生些许程度的保护硬化，对后序工序造成的影响也非常小。从而，可如上所述屏蔽n-ch型TFT的形成区域，而将硼(B)等p导电型杂质注入到p-ch型TFT的有源层14。
如以上所示在所需区域全部注入杂质之后，即进行用来将此注入后的杂质予以活性化的活性化退火处理。杂质的活性化处理后，形成层间绝缘膜22以覆盖含有栅极电极18的基板全体，并形成接触孔以贯通层间绝缘膜22与栅极绝缘膜16的源极、漏极区域14s、14d的对应区域，此外，形成电极材料并图案化，在上述接触孔形成与源极区域14s连接的源极电极30s、与漏极区域14d连接的漏极电极30d或是与此一体的信号配线。
在形成源极电极30s及漏极电极30d后，如图11所示，覆盖基板全面以形成由丙烯树脂等树脂材料所构成的平坦化绝缘膜26，并于该源极电极30s的对应区域形成接触孔。然后，由于形成例如ITO等的像素电极材料，并图案化成各像素的形状而获得像素电极40。最后形成取向膜28以覆盖基板全面，第1基板即完成。第1基板完成后，将此第1基板与形成共通电极及取向膜等后的第2基板贴合，并于基板之间封入液晶，LCD单元即完成。
此外，上述的TFT，可采用使用有机EL元件作为显示元件的有源矩阵型OLED的各像素TFT以及驱动电路TFT。此外，如图12所示，有机EL元件50的结构，是在阳极52和由Al等金属材料构成的阴极56之间，形成至少具有采用了有机化合物的发光层的有机层54(例如正孔传输层/发光层/电子传输层的集成体)。
在适用于OLED时，TFT可用与图9A～图9C及图10A～图10C同样的工序形成，其后与图11同样，覆盖含有各TFT的源极电极30s及漏极电极30d的基板全面，并形成由丙烯树脂等树脂材料所构成的平坦化绝缘膜26。其次，在对有机EL元件50供给电流的TFT的源极或是漏极电极的对应区域处形成接触孔，并由于形成例如ITO等的透明导电性材料以作为阳极材料，通过图案化成各像素的形状，而获得各像素单独的阳极(像素电极)52。如此一来，与本发明实施方式4有关的TFT，也可适用于有源矩阵型的OLED。
其次，针对杂质的注入条件与构成掩膜的保护层的剥离性的关系，说明其中的一例。针对poly-Si有源层14，当采用5％浓度的PH3为材料而进行离子注入时，如现有那样通过栅极绝缘膜16而形成N+区域时(以下显示为穿透注入)，有必要以90keV的加速能源将打进侧的磷离子浓度设定为6×1014cm-2左右。与此相对，象本实施方式4那样不通过栅极绝缘膜16而直接注入有源层14的情况下(以下表示为直接注入)，加速能源最大在15keV也就足够了，而且打进侧的磷离子浓度在2×1014cm-2左右也足够。
在曝露于现有的穿透注入的条件(90keV，6×1014cm-2)下的保护层(图7C)，即使经灰化及湿式剥离也无法完全去除而产生保护层残余。针对此点，曝露于如实施方式4所示的直接注入的条件(15keV，2×1014cm-2)下的保护层(图9B)，可经灰化及湿式剥离而不残余保护层地可靠去除。此外，以直接注入方式，由于加速能源也小，使用的离子浓度也低，因此也可降低制造成本。
此外，如上所述，对于LD区域的低浓度杂质注入，本实施方式4和现有相同，虽是通过栅极绝缘膜16而注入到有源层14，但其注入条件是加速能源90keV、P离子浓度3×1013cm-2左右，与高浓度穿透注入比较，加速能源虽是同等，但注入离子浓度小一个数量级。因此，相对于将曝露于此种离子注入环境下的例如驱动电路的p-ch型TFT形成区域予以覆盖的保护层等，该保护层具有与N+区域的直接注入情况大约同等的剥离性。
在实施方式4中，由于在栅极绝缘膜16形成前实施高浓度杂质注入，故栅极绝缘膜16的N+对应区域与N-对应区域曝露于离子注入的环境变为相同。在上述直接注入条件下，虽然有源层14的N+区域中的注入磷浓度为1×1019cm-3左右，有源层14的N-(LD)区域中的注入磷浓度为1×1018cm-3左右，但另一方面，隔着栅极绝缘膜16的注入处理因仅是低浓度注入，故栅极绝缘膜16中的磷浓度，不论在栅极绝缘膜16的N+对应区域或N-对应区域，两方区域均为1×1017cm-3左右。栅极绝缘膜中的磷浓度，在约为图10B所示低浓度注入的时候，是以在膜中停止的磷离子决定。另一方面，如现有那样隔着栅极绝缘膜16而实施高浓度注入时，因栅极绝缘膜16的N+对应区域，是曝露于高浓度注入及低浓度注入的两方，故其较栅极绝缘膜16的N-对应区域中的膜中磷浓度更高，例如栅极绝缘膜16的N+对应区域的磷浓度将达1×1018cm-3程度以上。这样，虽然现有的栅极绝缘膜16，其膜中的磷浓度高，并担忧TFT的耐压的降低等、损害的降低等，但依据实施方式4的方法可防止此问题。
(实施方式5)
实施方式5，与实施方式4同样，防止高浓度杂质注入时注入掩膜层硬化。再者，在实施方式5中，在采用poly-SiTFT而于同一基板上形成n-ch型TFT与p-ch型TFT的两方的设备中，不仅n-ch型TFT，对于p-ch型TFT，也已提出方法可防止使离子注入时所用掩膜难以去除的硬化产生。此外，虽然参照以下附图针对实施方式5进行说明，但对于与在上述实施方式4等中既已说明的结构相对应的部份，标以相同符号。
poly-SiTFT，易于构成如上所述CMOS电路。因此，poly-SiTFT，除高精密度显示器用的像素开关(像素用TFT)之外，在与此像素用TFT相同的基板上，形成由同样TFT构成的CMOS电路，运用于内置驱动显示部的驱动电路的显示装置等。
图13A至图13D，表示与如此驱动内置型LCD用的像素TFT以及驱动电路中的CMOS结构的TFT的技术有关的制造过程。首先，于玻璃基板上形成a-Si层，并利用激光退火使此a-Si层多结晶化。其次，将所得的poly-Si层图案化成为各TFT的有源层140的形状，并覆盖此有源层140形成SiO2等的栅极绝缘膜160。在栅极绝缘膜160形成后，形成栅极电极材料，并如图13A所示，图案化成栅极电极180的形状。
n-ch型TFT，在用于驱动电路的CMOS电路的同时，为像素用TFT采用。接着，如实施方式4中所说明，在驱动电路的n-ch型TFT中，以低温而成膜的栅极绝缘膜，须防止导因于膜的精密性低的热载流子(电子)所造成的TFT特性恶化，而在像素用的n-ch型TFT中，则须降低导因于poly-Si中许多结晶缺陷的漏电电流。因此，采用了低温poly-Si的n-ch型TFT，采用在漏极区域与信道区域之间具有低浓度杂质区域的LDD(Lightly Doped Drain)结构。
在有关n-ch型TFT方面，为作成此种LDD结构，故在栅极电极180的图案化后，用保护层200仅覆盖以n-ch型TFT区域的栅极电极180的电极长(图13B横方向)为一定距离的长度，或者，为使p-ch型TFT覆盖全区域而选择性地留下形成掩膜的保护层200n。之后，通过栅极绝缘膜160而以高浓度注入磷等n导电型的杂质。这样，未被保护层200n所覆盖的区域，即，以后构成源极区域140s、漏极区域140d的高浓度杂质区域(N+区域)就得以形成。
其次，去除此保护层200n，并以图13C所示露出的栅极电极180为掩膜，通过栅极绝缘膜160而以低浓度向有源层140注入n导电型杂质。这样，在有源层140的栅极电极180的正下方的原始区域与N+区域之间形成低浓度杂质(LD)区域(N-)。
在对n-ch型TFT的有源层140注入杂质后，接下来，如图13D所示，形成选择性覆盖此n-ch型TFT的形成区域的保护层200p。然后，以栅极电极180作为掩膜，通过栅极绝缘膜160而以高浓度向p-ch型TFT的有源层140注入硼等p导电型杂质。
在向n-ch型TFT、p-ch型TFT的各有源层140分别注入杂质之后，形成层间绝缘膜22以覆盖含有栅极电极180的基板全面，并进行杂质的活性化退火。此外，在必要区域形成接触孔以贯通上述层间绝缘膜22与栅极绝缘膜160，形成电极、配线材料以图案化，在上述接触孔上，形成与源极区域140s连接的源极电极、与漏极区域140d连接的漏极电极。
经以上所述工序，可在同一基板上分别形成顶栅极型的n-ch型以及p-ch型TFT。
在向n-ch型及p-ch型TFT的有源层140分别以高浓度注入杂质时，以高能源加速杂质，而使杂质通过栅极绝缘膜160而到达有源层140。但是，由于曝露于如此高加速的高浓度的杂质下，在通常用作保护层200(200n、200p)的保护层树脂中，将产生过度的硬化。
此种保护层200的硬化，如图13B所示，不仅发生于在向n-ch型TFT的源极区域140s、漏极区域140d进行高浓度杂质注入时所形成的保护层200n，而且如图13D所示，也发生于在向p-ch型TFT的源极区域140s、漏极区域140d以高浓度杂质注入p导电型杂质时，覆盖n-ch型TFT而形成的保护层200p。
如上所示在同一基板上形成n-ch型TFT与p-ch型TFT的两方的装置中，尤其是在用以形成一方的导电型的TFT的高浓度杂质注入时，由于利用保护层掩膜而覆盖其它的导电型的TFT，故现有的制造方法，无法避免上述那样由于保护层的硬化而造成的不良影响。
针对此点，在第5实施方式中，制造导电型不同的多个种类的顶栅极型的晶体管时，以高能源注入与本身导电型不同的杂质的时候，是不将组成本身的栅极电极的层予以图案化，而用作为覆盖有源层的掩膜层。通过此种方法，可确实防止杂质注入的时候，作为掩膜的层的硬化，而本实施方式5，作为有源矩阵型显示装置的各像素TFT、以及与此像素TFT在同一基板同时形成的驱动电路的CMOS TFT等的制造方法非常优越。另外，在有源矩阵型LCD的像素开关元件以及驱动电路元件中，采用了与实施方式5有关的TFT情况下的LCD的大概电路结构是如上述图8所示的通路。
以下，针对用作与实施方式5有关的TFT及驱动电路用TFT的多个导电型的TFT的制作方法，参照图14A至图14D及图15A至图15D进行说明。此外，图14A至图15D所示TFT，是于有源矩阵型LCD的驱动线路区域内形成的CMOS结构的TFT、和于像素区域内形成的像素TFT。
在玻璃基板10上形成虽未图示但例如由SiNx膜与SiO2膜构成的缓冲层，并在此缓冲层上形成a-Si层12，对此a-Si层12照射受激准分子激光束而多结晶化退火。将通过退火所得到的poly-Si层再接着图案化成各TFT的有源层14的形状(图14A)。
在相关技术中，接下来，虽覆盖有源层14形成SiO2等的栅极绝缘膜，但在实施方式5中，于栅极绝缘膜成膜之前，形成如图14B所示那样覆盖有源层14上的指定区域的保护层20，作为杂质注入时的掩膜。此保护层20，是例如为酚醛清漆树脂类的阳极保护层。在基板全体，配置保护层材以直接覆盖有源层14，并利用光保护层有选择地残余保护层，从而作成如图14B所示的图案。在本实施方式中，此保护层20，其后则覆盖n信道TFT的信道、以及与此信道邻接而形成LD(LightlyDoped)区域的区域，然后则为p信道TFT的有源层14全区域。
在形成保护层20并图案化之后，将此保护层20作为掩膜，并向有源层14直接地以高浓度注入磷等n导电型杂质，其后形成构成源极及漏极区域14s、14d的高浓度杂质区域(N-)。注入时，对于此有源层14的未被有源层14的保护层20覆盖的区域，该有源层的表面露出，而杂质，是直接被打进此露出的有源层14。因此，如在实施方式4也已说明那样，对杂质施加的加速能源，仅需到达有源层14的指定深度的大小即可，与通过栅极绝缘膜而注入的情况相比可以大幅缩小。
在将保护层20作为掩膜而以高浓度将杂质注入至有源层14之后，此保护层20，是例如以灰化与湿式剥离而去除。如上述所示虽以保护层20作为掩膜而以高浓度注入杂质，但在实施方式5中，可将打入杂质的加速能源控制在最小限度，若利用此种条件下的注入过程，则保护层20的去除，将可毫无残余保护层而可靠地实施。此外，在对有关n信道TFT，以低浓度的p导电型杂质对其信道进行注入时，在此保护层20的形成前实施注入。
由有源层14表面去除保护层20之后，如图14C所示那样覆盖有源层14并通过CVD形成栅极绝缘膜。
在栅极绝缘膜16之上，形成由Mo及Cr等的高熔点金属所构成的电极材料层。如图14D所示，此栅极电极材料层，在n-ch型TFT的形成区域中，为使其发挥作为掩膜层18MA的功能而覆盖该TFT的至少有源层14全区域，并且，在p-ch型TFT的形成区域，图案化成栅极电极18p的形状(栅极电极第1图案化)。另外，在所有的像素TFT以n-ch型TFT构成时，虽可将配置成岛状的各像素TFT，作成掩膜层18MA单独覆盖的形状，但如为共同覆盖像素区域全区域而将上述掩膜层18MA图案化，将可缓和掩膜层18MA的图案化精度，而从简化制造工艺的观点而言是较为理想。
在栅极电极第1图案化后，如图15A所示，将n-ch型TFT形成区域的掩膜层18MA与p-ch型TFT形成区域的栅极电极18p作为掩膜，对着有源层14而通过栅极绝缘膜16进行硼等p导电型杂质的高效注入。据此，在p-ch型TFT的形成区域，p导电型杂质选择性地注入至有源层14中，并相对于栅极电极18p，而自动排列地形成构成源极及漏极区域14s、14d的p导电型杂质注入区域(P+)。另外，在n-ch型TFT的形成区域，其有源层14通过被由栅极电极材料层而构成的掩膜层18MA覆盖，从而防止p导电型杂质被注入。
在p导电型杂质注入之后，接下来，将覆盖n-ch型TFT的有源层14的掩膜层(栅极电极材料层)18MA，图案化成n-ch型TFT的栅极电极的形状(栅极第2图案化)。具体而言，例如是于基板全面形成感光型保护层，并通过光刻法，如图15B所示，在覆盖n-ch型TFT的形成区域的掩膜层18MA之中，仅在待去除的区域(栅极电极与配线以外的区域)残余保护层19。然后，相对此保护层19，而采用具有选择刻蚀性的刻蚀气体进行干式刻蚀，并选择性地去除保护层19及为保护层19所覆盖的掩膜层18MA。通过此种刻蚀处理，在n-ch型TFT的形成区域，也形成所希望图案的栅极电极18n。另外，由于尚有配置的空间，故此保护层19，实际上形成得比待去除掩膜层18MA的区域稍大。因此，在栅极电极第2图案化后，如图15C所示，栅极绝缘膜16的表面在n-ch型TFT的有源层14的周围区域，些许受到刻蚀。另外，也可通过湿式刻蚀而对掩膜层18MA进行刻蚀，形成所希望的栅极电极18n的图案。
在n-ch型TFT的栅极电极18n的图案化终了后，接下来，如图15D所示，以栅极电极18n作为掩膜，进行n导电型杂质的低浓度注入。通过此注入处理，在n-ch型TFT区域，仅在未由栅极电极18n覆盖、而且在n导电型杂质的高浓度注入时被保护层20覆盖的区域，有选择性地注入低浓度的杂质。也就是，在栅极电极正下方区域(信道区域)的两外侧，与有源层14的N+区域(14s、14d)之间，相对于栅极电极18n而自动排列地形成低浓度杂质(LD)区域(N-区域)。如此，有关LD区域，因相对于栅极电极18n而可自动排列地形成与其信道区域间的境界，故与相关技术的制造方法比较，无须将掩膜保护层的位置偏移考虑在内的配置空间作得特别大。以栅极电极18n正下方的信道区域端作为基准的N-区域的幅度(LD距离)，是由于保护层20与栅极电极18n间的位置偏移而变动，例如在图15D中，当栅极电极18n的形成位置向源极侧偏移时，信道区域与源极区域14s间的LD距离，将较目标变得更小。但是，信道区域与漏极区域14d间的LD距离也随之较目标变得更大。因此，源极至漏极距离即使位置偏移发生也不会变动，而导通电流的变动在源极侧与漏极侧取消，其结果TFT的导通电流不发生变化。此外，LD距离是由于预先考虑屏蔽的位置偏移而设定，故切断电流，也即相对于漏电电流而言，即使发生屏蔽偏移也可控制在极小的范围，并可充分实现确保TFT的信赖度。
另外，在p-ch型TFT的有源层中，即使n导电型杂质(例如磷离子)存在，如为少量，则对电气特性并不造成大的影响。因此在本第5实施方式中，在n导电型杂质的低浓度注入的时候，如图15C所示，未特别将p-ch型TFT屏蔽而进行注入。当然，也可以保护层将此p-ch型TFT的形成区域覆盖而实施。此保护层，虽是曝露于加速成可通过栅极绝缘膜16的离子，但由于注入浓度低，且保护层所受损伤(硬化)较小，故可可靠地去除保护层。
如以上方式，在n-ch型TFT、p-ch型TFT的必要区域分别注入杂质之后，形成层间绝缘膜22以覆盖包含栅极电极18n、18p的基板全体。其次，进行活性化退火处理，以使所注入的杂质活性化。另外，在本实施方式中，将包含在栅极绝缘膜16及层间绝缘膜22的氢导入至poly-Si有源层，从而与此活性化退火处理同时进行目的在于终止有源层中的结晶缺陷的氢化退火。
在完成这些退火处理后，形成接触孔以贯通层间绝缘膜22与栅极绝缘膜16的源极、漏极区域14s、14d的对应区域，此外，形成A1等电极材料而图案化，并如图15D所示，在上述接触孔中，形成与源极区域14s连接的源极电极30s、与漏极区域14d连接的漏极电极30d或是与这些形成一体的信号配线。
在源极电极30s及漏极电极30d形成后，如上述图11所示，覆盖基板全面而形成丙烯树脂等树脂材料所构成的平坦化绝缘膜26，并于源极电极30s的对应区域形成接触孔。其次，例如形成ITO等的像素电极，并以图案化成各像素的形状而获得像素电极40。最后，形成取向膜28以覆盖基板全面，LCD的第1基板即完成。第1基板完成后，将此第1基板与形成共通电极及取向膜等后的第2基板贴合，并将液晶封入于基板间，LCD单元即完成。
此外，与第5实施方式有关的TFT，与第4实施方式同样，是也可用于采用有机EL元件来作为显示元件的有源矩阵型OLED的各像素TFT及驱动电路TFT。另外，如上述图12所示，此有机EL元件50，形成如下的结构：至少具有有机发光层的有机层54形成在阳极52与阴极56之间。
适用于此种OLED的TFT，按照与本第5实施方式的图14A至图15D同样的顺序形成即可，之后，与图11同样，覆盖含有各TFT的源极电极30s及漏极电极30d的基板全面而形成由丙烯树脂等树脂材料所构成的平坦化绝缘膜26。其次，在对有机EL元件50供给电流的TFT的源极或漏极电极的对应区域形成接触孔，并形成例如ITO等的透明导电性材料以作为阳极材料，并按照各像素的形状图案化而获得各像素单独的阳极(像素电极)52。
其次，针对杂质的注入条件与组成掩膜的保护层的剥离性的关系进行说明。对着poly-Si有源层14，采用5％浓度的PH3作为材料而注入离子时，现有的穿透注入条件，已在第4实施方式中说明，须以90keV左右的加速能源，将打入侧的磷离子浓度设定在6×1014cm-2左右。相对于此，若是不通过在第5实施方式中也采用的栅极绝缘膜16而直接注入，加速能源最大仅需15keV即足够，且在打入侧的磷离子浓度仅需2×1014cm-2左右即足够。
此外，如第4实施方式中的说明，曝露于穿透注入(90keV，6×1014cm-2)的保护层(图13B)，即使经过灰化及湿式剥离也无法完全去除而产生保护层残余。但是，在第5实施方式中，在n导电型杂质的高浓度注入的时候也采用直接注入(15keV，2×1014cm-2)，而保护层(图14B)，经由灰化及湿式剥离而可毫无残余将保护层可靠地去除。
再者，在第5实施方式中，在p导电型杂质的高浓度注入的时候，通过栅极电极材料层(18MA)而将n-ch型TFT区域予以屏蔽(图15A)。在此p导电型杂质注入的时候，此p导电型杂质，为通过既已形成的栅极绝缘膜16而以高的能源加速。但是，即使放在此种穿透注入条件下，与保护层材料不同的栅极电极材料层(18MA)不会硬化，在其后的图案化处理的时候，不会产生剥离残余等。由此点也可确认，在利用高能源注入与自身导电型不同的杂质的时候，由于采用自身组成栅极电极的层作为将有源层覆盖于图案的掩膜，而可简单消除掩膜剥离残余的问题。
另外，对于LD区域的低浓度杂质注入，在第5实施方式中，是以通过栅极绝缘膜16之类的注入条件下进行，例如加速能源90keV、P离子浓度3×1013cm-2左右。与高浓度穿透注入比较，加速能源虽同等，但注入离子浓度少一个数量级。因此，在此n导电型杂质的低浓度注入的时候，即使以保护层掩膜将驱动电路的p-ch型TFT形成区域覆盖，也仅是如上述所示曝露于低浓度的杂质，而此种保护层的硬化少，可达成充分的剥离性。此外，在第5实施方式中，如图15C所示，在形成LD区域所需的低浓度杂质注入工序之前，已在p-ch型TFT的源极漏极区域实施p导电型杂质的高浓度注入(图15A)，相对于此种p导电型源极与漏极区域，即使以低浓度注入n导电型杂质，也不至于对TFT特性造成很大影响。因此，在n导电型杂质的低浓度注入的时候，对于p-ch型TFT，也与n-ch型TFT同样，源极漏极区域不特别屏蔽，而将已图案化的栅极电极18p、18n，分别相对于信道区域而作为屏蔽。因此，依据第5实施方式的方法，在低浓度杂质注入的时候，无须形成多少有硬化可能的保护层掩膜。
而在第5实施方式中，也与第4实施方式同样，由于在栅极绝缘膜16形成前实施高浓度杂质注入，故栅极绝缘膜16的N+对应区域与N-对应区域，仅曝露于磷的低浓度注入，而曝露于离子注入的环境是为同样。因此，在有源层14，相对于注入该N+区域的磷浓度为1×1019cm-3左右、注入N-区域的磷浓度为1×1018cm-3左右，在栅极绝缘膜16中的磷浓度，不论在N+对应区域N-对应区域，两区域均为1×1017cm-3左右。因此，膜中的磷源较高的栅极绝缘膜16中，虽然有TFT的耐压下降等、受损害的缺点等担心之处，但在第5实施方式中可防止此种不良发生。另外，n-ch型TFT形成区域，在p导电型杂质注入时因以栅极电极材料层屏蔽，故在n-ch型TFT的栅极绝缘膜16中不含p导电型杂质。相反地，p-ch型TFT的栅极绝缘膜16，如上述所示当曝露于n导电型杂质的低浓度注入时，则在膜中将少量存在p导电型杂质与n导电型杂质。
发明效果
依据本发明，形成于平坦化膜等厚膜上的像素电极与用于TFT有源层等的半导体膜之间的电气连接，是通过分段所形成的多个接触孔以及分别填埋它们的接触材料而完成的。因此，借此，即使上述像素电极与半导体膜间的层间距离很大，各接触孔也可各自形成为长宽比较小的孔，且接触孔可以短时间的刻蚀形成，且可缩小各接触部的上面及底面的面积，又可缩小上面与底面的面积差而达到高集成化的目的。
此外，用于各接触部的导电体，相对于因形成于其上的接触孔开口而刻蚀去除的膜，其选择比经常较大，从而可进行选择性的刻蚀。因此，而可通过刻蚀防止露出于孔底面的膜的特性恶化。此外，由于第1接触部与栅极电极同时形成，而且，第2接触部与配线同时形成，因此不会增加工序数，可形成信赖度高的接触部。
此外，依据本发明的其它方式，可防止杂质注入时所用的保护层掩膜的剥离残余。又因可对栅极电极自动排列形成信道区域及低浓度杂质区域，故可有效地制造小面积且信赖度高的晶体管。
依据本发明的另一方式，在同一基板上形成CMOS结构等、导电型不同的2种类的TFT时，其中一方的导电型杂质的注入在栅极绝缘膜形成前实施，而另一方的导电型杂质注入在栅极绝缘膜形成后，也以采用栅极电极材料作为掩膜，而对于不同导电型杂质的任一注入处理，也可完全地消除注入掩膜材料的剥离残余的问题。此外，可对栅极电极自动排列形成信道区域及低浓度杂质区域，并可有效地制造小面积且信赖度高的晶体管。
产业上的利用可能性
此发明是适用于例如彩色液晶显示装置、彩色EL显示装置等的彩色显示装置、及其它半导体元件的TFT。

Claims (37)

1.一种薄膜晶体管的制造方法，其特征在于：
该方法具有：
在绝缘基板上，形成岛状的半导体膜的工序；
在所述绝缘基板及所述半导体膜上，覆盖所述半导体膜而形成第1绝缘膜的工序；
形成至少1个贯通所述第1绝缘膜且露出所述半导体膜的一部份的第1接触孔的工序；
在所述第1绝缘膜上以及所述第1接触孔内，形成第1导电体膜，并对该第1导电体膜进行刻蚀，而在与所述半导体膜的一部份重叠的栅极电极以及所述第1接触孔内，同时形成与所述半导体膜电气连接的第1接触部的工序。
2.如权利要求1所述的薄膜晶体管的制造方法，其特征在于：
该方法还具有：
覆盖所述第1绝缘膜以及所述栅极电极以及所述第1接触部，而形成第2绝缘膜的工序；
形成至少贯通所述第2绝缘膜且露出所述第1接触部的一部份的第2接触孔的工序；
在所述第2绝缘膜上以及所述第2接触孔内，形成第2导电体膜，并对指定区域进行刻蚀，形成与所述第1接触部电气连接的指定形状的配线以及第2接触部的工序。
3.如权利要求1所述的薄膜晶体管的制造方法，其特征在于：
该方法还具有：
覆盖所述第1绝缘膜以及所述栅极电极以及所述第1接触部，以形成第2绝缘膜的工序；
形成至少2个至少贯通所述第2绝缘膜且露出所述第1接触部以及所述半导体膜的一部份的第2接触孔的工序；
在所述第2绝缘膜上以及所述第2接触孔内，形成第2导电体膜，并对指定区域进行刻蚀，形成与所述半导体膜电气连接的指定形状的配线以及第2接触部的工序。
4.一种有源矩阵型显示装置的制造方法，其特征在于：
该方法具有：
在绝缘基板上，形成岛状的半导体膜的工序；
在所述绝缘基板及所述半导体膜上，覆盖所述半导体膜而形成第1绝缘膜的工序；
形成至少1个贯通所述第1绝缘膜且露出所述半导体膜的一部份的第1接触孔的工序；
在所述第1绝缘膜上以及所述第1接触孔内，形成第1导电体膜，并对该第1导电体膜进行刻蚀，在与所述半导体膜的一部份重叠的栅极电极以及所述第1接触孔内，同时形成与所述半导体膜电气连接的第1接触部的工序。
5.如权利要求4所述的有源矩阵型显示装置的制造方法，其特征在于：
该方法还具有：
覆盖所述第1绝缘膜以及所述栅极电极以及所述第1接触部，以形成第2绝缘膜的工序；
形成至少贯通所述第2绝缘膜且露出所述第1接触部的一部份的第2接触孔的工序；
在所述第2绝缘膜上以及所述第2接触孔内，形成第2导电体膜，并对指定区域进行刻蚀，形成与所述第1接触部电气连接的指定形状的配线以及第2接触部的工序。
6.如权利要求5所述的有源矩阵型显示装置的制造方法，其特征在于：
该方法还具有：
在所述第2绝缘膜以及所述第2接触部以及所述配线上，形成将因下层结构而形成的凹凸平坦化的平坦化膜的工序；
形成贯通所述平坦化膜且露出所述第2接触部的第3接触孔的工序；
在所述平坦化膜上，借助于所述第3接触孔，形成与所述第2接触部电气连接的电极的工序。
7.如权利要求4所述的有源矩阵型显示装置的制造方法，其特征在于：
该方法还具有：
覆盖所述第1绝缘膜以及所述栅极电极以及所述第1接触部，以形成第2绝缘膜的工序；
形成至少2个至少贯通所述第2绝缘膜且露出所述第1接触部以及所述半导体膜的一部份的第2接触孔的工序；
在所述第2绝缘膜上以及所述第2接触孔内，形成第2导电体膜，并对指定区域进行刻蚀，形成与所述半导体膜电气连接的指定形状的配线以及第2接触部的工序。
8.如权利要求7所述的有源矩阵型显示装置的制造方法，其特征在于：
该方法还具有：
于所述第2绝缘膜以及所述第2接触部以及所述配线上，形成将因下层结构而形成的凹凸平坦化的平坦化膜的工序；
形成贯通所述平坦化膜且露出第2接触部的第3接触孔的工序；
在所述平坦化膜上，借助于所述第3接触孔，形成与所述第2接触部电气连接的电极的工序。
9.如权利要求4所述的有源矩阵型显示装置的制造方法，其特征在于：
该方法具有：
覆盖所述第1绝缘膜以及所述栅极电极和所述第1接触部，以形成第2绝缘膜的工序；
形成贯通所述第2绝缘膜且露出所述第1接触部的第2接触孔的工序；
在所述第2绝缘膜上以及所述第2接触孔内，形成第2导电体膜，并对指定区域进行刻蚀，形成与所述第1接触部电气连接的指定形状的配线的工序；
在所述第2绝缘膜以及所述第2接触部和所述配线上，形成将因下层结构而形成的凹凸平坦化的平坦化膜的工序；
形成至少贯通所述平坦化膜的第3接触孔的工序；
在所述平坦化膜上，借助于所述第3接触孔，形成与所述半导体膜电气连接的电极的工序。
10.如权利要求9所述的有源矩阵型显示装置的制造方法，其特征在于：
所述第3接触孔，贯通所述平坦化膜以及所述第2绝缘膜而露出所述第1接触部；
所述电极，借助于所述第3接触孔，与所述第1接触部电气连接。
11.如权利要求4所述的有源矩阵型显示装置的制造方法，其特征在于：
该方法具有：
覆盖所述第1绝缘膜以及所述栅极电极以及所述第1接触部，以形成第2绝缘膜的工序；
形成贯通所述第2绝缘膜且露出所述第1接触部的第2接触孔和形成贯通所述第2绝缘膜以及所述第1绝缘膜且露出所述半导体膜的第3接触孔的工序；
在所述第2绝缘膜上以及所述第2接触孔内、所述第3接触孔内，形成第2导电体膜，并对指定区域进行刻蚀，形成与所述第1接触部电气连接的第2接触部和与所述半导体膜电气连接的指定形状的配线的工序；
在所述第2绝缘膜以及所述第2接触部以及所述配线上，形成将因下层结构而形成的凹凸平坦化的平坦化膜的工序；
形成贯通所述平坦化膜且露出所述第2接触部的第4接触孔的工序；
在所述平坦化膜上，借助于所述第4接触孔，形成与所述第2接触部电气连接的电极的工序。
12.一种薄膜晶体管，它具备：由含有信道区域、源极区域及漏极区域的半导体膜所构成的有源层、栅极绝缘膜、栅极电极、源极电极及漏极电极，其特征在于：
所述半导体膜，形成于绝缘基板上；
所述栅极绝缘膜是覆盖所述半导体膜而形成；
所述栅极电极形成于所述栅极绝缘膜上的信道对应区域；
第1接触孔形成于所述栅极绝缘膜的源极对应区域及漏极对应区域的至少一方；
在所述栅极绝缘膜的源极对应区域及漏极对应区域的至少一方所形成的所述第1接触孔之中，埋入与所述栅极电极同一材料构成、并且与对应的所述半导体膜的源极区域或漏极区域电气连接的第1接触部；
所述源极电极及所述漏极电极所对应的其中一方或两方，借助于所述第1接触部而与对应的所述半导体膜的所述源极区域或漏极区域连接。
13.如权利要求12所述的薄膜晶体管，其特征在于：
所述第1接触孔，分别开口于所述栅极绝缘膜的源极对应区域及漏极对应区域；
所述第1接触部埋入所述各自的第1接触孔中；
所述源极电极借助于对应的所述第1接触部而连接于所述半导体的源极区域，所述漏极电极借助于对应的所述第1接触部而连接于所述半导体膜的漏极区域。
14.如权利要求13所述的薄膜晶体管，其特征在于：
所述源极电极及所述漏极电极连接于与第2接触孔相对应的所述源极区域与所述漏极区域，该第2接触孔各自开口于覆盖所述第1接触部及所述栅极电极的层间绝缘膜的所述第1接触部对应区域。
15.如权利要求12所述的薄膜晶体管，其特征在于：
所述第1接触孔，开口于所述栅极绝缘膜的源极对应区域及漏极对应区域的其中一方；
所述第1接触部埋入所述第1接触孔；
所述源极电极及所述漏极电极的任意一方，借助于所述第1接触部而连接于对应的所述半导体膜的源极区域或漏极。
16.如权利要求15所述的薄膜晶体管，其特征在于：
所述源极电极及所述漏极电极的另一方，借助于第2接触孔连接于所述半导体膜的对应的漏极区域或源极区域，该第2接触孔开口于覆盖所述栅极电极及所述栅极绝缘膜而形成的层间绝缘膜和所述栅极绝缘膜之间的对应区域，从而使所述半导体膜表面露出于底部。
17.如权利要求12所述的薄膜晶体管，其特征在于：
所述栅极电极及所述第1接触部是高熔点金属材料。
18.一种采用了薄膜晶体管的有源矩阵型显示装置，该薄膜晶体管具有：
由含有信道区域、源极区域及漏极区域的半导体膜所构成的有源层、栅极绝缘膜、栅极电极、源极电极及漏极电极，
该有源矩阵型显示装置的特征在于：
所述半导体膜形成于绝缘基板上；
所述栅极绝缘膜是覆盖半导体膜而得以形成；
所述栅极电极形成于所述栅极绝缘膜上的信道对应区域；
第1接触孔分别形成于所述栅极绝缘膜的源极对应区域及漏极对应区域；
第1接触部埋入形成于所述源极对应区域及漏极对应区域的所述第1接触孔的至少一方，该第1接触部由与所述栅极电极相同的材料构成并且电气连接于对应的所述半导体膜的源极区域或漏极区域；
所述源极电极及所述漏极电极的其中一方或两方，借助于所述第1接触部而连接于对应的所述半导体膜的所述源极区域或漏极区域。
19.如权利要求18所述的有源矩阵型显示装置，其特征在于：
所述第1接触孔，分别开口于所述栅极绝缘膜的源极对应区域及漏极对应区域；
所述第1接触部埋入所述各个第1接触孔中；
所述源极电极及所述漏极电极连接于与第2接触孔相对应的所述源极区域以及所述漏极区域，该第2接触孔分别开口于覆盖了所述第1接触部及所述栅极电极的层间绝缘膜的所述第1接触部对应区域。
20.如权利要求19所述的有源矩阵型显示装置，其特征在于：
覆盖所述源极电极及所述漏极电极而进一步形成平坦化绝缘膜；
在所述平坦化绝缘膜的所述源极电极及所述漏极电极的其中任意一方的对应区域，形成第3接触孔；
在所述第3接触孔内，对应的所述源极电极及所述漏极电极的其中之一和像素电极电气连接。
21.如权利要求18所述的有源矩阵型显示装置，其特征在于：
所述第1接触孔，开口于所述栅极绝缘膜的源极对应区域及漏极对应区域的其中任意一方；
所述第1接触部埋入所述第1接触孔；
所述源极电极及所述漏极电极的其中任意一方，借助于所述第1接触部而连接于对应的所述半导体膜的源极区域或漏极。
22.如权利要求21所述的有源矩阵型显示装置，其特征在于：
所述源极电极及所述漏极电极的另一方，借助于第2接触孔而连接于所述半导体膜的对应的漏极区域或源极区域，该第2接触孔开口于覆盖所述栅极电极及所述栅极绝缘膜而形成的层间绝缘膜和所述栅极绝缘膜之间的对应区域，从而使所述半导体膜表面露出于底部。
23.如权利要求所述的有源矩阵型显示装置，其特征在于：
覆盖所述源极电极及所述漏极电极而进一步形成平坦化绝缘膜；
在所述平坦化绝缘膜的所述源极电极及所述漏极电极的其中一方的对应区域，形成第3接触孔；
在所述第3接触孔内，对应的所述源极电极及所述漏极电极的其中之一和像素电极电气连接。
24.如权利要求18所述的有源矩阵型显示装置，其特征在于：
所述栅极电极及所述第1接触部，是高熔点金属材料。
25.一种栅极电极相对于有源层而形成于上层的顶栅极型晶体管的制造方法，其特征在于：
在形成所述有源层之后，且在覆盖该有源层的栅极绝缘膜的形成之前，利用保护层掩膜有选择地覆盖该有源层的期望区域后向该有源层注入杂质；
在注入所述杂质后，将所述保护层掩膜材去除，然后覆盖所述有源层而形成栅极绝缘膜；
在所述栅极绝缘膜上形成栅极电极。
26.如权利要求25所述的顶栅极型的晶体管的制造方法，其特征在于：
所述有源层，是在形成非晶硅层后将该硅层多结晶化而获得的多晶硅层。
27.一种栅极电极相对于有源层而形成于上层的顶栅极型的晶体管的制造方法，其特征在于：
在形成所述有源层之后，且在覆盖该有源层的栅极绝缘膜的形成之前，利用保护层掩膜材有选择地覆盖成为该有源层的信道区域以及低浓度杂质注入区域的区域，向该有源层高浓度注入杂质；
在高浓度注入所述杂质后，去除所述保护层掩膜材，然后覆盖所述有源层而形成栅极绝缘膜；
在所述栅极绝缘膜上形成栅极电极；
在所述栅极电极形成后，以该栅极电极作为掩膜，而以低浓度向所述有源层注入杂质。
28.如权利要求27所述的顶栅极型的晶体管的制造方法，其特征在于：
所述有源层，是在形成非晶硅层后将该硅层多结晶化而获得的多晶硅层。
29.一种栅极电极相对于有源层而形成于上层的顶栅极型的晶体管的制造方法，其特征在于：
在形成所述有源层之后，且在覆盖该有源层的栅极绝缘膜的形成之前，利用保护层掩膜材有选择地覆盖成为该有源层的信道区域以及低浓度杂质注入区域的区域，向该有源层高浓度注入n型杂质；
在高浓度注入所述n型杂质后，去除所述保护层掩膜材，然后覆盖所述有源层而形成栅极绝缘膜；
在所述栅极绝缘膜上形成栅极电极；
在所述栅极电极形成后，以该栅极电极作为掩膜，而以低浓度向所述有源层注入n型杂质。
30.如权利要求29所述的顶栅极型的晶体管的制造方法，特征在于：
所述有源层，是在形成非晶硅层后将该硅层多结晶化而获得的多晶硅层。
31.如权利要求30所述的顶栅极型的晶体管的制造方法，其特征在于：
在1个基板上，在与注入所述n型杂质的所述有源层的多结晶化处理的同时，形成由经多结晶化处理而获得的多晶硅层所构成的有源层；
有别于所述n型杂质的注入处理地向该有源层注入p型杂质。
32.一种导电型相互不同的晶体管的制造方法，该晶体管是栅极电极相对于有源层而形成于上层的顶栅极型的晶体管，该方法的特征在于：
在形成所述有源层之后，且在覆盖所述有源层的栅极绝缘膜形成之前，形成保护层掩膜，然后将第1导电型杂质注入至所述有源层，该保护层掩膜在第1导电型晶体管的形成区域是覆盖其有源层的信道形成区域，而且该保护层掩膜在第2导电型晶体管的形成区域是覆盖其有源层的形成区域；
在注入第1导电型杂质后，去除所述保护层掩膜，形成覆盖所述有源层的栅极绝缘膜；
在此栅极绝缘膜上形成栅极电极材料层，使该栅极材料层在所述第1导电型晶体管的形成区域覆盖其有源层的整个区域，而且使该栅极电极材料层在所述第2导电型晶体管的形成区域图案化成栅极电极的形状；
在所述栅极电极材料层的图案化后，以该栅极电极材料层作为掩膜，将所述第2导电型杂质注入至所述有源层；
在注入所述第2导电型杂质后，将所述第1导电型晶体管的形成区域的所述栅极电极材料层图案化成栅极电极形状。
33.如权利要求32所述的顶栅极型的晶体管的制造方法，其特征在于：
所述第1导电型杂质是为n导电型杂质；
所述第2导电型杂质是为p导电型杂质。
34.一种导电型相互不同的晶体管的制造方法，该晶体管是栅极电极相对于有源层而形成于上层的顶栅极型的晶体管，该方法的特征在于：
在形成所述有源层之后，且在覆盖该有源层的栅极绝缘膜形成之前，形成保护层掩膜，然后将第1导电型杂质以高浓度注入至所述有源层，该保护层掩膜在第1导电型晶体管的形成区域是覆盖其有源层的信道形成区域以及邻接该信道形成区域所形成的低浓度杂质注入区域，而且该保护层掩膜在第2导电型晶体管的形成区域是覆盖其有源层的形成区域；
在高浓度注入所述第1导电型杂质后，去除所述保护层掩膜材，形成覆盖所述有源层的栅极绝缘膜；
并于栅极绝缘膜上形成栅极电极材料层，使该栅极电极材料层在所述第1导电型晶体管的形成区域覆盖其有源层的整个区域，而且使该栅极电极材料层在所述第2导电型晶体管的形成区域图案化成栅极电极的形状；
在所述栅极电极的图案化后，以该栅极电极作为掩膜，将所述第2导电型杂质以高浓度注入至所述有源层；
并将所述第1导电型晶体管的形成区域的所述栅极电极材料层图案化成栅极电极形状后，将该栅极电极作为掩膜，而以低浓度将第1导电型杂质注入至所述有源层。
35.如权利要求34所述的顶栅极型的晶体管的制造方法，其特征在于：
所述第1导电型杂质是为n导电型杂质；
所述第2导电型杂质是为p导电型杂质。
36.一种导电型相互不同的晶体管的制造方法，该晶体管是栅极电极相对于有源层而形成于上层的顶栅极型的晶体管，该方法的特征在于：
形成所述有源层；
覆盖所述有源层而形成栅极绝缘膜；
在所述栅极绝缘膜上形成栅极电极材料层，使该栅极电极材料层在所述第1导电型晶体管的形成区域覆盖其有源层的整个区域，而且使该栅极电极材料层在所述第2导电型晶体管的形成区域图案化成栅极电极的形状；
在所述栅极电极的图案化后，以该栅极电极作为掩膜，有选择地将所述第2导电型杂质注入至所述第2导电型晶体管的所述有源层；
在注入所述第2导电型杂质后，将所述第1导电型晶体管的形成区域的所述栅极电极材料层图案化成栅极电极形状。
37.如权利要求36所述的顶栅极型的晶体管的制造方法，其特征在于：
所述有源层，是在形成非晶硅层后将该硅层多结晶化而获得的多晶硅层。
CN02801641A 2001-05-18 2002-05-16 薄膜晶体管及有源矩阵型显示装置及其制造方法 Pending CN1462481A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP149453/2001 2001-05-18
JP2001149453 2001-05-18
JP2002065794 2002-03-11
JP065794/2002 2002-03-11

Publications (1)

Publication Number Publication Date
CN1462481A true CN1462481A (zh) 2003-12-17

Family

ID=26615339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02801641A Pending CN1462481A (zh) 2001-05-18 2002-05-16 薄膜晶体管及有源矩阵型显示装置及其制造方法

Country Status (7)

Country Link
US (1) US6995048B2 (zh)
EP (1) EP1388897A1 (zh)
JP (1) JPWO2002095834A1 (zh)
KR (1) KR100503581B1 (zh)
CN (1) CN1462481A (zh)
TW (2) TWI296134B (zh)
WO (1) WO2002095834A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102810474A (zh) * 2011-05-31 2012-12-05 台湾积体电路制造股份有限公司 用于提高层间电介质中的金属图案的密度的器件制造方法
CN103035653A (zh) * 2012-10-10 2013-04-10 深圳市华星光电技术有限公司 薄膜晶体管像素结构及其制作方法
CN103715200A (zh) * 2013-12-19 2014-04-09 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN103972243A (zh) * 2014-04-24 2014-08-06 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
WO2017166398A1 (zh) * 2016-03-31 2017-10-05 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN109659357A (zh) * 2018-12-18 2019-04-19 武汉华星光电半导体显示技术有限公司 薄膜晶体管和显示面板
CN109888021A (zh) * 2019-02-27 2019-06-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN111554692A (zh) * 2019-02-08 2020-08-18 株式会社日本显示器 半导体器件和半导体器件的制造方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509616B2 (en) * 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP2003093370A (ja) * 2001-09-26 2003-04-02 Sony Corp 指紋検出装置
KR100846464B1 (ko) 2002-05-28 2008-07-17 삼성전자주식회사 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법
TWI220072B (en) * 2003-02-19 2004-08-01 Toppoly Optoelectronics Corp TFT structure with LDD region and manufacturing process of the same
JP2005072573A (ja) * 2003-08-05 2005-03-17 Semiconductor Energy Lab Co Ltd 配線基板及びその作製方法、並びに半導体装置及びその作製方法
US8937580B2 (en) * 2003-08-08 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Driving method of light emitting device and light emitting device
JP4677713B2 (ja) * 2003-11-25 2011-04-27 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置および電子機器
US8217396B2 (en) 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
JP5072202B2 (ja) * 2004-07-30 2012-11-14 株式会社半導体エネルギー研究所 表示装置の作製方法
US7524728B2 (en) * 2004-11-08 2009-04-28 Sanyo Electric Co., Ltd. Thin film transistor manufacturing method and organic electroluminescent display device
JP4731191B2 (ja) * 2005-03-28 2011-07-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
KR100659112B1 (ko) * 2005-11-22 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판 디스플레이 장치
TWI267213B (en) * 2006-01-27 2006-11-21 Ind Tech Res Inst Organic light emitting device with integrated color filter and method of manufacturing the same
JP2009117620A (ja) * 2007-11-07 2009-05-28 Casio Comput Co Ltd 画像読取装置およびその製造方法
GB0811962D0 (en) * 2008-06-30 2008-07-30 Imp Innovations Ltd Improved fabrication method for thin-film field-effect transistors
KR101002665B1 (ko) * 2008-07-02 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
JP2010245077A (ja) * 2009-04-01 2010-10-28 Epson Imaging Devices Corp 光電変換装置、エックス線撮像装置、光電変換装置の製造方法
TWI395334B (zh) * 2009-11-20 2013-05-01 Au Optronics Corp 薄膜電晶體元件及其製作方法
JP2012033778A (ja) * 2010-07-30 2012-02-16 Dainippon Printing Co Ltd 薄膜トランジスタとその製造方法、薄膜トランジスタアレイとその製造方法、及び、ディスプレイ装置
US8988624B2 (en) 2011-06-23 2015-03-24 Apple Inc. Display pixel having oxide thin-film transistor (TFT) with reduced loading
CN103915507A (zh) * 2012-12-31 2014-07-09 瀚宇彩晶股份有限公司 氧化物薄膜晶体管结构及制作氧化物薄膜晶体管的方法
CN103413898B (zh) * 2013-08-29 2015-11-11 深圳市华星光电技术有限公司 有机发光二极管阳极连接结构及其制作方法
KR102137392B1 (ko) * 2013-10-08 2020-07-24 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102294480B1 (ko) * 2013-10-25 2021-08-27 삼성디스플레이 주식회사 박막 트랜지스터 기판, 박막 트랜지스터 기판의 제조 방법 및 박막트랜지스터 기판을 포함하는 표시 장치
CN103545319A (zh) * 2013-11-08 2014-01-29 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
KR102302802B1 (ko) * 2014-02-24 2021-09-16 엘지디스플레이 주식회사 박막 트랜지스터 기판을 포함하는 표시장치
CN104716196B (zh) * 2015-03-18 2017-08-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
KR102642198B1 (ko) 2016-04-04 2024-03-05 삼성디스플레이 주식회사 유기발광 디스플레이 장치
CN107039351B (zh) * 2017-04-05 2019-10-11 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板
KR102600041B1 (ko) 2018-06-07 2023-11-08 삼성디스플레이 주식회사 유기 발광 표시 장치
US20200073189A1 (en) * 2018-08-30 2020-03-05 Sharp Kabushiki Kaisha Active matrix substrate, display device, and method for manufacturing active matrix substrate

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02234134A (ja) * 1989-03-07 1990-09-17 Nec Corp 液晶表示装置用アクティブマトリクス基板
JP2857900B2 (ja) 1989-12-28 1999-02-17 カシオ計算機株式会社 薄膜トランジスタの製造方法
WO1994000882A1 (fr) * 1992-06-24 1994-01-06 Seiko Epson Corporation Transistor a couches minces, dispositif a semi-conducteurs, dispositif d'affichage et procede de fabrication d'un transistor a couches minces
JP3257086B2 (ja) * 1992-11-12 2002-02-18 セイコーエプソン株式会社 相補性薄膜半導体装置の製造方法
JPH06252405A (ja) * 1993-02-22 1994-09-09 Fuji Xerox Co Ltd 薄膜半導体装置
JP3598121B2 (ja) * 1993-03-19 2004-12-08 ソニー株式会社 薄膜トランジスタの製造方法
JP3393420B2 (ja) 1995-02-28 2003-04-07 ソニー株式会社 半導体装置
US6100119A (en) * 1995-08-31 2000-08-08 Lg Electronics Inc. Thin film transistor and method for fabricating the same
JP3645378B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH09311342A (ja) * 1996-05-16 1997-12-02 Semiconductor Energy Lab Co Ltd 表示装置
JPH10209454A (ja) * 1997-01-17 1998-08-07 Toshiba Corp 薄膜トランジスタの製造方法
JPH11111993A (ja) 1997-09-30 1999-04-23 Toshiba Corp 半導体装置の製造方法
JPH11109406A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 表示装置とその製造方法
JP2000183358A (ja) * 1998-07-17 2000-06-30 Sony Corp 薄膜半導体装置の製造方法
JP2001023899A (ja) 1999-07-13 2001-01-26 Hitachi Ltd 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
JP3956572B2 (ja) * 2000-03-13 2007-08-08 セイコーエプソン株式会社 液晶装置用基板の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102810474A (zh) * 2011-05-31 2012-12-05 台湾积体电路制造股份有限公司 用于提高层间电介质中的金属图案的密度的器件制造方法
CN102810474B (zh) * 2011-05-31 2015-02-18 台湾积体电路制造股份有限公司 用于提高层间电介质中的金属图案的密度的器件制造方法
CN103035653A (zh) * 2012-10-10 2013-04-10 深圳市华星光电技术有限公司 薄膜晶体管像素结构及其制作方法
CN103715200A (zh) * 2013-12-19 2014-04-09 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN103972243A (zh) * 2014-04-24 2014-08-06 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103972243B (zh) * 2014-04-24 2017-03-29 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
WO2017166398A1 (zh) * 2016-03-31 2017-10-05 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US10372000B2 (en) 2016-03-31 2019-08-06 Boe Technology Group Co., Ltd. Array substrate and method of manufacturing the same, and display device
CN109659357A (zh) * 2018-12-18 2019-04-19 武汉华星光电半导体显示技术有限公司 薄膜晶体管和显示面板
US11189731B2 (en) 2018-12-18 2021-11-30 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin-film transistor and display panel
CN111554692A (zh) * 2019-02-08 2020-08-18 株式会社日本显示器 半导体器件和半导体器件的制造方法
CN109888021A (zh) * 2019-02-27 2019-06-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Also Published As

Publication number Publication date
WO2002095834A1 (fr) 2002-11-28
TW200812090A (en) 2008-03-01
US6995048B2 (en) 2006-02-07
TWI296134B (zh) 2008-04-21
KR20030029108A (ko) 2003-04-11
JPWO2002095834A1 (ja) 2004-09-09
US20040087067A1 (en) 2004-05-06
TWI297549B (en) 2008-06-01
KR100503581B1 (ko) 2005-07-25
EP1388897A1 (en) 2004-02-11

Similar Documents

Publication Publication Date Title
CN1462481A (zh) 薄膜晶体管及有源矩阵型显示装置及其制造方法
CN1292489C (zh) 半导体装置及其制造方法
CN1294656C (zh) 半导体器件及其制造方法
CN1311562C (zh) 发光器件
CN1203556C (zh) 半导体设备
CN1373384A (zh) 半导体器件及其制造方法
CN1776513A (zh) 薄膜晶体管阵列面板及其制造方法
CN1276630A (zh) 半导体器件及其制造方法
CN1133889C (zh) 有源矩阵基板、电光学装置及有源矩阵基板制造方法
CN1577435A (zh) 发光器件
CN1729719A (zh) 显示装置和显示装置的制作方法
CN101038930A (zh) 有机场致发光装置及其制造方法、电子设备
CN1671255A (zh) 显示装置
CN1855396A (zh) 薄膜晶体管、显示装置以及电子装置的制造方法
CN1870293A (zh) 半导体器件及其制造方法
CN1282106A (zh) 接触结构及半导体器件
CN1638030A (zh) 半导体器件的制造方法
CN1945856A (zh) 半导体器件及其制造方法
CN1786801A (zh) 薄膜晶体管阵列面板及其制造方法
CN1577775A (zh) 制造半导体器件的方法
CN1684557A (zh) 光发射装置及其制造方法
CN1822395A (zh) 半导体器件、驱动电路以及半导体器件的制造方法
CN1324540C (zh) 具有多晶硅薄膜晶体管的平板显示装置
JP6291015B2 (ja) 半導体装置
JP2002151524A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned