[go: up one dir, main page]

CN1786801A - 薄膜晶体管阵列面板及其制造方法 - Google Patents

薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN1786801A
CN1786801A CNA2005101276927A CN200510127692A CN1786801A CN 1786801 A CN1786801 A CN 1786801A CN A2005101276927 A CNA2005101276927 A CN A2005101276927A CN 200510127692 A CN200510127692 A CN 200510127692A CN 1786801 A CN1786801 A CN 1786801A
Authority
CN
China
Prior art keywords
layer
gate
array panel
protective layer
tft array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005101276927A
Other languages
English (en)
Inventor
梁成勋
库纳尔·萨蒂亚布尚·吉罗特拉
金秉浚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1786801A publication Critical patent/CN1786801A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种TFT阵列面板，包括：基底；具有栅电极的栅极线；形成在栅极线上的栅极绝缘层；具有源电极的数据线和与源电极隔开的漏电极；形成在数据线和漏电极上的钝化层；以及连接至漏电极的像素电极。TFT阵列面板进一步包括位于栅极绝缘层和钝化层的至少一个之下的包括Si的保护层，从而增加可靠性。

Description

薄膜晶体管阵列面板及其制造方法
相关申请的交叉引用
本申请要求于2004年12月8日提交的韩国专利申请第2004-103020号的优先权，其全部内容结合于此供参考。
技术领域
本发明通常涉及一种用于液晶显示器(LCD)或有源矩阵有机发光显示器(AM-OLED)的薄膜晶体管(TFT)阵列面板及其制造方法，并且更特别地，涉及具有低电阻率布线的TFT阵列面板及其制造方法。
背景技术
液晶显示器(LCD)是最广泛使用的平面显示器之一。LCD包括设置有场产生电极的两个面板和夹置于两个面板之间的液晶(LC)层。通过向场产生电极施加电压以在LC层中产生电场(该电场使得LC层中的LC分子进行定向，以调整入射光的极化)而使LCD显示图像。
一个面板具有成矩阵型排列的像素电极。另一面板具有覆盖另一面板的整个表面的共电极。LCD通过向每个像素电极施加电压来显示图像。每个像素电极均连接至控制每个像素电极的电压的TFT上。每个TFT通过栅极线上的电压进行控制并连接至载有数据信号的数据线(有时称为“数据总线”)。TFT是用于控制提供到每个像素电极的图形信号的开关装置。使用TFT作为LCD和AM-OLED的开关装置。
现在，随着显示器的尺寸增大，连接至显示器中的TFT的栅极线和数据总线增长。布线长度的增加增大了线的电阻。电阻的增大增加了信号延迟。
为了减小信号延迟，栅极总线和数据总线需要由低电阻率的材料形成。
铜(Cu)是具有低电阻率的材料之一。Cu可以用作具有降低的信号延迟的大型显示器的布线。然而，Cu对于诸如气体(例如，在制造期间Cu将暴露到其中的NH3气)的化学物质具有弱的耐化学性。并且，Cu难以附着到其他层。因此，将Cu应用到显示器可能导致显示器具有下降的可靠性。
发明内容
本发明提供了一种TFT阵列面板，在其制造工艺期间将产生很少的缺陷。
本发明还提供了一种用于制造上述TFT阵列面板的方法。
在根据本发明的示例性TFT阵列面板中，TFT阵列面板包括：基底；形成在基底上的栅极线；形成在栅极线上的栅极绝缘层；具有源电极的数据线和与源电极隔开的漏电极；形成在数据线和漏电极上的钝化层；连接至漏电极的像素电极；以及位于栅极绝缘层和钝化层的至少一个下面的包括Si的保护层。
保护层可以由SiO2或硅化物形成。
在根据本发明的制造TFT阵列面板的示例性方法中，包括如下步骤：在基底上形成栅极线；在栅极线上形成栅极绝缘层；在栅极绝缘层上形成半导体层；在半导体层和栅极绝缘层上形成包括源电极的数据线和与源电极隔开的漏电极；形成连接至漏电极的像素电极；形成钝化层；以及在形成栅极绝缘层和形成钝化层的至少一个之前形成保护层。
在一个实施例中，在形成栅极绝缘层或钝化层之前，通过形成非晶硅层并退火非晶硅层来形成保护层。在另一实施例中，保护层由SiO2或硅化物形成。
附图说明
通过参照附图详细描述本发明的优选实施例，并发明的特征对于本领域的普通技术人员来说将会更加显而易见，附图中：
图1是根据本发明的实施例的用于LCD的TFT阵列面板的平面图；
图2是沿图1中的II-II′线截取的TFT阵列面板的横截面图；
图3A是在根据本发明的实施例的一个步骤中的TFT阵列面板的平面图；
图3B是沿着图3A中的IIIB-IIIB′线截取的TFT阵列面板的横截面图；
图4和图5是示出图3A和图3B的步骤之后的制造步骤的横截面图；
图6A是示出根据本发明的实施例的制造TFT阵列面板的另一步骤的平面图；
图6B是沿着图6A中的VIB-VIB′线截取的TFT阵列面板的横截面图；
图7A是示出根据本发明的实施例的制造TFT阵列面板的另一步骤的平面图；
图7B是沿着图7A中的VIIB-VIIB′线截取的TFT阵列面板的横截面图；
图8是沿着VIIB-VIIB′线截取的横截面图，其示出了在图7A所示的工艺步骤之后的结构；
图9A是示出根据本发明的实施例的制造TFT阵列面板的另一步骤的平面图；
图9B是沿着图9A的IXB-IXB′线截取的TFT阵列面板的横截面图；
图10是根据本发明的另一实施例的用于LCD的TFT阵列面板的平面图；
图11是沿着图10中的XI-XI′线截取的TFT阵列面板的横截面图；
图12A是示出根据本发明的另一实施例的制造TFT阵列面板的步骤的平面图；
图12B是沿着图12A中的XIIB-XIIB′线截取的TFT阵列面板的横截面图；
图13至图17是示出在图12B的结构之后的制造工序中处于不同步骤的TFT结构的横截面图；
图18A是示出根据本发明的另一实施例的制造TFT阵列面板的步骤的平面图；
图18B是沿着图18A中的XVIIIB-XVIIIB′线截取的TFT阵列面板的横截面图；
图19是示出其上形成有保护层803的图18B中的TFT结构的横截面图；
图20A是示出在根据本发明的另一实施例的制造中的中间阶段制造TFT阵列面板的步骤的平面图；以及
图20B是沿着图20A中的XXB-XXB′线截取的TFT阵列面板的横截面图。
在不同的图中使用相同的参考标号表示相似或相同的元件。
具体实施方式
图1示出了根据本发明的实施例的TFT阵列面板的平面图，并且图2示出沿图1中的II-II′线截取的结构的横截面。
参照图1及图2，用于传送栅极信号的多个栅极线121形成在绝缘基底110上。栅极线121在水平方向延伸，并且每个栅极线121的部分形成栅电极124。每个栅极线121的另一部分向下突出以形成扩张部127。
栅极线121由包括铜或铜合金的导电材料(即，铜层)124q、127q、和129q以及被选择用于提高铜层124q、127q、和129q与绝缘基底110的粘附度的材料(诸如钼)的下导电层124p、127p、和129p形成。下导电层124p、127p、和129p不仅可以由钼(Mo)制成，而且还可以由铬(Cr)、钛(Ti)、钽(Ta)、其合金、其氮化物、以及其任意化合物制成。
下导电层124p、127p、和129p防止层124q、127q、和129q翘起或剥落。
层124q、127q、和129q以及下导电层124p、127p、和129p可以具有相对于第一基底110的表面呈约30度至80度范围内的倾斜角的锥形侧面。这些锥形侧面确保了待沉积的后续层将没有损坏地与底层结构相一致。
在栅极线121和基底110上形成保护层801。保护层801防止形成栅极线121的层124q、127q、和129q被腐蚀和氧化。
保护层801包括硅(Si)，并且可以由氧化硅(SiO2)、氧氮化硅(SiON)、或硅化物制成。
保护层801的厚度为约30至300，以充分地保护底部铜层，并为与阵列面板相关的储能电容器的提供电介质的部分。
由氮化硅(SiNx)形成的栅极绝缘层140形成在保护层801上。
通常地，包括SiNx的栅极绝缘层140可以通过在具有栅极线121的基底110的上面同时经过硅烷(SiH4)、氮(N2)、和氨(NH3)气来形成。在不存在保护层801的情况下，NH3气会腐蚀金属。因此，当层124q、127q、和129q包括铜并暴露于NH3气时，层124q、127q、和129q被氧化和腐蚀。氧化和腐蚀使得铜层124q、127q、和129q的电阻增大，并且铜层124q、127q、和129q与栅极绝缘层140之间的粘附度降低。粘附度的减小使得栅极绝缘层140从铜层124q、127q、和129q分离(即，层140从层124q、127q、和129q翘起)。
在铜层124q、127q、和129q和栅极绝缘层140之间的保护层801解决了这些问题。
由氢化非晶硅制成的多个半导体带151形成在栅极绝缘层140上面。每个半导体带151在纵向延伸，多个突起154从每个半导体带151朝向栅电极124分叉。突起154覆盖栅极线121的部分，并且待形成的TFT的通道区域将形成在这些突起154中。
由硅化物或重掺n型杂质的n+氢化非晶硅制成的包括欧姆接触突出部163的欧姆接触带161和欧姆接触岛165形成在半导体带151上。欧姆接触层163和165彼此分离的形成并设置在半导体突起154上。半导体层151和154以及欧姆接触层161、163、和165的侧面相对于基底110的表面呈约30度至80度范围内的角度倾斜。
多条数据线171、多个漏电极175、以及多个储能电容器导体177形成在欧姆接触层161、163、和165以及栅极绝缘层140上。
数据线171被设定为承载数据信号并大致在与栅极线121相交的纵向延伸。每条数据线171均具有端部179，其具有用于与其他层或外部装置接触的相对较大的面积。数据线171具有朝向漏电极175突起的多个分支。这些分支形成源电极173。每对源电极173和漏电极175至少部分地位于相应的欧姆接触层161和165上，并相对于栅电极124彼此分离并相对。
包括源电极173的数据线171、漏电极175、以及储能电容器导体177可以由双层形成。上层171q、173q、175q、177q、和179q包括Cu。下层171p、173p、175p、177p、和179p包括Mo、Cr、Ti、Ta、其合金、其氮化物、或其任意化合物，以阻止Cu进入半导体层151和154以及欧姆接触层161、163、和164。
在另一实施例中，数据线171和漏电极175可以由Cu单一层或不少于三层的多层结构形成。
同栅极线121一样，数据线171、漏电极175、以及储能电容器导体177可以具有相对于第一基底110的表面具有呈约30度至80度的范围内的倾斜角的锥形侧面。
栅电极124、源电极173、漏电极175、以及半导体带151的突起154一起形成TFT。TFT通道(未示出)形成在源电极173与漏电极175之间的突起154上。储能电容器导体177与栅极线121的扩张部127重叠。
欧姆接触岛163和165分别夹置于半导体层的突起154、源电极173、以及漏电极175之间，以降低在一面的突起154与在另一面的源电极173以及漏电极175之间的接触阻抗。半导体带151的大部分的宽度比数据线171的宽度窄。然而，半导体带151的宽度在与栅极线121的交叉点变宽，以防止数据线171和栅极线121短路。
在数据线171、漏电极175、储能电容器导体177、端部179、以及露出的半导体带151上形成保护层803。
保护层803防止铜层171q、173q、175q、177q、和179q在随后的工艺中被氧化和腐蚀。
保护层803由诸如氧化硅(SiO2)、氧氮化硅(SiON)、或硅化物的包括硅(Si)的材料形成。
保护层803的厚度为约30至300。
在保护层803上形成由氮化硅(SiNx)制成的钝化层180。
通常地，包括SiNx的钝化层180可以通过同时提供硅烷(SiH4)、氮(N2)、和氨(NH3)气来形成。NH3气具有腐蚀金属的特性。因此，当暴露于NH3气时，铜层171q、173q、175q、177q、和179q被氧化和腐蚀。氧化和腐蚀使得铜层171q、173q、175q、177q、和179q的电阻增大，并使得铜层171q、173q、175q、177q、和179q与其他层的粘附度减小。粘附度的减小使得钝化层180分离。
在铜层171q、173q、175q、177q、和179q和钝化层180之间的保护层803解决了这些问题。
钝化层180包括诸如181、187、和182的多个接触孔，以分别露出栅极线121的端部129、漏电极175的部分、储能电容器177的部分、以及数据线171的端部129。
由氧化锡铟(ITO)或氧化锌铟(IZO)制成多个像素电极190以及接触辅助件81和82形成在钝化层180上。
像素电极190通过接触孔185电连接至漏电极175以接受数据电压。同样，像素电极190通过接触孔187连接至储能电容器177以传输数据电压。
在LCD中，被供给数据电压的像素电极190以及被供给共电压的具有共电极的另一面板(未示出)在夹置于像素电极190和共电极之间的LC层(未示出)中产生电场以对LC分子进行定向。
考虑到电路(未示出)，像素电极190和共电极(未示出)形成具有液晶电介质的LC电容器用于存储电荷。像素电极190和相邻像素的栅极线121(即，前端栅极线)重叠以形成储能电容器。储能电容器与LC电容器并联形成，以增加存储电荷的容量。
栅极线121的扩张部127增加了与像素电极的重叠面积，并且在钝化层180下面的储能电容器177减小了在像素电极190和前端栅极线121之间的距离。结果增加了储能电容器的容量。
接触辅助件81和82分别通过接触孔181和182连接至栅极线121的端部129和数据线171的端部179。接触辅助件81和82保护栅极线121的端部129和数据线171的端部179，并增加端部129和179与外部装置的粘附度。接触辅助件82是可选元件。
在下文中，将参照图3A至9B以及图1和图2详细描述图1和图2中所示的TFT阵列面板的制造方法。
如图3A和3B所示，包括Mo、Cr、Ti、Ta、其合金、或其氮化物的下层，以及包括Cu或Cu合金(即，Cu层)的上层通过共溅射而形成于基底110上。
在一个实施例中，Cu靶和Mo靶均位于同一共溅射室中。开始，仅向Mo靶供施加电功率使得在基底110上形成下部Mo层124p、127p、和129p。可以在Mo溅射期间提供N2气以形成氮化钼。在这种情况下，在下层和待形成的Cu层124q、127q、和129q之间形成的氮化钼阻止Cu扩散到下层124p、127p、和129p中或通过下层124p、127p、和129p扩散。下层124p、127p、和129p的厚度为约30至300。
在关闭施加到Mo靶的电功率之后，电功率被施加到Cu靶以形成Cu层124q、127q、和129q。Cu层124q、127q、和129q的厚度为约1000至3000。
在Cu层下面的Mo层增加了Cu层与基底110之间的粘附度，以防止Cu层剥落或翘起，并防止氧化的Cu扩散到基底110中。
由下层124p、127p、和129p和Cu层124q、127q、和129q形成的双层被形成图样，以形成包括栅电极124、扩张部127、以及端部129的栅极线121。
参照图4，在栅极线121上形成保护层801。
保护层801通过等离子加强的化学气相沉积(PECVD)由诸如SiO2、SiON、或非晶Si的包括Si的材料来形成。
SiO2可以通过向栅极线121提供SiH4和N2O通过PECVD来形成。同时，可以添加N2以形成SiON。由SiON形成的保护层801可以在保护层801的上部包括比在其下部更大浓度的N2，并且可以在邻近栅极绝缘层140(图5)的部分仅由氮形成。
在另一实施例中，通过PECVD在栅极线121上形成非晶硅，然后非晶硅通过快速热退火(RTA)以大约400℃至800℃被退火，从而使得非晶硅与栅极线121的铜反应，以形成一硅化二铜(coppersilicide)。可以通过控制反应条件使一硅化二铜形成在栅极线121和非晶硅的界面处。
保护层801在形成栅极绝缘层140的处理期间保护铜层124q、127q、和129q。保护层801的厚度为约30至300。
参照图5，包括SiNx的栅极绝缘层140以通常在约250℃至500℃的范围内的温度形成在保护层801上。栅极绝缘层140的厚度为约2000至5000。
通常地，包括SiNx的栅极绝缘层140可以通过在具有栅极线121的基底110的上面同时经过硅烷(SiH4)、氮(N2)、和氨(NH3)气来形成。NH3气腐蚀许多金属。因此，当铜层124q、127q、和129q暴露于NH3气中时，铜层124q、127q、和129q被氧化和腐蚀。氧化和腐蚀使得铜层124q、127q、和129q的电阻增大，并且降低了铜层124q、127q、和129q与栅极绝缘层140之间的粘附度。粘附度的减小使得铜层124q、127q、和129q从栅极绝缘层140分离。
在铜层124q、127q、和129q和栅极绝缘层140之间的保护层801解决了这些问题。
参照图6A和图6B，诸如氢化非晶硅(a-Si：H)的内部非晶硅和掺杂有杂质的外部非晶硅被沉积并形成图样，以形成包括突起154的半导体带151和包括突出部164的掺杂非晶硅层161。
通过溅射在掺杂非晶硅层161上形成包括Mo、Cr、Ti、Ta、其合金、或其氮化物的下层以及包括Cu的上部Cu层。同栅极线121一样，下层和在其上的Cu层可以通过共溅射来形成。共溅射的详细方法同上文参照图3A和图3B所述的栅极线121的共溅射方法。如图7A和图7B所示，下层和Cu层被形成图样以形成包括源电极173和端部179的数据线171(图7A)、漏电极175、以及储能电容器导体177。
去除暴露于源电极173和漏电极175之间的掺杂非晶硅，以形成欧姆接触层164、163、和165(图7B)，并且露出内部半导体154的部分。内部半导体154的露出表面通过氧等离子处理以公知的方式被稳定。
参照图8，在包括源电极173和端部179的数据线171、漏电极175、以及储能电容器导体177上形成保护层803。
保护层803通过等离子加强的化学气相沉积(PECVD)由诸如SiO2、SiON、或非晶硅的包括Si的材料来形成。
SiO2可以通过在数据线171、漏电极175、以及储能电容器导体177上方经过SiH4和N2O通过PECVD来形成。同时，可以添加N2以形成SiON。由SiON形成的保护层801可以在其上部包括更大浓度的N2，并且可以在邻近栅极绝缘层140的部分仅由氮形成。例如，流过9000sccm的N2O和130sccm的SiH4以形成约500的SiO2，然后流过7000sccm的N2O、500sccm的NH3、以及130sccm的SiH4来形成约2500至3000的SiON。流过5000sccm的N2、800sccm的NH3、以及130sccm的SiH4以在邻近栅极绝缘层140的部分中形成约500的SiNx。
在形成保护层803的另一实施例中，通过PECVD在数据线171、漏电极175、以及储能电容器导体177上形成非晶硅，然后非晶硅通过快速热退火(RTA)以大约400℃至800℃被退火，以使得非晶硅与数据线171、漏电极175、以及储能电容器导体177的Cu反应，以形成一硅化二铜。可以通过控制反应条件使一硅化二铜仅形成在数据线171、漏电极175、储能电容器导体177、以及非晶硅的界面处。
保护层803在用于形成钝化层180(图9B)的随后工艺期间保护Cu层171q、173q、175q、177q、和179q。保护层803的厚度为约30至300。
参照图9A和9B，包括SiNx的钝化层180形成在保护层803上。
通常地，包括SiNx的钝化层180可以通过在具有栅极线121的基底110的上面同时经过硅烷(SiH4)、氮(N2)、和氨(NH3)气来形成。众所周知，NH3气腐蚀包括Cu的许多金属。因此，当铜层171q、173q、175q、177q、和179q暴露于NH3气时，铜层171q、173q、175q、177q、和179q被氧化和腐蚀。氧化和腐蚀使得铜层171q、173q、175q、177q、和179q的电阻增大，并且降低了铜层171q、173q、175q、177q、和179q与钝化层180之间的粘附度。粘附度的降低使得铜层171q、173q、175q、177q、和179q从相邻材料分离。
在铜层171q、173q、175q、177q、和179q和钝化层180之间的保护层803解决了这些问题。
钝化层180(图9A和9B)被形成图样以形成接触孔181、185、187、和182。
诸如ITO或IZO的透明导体被形成并形成图样，以形成诸如电极190(图1和图2)的像素电极和接触辅助件81和82。
在该实施例中，保护层801和803(图9B)均形成在栅极线和数据线上方，然而，如果需要，可以仅有一个保护层形成在栅极线或数据线上方。
图10是根据本发明的另一实施例的TFT阵列面板的平面图；并且图11是沿着图10中的XI-XI′线截取的横截面图。
参照图10和图11，在绝缘基底110上形成用于传输栅极信号的多条栅极线121。栅极线121在水平方向延伸，并且每条栅极线121的部分形成栅电极124。多条储能电极线131与栅极线121并联的形成，并与栅极线电分离。每条储能电极线131与漏电极175重叠并与像素电极190形成储能电容器。
栅极线121和储能电极线131由包括铜或铜合金的导电层(即、铜层)121q、124q、和131q以及下导电层121p、124p、和131p形成，以提高铜层121q、124q、和131q与绝缘基底110的粘附度。下导电层121p、124p、131p可以包括钼(Mo)、铬(Cr)、钛(Ti)、钽(Ta)、其合金、其氮化物、或其化合物。
下导电层121p、124p、和131p防止铜层121q、124q、和131q翘起或剥落。
铜层121q、124q、和131q以及下导电层121p、124p、和131p可以具有相对于第一基底110的表面成在约30至80度范围内的倾斜角的锥形侧面。
在栅极线121和储能电极线131上形成保护层801。
保护层801防止形成栅极线121的铜层121q、124q、和131q的被腐蚀和氧化。
保护层801包括硅(Si)，并且可以由氧化硅(SiO2)、氧氮化硅(SiON)、或硅化物制成。
考虑到保护铜层和存储容量，保护层801的厚度为约30至300。
在保护层801上形成氮化硅(SiNx)栅极绝缘层140。
通常地，包括SiNx的栅极绝缘层140可以通过在具有栅极线121的基底110的上面同时提供硅烷(SiH4)、氮(N2)、和氨(NH3)气来形成。NH3气腐蚀金属。因此，当铜层121q、124q、和131q暴露于NH3气时，铜层121q、124q、和131q被氧化和腐蚀。氧化和腐蚀使得铜层121q、124q、和131q的电阻增大，并且铜层121q、124q、和131q与栅极绝缘层140之间的粘附度降低。粘附度的降低使得铜层121q、124q、和131q从栅极绝缘层140分离。
在铜层121q、124q、和131q和栅极绝缘层140之间的保护层801解决了这些问题。
由氢化非晶硅制成的多个半导体带151形成在栅极绝缘层140上面。每个半导体带151在纵向延伸并具有向栅电极124分支的多个突起154。
由硅化物或重掺n型杂质的n+氢化非晶硅制成的多个欧姆接触带161和欧姆接触岛163和165形成在半导体带151上。一对岛欧姆接触层163和165位于半导体带151的突起154上。
半导体层151和154、以及欧姆接触层161、163、和165的侧面相对于基底110的表面以在约40度至80度的范围内的角度倾斜。
包括源电极173的多条数据线171以及多个漏电极175形成在欧姆接触层161、163、和165以及栅极绝缘层140上。
数据线171被设定为传输数据信号并大致在与栅极线121相交的纵向延伸。每条数据线171均具有端部179，其具有用于与其他层或外部装置接触的相对较大的面积。数据线171可以具有朝向漏电极175突起的多个分支。这些分支形成源电极173。每对源电极173和漏电极175至少部分地位于相应的欧姆接触层161和165上，并相对于栅电极124彼此分离并相对。
包括源电极173的数据线171以及漏电极175可以由双层形成。上层171q、173q、175q、177q、和179q包括Cu。下层171p、173p、175p、177p、和179p包括Mo、Cr、Ti、Ta、其合金、其氮化物、或其化合物，以阻止Cu进入半导体层151和154以及欧姆接触层161和164。
在另一实施例中，数据线171和漏电极175可以由Cu单一层或不少于三层的多层结构形成。
同栅极线121一样，数据线171和漏电极175可以具有相对于第一基底110的表面具有在约30度至80度的范围内的倾斜角的锥形侧面。
栅电极124、源电极173、漏电极175、以及半导体带151的突起154一起形成TFT。TFT通道(未示出)形成在源电极173与漏电极175之间的突起154上。
在数据线171、漏电极175、以及露出的半导体层151上形成保护层803。
保护层803防止铜层171q、173q、175q、177q、和179q在随后的工艺步骤中被氧化和腐蚀。
保护层803由诸如氧化硅(SiO2)、氧氮化硅(SiON)、或硅化物的包括硅(Si)的材料形成。
保护层803的厚度为约30至300。
在保护层803上形成由氮化硅(SiNx)制成的钝化层180。
通常地，包括SiNx的钝化层180可以通过在基底110上方同时经过硅烷(SiH4)、氮(N2)、和氨(NH3)气来形成。NH3气腐蚀金属。因此，当铜层171q、173q、175q、和179q暴露于NH3气时，铜层171q、173q、175q、和179q被氧化和腐蚀。氧化和腐蚀使得铜层171q、173q、175q、和179q的电阻增大，并使得铜层171q、173q、175q、和179q与不同层的粘附度降低。粘附度的降低使得钝化层180从底层结构分离。
在铜层171q、173q、175q、和179q和钝化层180之间的保护层803解决了这些问题。
钝化层180包括多个接触孔182和182，以分别露出数据线171的端部179和漏电极175的部分。
由氧化锡铟(ITO)或氧化锌铟(IZO)制成多个像素电极190以及接触辅助件82形成在钝化层180上。
每个像素电极190通过接触孔185电连接至漏电极175以接受数据电压。
被供给数据电压的各个像素电极190以及被供给共电压的具有共电极的另一面板(未示出)在夹置于像素电极190和共电极之间的LC层(未示出)中产生电场以对LC分子进行定向。
接触辅助件82通过接触孔182连接至数据线171的端部179。接触辅助件82保护数据线171的端部179并增加端部179与外部装置的粘附度。
在下文中，将参照图12A至图19B详细描述图10和图11的TFT阵列面板的制造方法。
参照图12A至12B，通过共溅射在基底110上形成包括Mo、Cr、Ti、Ta、其合金、其氮化物、或其化合物的下层121p、124p、和131p以及包括Cu或Cu合金的上层121q、124q、和131q(即，Cu层)。
在一个实施例中，Cu靶和Mo靶均位于共溅射室中。开始，仅向Mo靶供施加电功率使得在基底110上形成由Mo制成的下层121p、124p、和131p。可以在Mo溅射期间提供N2气以形成氮化钼。在这种情况下，可以在钼的下层和待形成的Cu层之间形成氮化钼，以阻止Cu扩散到下层中。下层的厚度为约30至300。
在关闭施加到Mo靶的电功率之后，电功率仅被施加到Cu靶以形成Cu层121q、124q、和131q。Cu层的厚度为约1000至3000。
Cu层121q、124q、和131q以公知的方式通过将Cu沉积(例如，溅射)到钼(其接着被溅射到基底110上)上来形成，然后将铜和钼形成图样，以形成如图12A和12B所示的包括栅电极124的栅极线121和储能电极线131。
在Cu层下面的由诸如Mo的材料制成的下层121p、124p、和131p增加了Cu层与基底110之间的粘附度，以防止Cu层剥落或翘起，并防止氧化的Cu扩散到基底110中。
参照图13，通过等离子加强的化学气相沉积(PECVD)由诸如SiO2、SiON、或非晶Si的包括Si的材料形成的保护层801形成在栅极线121和储能电极线131上。
SiO2可以通过向栅极线121提供SiH4和N2O通过PECVD来形成。同时，可以添加N2以形成SiON。由SiON形成的保护层801可以在上部保护层包括更大浓度的N2，并且可以在保护层801(该保护层直接位于要形成的栅极绝缘层140之下，见图14所示)的顶部仅由氮形成。
在形成保护层801的另一实施例中，通过PECVD在栅极线121和储能电极线131上形成非晶硅，然后非晶硅通过快速热退火(RTA)以大约400℃至800℃被退火，以使得非晶硅与栅极线121和储能电极线131的铜反应，以形成一硅化二铜。可以通过控制反应条件使一硅化二铜形成在栅极线121和储能电极线131、以及非晶硅的界面处。
保护层801在形成栅极绝缘层140的随后工艺期间保护铜层121q、124q、和131q。保护层801的厚度为约30至300。当保护层801的厚度小于30时，保护层801不能保护铜层121q、124q、和131q。当保护层801的厚度大于300时，使用保护层801的部分作为电容器的电介质的储能电容器的容量降低。
参照图14，包括SiNx的栅极绝缘层140在约250℃至500℃的范围内的温度形成在保护层801上。栅极绝缘层140的厚度为约2000至5000。
通常地，包括SiNx的栅极绝缘层140可以通过在基底110的上面同时经过硅烷(SiH4)、氮(N2)、和氨(NH3)气来形成。NH3腐蚀金属。因此，当铜层121q、124q、和131q暴露于NH3气时，铜层121q、124q、和131q被氧化和腐蚀。氧化和腐蚀使得铜层121q、124q、和131q的电阻增大，并且降低了铜层121q、124q、和131q与栅极绝缘层140的粘附度。粘附度的降低使得铜层121q、124q、和131q从栅极绝缘层140分离。
在铜层124q、127q、和129q和栅极绝缘层140之间的保护层801解决了这些问题。
参照图15，由氢化非晶硅(a-Si:H)制成的内部非晶硅层150和重掺n型杂质(诸如磷)的外部非晶硅层160形成在栅极绝缘层140上。
通过溅射在掺杂非晶硅层160上形成包括Mo、Cr、Ti、Ta、其合金、或其氮化物的下导电层170p以及包括Cu的上部Cu层170q。
同栅极线121一样，下层和Cu层可以通过如上所述的共溅射来形成。
在一个实施例中，Cu靶和Mo靶均位于共溅射室中。开始，仅向Mo靶供施加电功率使得在基底110上形成由Mo制成的下导电层170p。可以在Mo溅射期间提供N2气以形成氮化钼。在这种情况下，在下导电层170p和Cu层170q之间形成氮化钼，阻止Cu扩散到下钼导电层170p中。下层的厚度为约30至300。
在关闭施加到Mo靶的电功率之后，电功率仅被施加到Cu靶以形成Cu层170q。Cu层170q的厚度为约1000至3000。
在Cu层170q下面的由诸如Mo的材料制成的下导电层170p增加了Cu层170q到基底110的粘附度，以防止Cu层170q剥落或翘起，并防止氧化的Cu扩散到基底110中。
在Cu层170q上涂布光刻胶薄膜。光刻胶薄膜通过曝光掩膜被曝光，并且被显影以形成包括如图16中所示的具有不同厚度的多个第一和第二部分52和54，并如下所述被设置。
位于TFT的通道区域B的上方的每个第二部分54具有小于位于数据线区域A上的第一部分52的厚度小的厚度。在剩余区域C上的光刻胶薄膜的部分被去除或具有非常小的厚度。根据在随后蚀刻步骤中的蚀刻条件来调整在通道区域B上的第二部分54与在数据线区域A上的第一部分52的厚度比。优选地，第二部分54的厚度等于或小于第一部分52的厚度。
光刻胶薄膜的基于位置的厚度可通过多种技术来获得，例如，在曝光掩膜上设置半透明区域以及透明区域和不透明区域。半透明区域可选地具有狭缝图样、晶格图样、具有中间透射率或中间厚度的薄膜。当使用狭缝图样时，狭缝的宽度或狭缝之间的距离优选地小于用于光刻法的曝光器的分辨率。另一实例是使用可回流光刻胶。即，一旦通过使用仅具有透明区域和不透明区域的正常曝光掩膜形成由可回流材料制成的光刻胶图样，光刻胶图样经历回流处理以流到没有光刻胶的区域上，从而形成薄的部分。
参照图17，在区域C中的下导电层170p和Cu层170q的露出部分被去除，以露出掺杂非晶硅层160(图16)的底层部分。
随后，在区域C中的掺杂非晶硅层160的露出部分以及半导体层150的底层部分被去除，以露出底层栅极绝缘层140。在区域B中的光刻胶图样的第二部分54或者在掺杂非晶硅层160和半导体层150被去除的同时被去除或者被单独地去除，以露出Cu层174q。保留在通道区域B上的第二部分54的剩余物通过灰化被去除。
去除在位于TFT的通道上的区域B中的掺杂有杂质的非晶硅164以及包括Cu层174q以及下导电层174p的导体174。
在去除半导体174、以及掺杂有杂质的非晶硅164期间，可以去除内部非晶硅154的部分以使得厚度减小。在区域A中的光刻胶图样的第一部分52现在被去除以完成所有光刻胶的去除。
这样，参照图18A和18B，在通道区域B上的每个导体174(图17)被划分成具有源电极173的数据线171和漏电极175。同样，每个掺杂非晶硅带164被划分成欧姆接触带161和多个欧姆接触岛165。
参照图19，在包括源电极173和端部179的数据线171以及漏电极175上形成保护层803。
保护层803通过等离子加强的化学气相沉积(PECVD)由诸如SiO2、SiON、或非晶硅的包括Si的材料来形成。
SiO2可以通过PECVD通过在数据线171和漏电极175上方经过SiH4和N2O来形成。同时，可以添加N2以形成SiON。由SiON形成的保护层803可以在保护层803的上部包括更多浓度的N2，并且可以在恰好在钝化层180下面的顶部中仅由氮形成。
在另一实施例中，通过PECVD在数据线171上形成非晶硅层以形成保护层803，然后形成漏电极175，非晶硅通过快速热退火(RTA)以大约400℃至800℃被退火，以使得非晶硅与数据线171和漏电极175的铜反应，以形成一硅化二铜。可以通过控制反应条件使一硅化二铜形成在数据线121和漏电极175以及非晶硅的界面处。
保护层803在形成钝化层180的期间保护铜层171q、173q、175q、和179q。保护层803的厚度为约30至300。
参照图20A和20B，包括SiNx的钝化层180形成在保护层803上。
通常地，包括SiNx的钝化层180可以通过在具有栅极线121的基底110的上面同时经过硅烷(SiH4)、氮(N2)、和氨(NH3)气来形成。NH3气具有腐蚀金属的特性。因此，当铜层171q、173q、175q、和179q暴露于NH3气时，铜层171q、173q、175q、177q、和179q被氧化和腐蚀。氧化和腐蚀使得铜层171q、173q、175q、和179q的电阻增大，并且降低了铜层171q、173q、175q、和179q与钝化层180之间的粘附度。粘附度的降低使得铜层171q、173q、175q、和179q从钝化层180分离。
在铜层171q、173q、175q、和179q和钝化层180之间的保护层803解决了这些问题。
钝化层180被形成图样以形成接触孔185和182。
诸如ITO或IZO的透明导体被形成并形成图样，以形成如图10和图11所示的像素电极190和接触辅助件82。
在该实施例中，保护层801和803(图9B)均形成在栅极线和数据线上方，然而，如果需要，可以仅有一个保护层形成在栅极线或数据线上方。
根据本发明的TFT阵列面板包括在栅极线和/或数据线之间的诸如801和/或803的保护层以及上绝缘层。保护层防止在形成栅绝缘层的工艺期间散发的NH3气氧化或腐蚀在栅极线和/或数据线中的Cu，并且防止栅极线和/或数据线的电阻增加。因此，确保了布线的低电阻，并且提高了具有TFT阵列面板的诸如LCD、OLED的显示装置的可靠性。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (18)

1.一种TFT阵列面板，包括：
基底；
包括栅电极的栅极线，形成于所述基底上方；
栅极绝缘层，形成于所述栅极线上方；
包括源电极的数据线和与所述源电极面对并隔开的漏电极，形成于所述栅极绝缘层上方；
钝化层，形成于所述数据线和所述漏电极上方；以及
像素电极，电连接至所述漏电极，
其中，包括Si的保护层位于所述栅极绝缘层和所述钝化层的至少一个下方。
2.根据权利要求1所述的TFT阵列面板，其中，所述保护层由SiO2形成。
3.根据权利要求1所述的TFT阵列面板，其中，所述保护层由SiON形成。
4.根据权利要求3所述的TFT阵列面板，其中，所述保护层中氮的浓度越往所述保护层的上部越高。
5.根据权利要求1所述的TFT阵列面板，其中，所述保护层由硅化物形成。
6.根据权利要求1所述的TFT阵列面板，其中，所述栅极线、
所述数据线、以及所述漏电极中的至少一个包括Cu或Cu合金。
7.根据权利要求6所述的TFT阵列面板，其中，所述栅极线、
所述数据线、以及所述漏电极中的至少一个包括第一导电层和包括Cu的第二导电层。
8.根据权利要求7所述的TFT阵列面板，其中，所述第一导电层包括Mo、Cr、Ti、Ta、其合金、以及其氮化物中的至少一种。
9.根据权利要求1所述的TFT阵列面板，其中，所述保护层的厚度约为30至300。
10.一种TFT阵列面板的制造方法，包括：
在基底上方形成包括栅电极的栅极线；
在所述栅极线上方形成栅极绝缘层；
在所述栅极绝缘层上方形成半导体层；
在所述栅极绝缘层和所述半导体层上方形成包括源电极的数据线和与所述源电极隔开的漏电极；
在所述数据线和所述漏电极上形成钝化层；以及
形成连接至所述漏电极的像素电极，
其中，在形成所述栅极绝缘层和形成所述钝化层的至少一个之前形成包括Si的保护层。
11.根据权利要求10所述的方法，其中，所述保护层由SiO2形成。
12.根据权利要求10所述的方法，其中，所述保护层由SiON形成。
13.根据权利要求10所述的方法，其中，所述保护层通过形成非晶硅层并退火所述非晶硅层而形成。
14.根据权利要求13所述的方法，其中，所述非晶硅层在约400℃至800℃被退火。
15.根据权利要求10所述的方法，其中，所述保护层的厚度约为30至300。
16.根据权利要求10所述的方法，其中，所述栅极线和所述数据线中的至少一个包括Cu或Cu合金。
17.根据权利要求10所述的方法，其中，所述栅极线和所述数据线中的至少一个通过顺序形成第一导电层和包括Cu的第二导电层而形成。
18.根据权利要求17所述的方法，其中，所述第一导电层包括Mo、Cr、Ti、Ta、其合金、以及其氮化物中的至少一种。
CNA2005101276927A 2004-12-08 2005-12-07 薄膜晶体管阵列面板及其制造方法 Pending CN1786801A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040103020A KR20060064264A (ko) 2004-12-08 2004-12-08 박막 트랜지스터 표시판 및 그 제조 방법
KR1020040103020 2004-12-08

Publications (1)

Publication Number Publication Date
CN1786801A true CN1786801A (zh) 2006-06-14

Family

ID=36573179

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005101276927A Pending CN1786801A (zh) 2004-12-08 2005-12-07 薄膜晶体管阵列面板及其制造方法

Country Status (5)

Country Link
US (2) US20060118793A1 (zh)
JP (1) JP2006165520A (zh)
KR (1) KR20060064264A (zh)
CN (1) CN1786801A (zh)
TW (1) TW200629563A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270644A (zh) * 2010-06-04 2011-12-07 三星电子株式会社 薄膜晶体管显示面板及其制造方法
CN102640293A (zh) * 2009-11-27 2012-08-15 株式会社半导体能源研究所 半导体器件
CN103426935A (zh) * 2009-11-27 2013-12-04 株式会社半导体能源研究所 半导体装置和及其制造方法
CN104867941A (zh) * 2015-04-24 2015-08-26 京东方科技集团股份有限公司 一种制作阵列基板的方法及其阵列基板和显示装置
US9865742B2 (en) 2009-10-09 2018-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2018176784A1 (zh) * 2017-03-29 2018-10-04 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN110459607A (zh) * 2019-08-08 2019-11-15 深圳市华星光电技术有限公司 薄膜晶体管阵列基板
CN114185209A (zh) * 2022-02-17 2022-03-15 成都中电熊猫显示科技有限公司 阵列基板、显示面板和显示装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7775966B2 (en) 2005-02-24 2010-08-17 Ethicon Endo-Surgery, Inc. Non-invasive pressure measurement in a fluid adjustable restrictive device
US7658196B2 (en) 2005-02-24 2010-02-09 Ethicon Endo-Surgery, Inc. System and method for determining implanted device orientation
US7699770B2 (en) 2005-02-24 2010-04-20 Ethicon Endo-Surgery, Inc. Device for non-invasive measurement of fluid pressure in an adjustable restriction device
US8066629B2 (en) 2005-02-24 2011-11-29 Ethicon Endo-Surgery, Inc. Apparatus for adjustment and sensing of gastric band pressure
US7927270B2 (en) 2005-02-24 2011-04-19 Ethicon Endo-Surgery, Inc. External mechanical pressure sensor for gastric band pressure measurements
US7775215B2 (en) 2005-02-24 2010-08-17 Ethicon Endo-Surgery, Inc. System and method for determining implanted device positioning and obtaining pressure data
US8016744B2 (en) 2005-02-24 2011-09-13 Ethicon Endo-Surgery, Inc. External pressure-based gastric band adjustment system and method
US8152710B2 (en) 2006-04-06 2012-04-10 Ethicon Endo-Surgery, Inc. Physiological parameter analysis for an implantable restriction device and a data logger
US8870742B2 (en) 2006-04-06 2014-10-28 Ethicon Endo-Surgery, Inc. GUI for an implantable restriction device and a data logger
KR101291845B1 (ko) * 2006-12-13 2013-07-31 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 이의 제조 방법
WO2008131836A1 (en) * 2007-04-25 2008-11-06 Merck Patent Gmbh Process for preparing an electronic device
TWI469354B (zh) * 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101681483B1 (ko) 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR20110090408A (ko) * 2010-02-03 2011-08-10 삼성전자주식회사 박막 형성 방법, 표시판용 금속 배선 및 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR102204162B1 (ko) 2010-02-26 2021-01-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR101853033B1 (ko) * 2011-07-11 2018-04-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2013080247A1 (ja) 2011-11-29 2013-06-06 パナソニック株式会社 薄膜トランジスタおよび薄膜トランジスタの製造方法
TWI467724B (zh) * 2012-05-30 2015-01-01 Innocom Tech Shenzhen Co Ltd 應用於面板的導電結構及其製造方法
KR20140090019A (ko) * 2013-01-08 2014-07-16 삼성디스플레이 주식회사 표시 장치
US9331667B2 (en) * 2014-07-21 2016-05-03 Triquint Semiconductor, Inc. Methods, systems, and apparatuses for temperature compensated surface acoustic wave device
CN104779202B (zh) * 2015-04-24 2018-11-06 京东方科技集团股份有限公司 一种制作阵列基板的方法及其阵列基板和显示装置
CN112002764A (zh) * 2020-08-11 2020-11-27 Tcl华星光电技术有限公司 Tft器件及其制备方法、tft阵列基板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
SG125881A1 (en) * 1999-12-03 2006-10-30 Lytle Steven Alan Define via in dual damascene process
TW578028B (en) * 1999-12-16 2004-03-01 Sharp Kk Liquid crystal display and manufacturing method thereof
DE10121665A1 (de) * 2001-05-04 2003-01-09 Bayerische Motoren Werke Ag Fahrzeug mit Verbrennungsmotor, Brennstoffzelle und Katalysator
US6906344B2 (en) * 2001-05-24 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with plural channels and corresponding plural overlapping electrodes
KR100732877B1 (ko) * 2001-08-21 2007-06-27 엘지.필립스 엘시디 주식회사 엑스레이 영상 감지소자 및 그의 제조 방법
US7521366B2 (en) * 2001-12-12 2009-04-21 Lg Display Co., Ltd. Manufacturing method of electro line for liquid crystal display device
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR100947525B1 (ko) * 2003-03-12 2010-03-12 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조방법
JP4138672B2 (ja) * 2003-03-27 2008-08-27 セイコーエプソン株式会社 電気光学装置の製造方法
US6930060B2 (en) * 2003-06-18 2005-08-16 International Business Machines Corporation Method for forming a uniform distribution of nitrogen in silicon oxynitride gate dielectric
US6977218B2 (en) * 2003-07-17 2005-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating copper interconnects
US7144825B2 (en) * 2003-10-16 2006-12-05 Freescale Semiconductor, Inc. Multi-layer dielectric containing diffusion barrier material
US8263983B2 (en) * 2003-10-28 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate and semiconductor device
US7105886B2 (en) * 2003-11-12 2006-09-12 Freescale Semiconductor, Inc. High K dielectric film
KR101135063B1 (ko) * 2003-11-14 2012-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자와 액정 표시장치의 제조방법
US20050156330A1 (en) * 2004-01-21 2005-07-21 Harris James M. Through-wafer contact to bonding pad
US7262089B2 (en) * 2004-03-11 2007-08-28 Micron Technology, Inc. Methods of forming semiconductor structures
US6952052B1 (en) * 2004-03-30 2005-10-04 Advanced Micro Devices, Inc. Cu interconnects with composite barrier layers for wafer-to-wafer uniformity
KR101112541B1 (ko) * 2004-11-16 2012-03-13 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9865742B2 (en) 2009-10-09 2018-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10290742B2 (en) 2009-10-09 2019-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
US20190109259A1 (en) 2009-11-27 2019-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102640293A (zh) * 2009-11-27 2012-08-15 株式会社半导体能源研究所 半导体器件
CN103426935A (zh) * 2009-11-27 2013-12-04 株式会社半导体能源研究所 半导体装置和及其制造方法
US11894486B2 (en) 2009-11-27 2024-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10396236B2 (en) 2009-11-27 2019-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US9748436B2 (en) 2009-11-27 2017-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9184090B2 (en) 2010-06-04 2015-11-10 Samsung Display Co., Ltd. Thin film transistor display panel and manufacturing method of the same
CN102270644B (zh) * 2010-06-04 2016-10-12 三星显示有限公司 薄膜晶体管显示面板及其制造方法
CN102270644A (zh) * 2010-06-04 2011-12-07 三星电子株式会社 薄膜晶体管显示面板及其制造方法
CN104867941B (zh) * 2015-04-24 2018-05-11 京东方科技集团股份有限公司 一种制作阵列基板的方法及其阵列基板和显示装置
US9905434B2 (en) 2015-04-24 2018-02-27 Boe Technology Group Co., Ltd. Method for fabricating array substrate, array substrate and display device
WO2016169162A1 (zh) * 2015-04-24 2016-10-27 京东方科技集团股份有限公司 一种制作阵列基板的方法及其阵列基板和显示装置
CN104867941A (zh) * 2015-04-24 2015-08-26 京东方科技集团股份有限公司 一种制作阵列基板的方法及其阵列基板和显示装置
WO2018176784A1 (zh) * 2017-03-29 2018-10-04 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
US11094799B2 (en) 2017-03-29 2021-08-17 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate and display device
CN110459607A (zh) * 2019-08-08 2019-11-15 深圳市华星光电技术有限公司 薄膜晶体管阵列基板
CN110459607B (zh) * 2019-08-08 2021-08-06 Tcl华星光电技术有限公司 薄膜晶体管阵列基板
CN114185209A (zh) * 2022-02-17 2022-03-15 成都中电熊猫显示科技有限公司 阵列基板、显示面板和显示装置
CN114185209B (zh) * 2022-02-17 2022-05-27 成都中电熊猫显示科技有限公司 阵列基板、显示面板和显示装置

Also Published As

Publication number Publication date
US20060118793A1 (en) 2006-06-08
US20090098673A1 (en) 2009-04-16
JP2006165520A (ja) 2006-06-22
TW200629563A (en) 2006-08-16
KR20060064264A (ko) 2006-06-13

Similar Documents

Publication Publication Date Title
CN1786801A (zh) 薄膜晶体管阵列面板及其制造方法
CN1776513A (zh) 薄膜晶体管阵列面板及其制造方法
CN1258230C (zh) 液晶显示器的多晶硅薄膜晶体管及其制造方法
CN1211832C (zh) 半导体器件及其制造方法
CN1495851A (zh) 薄膜晶体管阵列板及其制造方法
CN1320599C (zh) 制造半导体器件的方法
CN1610859A (zh) 布线结构、利用该布线结构的薄膜晶体管基片及其制造方法
CN1761049A (zh) 薄膜晶体管阵列面板及其制造方法
CN100346218C (zh) 薄膜晶体管阵列面板及其制造方法
CN1620208A (zh) 显示器件
CN1897270A (zh) 布线结构、制造布线的方法、薄膜晶体管基板及其制造方法
CN1276630A (zh) 半导体器件及其制造方法
CN1505161A (zh) 半导体器件，显示器件，发光器件以及其制作方法
CN1729719A (zh) 显示装置和显示装置的制作方法
CN1373384A (zh) 半导体器件及其制造方法
CN1472772A (zh) 剥离方法
CN1462481A (zh) 薄膜晶体管及有源矩阵型显示装置及其制造方法
CN1683980A (zh) 显示装置
CN1722368A (zh) 半导体器件的制造方法
CN1769528A (zh) 用于导电材料的蚀刻剂及薄膜晶体管阵列面板的制造方法
CN1312590A (zh) 半导体器件及其制造方法
CN1940688A (zh) 显示装置及其制造方法
CN1489217A (zh) 薄膜晶体管阵列面板
CN1728363A (zh) 薄膜晶体管阵列面板及其制造方法
CN1821872A (zh) 蚀刻剂组合物和薄膜晶体管阵列板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned