[go: up one dir, main page]

CN114185209A - 阵列基板、显示面板和显示装置 - Google Patents

阵列基板、显示面板和显示装置 Download PDF

Info

Publication number
CN114185209A
CN114185209A CN202210143764.0A CN202210143764A CN114185209A CN 114185209 A CN114185209 A CN 114185209A CN 202210143764 A CN202210143764 A CN 202210143764A CN 114185209 A CN114185209 A CN 114185209A
Authority
CN
China
Prior art keywords
base substrate
orthographic projection
drain
source
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210143764.0A
Other languages
English (en)
Other versions
CN114185209B (zh
Inventor
程鸿飞
马永达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu BOE Display Technology Co Ltd
Original Assignee
Chengdu CEC Panda Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu CEC Panda Display Technology Co Ltd filed Critical Chengdu CEC Panda Display Technology Co Ltd
Priority to CN202210143764.0A priority Critical patent/CN114185209B/zh
Publication of CN114185209A publication Critical patent/CN114185209A/zh
Application granted granted Critical
Publication of CN114185209B publication Critical patent/CN114185209B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种阵列基板、显示面板和显示装置。该阵列基板包括衬底基板、栅极图案、栅极绝缘层和源漏金属层。源漏金属层包括第一金属层和第二金属层，第一金属层的材料与第二金属层的材料不同，第一金属层位于第二金属层远离衬底基板的一侧。第二金属层包括主体部、第一延伸部和第二延伸部，第一延伸部和第二延伸部分别与主体部相连，并位于主体部的两侧，主体部在衬底基板上的正投影与第一金属层在衬底基板上的正投影重叠，第一延伸部在衬底基板上的正投影位于第一金属层在衬底基板上的正投影之外，第二延伸部在衬底基板上的正投影位于第一金属层在衬底基板上的正投影之外。该阵列基板通过设置第二金属层来阻挡第一金属层的金属离子向其他层的扩散。

Description

阵列基板、显示面板和显示装置
技术领域
本公开的实施例涉及一种阵列基板、显示面板和显示装置。
背景技术
在显示技术领域，液晶显示器（Liquid Crystal Display，LCD）具有轻、薄、低功耗、高亮度以及高画质等优点，尤其是大尺寸、高分辨率以及高画质的显示装置占据了主导地位。
通常，薄膜晶体管液晶显示器包括阵列基板、对置基板和夹设在阵列基板和对置基板之间的液晶层。薄膜晶体管液晶显示器可利用阵列基板和对置基板之间的液晶层上的电场强度的变化来改变液晶层中液晶分子的取向，从而控制透光的强弱来实现显示图像。
阵列基板可包括栅线、数据线、驱动晶体管、像素电极、公共电极等元件；栅线与驱动晶体管的栅极相连，从而可控制驱动晶体管的导通和关闭；数据线与驱动晶体管的源极相连，像素电极与驱动晶体管的漏极相连，当驱动晶体管在栅极的驱动下导通时，数据线可通过驱动晶体管向像素电极施加驱动电压；公共电极线与公共电极相连，并被配置为向公共电极施加公共电压，像素电极和公共电极可形成驱动电场，从而改变液晶层中液晶分子的取向。
发明内容
本公开实施例提供一种阵列基板、显示面板和显示装置。在该阵列基板中，源漏金属层包括第一金属层和第二金属层，第一金属层的材料与第二金属层的材料不同；由于第二金属层的主体部在衬底基板上的正投影与第一金属层在衬底基板上的正投影重叠，因此，第二金属层的主体部可防止第一金属层的金属离子沿垂直于衬底基板的方向直接向其他膜层（例如有源层）进行扩散；另外，由于第二金属层的第一延伸部和第二延伸部在衬底基板上的正投影位于第一金属层在衬底基板上的正投影之外，第一金属层侧面的金属离子需要绕过第一延伸部和第二延伸部才能扩散到其他层（例如有源层）；因此，第二金属层的第一延伸部和第二延伸部增加了第一金属层侧面的金属离子的扩散路径的长度，从而可有效地防止第一金属层的金属离子从第一金属层的侧面向其他膜层（例如有源层）进行扩散。由此，第二金属层可有效地防止第一金属层中金属离子向其他膜层进行扩散，从而可避免第一金属层的金属离子的扩散而导致的薄膜晶体管等器件的性能下降甚至损坏，从而可提高显示品质和产品良率。对应地，采用该阵列基板的显示面板具有较高的显示品质和较高的良率。
本公开至少一实施例提供一种阵列基板，其包括：衬底基板，包括显示区和围绕所述显示区的周边区；栅极图案，位于所述衬底基板的一侧；栅极绝缘层，位于所述栅极图案的一侧；源漏金属层，位于所述栅极绝缘层远离所述栅极图案的一侧，所述源漏金属层包括第一金属层和第二金属层，所述第一金属层的材料与所述第二金属层的材料不同，所述第一金属层位于所述第二金属层远离所述衬底基板的一侧，所述第二金属层包括主体部、第一延伸部和第二延伸部，所述第一延伸部和所述第二延伸部分别与所述主体部相连，并位于所述主体部的两侧，所述主体部在所述衬底基板上的正投影与所述第一金属层在所述衬底基板上的正投影重叠，所述第一延伸部在所述衬底基板上的正投影位于所述第一金属层在所述衬底基板上的正投影之外，所述第二延伸部在所述衬底基板上的正投影位于所述第一金属层在所述衬底基板上的正投影之外。
例如，在本公开一实施例提供的阵列基板中，该阵列基板还包括：有源层，位于所述栅极绝缘层和所述源漏金属层之间，所述有源层包括沟道区和位于所述沟道区在第一方向上的两侧的源极区和漏极区，所述栅极图案包括栅极，所述源漏金属层包括源极和漏极，所述栅极在所述衬底基板上的正投影与所述沟道区在所述衬底基板上的正投影交叠，所述源极在所述衬底基板上的正投影与所述源极区在所述衬底基板上的正投影交叠，所述漏极在所述衬底基板上的正投影与所述漏极区在所述衬底基板上的正投影交叠，所述源极包括沿垂直于所述衬底基板的第二方向设置的第一源极部和第二源极部，所述第一源极部位于所述第二源极部远离所述衬底基板的一侧，所述第二源极部包括源极主体部，第一源极延伸部和第二源极延伸部，所述第一源极延伸部和所述第二源极延伸部分别与所述源极主体部相连，且位于所述源极主体部在所述第一方向上的两侧，所述源极主体部在所述衬底基板上的正投影与所述第一源极部在所述衬底基板上的正投影重叠，所述第一源极延伸部在所述衬底基板上的正投影位于所述第一源极部在所述衬底基板上的正投影之外，所述第二源极延伸部在所述衬底基板上的正投影位于所述第一源极部在所述衬底基板上的正投影之外，在所述显示区，所述第一金属层包括所述第一源极部，所述第二金属层包括所述第二源极部，所述第一延伸部包括所述第一源极延伸部，所述第二延伸部包括所述第二源极延伸部。
例如，在本公开一实施例提供的阵列基板中，所述第一源极延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸范围满足下列公式：
1.1H1≤L1≤1.9H1，
其中，L1为所述第一源极延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸，H1为所述栅极绝缘层的厚度。
例如，在本公开一实施例提供的阵列基板中，所述第二源极延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸范围满足下列公式：
1.1H1≤L2≤1.9H1，
其中，L2为所述第二源极延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸，H1为所述栅极绝缘层的厚度。
例如，在本公开一实施例提供的阵列基板中，所述漏极包括沿所述第二方向设置的第一漏极部和第二漏极部，所述第一漏极部位于所述第二漏极部远离所述衬底基板的一侧，所述第二漏极部包括漏极主体部，第一漏极延伸部和第二漏极延伸部，所述第一漏极延伸部和所述第二漏极延伸部分别与所述漏极主体部相连，且位于所述漏极主体部在所述第一方向上的两侧，所述漏极主体部在所述衬底基板上的正投影与所述第一漏极部在所述衬底基板上的正投影重叠，所述第一漏极延伸部在所述衬底基板上的正投影位于所述第一漏极部在所述衬底基板上的正投影之外，所述第二漏极延伸部在所述衬底基板上的正投影位于所述第一漏极部在所述衬底基板上的正投影之外，在所述显示区，所述第一金属层包括所述第一漏极部，所述第二金属层包括所述第二漏极部，所述第一延伸部包括所述第一漏极延伸部，所述第二延伸部包括所述第二漏极延伸部。
例如，在本公开一实施例提供的阵列基板中，所述第一漏极延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸范围满足下列公式：
1.1H1≤L3≤1.9H1，
其中，L3为所述第一漏极延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸，H1为所述栅极绝缘层的厚度。
例如，在本公开一实施例提供的阵列基板中，所述第二漏极延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸范围满足下列公式：
1.1H1≤L4≤1.9H1，
其中，L4为所述第二漏极延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸，H1为所述栅极绝缘层的厚度。
例如，在本公开一实施例提供的阵列基板中，所述有源层包括有源层主体部和第一有源层延伸部，所述第一有源层延伸部与所述有源层主体部相连，所述有源层主体部在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影重叠，所述第一有源层延伸部在所述衬底基板上的正投影位于所述栅极在所述衬底基板上的正投影之外。
例如，在本公开一实施例提供的阵列基板中，所述有源层还包括第二有源层延伸部，所述第一有源层延伸部从所述有源层主体部沿所述第一方向向外延伸，所述第二有源层延伸部从所述有源层主体部沿与所述第一方向垂直的第三方向向外延伸，所述第三方向与所述第二方向垂直。
例如，在本公开一实施例提供的阵列基板中，所述有源层还包括第三有源层延伸部，所述第三有源层延伸部与所述有源层主体部相连，所述第一有源层延伸部和所述第三有源层延伸部分别位于所述有源层主体部在所述第一方向上的两侧，所述第三有源层延伸部在所述衬底基板上的正投影位于所述栅极在所述衬底基板上的正投影之外。
例如，在本公开一实施例提供的阵列基板中，所述第一有源层延伸部在所述第一方向上的长度大于所述栅极绝缘层的厚度，所述第二有源层延伸部在所述第三方向上的长度大于所述栅极绝缘层的厚度。
例如，在本公开一实施例提供的阵列基板中，所述第一有源层延伸部在所述第一方向上的长度大于所述栅极绝缘层的厚度，所述第三有源层延伸部在所述第一方向上的长度大于所述栅极绝缘层的厚度。
例如，在本公开一实施例提供的阵列基板中，所述周边区包括扇出区和绑定区，所述扇出区位于所述显示区和所述绑定区之间，所述扇出区包括连接线，所述连接线包括沿垂直于所述衬底基板的第二方向设置的第一连接线层和第二连接线层，所述第一连接线层位于所述第二连接线层远离所述衬底基板的一侧，所述第二连接线层包括连接线主体部，第一连接线延伸部和第二连接线延伸部，所述第一连接线延伸部和所述第二连接线延伸部分别与所述连接线主体部相连，且位于所述连接线主体部在第四方向上的两侧，所述连接线主体部在所述衬底基板上的正投影与所述第一连接线层在所述衬底基板上的正投影重叠，所述第一连接线延伸部在所述衬底基板上的正投影位于所述第一连接线层在所述衬底基板上的正投影之外，所述第二连接线延伸部在所述衬底基板上的正投影位于所述第一连接线层在所述衬底基板上的正投影之外，在所述扇出区，所述第一金属层包括所述第一连接线层，所述第二金属层包括所述第二连接线层，所述第一延伸部包括所述第一连接线延伸部，所述第二延伸部包括所述第二连接线延伸部。
例如，在本公开一实施例提供的阵列基板中，所述扇出区还包括：导电部，位于所述第二连接线层远离所述第一连接线层的一侧，所述导电部与所述第二连接线层相互绝缘，所述导电部在所述衬底基板上的正投影位于所述第二连接线层在所述衬底基板上的正投影之内。
例如，在本公开一实施例提供的阵列基板中，所述第一连接线层远离所述衬底基板的上表面在所述第四方向上的尺寸满足下列公式：
L5 ≤ L6 ≤ L5+(d1+d2)/sin(α)，
其中，L6为所述第一连接线层远离所述衬底基板的上表面在所述第四方向上的尺寸，L5为所述导电部远离所述衬底基板的上表面在所述第四方向上的尺寸，d1为所述导电部在垂直于所述衬底基板的第二方向上的厚度，d2为所述第一连接线层在垂直于所述衬底基板的所述第二方向上的厚度，α为所述导电部被垂直于所述导电部的延伸方向的面所截的剖切面的底角。
例如，在本公开一实施例提供的阵列基板中，所述第一连接线延伸部远离所述衬底基板的上表面在所述第四方向上的长度满足下列公式：
d1/sin(α) ≤ L7 ≤ d1/sin(α)+S1/2，
其中，L7为所述第一连接线延伸部远离所述衬底基板的上表面在所述第四方向上的长度，d1为所述导电部在垂直于所述衬底基板的第二方向上的厚度，S1为两个相邻的所述导电部之间的间隔的长度，α为所述导电部被垂直于所述导电部的延伸方向的面所截的剖切面的底角。
例如，在本公开一实施例提供的阵列基板中，所述第二连接线延伸部远离所述衬底基板的上表面在所述第四方向上的长度满足下列公式：
S1/2-d2/sin(α)≤ L8 ≤d1/sin(α)+S1/2，
其中，L8为所述第二连接线延伸部远离所述衬底基板的上表面在所述第四方向上的长度，d1为所述导电部在垂直于所述衬底基板的第二方向上的厚度，d2为所述第一连接线层在垂直于所述衬底基板的所述第二方向上的厚度，S1为两个相邻的所述导电部之间的间隔的长度，α为所述导电部被垂直于所述导电部的延伸方向的面所截的剖切面的底角。
例如，在本公开一实施例提供的阵列基板中，所述导电部与所述栅极图案同层设置。
例如，在本公开一实施例提供的阵列基板中，所述第一金属层的导电率大于所述第二金属层的导电率。
例如，在本公开一实施例提供的阵列基板中，所述第一金属层的材料包括铜，所述第二金属层的材料包括钼或铝。
例如，在本公开一实施例提供的阵列基板中，所述第一金属层在垂直于所述衬底基板的方向上的厚度与所述第二金属层在垂直于所述衬底基板的方向上的厚度的比例范围为5-10。
例如，在本公开一实施例提供的阵列基板中，所述显示区包括：栅线，沿所述第一方向延伸；以及数据线，沿第五方向延伸，所述第五方向与所述第一方向相交，所述栅线包括开口，所述开口在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影交叠。
例如，在本公开一实施例提供的阵列基板中，所述显示区还包括：数据连接线，一端与所述数据线相连，另一端与所述源极相连，所述数据连接线在所述衬底基板上的正投影与所述开口在所述衬底基板上的正投影交叠。
例如，在本公开一实施例提供的阵列基板中，所述开口在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影交叠。
例如，在本公开一实施例提供的阵列基板中，所述显示区包括多个子像素区，各所述子像素区包括：第一像素电极，位于所述栅线的第一侧；第二像素电极，位于所述栅线的第二侧，所述第二侧与所述第一侧相对设置；第一驱动晶体管，包括第一栅极、第一源极和第一漏极；以及第二驱动晶体管，包括第二栅极、第二源极和第二漏极；所述第一栅极和所述第二栅极分别与所述栅线相连，所述第一源极和所述第二源极分别与所述数据线相连，所述第一漏极与所述第一像素电极电性相连，所述第二漏极与所述第二像素电极电性相连。
例如，在本公开一实施例提供的阵列基板中，所述第一驱动晶体管还包括第一有源层，所述第二驱动晶体管还包括第二有源层，所述第一有源层和所述第二有源层集成为一体，所述第一源极和所述第二源极集成为一体。
例如，在本公开一实施例提供的阵列基板中，各所述子像素区包括：第一公共电极线，位于所述栅线的所述第一侧；第二公共电极线，位于所述栅线的所述第二侧；第一电极块，位于所述栅线的所述第一侧；以及第二电极块，位于所述栅线的所述第二侧，所述第一电极块在所述衬底基板上的正投影与所述第一公共电极线在所述衬底基板上的正投影交叠，以形成第一电容，所述第一电极块与所述第一漏极电性相连，所述第二电极块在所述衬底基板上的正投影与所述第二公共电极线在所述衬底基板上的正投影交叠，以形成第二电容，所述第二电极块与所述第二漏极电性相连。
例如，在本公开一实施例提供的阵列基板中，各所述子像素区包括：放电控制线，位于所述第一公共电极线远离所述栅线的一侧；第三驱动晶体管，包括第三栅极、第三源极和第三漏极；以及第三电极块，位于所述栅线的所述第一侧，所述第三电极块在所述衬底基板上的正投影与所述第一公共电极线在所述衬底基板上的正投影交叠，以形成第三电容，其中，所述第三栅极与所述放电控制线相连，所述第三源极与所述第一电极块电性相连，所述第三漏极与所述第三电极块相连。
例如，在本公开一实施例提供的阵列基板中，所述第三驱动晶体管包括第三有源层，所述第三有源层在所述衬底基板上的正投影超出所述第三栅极在所述衬底基板上的正投影。
例如，在本公开一实施例提供的阵列基板中，所述第三有源层在所述衬底基板上的正投影超出所述第三栅极在所述衬底基板上的正投影的部分与所述第三源极在所述衬底基板上的正投影重叠，并且与所述第三漏极在所述衬底基板上的正投影不重叠。
本公开至少一个实施例还提供一种显示面板，包括上述任一项所述的阵列基板。
本公开至少一个实施例还提供一种显示装置，包括上述的显示面板。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为本公开一实施例提供的第一种阵列基板的示意图；
图2为本公开一实施例提供的第一种阵列基板中的像素单元的示意图；
图3为本公开一实施例提供的一种阵列基板中的像素单元沿图2中AA’线的剖面示意图；
图4为本公开一实施例提供的第二种阵列基板中的像素单元的示意图；
图5为本公开一实施例提供的一种阵列基板中像素单元沿图4中BB’线的剖面示意图；
图6为本公开一实施例提供的第三种阵列基板中的像素单元的示意图；
图7为本公开一实施例提供的一种阵列基板中的像素单元沿图4中CC’线的剖面示意图；
图8为本公开一实施例提供的第二种阵列基板的示意图；
图9A为本公开一实施例提供的第一种阵列基板沿图8中DD’线的剖面示意图；
图9B为本公开一实施例提供的第二种阵列基板沿图8中DD’线的剖面示意图；
图9C为本公开一实施例提供的第三种阵列基板沿图8中DD’线的剖面示意图；
图10为本公开一实施例提供的第三种阵列基板的示意图；
图11为本公开一实施例提供的一种阵列基板沿图10中EE’线的剖面示意图；
图12为本公开一实施例提供的一种显示面板的结构示意图；以及
图13为本公开一实施例提供的一种显示装置的示意图。
具体实施方式
为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
附图中各个部件或结构并非严格按照比例绘制，为了清楚起见，可能夸大或缩小各个部件或结构的尺寸，但是这些不应用于限制本公开的范围。为了保持本公开实施例的以下说明清楚且简明，可省略已知功能和已知部件的详细说明。
目前，图像信号的延迟成为制约大尺寸、高分辨率及高画质平板显示装置的关键因素之一。具体地，图像信号的延迟主要由基板上的栅极、栅极线，或数据线等信号电阻R和相关电容C决定。随着显示装置尺寸的不断增大，分辨率不断提高，驱动电路施加的信号频率也不断提高，图像信号的延迟越来越严重。在图像显示阶段，栅极线打开，像素充电，由于图像信号的延迟，某些像素充电不充分，导致图像显示画面的亮度不均匀，严重影响图像的显示质量。降低栅极、栅极线、数据线等的电阻可以减小图像信号的延迟，改善图像的画质。
目前，降低栅极线和数据线的电阻的方法主要采用电阻较低的金属例如金属铜（Cu）制作栅极线和数据线。但是上述方法存在以下缺点：铜（Cu）金属离子易扩散，尤其是在较高温度下很容易扩散到栅极保护层、半导体层、或钝化层中，严重影响薄膜晶体管（ThinFilm Transistor，TFT）的性能。尤其是在TFT后续高温加热工艺中，铜（Cu）离子的活性增加，可以穿越绝缘阻挡层渗透到半导体层，严重影响TFT性能，使得图像的画质更差，甚至破坏TFT的正常工作。
对此，本公开实施例提供一种阵列基板、显示面板和显示装置。该阵列基板包括衬底基板、栅极图案、栅极绝缘层和源漏金属层。衬底基板包括显示区和围绕显示区的周边区；栅极图案位于衬底基板的一侧；栅极绝缘层位于栅极图案的一侧；源漏金属层位于栅极绝缘层远离栅极图案的一侧。源漏金属层包括第一金属层和第二金属层，第一金属层的材料与第二金属层的材料不同。第二金属层包括主体部、第一延伸部和第二延伸部，第一延伸部和第二延伸部分别与主体部相连，并位于主体部的两侧，主体部在衬底基板上的正投影与第一金属层在衬底基板上的正投影重叠，第一延伸部在衬底基板上的正投影位于第一金属层在衬底基板上的正投影之外，第二延伸部在衬底基板上的正投影位于第一金属层在衬底基板上的正投影之外。该阵列基板通过在源漏金属层中设置第二金属层来阻挡第一金属层的金属离子向其他层的扩散，可避免第一金属层的金属离子的扩散而导致的薄膜晶体管等器件的性能下降甚至损坏，从而可提高显示品质和产品良率。由此，采用该阵列基板的显示面板具有较高的显示品质和较高的良率。下面，结合附图对本公开实施例提供的阵列基板、显示面板和显示装置进行详细的说明。
本公开一实施例提供一种阵列基板。图1为本公开一实施例提供的第一种阵列基板的示意图；图2为本公开一实施例提供的第一种阵列基板中的像素单元的示意图；图3为本公开一实施例提供的一种阵列基板中的像素单元沿图2中AA’线的剖面示意图。
如图1、图2和图3所示，该阵列基板100包括衬底基板110、栅极图案120、栅极绝缘层130和源漏金属层200。衬底基板110包括显示区1101和围绕显示区1101的周边区1102；栅极图案120位于衬底基板110的一侧；栅极绝缘层130位于栅极图案120的一侧；源漏金属层200位于栅极绝缘层130远离栅极图案120的一侧。源漏金属层200包括第一金属层210和第二金属层220，第一金属层210的材料与第二金属层220的材料不同。第二金属层220包括主体部220A、第一延伸部220B和第二延伸部220C，第一延伸部220B和第二延伸部220C分别与主体部220A相连，并位于主体部220A的两侧，主体部220A在衬底基板110上的正投影与第一金属层210在衬底基板110上的正投影重叠，第一延伸部220B在衬底基板110上的正投影位于第一金属层210在衬底基板110上的正投影之外，第二延伸部220C在衬底基板110上的正投影位于第一金属层210在衬底基板110上的正投影之外。
需要说明的是，上述的栅极图案可为栅极材料层经过一次图案化工艺之后所形成的图案结构；例如，上述的栅极图案可包括栅极、栅线等结构。类似地，上述的源漏金属层可为源漏金属材料层经过图案化工艺之后所形成的图案结构；例如，上述的源漏金属图案可包括数据线、薄膜晶体管的源极和漏极等结构。在本公开实施例提供的阵列基板中，源漏金属层包括第一金属层和第二金属层，第一金属层的材料与第二金属层的材料不同；由于第二金属层的主体部在衬底基板上的正投影与第一金属层在衬底基板上的正投影重叠，因此，第二金属层的主体部可防止第一金属层的金属离子沿垂直于衬底基板的方向直接向其他膜层（例如有源层）进行扩散；另外，由于第二金属层的第一延伸部和第二延伸部在衬底基板上的正投影位于第一金属层在衬底基板上的正投影之外，第一金属层侧面的金属离子需要绕过第一延伸部和第二延伸部才能扩散到其他层（例如有源层）；因此，第二金属层的第一延伸部和第二延伸部增加了第一金属层侧面的金属离子的扩散路径的长度，从而可有效地防止第一金属层的金属离子从第一金属层的侧面向其他膜层（例如有源层）进行扩散。由此，第二金属层可有效地防止第一金属层中金属离子向其他膜层进行扩散，从而可避免第一金属层的金属离子的扩散而导致的薄膜晶体管等器件的性能下降甚至损坏，从而可提高显示品质和产品良率。对应地，采用该阵列基板的显示面板具有较高的显示品质和较高的良率。
在一些示例中，第一金属层210的导电率大于第二金属层220的导电率，由此，源漏金属层可通过第一金属层来提高导电率，并可通过第二金属层来防止第一金属层中的金属离子扩散到其他膜层，从而兼顾良好的导电率和良好的防扩散性能。由此，一方面，该源漏金属层可解决大尺寸、高分辨率及高画质显示装置的图像信号延迟问题；另一方面，该源漏金属层还避免因为采用导电性能更好的金属材料所带来的金属离子扩散到其他层的问题。
在一些示例中，第一金属层210的材料包括铜，第二金属层220的材料包括钼或铝。
在一些示例中，第一金属层210在垂直于衬底基板110的方向上的厚度与第二金属层220在垂直于衬底基板110的方向上的厚度的比例范围为5-10。由此，该源漏金属层可更好地兼顾导电性和防金属离子扩散的性能。
在一些示例中，如图2和图3所示，该阵列基板100还包括有源层140，位于栅极绝缘层130和源漏金属层200之间，有源层140包括沟道区1401和位于沟道区1401在第一方向X上的两侧的源极区1402和漏极区1403。栅极图案120包括栅极1201，源漏金属层200包括源极230和漏极240；栅极1201在衬底基板110上的正投影与沟道区1401在衬底基板110上的正投影交叠，源极230在衬底基板110上的正投影与源极区1402在衬底基板110上的正投影交叠，漏极240在衬底基板110上的正投影与漏极区1403在衬底基板110上的正投影交叠。源极230包括沿垂直于衬底基板110的第二方向Y设置的第一源极部231和第二源极部232，第一源极部231位于第二源极部232远离衬底基板110的一侧。第二源极部232 包括源极主体部232A，第一源极延伸部232B和第二源极延伸部232C，第一源极延伸部232B和第二源极延伸部232C分别与源极主体部232A相连，且位于源极主体部232A在第一方向X上的两侧，源极主体部232A在衬底基板110上的正投影与第一源极部231在衬底基板110上的正投影重叠。第一源极延伸部232B在衬底基板110上的正投影位于第一源极部231在衬底基板110上的正投影之外，第二源极延伸部232C在衬底基板110上的正投影位于第一源极部231在衬底基板110上的正投影之外。在显示区1101，第一金属层210包括上述的第一源极部231，第二金属层220包括上述的第二源极部232，第一延伸部220B包括上述的第一源极延伸部232B，第二延伸部220C包括上述的第二源极延伸部232C。需要说明的是，第一方向X可为有源层的源极区和漏极区的排列方向。
在该示例提供阵列基板中，第二源极部的源极主体部在衬底基板上的正投影与第一源极部在衬底基板上的正投影重叠，因此，第二源极部的源极主体部可防止第一源极部的金属离子沿垂直于衬底基板的方向直接向有源层进行扩散；另外，由于第一源极延伸部和第二源极延伸部在衬底基板上的正投影位于第一源极部在衬底基板上的正投影之外，第一源极部的侧面的金属离子需要绕过第一源极延伸部和第二源极延伸部才能扩散到有源层；因此，第一源极延伸部和第二源极延伸部增加了第一源极部的侧面的金属离子的扩散路径的长度，从而可有效地防止第一源极部的金属离子从第一源极部的侧面向有源层进行扩散。由此，第二源极部可有效地防止第一源极部中金属离子向其他膜层进行扩散，从而可避免第一源极部的金属离子的扩散而导致的薄膜晶体管等器件的性能下降甚至损坏，从而可提高显示品质和产品良率。
在一些示例中，如图3所示，第一源极延伸部232B在衬底基板110上的正投影在第一方向X上的尺寸范围满足下列公式：
1.1H1≤L1≤1.9H1；
其中，L1为第一源极延伸部232B在衬底基板110上的正投影在第一方向上的尺寸，H1为栅极绝缘层130的厚度。
在一些示例中，如图3所示，第二源极延伸部232C在衬底基板110上的正投影在第一方向X上的尺寸范围满足下列公式：
1.1H1≤L2≤1.9H1；
其中，L2为第二源极延伸部232C在衬底基板110上的正投影在第一方向X上的尺寸，H1为栅极绝缘层130的厚度。
在一些示例中，如图2和图3所示，漏极240包括沿垂直于衬底基板110的第二方向Y设置的第一漏极部241和第二漏极部242，第一漏极部241位于第二漏极部242远离衬底基板110的一侧。第二漏极部242包括漏极主体部242A，第一漏极延伸部242B和第二漏极延伸部242C。第一漏极延伸部242B和第二漏极延伸部242C分别与漏极主体部242A相连，且位于漏极主体部242A在第一方向X上的两侧，漏极主体部242A在衬底基板110上的正投影与第一漏极部241在衬底基板110上的正投影重叠。第一漏极延伸部242B在衬底基板110上的正投影位于第一漏极部241在衬底基板110上的正投影之外，第二漏极延伸部242C在衬底基板110上的正投影位于第一漏极部241在衬底基板110上的正投影之外。在显示区1101，第一金属层210包括第一漏极部241，第二金属层220包括第二漏极部242，第一延伸部220B包括第一漏极延伸部242B，第二延伸部220C包括第二漏极延伸部242C。
在该示例提供阵列基板中，第二漏极部的漏极主体部在衬底基板上的正投影与第一漏极部在衬底基板上的正投影重叠，因此，第二漏极部的漏极主体部可防止第一漏极部的金属离子沿垂直于衬底基板的方向直接向有源层进行扩散；另外，由于第一漏极延伸部和第二漏极延伸部在衬底基板上的正投影位于第一漏极部在衬底基板上的正投影之外，第一漏极部的侧面的金属离子需要绕过第一漏极延伸部和第二漏极延伸部才能扩散到有源层；因此，第一漏极延伸部和第二漏极延伸部增加了第一漏极部的侧面的金属离子的扩散路径的长度，从而可有效地防止第一漏极部的金属离子从第一漏极部的侧面向有源层进行扩散。由此，第二漏极部可有效地防止第一漏极部中金属离子向其他膜层进行扩散，从而可避免第一漏极部的金属离子的扩散而导致的薄膜晶体管等器件的性能下降甚至损坏，从而可提高显示品质和产品良率。
在一些示例中，如图3所示，第一漏极延伸部242B在衬底基板110上的正投影在第一方向X上的尺寸范围满足下列公式：
1.1H1≤L3≤1.9H1；
其中，L3为第一漏极延伸部242B在衬底基板110上的正投影在第一方向X上的尺寸，H1为栅极绝缘层130的厚度。
在一些示例中，如图3所示，第二漏极延伸部242C在衬底基板110上的正投影在第一方向X上的尺寸范围满足下列公式：
1.1H1≤L4≤1.9H1；
其中，L4为第二漏极延伸部242C在衬底基板110上的正投影在第一方向X上的尺寸，H1为栅极绝缘层130的厚度。
例如，如图3所示，L1、L2、L3和L4尺寸可以不相等，也可以相等，例如，L1=L3，此时，沟道区1401的沟道长度等于L0-2L1，其中L0为源极和漏极之间的间距。
在一些示例中，第二源极部232和第二漏极部242的材料包括难熔金属。由此，第二源极部和第二漏极部才能更好的阻挡第一源极部和第一漏极部的金属离子向有源层的扩散，从而可更好地避免第一源极部和第一漏极部的金属离子的扩散而导致的薄膜晶体管等器件的性能下降甚至损坏。
在一些示例中，第一源极部231的导电率大于第二源极部232的导电率，第一漏极部241的导电率大于第二漏极部242的导电率。由此，源极可通过第一源极部来提高导电率，并可通过第二源极部来防止第一源极部中的金属离子扩散到其他膜层，从而兼顾良好的导电率和良好的防扩散性能；漏极可通过第一漏极部来提高导电率，并可通过第二漏极部来防止第一漏极部中的金属离子扩散到其他膜层，从而兼顾良好的导电率和良好的防扩散性能。由此，一方面，该源极和漏极具有较高的导电率；另一方面，该源极和漏极还避免因为采用导电性能更好的金属材料所带来的金属离子扩散到其他层的问题。
在一些示例中，第一源极部231和第一漏极部241的材料包括铜，第二源极部232和第二漏极部242的材料包括钼或铝。
在一些示例中，第一源极部231在垂直于衬底基板110的方向上的厚度与第二源极部232在垂直于衬底基板110的方向上的厚度的比例范围为5-10；第一漏极部241在垂直于衬底基板110的方向上的厚度与第二漏极部242在垂直于衬底基板110的方向上的厚度的比例范围为5-10。由此，该源极和漏极可更好地兼顾导电性和防金属离子扩散的性能。
例如，栅极绝缘层130可以采用氮化硅、氧化硅或氮氧化硅，栅极绝缘层130的厚度可以为2000埃至5000埃。
在一些示例中，如图3所示，该阵列基板100还包括钝化层109，位于源漏金属层200远离衬底基板110的一侧。
例如，钝化层的材料可与栅极绝缘层相同，例如氮化硅、氧化硅或氮氧化硅。
图4为本公开一实施例提供的第二种阵列基板中的像素单元的示意图；图5为本公开一实施例提供的一种阵列基板中像素单元沿图4中BB’线的剖面示意图。如图4和图5所示，该阵列基板的有源层140包括有源层主体部140A和第一有源层延伸部140B，第一有源层延伸部140B与有源层主体部140A相连。有源层主体部140A在衬底基板110上的正投影与栅极1201在衬底基板110上的正投影重叠，第一有源层延伸部140B在衬底基板110上的正投影位于栅极1201在衬底基板110上的正投影之外。
在本公开实施例提供的阵列基板中，有源层包括有源层主体部和第一有源层延伸部。有源层的第一有源层延伸部在衬底基板上的正投影位于栅极在衬底基板上的正投影之外，这种结构增加了栅极的边缘部与源极或漏极在爬坡区1的间距。由此，可防止栅极的边缘部与源极或漏极在爬坡区1静电放电的风险。另外，有源层的第一有源层延伸部还可降低栅极的边缘部所在的爬坡区1的坡度，从而降低了在栅极的边缘部所在的爬坡区1形成的源极或漏极的断线风险。
在一些示例中，如图4和图5所示，该阵列基板的有源层140还包括第二有源层延伸部140C，第一有源层延伸部140B从有源层主体部140A沿第一方向X向外延伸，第二有源层延伸部140C从有源层主体部140A沿与第一方向X垂直的第三方向Z1向外延伸，第三方向Z1与第二方向Y垂直。由此，从有源层主体部140A沿第一方向X向外延伸的第一有源层延伸部140B增加了栅极1201的边缘部与第一源极部231和第二源极部232在爬坡区1的间距；由此，可防止栅极1201的边缘部与第一源极部231和第二源极部232在爬坡区1静电放电的风险。另外，有源层的第一有源层延伸部还可降低栅极的边缘部所在的爬坡区1的坡度，从而降低了在栅极的边缘部所在的爬坡区1形成的第一源极部231和第二源极部232的断线风险。从有源层主体部140A沿第三方向Z1向外延伸的第二有源层延伸部140C增加了栅极1201的边缘部与第一漏极部241和第二漏极部242在爬坡区2的间距；由此，可防止栅极1201的边缘部与第一漏极部241和第二漏极部242在爬坡区2静电放电的风险。另外，有源层的第二有源层延伸部还可降低栅极的边缘部所在的爬坡区1的坡度，从而降低了在栅极的边缘部所在的爬坡区2形成的第一漏极部241和第二漏极部242的断线风险。
图6为本公开一实施例提供的第三种阵列基板中的像素单元的示意图;图7为本公开一实施例提供的一种阵列基板中的像素单元沿图6中CC’线的剖面示意图。如图6和图7所示，该阵列基板100的有源层140还包括第三有源层延伸部140D，第三有源层延伸部140D与有源层主体部140A相连，第一有源层延伸部140B和第三有源层延伸部140D分别位于有源层主体部140A在第一方向X上的两侧。第三有源层延伸部140D在衬底基板110上的正投影位于栅极1201在衬底基板110上的正投影之外。
在一些示例中，如图4、图5、图6和图7所示，第一有源层延伸部140B在第一方向X上的长度大于栅极绝缘层130的厚度，第二有源层延伸部140C在第三方向Z1上的长度大于栅极绝缘层130的厚度，第三有源层延伸部140D在第一方向X上的长度大于栅极绝缘层130的厚度。这种结构增加了栅极的边缘部与源极或漏极在爬坡区1和爬坡区2的间距。由此，可防止栅极的边缘部与源极或漏极在爬坡区1和爬坡区2静电放电的风险。
图8为本公开一实施例提供的第二种阵列基板的示意图；图9A为本公开一实施例提供的第一种阵列基板沿图8中DD’线的剖面示意图；图9B为本公开一实施例提供的第二种阵列基板沿图8中DD’线的剖面示意图；图9C为本公开一实施例提供的第三种阵列基板沿图8中DD’线的剖面示意图。
如图8和图9A至9C所示，该阵列基板100包括衬底基板110、栅极图案120、栅极绝缘层130和源漏金属层200。衬底基板110包括显示区1101和围绕显示区1101的周边区1102；栅极图案120位于衬底基板110的一侧；栅极绝缘层130位于栅极图案120的一侧；源漏金属层200位于栅极绝缘层130远离栅极图案120的一侧。源漏金属层200包括第一金属层210和第二金属层220，第一金属层210的材料与第二金属层220的材料不同。第二金属层220包括主体部220A、第一延伸部220B和第二延伸部220C，第一延伸部220B和第二延伸部220C分别与主体部220A相连，并位于主体部220A的两侧，主体部220A在衬底基板110上的正投影与第一金属层210在衬底基板110上的正投影重叠，第一延伸部220B在衬底基板110上的正投影位于第一金属层210在衬底基板110上的正投影之外，第二延伸部220C在衬底基板110上的正投影位于第一金属层210在衬底基板110上的正投影之外。
在本公开实施例提供的阵列基板中，源漏金属层包括第一金属层和第二金属层，第一金属层的材料与第二金属层的材料不同；由于第二金属层的主体部在衬底基板上的正投影与第一金属层在衬底基板上的正投影重叠，因此，第二金属层的主体部可防止第一金属层的金属离子沿垂直于衬底基板的方向直接向其他膜层（例如有源层）进行扩散；另外，由于第二金属层的第一延伸部和第二延伸部在衬底基板上的正投影位于第一金属层在衬底基板上的正投影之外，第一金属层侧面的金属离子需要绕过第一延伸部和第二延伸部才能扩散到其他层（例如有源层）；因此，第二金属层的第一延伸部和第二延伸部增加了第一金属层侧面的金属离子的扩散路径的长度，从而可有效地防止第一金属层的金属离子从第一金属层的侧面向其他膜层（例如有源层）进行扩散。由此，第二金属层可有效地防止第一金属层中金属离子向其他膜层进行扩散，从而可避免第一金属层的金属离子的扩散而导致的薄膜晶体管等器件的性能下降甚至损坏，从而可提高显示品质和产品良率。对应地，采用该阵列基板的显示面板具有较高的显示品质和较高的良率。
如图8和图9A至9C所示，该阵列基板100的衬底基板110包括显示区1101和围绕显示区1101的周边区1102。周边区1102包括扇出（Fan-out）区1103和绑定区1104，扇出区1103位于显示区1101和绑定区1104之间。扇出区1103包括连接线300，连接线300包括沿垂直于衬底基板110的第二方向Y设置的第一连接线层310和第二连接线层320，第一连接线层310位于第二连接线层320远离衬底基板110的一侧。第二连接线层320包括连接线主体部320A，第一连接线延伸部320B和第二连接线延伸部320C。第一连接线延伸部320B和第二连接线延伸部320C分别与连接线主体部320A相连，且位于连接线主体部320A在第四方向Z2上的两侧，连接线主体部320A在衬底基板110上的正投影与第一连接线层310在衬底基板110上的正投影重叠。第一连接线延伸部320B在衬底基板110上的正投影位于第一连接线层310在衬底基板110上的正投影之外，第二连接线延伸部320C在衬底基板110上的正投影位于第一连接线层310在衬底基板110上的正投影之外。此时，在扇出区1103，上述的源漏金属层200包括连接线300，上述的第一金属层210包括第一连接线层310，上述的第二金属层220包括第二连接线层320，上述的第一延伸部220B包括第一连接线延伸部320B，上述的第二延伸部220C包括第二连接线延伸部320C。需要说明的是，上述的第四方向Z2可为连接线的宽度方向。
在该示例提供阵列基板中，第二连接线层的连接线主体部在衬底基板上的正投影与第一连接线层在衬底基板上的正投影重叠，因此，第二连接线层的连接线主体部可防止第一连接线层的金属离子沿垂直于衬底基板的方向直接向其他膜层进行扩散；另外，由于第一连接线延伸部和第二连接线延伸部在衬底基板上的正投影位于第一连接线层在衬底基板上的正投影之外，第一连接线层的侧面的金属离子需要绕过第一连接线延伸部和第二连接线延伸部才能扩散到其他膜层；因此，第一连接线延伸部和第二连接线延伸部增加了第一连接线层的侧面的金属离子的扩散路径的长度，从而可有效地防止第一连接线层的金属离子从第一连接线层的侧面向其他膜层进行扩散。由此，第二连接线层可有效地防止第一连接线层中金属离子向其他膜层进行扩散，从而可避免第一连接线层的金属离子的扩散而导致的其他器件的性能下降甚至损坏，从而可提高显示品质和产品良率。
在一些示例中，第一连接线层310的导电率大于第二连接线层320的导电率。由此，连接线可通过第一连接线层来提高导电率，并可通过第二连接线层来防止第一连接线层中的金属离子扩散到其他膜层，从而兼顾良好的导电率和良好的防扩散性能。
在一些示例中，第一连接线层310的材料包括铜，第二连接线层320的材料包括钼或铝。
在一些示例中，第一连接线层310在垂直于衬底基板110的方向上的厚度与第二连接线层320在垂直于衬底基板110的方向上的厚度的比例范围为5-10。由此，该连接线可更好地兼顾导电性和防金属离子扩散的性能。
在一些示例中，如图8和图9A至9C所示，扇出区1103还包括导电部330，位于第二连接线层320远离第一连接线层310的一侧。导电部330与第二连接线层320相互绝缘，例如，导电部330与第二连接线层320之间包含绝缘层1301。导电部330在衬底基板110上的正投影位于第二连接线层320在衬底基板110上的正投影之内。导电部330为悬浮电极，由此，导电部330与第一连接线层310和第二连接线层320之间构成悬浮电容，当阵列基板100上存在静电时，这个悬浮电容起到保护第一连接线层310和第二连接线层320的作用。
在一些示例中，如图8和图9A至9C所示，第一连接线层310远离衬底基板110的上表面在第四方向Z2上的尺寸满足下列公式：
L5 ≤ L6 ≤ L5+(d1+d2)/sin(α)；
其中，L6为第一连接线层310远离衬底基板110的上表面在第四方向Z2上的尺寸，L5为导电部330远离衬底基板110的上表面在第四方向Z2上的尺寸，d1为导电层330在垂直于衬底基板110的第二方向Y上的厚度，d2为第一连接线层310在垂直于衬底基板110的第二方向Y上的厚度，α为导电部330被垂直于导电部330的延伸方向的面所截的剖切面的底角。
在一些示例中，如图8和图9A至9C所示，第一连接线延伸部320B远离衬底基板110的上表面在第四方向Z2上的长度满足下列公式：
d1/sin(α) ≤ L7 ≤ d1/sin(α)+S1/2；
其中，L7为第一连接线延伸部320B远离衬底基板110的上表面在第四方向Z2上的长度，d1为导电部330在垂直于衬底基板110的第二方向Y上的厚度，S1为两个相邻的导电部330之间的间隔的长度，α为导电部330被垂直于导电部330的延伸方向的面所截的剖切面的底角。
在一些示例中，如图8和图9A至9C所示，第二连接线延伸部320C远离衬底基板110的上表面在第四方向Z2上的长度满足下列公式：
S1/2-d2/sin(α)≤ L8 ≤d1/sin(α)+S1/2；
其中，L8为第二连接线延伸部320C远离衬底基板110的上表面在第四方向Z2上的长度，d1为导电部330在垂直于衬底基板110的第二方向Y上的厚度，d2为第一连接线层320B在垂直于衬底基板110的第二方向Y上的厚度，S1为两个相邻的导电部330之间的间隔的长度，α为导电部330被垂直于导电部330的延伸方向的面所截的剖切面的底角。
例如，如图9A所示，第一连接线层310上表面的宽度L6可以等于导电部330上表面的宽度L5，此时，相邻连接线300的第一连接线层310之间的距离较大。
例如，如图9B所示，第一连接线层310上表面的宽度L6可以大于导电部330上表面的宽度L5。由此，该结构增加了第一连接线层310的宽度，降低了连接线300的电阻。
例如，如图9C所示，第一连接线层310的一端和导电部330上表面的一端对齐，第一连接线层310的另一端延伸到第二连接线层320的底端。由此，该结构可以使第一连接线层310的宽度最大化，降低了连接线300的电阻，同时，相邻连接线300的第一连接线层310之间的距离也没有明显增加。
例如，导电部330可以采用铜，绝缘层1301可以采用氮化硅、氧化硅或氮氧化硅，绝缘层1301的厚度可以为2000埃至5000埃。
在一些示例中，第一连接线层310、第一源极部231和第一漏极部241同层设置，例如采用相同的材料经过同样的图案化工艺形成。
例如，上述的图案化工艺可包括光刻胶涂覆的步骤、曝光显影以形成光刻胶图案的步骤、和利用该光刻胶图案进行刻蚀的步骤。当然，本公开实施例包括但不限于此，上述的图案化工艺也可采用其他种类的图案化工艺，例如，压印工艺、喷墨打印工艺等。在一些示例中，上述的第一金属层210包括上述的第一连接线层310、第一源极部231和第一漏极部241。也就是说，第一连接线层310、第一源极部231和第一漏极部241均属于第一金属层210的一部分。
在一些示例中，第二连接线层320、第二源极部232和第二漏极部242同层设置，例如采用相同的材料经过同样的图案化工艺形成。
在一些示例中，上述的第二金属层220包括上述的第二连接线层320、第二源极部232和第二漏极部242。也就是说，第二连接线层320、第二源极部232和第二漏极部242均属于第二金属层220的一部分。
在一些示例中，导电部330、栅线1202和栅极1201同层设置，例如采用相同的材料经过同样的图案化工艺形成。
例如，上述的图案化工艺可包括光刻胶涂覆的步骤、曝光显影以形成光刻胶图案的步骤、和利用该光刻胶图案进行刻蚀的步骤。当然，本公开实施例包括但不限于此，上述的图案化工艺也可采用其他种类的图案化工艺，例如，压印工艺、喷墨打印工艺等。
在一些示例中，上述的栅极图案120包括上述的导电部330、栅线1202和栅极1201。也就是说，导电部330、栅线1202和栅极1201均属于栅极图案120的一部分。
图10为本公开一实施例提供的第三种阵列基板的示意图；图11为本公开一实施例提供的一种阵列基板沿图10中EE’线的剖面示意图。
在一些示例中，如图10和图11所示，显示区110包括栅线1202和数据线400。栅线1202沿第一方向X延伸；数据线400沿第五方向Z3延伸，第五方向Z3与第一方向X相交。栅线1202包括开口1203，开口1203在衬底基板110上的正投影与数据线400在衬底基板110上的正投影交叠。通过设置开口1203，可以降低栅线和数据线的负载，由此减小图像信号的延迟，改善画像的画质。需要说明的是，上述的第五方向为数据线的延伸方向；另外，上述的第五方向与第三方向可为同一方向。当然，本公开实施例包括但不限于此。
在一些示例中，如图10和图11所示，显示区110还包括数据连接线410，一端与数据线400相连，另一端与源极230相连，数据连接线400在衬底基板110上的正投影与开口1203在衬底基板110上的正投影交叠。
在一些示例中，如图10和图11所示，开口1203在衬底基板110上的正投影与有源层140在衬底基板110上的正投影交叠。
在一些示例中，如图10和图11所示，显示区110包括多个子像素区500，各子像素区500包括第一像素电极510、第二像素电极520、第一驱动晶体管530和第二驱动晶体管540。第一像素电极510位于栅线1202的第一侧A1；第二像素电极520位于栅线1202的第二侧A2，第二侧A2与第一侧A1相对设置；第一驱动晶体管530包括第一栅极5301、第一源极5302和第一漏极5303；第二驱动晶体管540，包括第二栅极5401、第二源极5402和第二漏极5403；第一栅极5301和第二栅极5401分别与栅线1202相连，第一源极5302和第二源极5402分别与数据线500相连，第一漏极5303与第一像素电极510电性相连，第二漏极5403与第二像素电极520电性相连。由此，该阵列基板通过在一个子像素区中形成两个像素电极，从而可提高该子像素区的可视角度。需要说明的是，上述的子像素区可为上述的像素单元。需要说明的是，虽然图10和图11中的第一栅极5301和第二栅极5401集成为一体，但本公开实施例包括但不限于此，第一栅极和第二栅极也可相互独立。
在一些示例中，如图10和图11所示，第一驱动晶体管530还包括第一有源层5304，第二驱动晶体管540还包括第二有源层5404，第一有源层5304和第二有源层5404集成为一体，第一源极5302和第二源极5402集成为一体。
在一些示例中，如图10和图11所示，各子像素区500包括第一公共电极线551、第二公共电极线552、第一电极块561和第二电极块562。第一公共电极线551，位于栅线1202的第一侧A1；第二公共电极线552，位于栅线1202的第二侧A2；第一电极块561，位于栅线1202的第一侧A1；第二电极块562，位于栅线1202的第二侧A2。第一电极块561在衬底基板110上的正投影与第一公共电极线551在衬底基板110上的正投影交叠，以形成第一电容C1。第一电极块561与第一漏极5303电性相连，例如，可以在形成在第一漏极5303上的钝化层109设置过孔108，通过过孔108，第一电极块561与第一漏极5303相连。第二电极块562在衬底基板110上的正投影与第二公共电极线552在衬底基板110上的正投影交叠，以形成第二电容C2，第二电极块562与第二漏极5403电性相连。
在一些示例中，如图10和图11所示，各子像素区500包括放电控制线570、第三驱动晶体管580和第三电极块563。放电控制线570，位于第一公共电极线551远离栅线1202的一侧B1；第三驱动晶体管580，包括第三栅极5801、第三源极5802和第三漏极5803；第三电极块563，位于栅线1202的第一侧A1，第三电极块563在衬底基板110上的正投影与第一公共电极线551在衬底基板110上的正投影交叠，以形成第三电容C3，其中，第三栅极5801与放电控制线570相连，第三源极5802与第一电极块561电性相连，第三漏极5803与第三电极块563相连。由此，放电控制线570可以控制第三驱动晶体管580的导通和截止，放电控制线570导通时，可对第一电容C1上的电荷进行放电，第一电容C1上的部分电荷对第三电容C3充电，使第一像素电极510的电压下降，从而第一像素电极510和第二像素电极520产生电压差，可以形成宽视角显示。
在一些示例中，如图10和图11所示，第三驱动晶体管580包括第三有源层5804，第三有源层5804在衬底基板110上的正投影超出第三栅极5801在衬底基板110上的正投影。这种结构增加了栅极的边缘部与源极或漏极在爬坡区1的间距。由此，可防止栅极的边缘部与源极或漏极在爬坡区1静电放电的风险。
在一些示例中，如图10和图11所示，第三有源层5804在衬底基板110上的正投影超出第三栅极5801在衬底基板110上的正投影的部分与第三源极5802在衬底基板110上的正投影重叠，并且与第三漏极5803在衬底基板110上的正投影不重叠。由此，当第一驱动晶体管530对第一电容C1充电时，第三驱动晶体管580的第三源极5802同样承受这部分电荷，通过设置第三有源层5804在衬底基板110上的正投影超出第三栅极5801在衬底基板110上的正投影的部分与第三源极5802在衬底基板110上的正投影重叠，防止第三驱动晶体管580的第三源极5802与第三栅极5801之间静电放电。
在一些示例中，有源层5804的厚度可以小于栅极绝缘层130的厚度H1，可有效降低第三源极5802在爬坡区1的爬坡陡度。由此，减少第三源极5802在爬坡区1的断线风险。
在一些示例中，该实施例的数据线层500、数据连接线410、源极230、第一源极5302、第一漏极5303、第三源极5802、第三漏极5803和第三电极块563均属于源漏金属层，因此可采用上述实施例关于源漏金属层的相关设计。即，各源漏金属层包含第一金属层210和第二金属层220。通过在源漏金属层中设置第二金属层来阻挡第一金属层的金属离子向其他层的扩散，可避免第一金属层的金属离子的扩散而导致的薄膜晶体管等器件的性能下降甚至损坏，从而可提高显示品质和产品良率。由此，采用该阵列基板的显示面板具有较高的显示品质和较高的良率。
本公开一实施例还提供一种显示面板。图12为本公开一实施例提供的一种显示面板的结构示意图。如图12所示，该显示面板600包括上述任一项所述的阵列基板100。由此，该显示面板具有与该阵列基板的有益效果对应的有益效果。例如，该显示面板具有较高的显示品质和较高的良率。
在一些示例中，如图12所示，该显示面板600还包括对置基板601、液晶层602和封框胶603；对置基板601与阵列基板100相对间隔设置，液晶层602设置在阵列基板100和对置基板601之间，封框胶603用于将液晶层602密封在阵列基板100和对置基板601之间。
本公开一实施例还提供一种显示装置。图13为本公开一实施例提供的一种显示装置的示意图。如图13所示，该显示装置700包括上述的显示面板600。
例如，该显示装置可为电视、电脑显示器、笔记本电脑、平板电脑、智能手机、导航仪、电子画框、车载显示器等具有显示功能的显示装置。
对于本公开，还有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (32)

1.一种阵列基板，包括：
衬底基板，包括显示区和围绕所述显示区的周边区；
栅极图案，位于所述衬底基板的一侧；
栅极绝缘层，位于所述栅极图案的一侧；
源漏金属层，位于所述栅极绝缘层远离所述栅极图案的一侧，
其中，所述源漏金属层包括第一金属层和第二金属层，所述第一金属层的材料与所述第二金属层的材料不同，所述第一金属层位于所述第二金属层远离所述衬底基板的一侧，
所述第二金属层包括主体部、第一延伸部和第二延伸部，所述第一延伸部和所述第二延伸部分别与所述主体部相连，并位于所述主体部的两侧，所述主体部在所述衬底基板上的正投影与所述第一金属层在所述衬底基板上的正投影重叠，
所述第一延伸部在所述衬底基板上的正投影位于所述第一金属层在所述衬底基板上的正投影之外，所述第二延伸部在所述衬底基板上的正投影位于所述第一金属层在所述衬底基板上的正投影之外。
2.根据权利要求1所述的阵列基板，还包括：
有源层，位于所述栅极绝缘层和所述源漏金属层之间，
其中，所述有源层包括沟道区和位于所述沟道区在第一方向上的两侧的源极区和漏极区，
所述栅极图案包括栅极，所述源漏金属层包括源极和漏极，所述栅极在所述衬底基板上的正投影与所述沟道区在所述衬底基板上的正投影交叠，所述源极在所述衬底基板上的正投影与所述源极区在所述衬底基板上的正投影交叠，所述漏极在所述衬底基板上的正投影与所述漏极区在所述衬底基板上的正投影交叠，
所述源极包括沿垂直于所述衬底基板的第二方向设置的第一源极部和第二源极部，所述第一源极部位于所述第二源极部远离所述衬底基板的一侧，所述第二源极部包括源极主体部，第一源极延伸部和第二源极延伸部，
所述第一源极延伸部和所述第二源极延伸部分别与所述源极主体部相连，且位于所述源极主体部在所述第一方向上的两侧，所述源极主体部在所述衬底基板上的正投影与所述第一源极部在所述衬底基板上的正投影重叠，
所述第一源极延伸部在所述衬底基板上的正投影位于所述第一源极部在所述衬底基板上的正投影之外，所述第二源极延伸部在所述衬底基板上的正投影位于所述第一源极部在所述衬底基板上的正投影之外，
在所述显示区，所述第一金属层包括所述第一源极部，所述第二金属层包括所述第二源极部，所述第一延伸部包括所述第一源极延伸部，所述第二延伸部包括所述第二源极延伸部。
3.根据权利要求2所述的阵列基板，其中，所述第一源极延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸范围满足下列公式：
1.1H1≤L1≤1.9H1，
其中，L1为所述第一源极延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸，H1为所述栅极绝缘层的厚度。
4.根据权利要求2所述的阵列基板，其中，所述第二源极延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸范围满足下列公式：
1.1H1≤L2≤1.9H1，
其中，L2为所述第二源极延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸，H1为所述栅极绝缘层的厚度。
5.根据权利要求2所述的阵列基板，其中，所述漏极包括沿所述第二方向设置的第一漏极部和第二漏极部，所述第一漏极部位于所述第二漏极部远离所述衬底基板的一侧，所述第二漏极部包括漏极主体部，第一漏极延伸部和第二漏极延伸部，
所述第一漏极延伸部和所述第二漏极延伸部分别与所述漏极主体部相连，且位于所述漏极主体部在所述第一方向上的两侧，所述漏极主体部在所述衬底基板上的正投影与所述第一漏极部在所述衬底基板上的正投影重叠，
所述第一漏极延伸部在所述衬底基板上的正投影位于所述第一漏极部在所述衬底基板上的正投影之外，所述第二漏极延伸部在所述衬底基板上的正投影位于所述第一漏极部在所述衬底基板上的正投影之外，
在所述显示区，所述第一金属层包括所述第一漏极部，所述第二金属层包括所述第二漏极部，所述第一延伸部包括所述第一漏极延伸部，所述第二延伸部包括所述第二漏极延伸部。
6.根据权利要求5所述的阵列基板，其中，所述第一漏极延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸范围满足下列公式：
1.1H1≤L3≤1.9H1，
其中，L3为所述第一漏极延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸，H1为所述栅极绝缘层的厚度。
7.根据权利要求5所述的阵列基板，其中，所述第二漏极延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸范围满足下列公式：
1.1H1≤L4≤1.9H1，
其中，L4为所述第二漏极延伸部在所述衬底基板上的正投影在所述第一方向上的尺寸，H1为所述栅极绝缘层的厚度。
8.根据权利要求2-7中任一项所述的阵列基板，其中，所述有源层包括有源层主体部和第一有源层延伸部，所述第一有源层延伸部与所述有源层主体部相连，
所述有源层主体部在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影重叠，所述第一有源层延伸部在所述衬底基板上的正投影位于所述栅极在所述衬底基板上的正投影之外。
9.根据权利要求8所述的阵列基板，其中，所述有源层还包括第二有源层延伸部，所述第一有源层延伸部从所述有源层主体部沿所述第一方向向外延伸，所述第二有源层延伸部从所述有源层主体部沿与所述第一方向垂直的第三方向向外延伸，所述第三方向与所述第二方向垂直。
10.根据权利要求8所述的阵列基板，其中，所述有源层还包括第三有源层延伸部，所述第三有源层延伸部与所述有源层主体部相连，所述第一有源层延伸部和所述第三有源层延伸部分别位于所述有源层主体部在所述第一方向上的两侧，
所述第三有源层延伸部在所述衬底基板上的正投影位于所述栅极在所述衬底基板上的正投影之外。
11.根据权利要求9所述的阵列基板，其中，所述第一有源层延伸部在所述第一方向上的长度大于所述栅极绝缘层的厚度，所述第二有源层延伸部在所述第三方向上的长度大于所述栅极绝缘层的厚度。
12.根据权利要求10所述的阵列基板，其中，所述第一有源层延伸部在所述第一方向上的长度大于所述栅极绝缘层的厚度，所述第三有源层延伸部在所述第一方向上的长度大于所述栅极绝缘层的厚度。
13.根据权利要求1-7中任一项所述的阵列基板，其中，所述周边区包括扇出区和绑定区，所述扇出区位于所述显示区和所述绑定区之间，
所述扇出区包括连接线，所述连接线包括沿垂直于所述衬底基板的第二方向设置的第一连接线层和第二连接线层，所述第一连接线层位于所述第二连接线层远离所述衬底基板的一侧，
所述第二连接线层包括连接线主体部，第一连接线延伸部和第二连接线延伸部，
所述第一连接线延伸部和所述第二连接线延伸部分别与所述连接线主体部相连，且位于所述连接线主体部在第四方向上的两侧，所述连接线主体部在所述衬底基板上的正投影与所述第一连接线层在所述衬底基板上的正投影重叠，
所述第一连接线延伸部在所述衬底基板上的正投影位于所述第一连接线层在所述衬底基板上的正投影之外，所述第二连接线延伸部在所述衬底基板上的正投影位于所述第一连接线层在所述衬底基板上的正投影之外，
在所述扇出区，所述第一金属层包括所述第一连接线层，所述第二金属层包括所述第二连接线层，所述第一延伸部包括所述第一连接线延伸部，所述第二延伸部包括所述第二连接线延伸部。
14.根据权利要求13所述的阵列基板，其中，所述扇出区还包括：
导电部，位于所述第二连接线层远离所述第一连接线层的一侧，
其中，所述导电部与所述第二连接线层相互绝缘，所述导电部在所述衬底基板上的正投影位于所述第二连接线层在所述衬底基板上的正投影之内。
15.根据权利要求14所述的阵列基板，其中，所述第一连接线层远离所述衬底基板的上表面在所述第四方向上的尺寸满足下列公式：
L5 ≤ L6 ≤ L5+(d1+d2)/sin(α)，
其中，L6为所述第一连接线层远离所述衬底基板的上表面在所述第四方向上的尺寸，L5为所述导电部远离所述衬底基板的上表面在所述第四方向上的尺寸，d1为所述导电部在垂直于所述衬底基板的第二方向上的厚度，d2为所述第一连接线层在垂直于所述衬底基板的所述第二方向上的厚度，α为所述导电部被垂直于所述导电部的延伸方向的面所截的剖切面的底角。
16.根据权利要求14所述的阵列基板，其中，所述第一连接线延伸部远离所述衬底基板的上表面在所述第四方向上的长度满足下列公式：
d1/sin(α) ≤ L7 ≤ d1/sin(α)+S1/2，
其中，L7为所述第一连接线延伸部远离所述衬底基板的上表面在所述第四方向上的长度，d1为所述导电部在垂直于所述衬底基板的第二方向上的厚度，S1为两个相邻的所述导电部之间的间隔的长度，α为所述导电部被垂直于所述导电部的延伸方向的面所截的剖切面的底角。
17.根据权利要求14所述的阵列基板，其中，所述第二连接线延伸部远离所述衬底基板的上表面在所述第四方向上的长度满足下列公式：
S1/2-d2/sin(α)≤ L8 ≤d1/sin(α)+S1/2，
其中，L8为所述第二连接线延伸部远离所述衬底基板的上表面在所述第四方向上的长度，d1为所述导电部在垂直于所述衬底基板的第二方向上的厚度，d2为所述第一连接线层在垂直于所述衬底基板的所述第二方向上的厚度，S1为两个相邻的所述导电部之间的间隔的长度，α为所述导电部被垂直于所述导电部的延伸方向的面所截的剖切面的底角。
18.根据权利要求14所述的阵列基板，其中，所述导电部与所述栅极图案同层设置。
19.根据权利要求1-7中任一项所述的阵列基板，其中，所述第一金属层的导电率大于所述第二金属层的导电率。
20.根据权利要求1-7中任一项所述的阵列基板，其中，所述第一金属层的材料包括铜，所述第二金属层的材料包括钼或铝。
21.根据权利要求1-7中任一项所述的阵列基板，其中，所述第一金属层在垂直于所述衬底基板的方向上的厚度与所述第二金属层在垂直于所述衬底基板的方向上的厚度的比例范围为5-10。
22.根据权利要求2-7中任一项所述的阵列基板，其中，所述显示区包括：
栅线，沿所述第一方向延伸；以及
数据线，沿第五方向延伸，所述第五方向与所述第一方向相交，
其中，所述栅线包括开口，所述开口在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影交叠。
23.根据权利要求22所述的阵列基板，其中，所述显示区还包括：
数据连接线，一端与所述数据线相连，另一端与所述源极相连，
其中，所述数据连接线在所述衬底基板上的正投影与所述开口在所述衬底基板上的正投影交叠。
24.根据权利要求22所述的阵列基板，其中，所述开口在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影交叠。
25.根据权利要求22所述的阵列基板，其中，所述显示区包括多个子像素区，各所述子像素区包括：
第一像素电极，位于所述栅线的第一侧；
第二像素电极，位于所述栅线的第二侧，所述第二侧与所述第一侧相对设置；
第一驱动晶体管，包括第一栅极、第一源极和第一漏极；以及
第二驱动晶体管，包括第二栅极、第二源极和第二漏极；
其中，所述第一栅极和所述第二栅极分别与所述栅线相连，所述第一源极和所述第二源极分别与所述数据线相连，所述第一漏极与所述第一像素电极电性相连，所述第二漏极与所述第二像素电极电性相连。
26.根据权利要求25所述的阵列基板，其中，所述第一驱动晶体管还包括第一有源层，所述第二驱动晶体管还包括第二有源层，所述第一有源层和所述第二有源层集成为一体，所述第一源极和所述第二源极集成为一体。
27.根据权利要求25所述的阵列基板，其中，各所述子像素区包括：
第一公共电极线，位于所述栅线的所述第一侧；
第二公共电极线，位于所述栅线的所述第二侧；
第一电极块，位于所述栅线的所述第一侧；以及
第二电极块，位于所述栅线的所述第二侧，
其中，所述第一电极块在所述衬底基板上的正投影与所述第一公共电极线在所述衬底基板上的正投影交叠，以形成第一电容，所述第一电极块与所述第一漏极电性相连，
所述第二电极块在所述衬底基板上的正投影与所述第二公共电极线在所述衬底基板上的正投影交叠，以形成第二电容，所述第二电极块与所述第二漏极电性相连。
28.根据权利要求27所述的阵列基板，其中，各所述子像素区包括：
放电控制线，位于所述第一公共电极线远离所述栅线的一侧；
第三驱动晶体管，包括第三栅极、第三源极和第三漏极；以及
第三电极块，位于所述栅线的所述第一侧，所述第三电极块在所述衬底基板上的正投影与所述第一公共电极线在所述衬底基板上的正投影交叠，以形成第三电容，其中，所述第三栅极与所述放电控制线相连，所述第三源极与所述第一电极块电性相连，所述第三漏极与所述第三电极块相连。
29.根据权利要求28所述的阵列基板，其中，所述第三驱动晶体管包括第三有源层，所述第三有源层在所述衬底基板上的正投影超出所述第三栅极在所述衬底基板上的正投影。
30.根据权利要求29所述的阵列基板，其中，所述第三有源层在所述衬底基板上的正投影超出所述第三栅极在所述衬底基板上的正投影的部分与所述第三源极在所述衬底基板上的正投影重叠，并且与所述第三漏极在所述衬底基板上的正投影不重叠。
31.一种显示面板，包括根据权利要求1-30中任一项所述的阵列基板。
32.一种显示装置，包括根据权利要求31所述的显示面板。
CN202210143764.0A 2022-02-17 2022-02-17 阵列基板、显示面板和显示装置 Active CN114185209B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210143764.0A CN114185209B (zh) 2022-02-17 2022-02-17 阵列基板、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210143764.0A CN114185209B (zh) 2022-02-17 2022-02-17 阵列基板、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN114185209A true CN114185209A (zh) 2022-03-15
CN114185209B CN114185209B (zh) 2022-05-27

Family

ID=80546116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210143764.0A Active CN114185209B (zh) 2022-02-17 2022-02-17 阵列基板、显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN114185209B (zh)

Citations (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218221B1 (en) * 1999-05-27 2001-04-17 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure and a method of manufacturing the same
CN1786801A (zh) * 2004-12-08 2006-06-14 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
US20060131581A1 (en) * 2004-12-17 2006-06-22 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
CN101136339A (zh) * 2007-10-09 2008-03-05 友达光电股份有限公司 显示元件及其制造方法
CN101435965A (zh) * 2007-11-14 2009-05-20 乐金显示有限公司 液晶显示器件及其制造方法
CN101527307A (zh) * 2008-03-07 2009-09-09 三星电子株式会社 薄膜晶体管面板和所述薄膜晶体管面板的制造方法
US20100032760A1 (en) * 2008-08-08 2010-02-11 Samsung Electronics Co., Ltd. Thin-film transistor substrate and method of fabricating the same
US20110133193A1 (en) * 2009-12-04 2011-06-09 Jean-Ho Song Thin film transistor substrate and the method thereof
US20110147755A1 (en) * 2009-12-21 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
WO2012002085A1 (ja) * 2010-06-29 2012-01-05 株式会社日立製作所 半導体装置
CN102651402A (zh) * 2011-02-24 2012-08-29 三星电子株式会社 布线、薄膜晶体管、薄膜晶体管面板及其制造方法
KR20130029272A (ko) * 2011-09-14 2013-03-22 삼성코닝정밀소재 주식회사 박막 트랜지스터
CN103646924A (zh) * 2013-12-04 2014-03-19 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
CN104267554A (zh) * 2014-10-14 2015-01-07 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
CN104460148A (zh) * 2014-11-20 2015-03-25 深圳市华星光电技术有限公司 提升不良检出率的像素结构及检测方法
US20150293417A1 (en) * 2014-04-10 2015-10-15 Samsung Display Co., Ltd. Display substrate
CN105093740A (zh) * 2015-08-04 2015-11-25 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及其液晶显示装置
CN205374925U (zh) * 2015-12-24 2016-07-06 上海中航光电子有限公司 防静电阵列基板和液晶显示装置
US20160358938A1 (en) * 2015-06-05 2016-12-08 Samsung Display Co., Ltd. Display device and fabrication method thereof
CN206388154U (zh) * 2016-09-30 2017-08-08 苏州欧菲光科技有限公司 电子设备及其悬浮电容式触摸屏
CN107219699A (zh) * 2017-06-22 2017-09-29 武汉华星光电技术有限公司 一种阵列基板
CN107316907A (zh) * 2017-06-23 2017-11-03 南京中电熊猫液晶显示科技有限公司 共面型薄膜晶体管及其制造方法
CN207781601U (zh) * 2017-12-14 2018-08-28 京东方科技集团股份有限公司 显示装置
CN109375439A (zh) * 2018-12-20 2019-02-22 武汉华星光电技术有限公司 阵列基板及显示面板
CN109658891A (zh) * 2019-01-30 2019-04-19 惠科股份有限公司 一种驱动电路、显示面板和显示装置
CN110718561A (zh) * 2019-10-23 2020-01-21 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
CN210575951U (zh) * 2019-11-06 2020-05-19 北京京东方技术开发有限公司 静电保护单元及阵列基板
CN211741796U (zh) * 2020-05-19 2020-10-23 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN111863916A (zh) * 2020-07-29 2020-10-30 京东方科技集团股份有限公司 静电保护电路、显示基板和显示装置
CN212010934U (zh) * 2020-03-31 2020-11-24 成都中电熊猫显示科技有限公司 阵列基板及显示面板
CN112951764A (zh) * 2019-12-11 2021-06-11 三星显示有限公司 薄膜晶体管阵列基板的制造方法
WO2021238801A1 (zh) * 2020-05-29 2021-12-02 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置

Patent Citations (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218221B1 (en) * 1999-05-27 2001-04-17 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure and a method of manufacturing the same
CN1786801A (zh) * 2004-12-08 2006-06-14 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
US20060131581A1 (en) * 2004-12-17 2006-06-22 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
CN101136339A (zh) * 2007-10-09 2008-03-05 友达光电股份有限公司 显示元件及其制造方法
CN101435965A (zh) * 2007-11-14 2009-05-20 乐金显示有限公司 液晶显示器件及其制造方法
CN101527307A (zh) * 2008-03-07 2009-09-09 三星电子株式会社 薄膜晶体管面板和所述薄膜晶体管面板的制造方法
US20100032760A1 (en) * 2008-08-08 2010-02-11 Samsung Electronics Co., Ltd. Thin-film transistor substrate and method of fabricating the same
US20110133193A1 (en) * 2009-12-04 2011-06-09 Jean-Ho Song Thin film transistor substrate and the method thereof
US20110147755A1 (en) * 2009-12-21 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
WO2012002085A1 (ja) * 2010-06-29 2012-01-05 株式会社日立製作所 半導体装置
CN102651402A (zh) * 2011-02-24 2012-08-29 三星电子株式会社 布线、薄膜晶体管、薄膜晶体管面板及其制造方法
KR20130029272A (ko) * 2011-09-14 2013-03-22 삼성코닝정밀소재 주식회사 박막 트랜지스터
CN103646924A (zh) * 2013-12-04 2014-03-19 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
US20150293417A1 (en) * 2014-04-10 2015-10-15 Samsung Display Co., Ltd. Display substrate
CN104267554A (zh) * 2014-10-14 2015-01-07 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
CN104460148A (zh) * 2014-11-20 2015-03-25 深圳市华星光电技术有限公司 提升不良检出率的像素结构及检测方法
US20160358938A1 (en) * 2015-06-05 2016-12-08 Samsung Display Co., Ltd. Display device and fabrication method thereof
CN105093740A (zh) * 2015-08-04 2015-11-25 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及其液晶显示装置
CN205374925U (zh) * 2015-12-24 2016-07-06 上海中航光电子有限公司 防静电阵列基板和液晶显示装置
CN206388154U (zh) * 2016-09-30 2017-08-08 苏州欧菲光科技有限公司 电子设备及其悬浮电容式触摸屏
CN107219699A (zh) * 2017-06-22 2017-09-29 武汉华星光电技术有限公司 一种阵列基板
CN107316907A (zh) * 2017-06-23 2017-11-03 南京中电熊猫液晶显示科技有限公司 共面型薄膜晶体管及其制造方法
CN207781601U (zh) * 2017-12-14 2018-08-28 京东方科技集团股份有限公司 显示装置
CN109375439A (zh) * 2018-12-20 2019-02-22 武汉华星光电技术有限公司 阵列基板及显示面板
CN109658891A (zh) * 2019-01-30 2019-04-19 惠科股份有限公司 一种驱动电路、显示面板和显示装置
CN110718561A (zh) * 2019-10-23 2020-01-21 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
CN210575951U (zh) * 2019-11-06 2020-05-19 北京京东方技术开发有限公司 静电保护单元及阵列基板
CN112951764A (zh) * 2019-12-11 2021-06-11 三星显示有限公司 薄膜晶体管阵列基板的制造方法
CN212010934U (zh) * 2020-03-31 2020-11-24 成都中电熊猫显示科技有限公司 阵列基板及显示面板
CN211741796U (zh) * 2020-05-19 2020-10-23 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
WO2021238801A1 (zh) * 2020-05-29 2021-12-02 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN111863916A (zh) * 2020-07-29 2020-10-30 京东方科技集团股份有限公司 静电保护电路、显示基板和显示装置

Also Published As

Publication number Publication date
CN114185209B (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
CN105116642B (zh) 阵列基板及其制作方法、显示装置
US20180224704A1 (en) Array substrate, and liquid crystal display device
CN113075825B (zh) 阵列基板及显示面板
US9412767B2 (en) Liquid crystal display device and method of manufacturing a liquid crystal display device
CN110581144B (zh) 薄膜晶体管组件、阵列基板和显示面板
US20230178560A1 (en) Thin-film transistor and method for manufacturing same, and array substrate and display panel
US20240004249A1 (en) Display panel and display terminal
US7514713B2 (en) Liquid crystal display panel
US11003030B2 (en) Array substrate and display device
EP3608950A1 (en) Tft substrate and manufacturing method thereof
US11112666B2 (en) Array substrate and display device
WO2019233113A1 (zh) 阵列基板及显示装置
CN101276112B (zh) 影像显示系统
CN111090196B (zh) 像素阵列基板
WO2022116263A1 (zh) 显示面板和显示装置
CN116207159A (zh) 薄膜晶体管、基板、显示面板
WO2015180302A1 (zh) 阵列基板及其制备方法、显示装置
US9703152B2 (en) Liquid crystal display device
CN111427207B (zh) 一种显示面板和显示装置
CN114185209B (zh) 阵列基板、显示面板和显示装置
CN114005882B (zh) 一种薄膜晶体管、显示面板及薄膜晶体管的制备方法
US10381379B2 (en) Array substrate and manufacturing method thereof, and display device
US11233072B2 (en) Array substrate, display panel and manufacturing method of array substrate
JP4722538B2 (ja) 表示装置
CN113629071A (zh) 阵列基板及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 610000 No. 1778, Qinglan Road, Huangjia street, Shuangliu District, Chengdu, Sichuan

Patentee after: Chengdu BOE Display Technology Co.,Ltd.

Country or region after: China

Address before: 610000 No. 1778, Qinglan Road, Huangjia street, Shuangliu District, Chengdu, Sichuan

Patentee before: CHENGDU ZHONGDIAN PANDA DISPLAY TECHNOLOGY Co.,Ltd.

Country or region before: China