[go: up one dir, main page]

CN103646924A - 薄膜晶体管阵列基板及其制备方法、显示装置 - Google Patents

薄膜晶体管阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN103646924A
CN103646924A CN201310648419.3A CN201310648419A CN103646924A CN 103646924 A CN103646924 A CN 103646924A CN 201310648419 A CN201310648419 A CN 201310648419A CN 103646924 A CN103646924 A CN 103646924A
Authority
CN
China
Prior art keywords
layer
gate
insulating layer
groove
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310648419.3A
Other languages
English (en)
Other versions
CN103646924B (zh
Inventor
刘凤娟
王美丽
张立
闫梁臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310648419.3A priority Critical patent/CN103646924B/zh
Publication of CN103646924A publication Critical patent/CN103646924A/zh
Priority to PCT/CN2014/078546 priority patent/WO2015081673A1/zh
Priority to US14/406,326 priority patent/US20150311223A1/en
Application granted granted Critical
Publication of CN103646924B publication Critical patent/CN103646924B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及显示技术领域，公开了一种TFT阵列基板及其制备方法、以及包括该TFT阵列基板的显示装置，本发明的栅极形成在第一绝缘层的栅极凹槽内，使得栅极被第一绝缘层所包围，图形化的栅极不存在坡度，第一绝缘层将栅极与外界隔离，可防止栅绝缘层的断层，进而有效阻挡薄膜晶体管阵列基板中的铜扩散。进一步地，金属阻挡层完全覆盖复合铜金属或包含铜金属的复合薄膜层的上表面和/下表面，能够起到很好的阻挡铜扩散的作用，同时更重要的是不需要对铜进行刻蚀，降低了成本、提高了良品率。

Description

薄膜晶体管阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，特别是涉及一种薄膜晶体管阵列基板及其显示装置、显示装置。
背景技术
目前，制作显示器薄膜晶体管（简称TFT）阵列基板上的扫描线和数据线一般采用比较稳定的Ta、Mo、Cr等金属或AlNd等合金材料。随着显示技术的发展，显示器的尺寸不断增大、分辨率不断提高，大型电视或者高分辨率监视器等产品也要求扫描线和数据线的RC延迟（即电阻/电容延迟）较小，这就要求扫描线和数据线使用电阻率更低的材料。
在金属材料中，铜的电阻率更低，是能够替代现有铝和铝合金材料、减小RC延迟的优选材料。但是目前采用铜作为布线材料还存在以下一些的问题：
一、铜与玻璃的粘附力差，而且铜原子在半导体和氧化物中的扩散严重，需要在铜的上下表面各增加一层阻挡层，可以提高铜导线在玻璃上的附着力，还可以防止铜扩散。但是经过图形化后的铜栅电极需要存在一定坡度角才能防止栅绝缘层的断层，这样就导致阻挡层不能完全覆盖铜薄膜的上表面，边界处仍有部分铜裸露于保护层外。
二、铜的刻蚀能力差，无论采用湿法刻蚀还是干法刻蚀都很困难，刻蚀效果不理想，而且刻蚀液开发费用较高。不利于降低成本。
发明内容
（一）要解决的技术问题
本发明要解决的技术问题是如何防止栅绝缘层的断层，以有效阻挡TFT阵列基板中的铜扩散。
（二）技术方案
为了解决上述技术问题，本发明提供的一种薄膜晶体管阵列基板的制备方法，其包括以下步骤：
在基板上形成第一绝缘层，并在所述第一绝缘层上形成第一光刻胶层，在形成有第一光刻胶层的第一绝缘层上形成栅极凹槽，所述栅极凹槽的周围被第一绝缘层包围；
在具有栅极凹槽的基板上形成栅极层；
将形成有栅极层的基板上的第一光刻胶层及第一光刻胶层以上的栅极层剥离，以形成被第一绝缘层包围的栅极。
进一步地，
在形成由第一绝缘层包围的栅极的基板上依次形成栅极绝缘层、有源层、第二绝缘层；
并在所述第二绝缘层上形成第二光刻胶层，在形成有第二光刻胶层的第二绝缘层上形成源极凹槽和漏极凹槽，所述源极凹槽和漏极凹槽的周围被第二绝缘层包围，部分有源层露出；
在具有源极凹槽和漏极凹槽的基板上形成源漏极层；
将形成有源漏极层的基板上的第二光刻胶层及第二光刻胶层以上的源漏极层剥离，以形成被第二绝缘层包围的源极和漏极；所述源极和漏极接触所述有源层。
进一步地，
所述在形成有第一光刻胶层的第一绝缘层上形成栅极凹槽的步骤包括：
通过曝光、显影，形成第一光刻胶层保留区和第一光刻胶层去除区；
刻蚀第一绝缘层，第一光刻胶层去除区的第一绝缘层被刻蚀，形成所述栅极凹槽；
或者，
所述在形成有第二光刻胶层的第二绝缘层上形成源极凹槽和漏极凹槽，所述源极凹槽和漏极凹槽的周围被第二绝缘层包围，部分有源层露出的步骤包括：
通过曝光、显影，形成第二光刻胶层保留区和第二光刻胶层去除区；
刻蚀第二绝缘层，第二光刻胶层去除区的第二绝缘层被刻蚀，形成所述源极凹槽和漏极凹槽。
进一步地，
形成所述栅极层的厚度与所述栅极凹槽的深度相同；
形成所述源漏极层的厚度与所述源极凹槽和漏极凹槽的深度相同。
进一步地，
所述形成栅极层和/或形成源漏极层的步骤包括：形成金属层或者形成金属导电复合层。
进一步地，
所述形成金属导电复合层的步骤包括：
形成铜金属薄膜或者形成包含铜金属的合金薄膜；
以及形成至少一层位于所述铜金属薄膜或者所述包含铜金属的合金薄膜的上层和/或下层的金属阻挡层。
本发明还提供一种薄膜晶体管阵列基板，其包括基板、依次形成在所述基板上的栅极、栅极绝缘层、有源层、源极和漏极，所述基板上形成有具有栅极凹槽的第一绝缘层，所述栅极形成于所述栅极凹槽内。
进一步地，所述栅极绝缘层和有源层上形成有具有源极凹槽和漏极凹槽的第二绝缘层，所述源极、漏极分别设于所述第二绝缘层的源极凹槽和漏极凹槽内。
进一步地，所述栅极和/或所述源极和漏极包括金属层或者金属导电复合层。
进一步地，所述金属导电复合层包括铜金属薄膜或者包含铜金属的合金薄膜和至少一层位于所述铜金属薄膜或者所述包含铜金属的合金薄膜的上层和/或下层的金属阻挡层。
本发明还提供一种显示装置，其包括上述的薄膜晶体管阵列基板。
（三）有益效果
上述技术方案所提供的一种薄膜晶体管阵列基板及其制备方法、以及包括该薄膜晶体管阵列基板的显示装置，栅极形成在第一绝缘层的栅极凹槽内，使得栅极被第一绝缘层所包围，图形化的栅极不存在坡度，第一绝缘层将栅极与外界隔离，可防止栅绝缘层的断层，进而有效阻挡薄膜晶体管阵列基板中的铜扩散。
进一步地，金属阻挡层完全覆盖复合铜金属或包含铜金属的复合薄膜层的上表面和/下表面，能够起到很好的阻挡铜扩散的作用，同时更重要的是不需要对铜进行刻蚀，降低了成本、提高了良品率。
附图说明
图1是本发明实施例中在基板上沉积第一绝缘层后的横截面图；
图2是本发明实施例中涂敷第一光刻胶层并曝光、显影后的横截面图；
图3是本发明实施例中第一绝缘层被刻蚀后的横截面图；
图4是本发明实施例中沉积栅极层后的横截面图；
图5是本发明实施例中剥离第一光刻胶层及第一光刻胶层之上的栅极层后的横截面图；
图6是本发明实施例中沉积栅绝缘层后的横截面图；
图7是本发明实施例中形成有源层后的横截面图；
图8是本发明实施例中形成第二绝缘层后的横截面图；
图9是本发明实施例中在第二绝缘层上涂敷光刻胶并曝光、显影后的横截面图；
图10是本发明实施例中第二绝缘层被刻蚀后的横截面图；
图11是本发明实施例中沉积源漏极层后的横截面图；
图12是本发明实施例中剥离第二光刻胶及第二光刻胶层之上的源漏极层后的横截面图。
其中，1、基板；2、第一绝缘层；3、第一光刻胶层；4、栅极；4a、栅极层；5、栅极绝缘层；6、有源层；7、第二绝缘层；8、第二光刻胶层；9、源极；10、漏极。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
如图12所示，本发明的一种薄膜晶体管阵列基板，其包括基板1、自下而上依次形成在基板1上的栅极4、栅极绝缘层5、有源层6和源极9、漏极10，基板1上形成有具有栅极凹槽的第一绝缘层2，栅极4形成于该栅极凹槽内，第一绝缘层2可将栅极4与外界隔离。本发明的栅极4形成在第一绝缘层2的栅极凹槽内，使得栅极被第一绝缘层2所包围，图形化的栅极4不存在坡度，可防止栅绝缘层的断层，进而有效阻挡薄膜晶体管（TFT）阵列基板中的铜扩散。
需要指出的是，本发明实施例中所指的基板1可以泛指一般的基板如玻璃基板，也可以为形成有其它膜层或图形的基板。
栅极绝缘层5和有源层6上形成有具有源极凹槽和漏极凹槽的第二绝缘层7，源极9和漏极10分别形成于该第二绝缘层7的源极凹槽和漏极凹槽内。在源极9和漏极10的周围设置第二绝缘层7，用于将源极9和漏极10与外界隔离。
栅极4和/或源极9和漏极10可包括金属层或者金属导电复合层。为了提高栅极4与基板1的结合力，优选地，栅极4和/或源极9和漏极10包括金属导电复合层，该金属导电复合层包括铜金属薄膜或者包含铜金属的合金薄膜和至少一层位于铜金属薄膜或者包含铜金属的合金薄膜的上层和/或下层的金属阻挡层。
优选地，栅极4的厚度与第一绝缘层2的栅极凹槽的深度相等，源极9和漏极10的厚度与第二绝缘层7的源极凹槽和漏极凹槽的深度相等。
一般来说，栅极4的金属阻挡层位于铜金属或包含铜金属的复合薄膜层的上层，以阻挡Cu金属扩散到栅极绝缘层以及有源层中。而源极9和漏极10的金属阻挡层位于铜金属或包含铜金属的复合薄膜层的下层，用以阻挡Cu金属扩散到第二绝缘层7和有源层6中。其中，栅极4和源极9和漏极10的金属阻挡层为现有技术，在此不做详细的说明，其材料主要为含Al、In、Ti、Ta及Mo等的单质金属及其合金等。
本发明一种显示装置，其包括上述技术方案所提供的TFT阵列基板。
本发明还提供一种上述技术方案所提供的薄膜晶体管阵列基板的制备方法，包括以下步骤：
在基板1上形成第一绝缘层2，并在该第一绝缘层2上形成第一光刻胶层3，在形成有第一光刻胶层3的第一绝缘层2上形成栅极凹槽，该栅极凹槽的周围被第一绝缘层包围；
在具有栅极凹槽的基板1上形成栅极层；
将形成有栅极层的基板上的第一光刻胶层3及第一光刻胶层3以上的栅极层剥离，以形成被第一绝缘层包围的栅极4。
以下为本发明薄膜晶体管阵列基板的制备方法优选实施例的具体步骤：
S1、如图1-3所示，在基板1上形成第一绝缘层2，其中，该第一绝缘层2的厚度与所需栅极及栅线金属复合层的厚度相等，并在第一绝缘层2上采用涂覆或喷涂等工艺形成第一光刻胶层3，通过曝光、显影后，形成第一光刻胶层保留区和第一光刻胶层去除区，并刻蚀第一绝缘层2，使得第一光刻胶层去除区的第一绝缘层被刻蚀，以形成栅极凹槽，该栅极凹槽的周围被第一绝缘层2包围，在栅极凹槽周围的第一绝缘层2上的光刻胶被保留以进行后续栅极层的剥离；
S2、如图4所示，在具有栅极凹槽的基板1上采用沉积或溅射等工艺形成栅极层4a，此时，无论是在栅极凹槽内还是在栅极凹槽周围的第一光刻胶层上都覆盖有栅极层4a，该栅极层4a包括金属层或者金属导电复合层，其中，金属导电复合层包括铜金属或包含铜金属的复合薄膜层和至少一层位于该铜金属或包含铜金属的复合薄膜层的上层或下层的金属阻挡层，以有效抑制铜扩散；
S3、如图5所示，将形成有栅极层的基板1在剥离液中浸泡，使得其上的光刻胶及光刻胶以上的栅极层剥离，以形成被第一绝缘层2包围的栅极4，该栅极4的厚度与第一绝缘层2的栅极凹槽的深度相等，使得在基板1上形成平整的表面，此过程不需要进行铜刻蚀；
S4、如图6-12所示，在形成由第一绝缘层1包围的栅极4之后，依次在基板1上形成栅极绝缘层5、有源层6、第二绝缘层7、源极9和漏极10，如图6所示，在形成由第一绝缘层1包围的栅极4之后，在基板1上沉积栅极绝缘层5，并在栅极绝缘层5上沉积有源层6，如图7所示，该有源层6为图案化的图形，其可以包括铟（In）、镓（Ga）、锌（Zn）、鉿（Hf）、锡（Sn）、铝（Al）等金属元素中一种或多种形成的非晶或多晶金属氧化物半导体如ZnO，InZnO(IZO)，GaZnO(GZO)，InGaZnO(IGZO)，HfInZnO(HIZO)，SnInO(ITO)，ZnSnO（ZTO），AlInZnO（AIZO）等，并通过一次构图工艺形成TFT的沟道层，最后形成源极9和漏极10，如图8-12所示。
源极9和漏极10的形成过程为：
S10、如图8、9和10所示，在形成有源层6后的基板1上采用沉积、溅射等工艺形成第二绝缘层7，并在该第二绝缘层7上采用涂覆或喷涂等工艺形成第二光刻胶层8，通过曝光、显影后，形成第二光刻胶保留区和第二光刻胶去除区，对第二绝缘层7进行刻蚀图形化，第二光刻胶去除区的第二绝缘层7被刻蚀，最后形成源极凹槽和漏极凹槽，有源层6部分露出源极凹槽和漏极凹槽与后续形成的源、漏极连接，源极凹槽和漏极凹槽的周围被第二绝缘层7包围，其中，在源极凹槽和漏极凹槽周围的第二绝缘层7上的光刻胶被保留以进行后续源漏极层的剥离，此过程不需要进行铜刻蚀；其中，第二绝缘层7包含硅的氧化物、氮化物及氮氧化物中的一种或多种；
S20、如图11所示，在具有源极凹槽和漏极凹槽的基板1上采用沉积或溅射等工艺依次形成源漏极层，该源漏极层金属层或者金属导电复合层，其中，金属导电复合层包括铜金属或包含铜金属的复合薄膜层和至少一层位于该铜金属或包含铜金属的复合薄膜层的上层或下层的金属阻挡层，以有效抑制铜扩散；
S30、如图12所示，将形成有源漏极层的基板1在剥离液中浸泡，使其上的第二光刻胶层及第二光刻胶层以上的源漏极层剥离，形成被第二绝缘层7包围的源极9和漏极10，源极9和漏极10的厚度与第二绝缘层的源极凹槽和漏极凹槽的深度相等，使得在基板上形成平整的表面，最后完成整个TFT阵列基板的制备。
本发明所提供的TFT阵列基板及其制备方法、以及包括该TFT阵列基板的显示装置，栅极形成在第一绝缘层的栅极凹槽内，使得栅极被第一绝缘层所包围，图形化的栅极不存在坡度，可防止栅绝缘层的断层，进而有效阻挡TFT阵列基板中的铜扩散；且金属阻挡层完全覆盖复合铜金属或包含铜金属的栅极或源漏级复合薄膜层的上表面和/下表面，能够起到很好的阻挡铜扩散的作用，同时更重要的是不需要对铜进行刻蚀，降低了成本、提高了良品率。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (11)

1.一种薄膜晶体管阵列基板的制备方法，其特征在于，包括以下步骤：
在基板上形成第一绝缘层，并在所述第一绝缘层上形成第一光刻胶层，在形成有第一光刻胶层的第一绝缘层上形成栅极凹槽，所述栅极凹槽的周围被第一绝缘层包围；
在具有栅极凹槽的基板上形成栅极层；
将形成有栅极层的基板上的第一光刻胶层及第一光刻胶层以上的栅极层剥离，以形成被第一绝缘层包围的栅极。
2.如权利要求1所述的薄膜晶体管阵列基板的制备方法，其特征在于，
在形成由第一绝缘层包围的栅极的基板上依次形成栅极绝缘层、有源层、第二绝缘层；
并在所述第二绝缘层上形成第二光刻胶层，在形成有第二光刻胶层的第二绝缘层上形成源极凹槽和漏极凹槽，所述源极凹槽和漏极凹槽的周围被第二绝缘层包围，部分有源层露出；
在具有源极凹槽和漏极凹槽的基板上形成源漏极层；
将形成有源漏极层的基板上的第二光刻胶层及第二光刻胶层以上的源漏极层剥离，以形成被第二绝缘层包围的源极和漏极；所述源极和漏极接触所述有源层。
3.如权利要求2所述的薄膜晶体管阵列基板的制备方法，其特征在于，
所述在形成有第一光刻胶层的第一绝缘层上形成栅极凹槽的步骤包括：
通过曝光、显影，形成第一光刻胶层保留区和第一光刻胶层去除区；
刻蚀第一绝缘层，第一光刻胶层去除区的第一绝缘层被刻蚀，形成所述栅极凹槽；
或者，
所述在形成有第二光刻胶层的第二绝缘层上形成源极凹槽和漏极凹槽，所述源极凹槽和漏极凹槽的周围被第二绝缘层包围，部分有源层露出的步骤包括：
通过曝光、显影，形成第二光刻胶层保留区和第二光刻胶层去除区；
刻蚀第二绝缘层，第二光刻胶层去除区的第二绝缘层被刻蚀，形成所述源极凹槽和漏极凹槽。
4.如权利要求2所述的薄膜晶体管阵列基板的制备方法，其特征在于，
形成所述栅极层的厚度与所述栅极凹槽的深度相同；
形成所述源漏极层的厚度与所述源极凹槽和漏极凹槽的深度相同。
5.如权利要求2所述的薄膜晶体管阵列基板的制备方法，其特征在于，
所述形成栅极层和/或形成源漏极层的步骤包括：
形成金属层或者形成金属导电复合层。
6.如权利要求5所述的薄膜晶体管阵列基板的制备方法，其特征在于，
所述形成金属导电复合层的步骤包括：
形成铜金属薄膜或者形成包含铜金属的合金薄膜；
以及形成至少一层位于所述铜金属薄膜或者所述包含铜金属的合金薄膜的上层和/或下层的金属阻挡层。
7.一种薄膜晶体管阵列基板，其特征在于，包括基板、依次形成在所述基板上的栅极、栅极绝缘层、有源层、源极和漏极，所述基板上形成有具有栅极凹槽的第一绝缘层，所述栅极形成于所述栅极凹槽内。
8.如权利要求7所述的薄膜晶体管阵列基板，其特征在于，所述栅极绝缘层和有源层上形成有具有源极凹槽和漏极凹槽的第二绝缘层，所述源极、漏极分别设于所述第二绝缘层的源极凹槽和漏极凹槽内。
9.如权利要求7所述的薄膜晶体管阵列基板，其特征在于，所述栅极和/或所述源极和漏极包括金属层或者金属导电复合层。
10.如权利要求9所述的薄膜晶体管阵列基板，其特征在于，所述金属导电复合层包括铜金属薄膜或者包含铜金属的合金薄膜和至少一层位于所述铜金属薄膜或者所述包含铜金属的合金薄膜的上层和/或下层的金属阻挡层。
11.一种显示装置，其特征在于，包括如权利要求7-10任一项所述的薄膜晶体管阵列基板。
CN201310648419.3A 2013-12-04 2013-12-04 薄膜晶体管阵列基板及其制备方法、显示装置 Expired - Fee Related CN103646924B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310648419.3A CN103646924B (zh) 2013-12-04 2013-12-04 薄膜晶体管阵列基板及其制备方法、显示装置
PCT/CN2014/078546 WO2015081673A1 (zh) 2013-12-04 2014-05-27 薄膜晶体管阵列基板及其制备方法、显示装置
US14/406,326 US20150311223A1 (en) 2013-12-04 2014-05-27 Thin film transistor array substrate and manufacturing method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310648419.3A CN103646924B (zh) 2013-12-04 2013-12-04 薄膜晶体管阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN103646924A true CN103646924A (zh) 2014-03-19
CN103646924B CN103646924B (zh) 2016-02-10

Family

ID=50252122

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310648419.3A Expired - Fee Related CN103646924B (zh) 2013-12-04 2013-12-04 薄膜晶体管阵列基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US20150311223A1 (zh)
CN (1) CN103646924B (zh)
WO (1) WO2015081673A1 (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015081673A1 (zh) * 2013-12-04 2015-06-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
CN105931991A (zh) * 2016-06-17 2016-09-07 深圳市华星光电技术有限公司 电极的制备方法
CN105957814A (zh) * 2016-07-11 2016-09-21 昆山国显光电有限公司 薄膜晶体管及其制备方法
CN107369706A (zh) * 2017-07-17 2017-11-21 华南理工大学 一种显示用电子器件铜合金电极及其制备方法
CN108493252A (zh) * 2018-03-22 2018-09-04 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN109103206A (zh) * 2018-08-22 2018-12-28 京东方科技集团股份有限公司 薄膜晶体管结构、阵列基板和薄膜晶体管结构的制造方法
CN110718559A (zh) * 2019-09-19 2020-01-21 武汉华星光电技术有限公司 阵列基板、制备方法及显示面板
WO2020024345A1 (zh) * 2018-07-30 2020-02-06 深圳市华星光电技术有限公司 Tft 阵列基板的制造方法及 tft 阵列基板
CN110854131A (zh) * 2019-10-25 2020-02-28 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN110867411A (zh) * 2019-11-28 2020-03-06 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN111129032A (zh) * 2019-12-19 2020-05-08 武汉华星光电技术有限公司 一种阵列基板及其制作方法
CN114185209A (zh) * 2022-02-17 2022-03-15 成都中电熊猫显示科技有限公司 阵列基板、显示面板和显示装置
CN114300483A (zh) * 2021-12-24 2022-04-08 北海惠科光电技术有限公司 阵列基板、阵列基板制造方法及显示面板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017115225A2 (en) * 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Flexible device, display device, and manufacturing methods thereof
CN110211874B (zh) * 2019-05-13 2021-07-23 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制备方法及薄膜晶体管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060046335A1 (en) * 2004-09-01 2006-03-02 Honeywell International Inc. Amorphous silicon thin-film transistors and methods of making the same
CN1834740A (zh) * 2005-03-15 2006-09-20 Nec液晶技术株式会社 液晶显示设备及其制造方法
US20090302321A1 (en) * 2008-06-04 2009-12-10 Samsung Electronics Co., Ltd Thin Film Transistor Substrate and Method of Manufacturing the Same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120074A (ja) * 1985-11-20 1987-06-01 Fujitsu Ltd 薄膜トランジスタの製造方法
JP4072525B2 (ja) * 2004-07-23 2008-04-09 シャープ株式会社 データ処理システム、データ作成装置およびデータ出力装置
US7685440B2 (en) * 2005-07-21 2010-03-23 Agere Systems Inc. Switch with fully isolated power sourcing equipment control
US7661318B2 (en) * 2006-02-27 2010-02-16 Auxitrol S.A. Stress isolated pressure sensing die, sensor assembly inluding said die and methods for manufacturing said die and said assembly
CN100466182C (zh) * 2007-01-04 2009-03-04 北京京东方光电科技有限公司 金属导线、电极及薄膜晶体管阵列基板的制造方法
TW201004591A (en) * 2008-07-24 2010-02-01 Flexmedia Electronics Corp Digital photo album and display method thereof and controller using the same
WO2013008403A1 (ja) * 2011-07-08 2013-01-17 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
JP2015038925A (ja) * 2013-08-19 2015-02-26 株式会社東芝 半導体装置
CN103646924B (zh) * 2013-12-04 2016-02-10 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060046335A1 (en) * 2004-09-01 2006-03-02 Honeywell International Inc. Amorphous silicon thin-film transistors and methods of making the same
CN1834740A (zh) * 2005-03-15 2006-09-20 Nec液晶技术株式会社 液晶显示设备及其制造方法
US20090302321A1 (en) * 2008-06-04 2009-12-10 Samsung Electronics Co., Ltd Thin Film Transistor Substrate and Method of Manufacturing the Same

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015081673A1 (zh) * 2013-12-04 2015-06-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
CN105931991A (zh) * 2016-06-17 2016-09-07 深圳市华星光电技术有限公司 电极的制备方法
WO2017215038A1 (zh) * 2016-06-17 2017-12-21 深圳市华星光电技术有限公司 电极的制备方法
CN105931991B (zh) * 2016-06-17 2019-02-12 深圳市华星光电技术有限公司 电极的制备方法
CN105957814B (zh) * 2016-07-11 2019-05-17 昆山国显光电有限公司 薄膜晶体管及其制备方法
CN105957814A (zh) * 2016-07-11 2016-09-21 昆山国显光电有限公司 薄膜晶体管及其制备方法
CN107369706A (zh) * 2017-07-17 2017-11-21 华南理工大学 一种显示用电子器件铜合金电极及其制备方法
CN108493252A (zh) * 2018-03-22 2018-09-04 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
WO2020024345A1 (zh) * 2018-07-30 2020-02-06 深圳市华星光电技术有限公司 Tft 阵列基板的制造方法及 tft 阵列基板
US11342459B2 (en) 2018-08-22 2022-05-24 Boe Technology Group Co., Ltd. Thin film transistor structure, array substrate and method for manufacturing a thin film transistor structure
CN109103206A (zh) * 2018-08-22 2018-12-28 京东方科技集团股份有限公司 薄膜晶体管结构、阵列基板和薄膜晶体管结构的制造方法
CN110718559B (zh) * 2019-09-19 2022-03-08 武汉华星光电技术有限公司 阵列基板、制备方法及显示面板
CN110718559A (zh) * 2019-09-19 2020-01-21 武汉华星光电技术有限公司 阵列基板、制备方法及显示面板
WO2021077477A1 (zh) * 2019-10-25 2021-04-29 Tcl华星光电技术有限公司 一种阵列基板及其制备方法
CN110854131A (zh) * 2019-10-25 2020-02-28 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
US11380716B2 (en) 2019-10-25 2022-07-05 Tcl China Star Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof
CN110867411A (zh) * 2019-11-28 2020-03-06 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN110867411B (zh) * 2019-11-28 2022-07-19 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN111129032A (zh) * 2019-12-19 2020-05-08 武汉华星光电技术有限公司 一种阵列基板及其制作方法
CN114300483A (zh) * 2021-12-24 2022-04-08 北海惠科光电技术有限公司 阵列基板、阵列基板制造方法及显示面板
CN114185209A (zh) * 2022-02-17 2022-03-15 成都中电熊猫显示科技有限公司 阵列基板、显示面板和显示装置
CN114185209B (zh) * 2022-02-17 2022-05-27 成都中电熊猫显示科技有限公司 阵列基板、显示面板和显示装置

Also Published As

Publication number Publication date
US20150311223A1 (en) 2015-10-29
CN103646924B (zh) 2016-02-10
WO2015081673A1 (zh) 2015-06-11

Similar Documents

Publication Publication Date Title
CN103646924B (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
CN104022076B (zh) 阵列基板及其制作方法、显示装置
CN102629591B (zh) 一种阵列基板的制造方法及阵列基板、显示器
KR102094847B1 (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
CN103681690A (zh) 薄膜晶体管基底及其制造方法
CN103915379B (zh) 一种氧化物薄膜晶体管阵列基板的制造方法
CN104078424A (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
CN106707649B (zh) 过孔的制备方法、阵列基板的制备方法及阵列基板
KR20110084760A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN103578984B (zh) 半导体元件及其制造方法
KR20140106042A (ko) 박막 트랜지스터 기판 및 그 제조방법
CN107910302A (zh) 阵列基板及其制造方法和显示装置
CN103985639B (zh) 一种薄膜晶体管及其制备方法、显示基板、显示装置
US9831350B2 (en) Thin film transistor and method of manufacturing the same
US20150311345A1 (en) Thin film transistor and method of fabricating the same, display substrate and display device
CN102903674B (zh) 显示面板及其制作方法
CN108231674A (zh) 薄膜晶体管阵列基板及其制造方法
CN103700670B (zh) 阵列基板及其制作方法、显示装置
CN105140239A (zh) 一种薄膜晶体管、其制作方法、阵列基板及其制作方法
CN110998811B (zh) 一种薄膜晶体管及其制造方法与薄膜晶体管阵列
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
CN108538725B (zh) 薄膜晶体管及其制造方法
CN106030821B (zh) 顶栅薄膜晶体管、阵列基板及其制造方法以及tft器件
CN215644387U (zh) 薄膜晶体管
WO2023245604A9 (zh) 薄膜晶体管及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160210

CF01 Termination of patent right due to non-payment of annual fee