CN101136339A - 显示元件及其制造方法 - Google Patents

Abstract

本发明公开了一种显示元件及其制造方法。该方法包含以下步骤：首先，依序于一基板上形成一第一图案化导电层以及覆盖该第一图案化导电层的一介电层，其中第一图案化导电层包含一栅极。然后，形成一图案化半导体层于介电层上，其中图案化半导体层包含一通道区，以及位于通道区两相对侧的一源极与一漏极。之后，选择性沉积一阻障层，以包覆图案化半导体层。最后，形成一第二图案化导电层于源极与漏极上方的阻障层上。该方法形成的显示元件包含一图案化阻障层及图案化半导体层，其中该图案化阻障层仅包覆图案化半导体层。

Description

显示元件及其制造方法

技术领域

本发明涉及一种显示元件及其制造方法。具体而言，涉及一种具有铜电极的薄膜晶体管(thin-film transistor)及其制造方法，尤其涉及使用具有选择性沉积的无电镀(electroless plating)方式以于晶体管的半导体层上形成铜电极所需的阻障层(barrier layer)。

背景技术

随着液晶显示装置的面板尺寸增加与分辨率需求的提升，于液晶显示装置的面板工艺中，逐渐以铜(Cu)取代传统的铝为金属导线材料。前述取代是因相较于铝，铜具有低电阻率、低热膨胀系数、高熔点、高导热率以及较佳的抗电致迁移能力(electro-migration)等优点。从而，采用铜导线将可使面板具有更密集的电路及更优良的显示质量。此外，也可节省工艺成本。因此，铜导线工艺乃大尺寸且高解析液晶显示装置的趋势。

然而，目前的液晶显示装置工艺对于使用铜金属仍存在许多问题。举例言之，铜无法形成自我保护的氧化层、铜与介电层间的附着性不良、铜于半导体材料层及介电层中具有高扩散系数、以及铜于低温中会与硅反应生成硅化物等等。前述问题均可能造成液晶显示装置中导线的电性劣化，进而影响液晶显示装置的质量。

为减少上述问题，目前业界普遍将铜金属与一阻障层搭配使用。例如，当以铜金属作为薄膜晶体管的源/漏极电极时，为避免铜与半导体层的半导体材料直接接触而产生扩散效应，通常于铜与半导体层之间设置一阻障层，此阻障层材料通常由镍、钽、钛、钼、铬、钨等金属或其合金所构成。

图1显示采用前述组合的传统显示元件的剖面示意图。其中，于一基板11上定义有晶体管区111及电容区113。晶体管区111中具有一晶体管结构，由下而上依序包含栅极131、介电层15、图案化半导体层17、图案化阻障层19、源/漏极电极211、保护层23、以及图案化像素电极25。其中，图案化半导体层17包含一通道层171以及源/漏极层173。电容区113中由下而上依序包含一第一导线133、介电层15、图案化阻障层19、第二导线213、保护层23、以及图案化像素电极25。其中，栅极131与第一导线133各为一第一图案化导电层13的一部分，源/漏极电极211与第二导线213各为一第二图案化导电层21的一部分，且第一图案化导电层13及第二图案化导电层21的材质为铜，但也可视须要采用例如铝或其它适当的导电金属材料。

图1所示结构即为于铜金属的源/漏极电极211与半导体材料的半导体层17之间，利用一般的沉积方式以及进行微影及蚀刻工艺形成一阻障层19，以便将两者隔离。此一操作虽可以解决前述扩散效应问题，但因阻障层19的电阻率通常远高于导电层13、21，此将致使整体电阻明显提高。于此，在显示元件中如虚线圈起处的区域，实际上并不需要设置阻障层，但因微影及蚀刻工艺的限制或方便性考虑，通常无法避免于该等区域存在阻障层。若能使导电层与阻障层的双层结构不存于不必要的区域，将可避免不必要电阻的增加，提升晶体管的效能。

此外，进行微影及蚀刻工艺时，尤其使用湿蚀刻工艺时，铜与阻障层间易发生电化学反应，导致图案化第二导线213的边缘发生阻障层19底切(undercut)现象。该现象可能致使薄膜晶体管的电性劣化，且不易控制导线的线宽。

由上述说明可知，于目前具铜电极的薄膜晶体管工艺中，形成一阻障层于铜电极下，虽可避免铜的扩散效应，但将导致不必要的电阻增加及阻障层的底切现象。有鉴于此，提供一可同时解决上述问题的制造显示元件的方法，乃为此一业界的殷切期盼。

发明内容

本发明所要解决的技术问题在于提供一种制造显示元件结构的方法，解决现有技术中铜电极的扩散效应及整体电阻的不当增加的问题。

本发明的又一目的在于提供一种显示元件结构，解决现有技术中铜电极的扩散效应及整体电阻的不当增加的问题。

为实现上述目的，本发明提供一种制造显示元件结构的方法，该方法包含以下步骤：首先，依序于一基板上形成一第一图案化导电层以及覆盖该第一图案化导电层的一介电层，其中第一图案化导电层包含一栅极。然后，形成一图案化半导体层于介电层上，其中该图案化半导体层包含一通道区，以及位于通道区两相对侧的一源极与一漏极。之后，选择性沉积一阻障层，以仅包覆该源极与该漏极。最后，形成一第二图案化导电层，覆盖该源极与漏极上方的阻障层。

为实现上述目的，本发明还提供一种制造显示元件结构的方法，该方法包含以下步骤：首先，依序于一定义有一晶体管区及一电容区的基板上形成一第一图案化导电层及一介电层，其中该第一图案化导电层包含一栅极，而该介电层覆盖该第一图案化导电层。然后，形成一图案化半导体层于该晶体管区的该介电层上，其中该图案化半导体层具有一通道区，以及位于该通道区两相对侧的一源极与一漏极。之后，选择性沉积一阻障层，以仅包覆该图案化半导体层。然后，形成一第二图案化导电层，覆盖该源极与漏极上方的阻障层以及该电容区的介电层上。再形成一图案化保护层于基板上，其具一开口以暴露出该漏极上方的部分该第二图案化导电层。最后，形成一像素电极于部分图案化保护层上与该开口中，以与该漏极上方的部分该第二图案化导电层电性连接。

而且，为实现上述目的，本发明提供一种显示元件结构，该显示元件结构形成于一基板上，且包含：一栅极，设置于该基板上；一介电层，覆盖该基板以及该栅极；一图案化半导体层，设置于该介电层上，其具有一位于该栅极上的通道区，以及位于该通道两相对侧的一源极与一漏极；一阻障层，仅包覆该源极与该漏极；以及一第二图案化导电层，设置于该阻障层及该介电层上。

本发明采用如无电镀的选择性沉积程序，可于薄膜晶体管的制造过程中，形成一仅包覆半导体层的阻障层而未覆盖其它区域，从而解决了铜电极的扩散效应问题，并且避免整体电阻的不当增加。具体言之，本发明主要是将具沉积选择性的无电镀程序用于制造薄膜晶体管的工艺中。也即，于形成铜电极之前，进行一无电镀程序，以形成一仅包覆半导体层的阻障层，如此，在无须增加工艺光掩模数目的情况下获得一均匀阻障层。

为让本发明的上述目的、技术特征、和优点能更明显易懂，下文以较佳实施例配合所附附图进行详细说明。

附图说明

图1为传统的显示区结构剖面示意图；以及

图2A至图7为本发明技术内容的示意图。

其中，附图标记：

11、301：基板                   111、3011：晶体管区

113、3013：电容区               13、303：第一图案化导电层

131、3031：栅极                 133、3033：第一导线

15、305：介电层                 17、307：半导体层

171、3071：通道层               173、3073：源/漏极层

19、309：阻障层                 21、313：第二图案化导电层

211：源/漏极电极                213、3135：第二导线

23、315：保护层                 25、317：像素电极

311：第二导电层                 3131：源极电极

3133：漏极电极                  3151：第一开口

3153：第二开口

具体实施方式

首先，参考图2A。于一基板301上定义有一晶体管区3011及一电容区3013。基板301一般常为玻璃基板，但不限于此，也可视需要地使用石英基板、高分子材料基板或其它透明材料基板。施行如溅镀(sputter)的适当程序以于基板301上沉积一导电层。导电层的材料为铜，但也可选择例如铝或其它适当的导电金属材料。再利用微影及蚀刻程序以图案化该导电层为一第一图案化导电层303，第一图案化导电层303包含一位于晶体管区3011内的栅极3031及一位于电容区3013内的第一导线3033。

再参考图2B，使用任何合宜的现有技术的沉积工艺(例如化学气相沉积工艺)形成一介电层305，覆盖该第一图案化导电层303。介电层305的材料为氮化硅，但也可视需要使用氧化硅层、氮化硅及氧化硅的复合层、或其它适宜的介电材料层。

然后，形成一图案化半导体层307于介电层305的晶体管预定位置上。详言之，参考图3，通过任何合宜的现有技术的沉积工艺(例如化学气相沉积工艺)，依序于介电层305上形成一通道层3071以及一源/漏极层3073。一般而言，通道层3071为一非晶硅层，源/漏极层3073为一掺杂非晶硅层，例如是N型离子掺杂非晶硅层。接着，进行一微影及蚀刻程序，以图案化通道层3071以及源/漏极层3073，以于晶体管预定位置上形成一图案化半导体层307。通常，所形成的通道层3071将成为晶体管栅极上的通道区，而所形成的源/漏极层3073将提供位于通道区两对侧的源极与漏极。

之后，参考图4，进行一选择性沉积程序以形成一阻障层309，阻障层309仅包覆图案化半导体层307。该阻障层的材料通常为金属材料，其可选自以下群组的材料：镍、铬、钴、锰、铌、钌、钽、钛、钼、钨、金、银、其它过渡金属及前述的组合。该选择性沉积程序可为例如无电镀程序。

无电镀程序，简言之，为化学镀法的一种，其不需外加电流，而是于一适当的环境条件下，利用电镀液中还原剂氧化所释出的电荷，供给周围的金属离子，使金属离子还原沉积于具有催化作用的镀件表面上，当镀件表面催化无电镀反应进行，而使金属附着于镀件表面上并形成一金属层后，此金属层又继续催化下一层金属的还原沉积，从而使金属层的厚度逐渐增加，提供一具均匀且致密特性的金属层。一般而言，无电镀程序可根据欲形成的金属材料而选择合宜的电镀液，以使该金属材料仅沉积于特定材料表面上。由此可知，无电镀程序具有选择性沉积的特色，也即选择性地只沉积于具催化性的表面上。利用此一特性形成阻障层，可避免传统微影及蚀刻工艺的麻烦及限制。

以下以使用无电镀程序于图案化半导体层上形成镍金属的阻障层为例进行说明。可于此一例示无电镀程序中使用一含镍电镀液，例如含硫酸镍(NiSO₄)的液体。较佳地，该电镀液可包含0.01至0.1摩尔浓度的NiSO₄·6H₂O、重量百分比1至20的联氨(N₂H₄)、0.01至0.5摩尔浓度的氯化氨(NH₄Cl)、以及重量百分比0.5至5.0的NH₄OH。于一特定态样中，为可采用包含0.03摩尔浓度的NiSO₄·6H₂O、重量百分比30的N₂H₄、0.1摩尔浓度的NH₄Cl、以及重量百分比1.4的NH₄OH的电解液以进行镍金属层的无电镀沉积。于此一实施例的无电镀程序中，镍金属实质上仅形成于含有硅-硅键结的图案化半导体层307上，而不形成含有硅-氮键结的介电层305上，因此镍阻障层将仅包覆于图案化半导体层307。所形成的镍阻障层均匀致密，其厚度一般为10至800纳米(nm)。

接续，参考图5A，以如溅镀的适当程序于基板301上方沉积一第二导电层311。第二导电层311的一合宜材料为铜，也可视需要使用铝或其它导电金属。之后，如图5B所示，进行一微影及蚀刻程序，以图案化第二导电层311而形成一第二图案化导电层313，其包括晶体管区3011的源极电极3131与漏极电极3133，以及电容区3013的第二导线3135。详细言之，为于蚀刻程序同时移除晶体管区3011中位于栅极3031上方的部分掺杂非晶硅层3073及部分阻障层309。可以湿式蚀刻或干式蚀刻进行此一部分移除。从而于晶体管区3011中，位于该图案化半导体层307上方的该阻障层309上(也即位于源极与漏极上方的阻障层309上)留下部分第二图案化导电层313，即分别与源极与漏极电性连结的源极电极3131与漏极电极3133。相对地，于电容区3013中，在第一导线3033上方的介电层305上，留下部分第二图案化导电层313作为第二导线3135。

由图5B的内容可知，利用无电镀程序可选择性地仅于半导体层307周围形成阻障层309，即，所形成的阻障层309仅包覆半导体层307，而无须增加工艺的光掩模数目。另外，由于无电镀程序仅于图案化半导体层307周围形成阻障层309，故阻障层309仅存在于图案化半导体层307与源极电极3131与漏极电极3133之间。即，仅位于图案化半导体层307上的部分第二图案化导电层313下方设有阻障层309，其余第二图案化导电层313部份的下方则无阻障层309存在，如图5B中的虚线标示处。此一结果不仅可以减少暴露第二图案化导电层313与阻障层309的接口，避免于第二图案化导电层313边缘发生阻障层309底切现象，而且可减少第二图案化导电层313与阻障层309双层结构的存在区域，从而减少不必要的电阻，提升晶体管的整体效能。

续参考图6，形成一图案化保护层315于基板301上方，其具有一第一开口3151，以暴露出部分漏极电极3133；其也具有一第二开口3153，以暴露出部分第二导线3135。图案化保护层315的材料通常为氮化硅，但也可视需要使用氧化硅层、氮化硅层及氧化硅的复合层或其它适宜的介电材料层。

最后，参考图7，形成一像素电极317于部分该图案化保护层315上与开口3151、3153中，使像素电极317与该漏极电极3133及第二导线3135电性连接。

综上所述，本发明通过选择性沉积程序，尤其是无电镀程序的手段，可在无须增加工艺光掩模数目的情形下，于晶体管工艺上达到仅于半导体层上形成均匀致密的阻障层的目的，且可避免阻障层底切现象所引起的薄膜晶体管电性劣化及不易控制导线的线宽等问题，以及减少因导电层与阻障层的双层结构所引起的电阻。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的普通技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (25)

1.一种制造显示元件结构的方法，其特征在于，包含：

提供一基板；

依序于该基板上形成一第一图案化导电层以及一介电层，其中该第一图案化导电层包含一栅极，且该介电层为覆盖该第一图案化导电层；

形成一图案化半导体层于该介电层上，该图案化半导体层包含一通道区及于该通道区两相对侧的一源极与一漏极；

选择性沉积一阻障层，以仅包覆该图案化半导体层；以及

形成一第二图案化导电层，覆盖该源极与该漏极上方的该阻障层。

2.根据权利要求1所述的方法，其特征在于，该阻障层为包含选自以下群组的金属：镍、铬、钴、锰、铌、钌、钽、钛、钼、钨、金、银、其它过渡金属及前述的组合。

3.根据权利要求1所述的方法，其特征在于，该选择性沉积步骤包含进行一无电镀工艺。

4.根据权利要求3所述的方法，其特征在于，该无电镀工艺使用一含镍电镀液来进行。

5.根据权利要求4所述的方法，其特征在于，该电镀液包含0.01至0.1摩尔浓度的NiSO₄·6H₂O、重量百分比1至20的N₂H₄、0.01至0.5摩尔浓度的NH₄Cl、以及重量百分比0.5至5.0的NH₄OH。

6.根据权利要求1所述的方法，其特征在于，该第二图案化导电层的材料包含铜。

7.根据权利要求1所述的方法，其特征在于，该第二图案化导电层的材料包含铝。

8.根据权利要求1所述的方法，其特征在于，该通道区属于一非晶硅层。

9.根据权利要求1所述的方法，其特征在于，该源极与该漏极属于一掺杂非晶硅层。

10.根据权利要求9所述的方法，其特征在于，该掺杂非晶硅层为一N型离子重掺杂非晶硅层。

11.根据权利要求1所述的方法，其特征在于，该阻障层的厚度为10至800纳米。

12.一种制造显示元件结构的方法，其特征在于，包含：

提供一定义有一晶体管区及一电容区的基板；

依序于该基板上形成一第一图案化导电层及一介电层，该第一图案化导电层为包含一栅极，且该介电层为覆盖该第一图案化导电层；

形成一图案化半导体层于该晶体管区的介电层上，该图案化半导体层包含一通道区及通道区两相对侧的一源极与一漏极；

选择性沉积一阻障层，以仅包覆该图案化半导体层；

形成一第二图案化导电层，覆盖该源极与该漏极上方的该阻障层以及该电容区的该介电层；

形成一图案化保护层于该基板上，其具一开口以暴露出该漏极上方的部分该第二图案化导电层；以及

形成一像素电极于部分该图案化保护层上与该开口中，以与该漏极上方的该部分第二图案化导电层电性连接。

13.根据权利要求12所述的方法，其特征在于，该选择性沉积步骤包含进行一无电镀工艺。

14.根据权利要求13所述的方法，其特征在于，该无电镀工艺使用一含选自以下群组金属的电镀液来进行：镍、铬、钴、锰、铌、钌、钽、钛、钼、钨、金、银、其它过渡金属及前述的组合。

15.根据权利要求13所述的方法，其特征在于，该无电镀工艺使用一含镍电镀液。

16.根据权利要求15所述的方法，其特征在于，该电镀液包含0.01至0.1摩尔浓度的NiSO₄·6H₂O、重量百分比1至20的N₂H₄、0.01至0.5摩尔浓度的NH₄Cl、以及重量百分比0.5至5.0的NH₄OH。

17.根据权利要求12所述的方法，其特征在于，该第二图案化导电层的材料为铜。

18.根据权利要求12所述的方法，其特征在于，该第二图案化导电层的材料为铝。

19.根据权利要求12所述的方法，其特征在于，该阻障层的厚度为10至800纳米。

20.一种显示元件结构，形成于一基板上，其特征在于，包含：

一栅极，设置于该基板上；

一介电层，覆盖该基板以及该栅极；

一图案化半导体层，设置于该介电层上，包含一位于该栅极上的通道区以及位于该通道两相对侧的一源极与一漏极；

一阻障层，仅包覆该图案化半导体层；以及

一第二图案化导电层，设置于该阻障层及该介电层上。

21.根据权利要求20所述的显示元件结构，其特征在于，该第二图案化导电层的材料为包含铜。

22.根据权利要求20所述的显示元件结构，其特征在于，该第二图案化导电层的材料为包含铝。

23.根据权利要求20所述的显示元件结构，其特征在于，该阻障层的材料为包含镍。

24.根据权利要求20所述的显示元件结构，其特征在于，该阻障层包含选自以下群组的金属：铬、钴、锰、铌、钌、钽、钛、钼、钨、金、银、其它过渡金属及前述金属的合金。

25.根据权利要求20所述的显示元件结构，其特征在于，该阻障层的厚度为10至800纳米。

Images