[go: up one dir, main page]

TWI527118B - 薄膜的製造方法及使用該方法的顯示器金屬線薄膜電晶體陣列面板及該面板的製造方法 - Google Patents

薄膜的製造方法及使用該方法的顯示器金屬線薄膜電晶體陣列面板及該面板的製造方法 Download PDF

Info

Publication number
TWI527118B
TWI527118B TW099132873A TW99132873A TWI527118B TW I527118 B TWI527118 B TW I527118B TW 099132873 A TW099132873 A TW 099132873A TW 99132873 A TW99132873 A TW 99132873A TW I527118 B TWI527118 B TW I527118B
Authority
TW
Taiwan
Prior art keywords
layer
barrier layer
thin film
film transistor
amorphous
Prior art date
Application number
TW099132873A
Other languages
English (en)
Other versions
TW201128706A (en
Inventor
金柄範
朴帝亨
尹在亨
宋溱鎬
金鍾仁
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201128706A publication Critical patent/TW201128706A/zh
Application granted granted Critical
Publication of TWI527118B publication Critical patent/TWI527118B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Description

薄膜的製造方法及使用該方法的顯示器金屬線薄膜電晶體陣列面板及該面板的製造方法
本發明係關於半導體製造。更具體言之，本發明係關於金屬層的製造方法、顯示面板之金屬線路、薄膜電晶體陣列面板及其製造方法。
諸如液晶顯示器或有機電致發光(EL)顯示器件之顯示器當前使用薄膜電晶體(TFT)陣列以驅動其像素，從而產生顯示影像。薄膜電晶體陣列面板通常包括掃描信號線或傳輸掃描信號之閘極線、影像信號線或傳輸影像信號之資料線、連接至閘極線及資料線之薄膜電晶體及連接至該薄膜電晶體之像素電極。
薄膜電晶體包括閘極電極(其係閘極線路之一部分)、形成通道之半導體層、源極電極(其係資料線路之一部分)以及汲極電極。薄膜電晶體充當開關元件，其根據經由閘極線施加至閘極電極之掃描信號控制經由資料線路傳輸至像素電極之影像信號。
儘管出產亦產生高品質影像之薄的、低輪廓的顯示器，但TFT陣列面板仍面臨挑戰。舉例而言，面板大小的增加亦導致信號延遲的增加，此情形歸因於線路長度的相應增加以及由此造成之其電阻及電容的增加。為解決此問題所作之努力著重於降低線路電阻，主要藉由使用具有相對低之電阻率的金屬(諸如，銅)來降低線路電阻。
然而，銅具有相對低劣的與其他層之接觸特性，從而常需要在銅層與其他層之間增加諸如矽之額外黏接層。此外，此等黏接層必須相對厚，以防止銅線路擴散至下層中。不幸的是，形成此等厚黏接層並使之成形所需之沈積及蝕刻步驟冗長，此會增加處理時間及費用。
此[先前技術]章節中所揭示之上述資訊並非僅用於增強對本發明之[先前技術]的理解，且因此其可含有未在先前技術中之資訊。
本發明提供一種薄膜電晶體陣列及其製造方法，其能夠在不使用一厚黏接層的情況下改良一銅層與一下層之間的黏接且同時仍防止銅擴散至該下層中。
根據本發明之一例示性實施例之一種經由濺鍍在一基板上形成一薄膜的方法包括在約1.5 W/cm2至約3 W/cm2之範圍內之一功率密度下且在約0.2 Pa至約0.3 Pa之範圍內之一惰性氣體的一壓力下形成該薄膜。
該薄膜可具有一非晶形結構，且該薄膜包含鈦、鉭及鉬中之至少一者。
該薄膜之一均方根表面粗糙度可小於約0.55 nm。
該惰性氣體可為氬或氦。
根據本發明之一種用於一顯示面板之金屬線路包括：一形成於一基板上之矽層；一形成於該矽層上之障壁層；及一形成於該障壁層上之銅線路，其中，該障壁層包含一具有一非晶形結構之金屬，且該金屬包含鈦、鉭及鉬中之至少一者。
該基板可為一玻璃基板，且該障壁層之一表面粗糙度小於約0.55 nm。
該障壁層之一應力的一量值可小於約0.19×108達因/平方公分。
根據本發明之一種製造一薄膜電晶體陣列面板之方法包括：在一絕緣基板上形成一閘極電極；在該閘極電極上形成一閘極絕緣層；在該閘極絕緣層上形成一半導體；在該半導體上形成一歐姆接觸層；在該歐姆接觸層上形成一資料線及一汲極電極中之至少一者，該汲極電極包括一非晶形障壁層及一形成於該非晶形障壁層上之銅層；在該資料線及該汲極電極上形成一鈍化層；及在該鈍化層上形成一像素電極，其中，該像素電極連接至該汲極電極。
可藉由一濺鍍製程來形成該障壁層，該濺鍍係在約1.5 W/cm2至約3 W/cm2之範圍內之一功率密度下且在約0.2 Pa至0.3 Pa之範圍內之一惰性氣體的一壓力下得以執行。
該障壁層可包含鈦、鉭及鉬中之至少一者。
該障壁層之一均方根表面粗糙度可小於約0.55 nm。
可藉由使用一感光膜圖案來形成該歐姆接觸層、該半導體、該資料線及該汲極電極。
根據本發明之一種薄膜電晶體陣列面板包括：一形成於一基板上之閘極線；一與該閘極線交叉之資料線；一連接至該閘極線且具有一連接至該資料線之汲極電極的薄膜電晶體；及一連接至該薄膜電晶體之像素電極，其中，該資料線及該薄膜電晶體之該汲極電極包括一非晶形障壁層及一銅層。
該非晶形障壁層之一表面粗糙度可小於約0.55 nm。
該非晶形障壁層之一應力的一量值可小於約0.19×108達因/平方公分。
該非晶形障壁層可具有小於約200 之厚度。
該非晶形障壁層可包含鈦、鉭及鉬中之至少一者。
根據本發明之一例示性實施例，該薄膜之厚度可減小，此亦導致處理時間減少。
在下文中將參看展示本發明之例示性實施例的隨附圖式更充分地描述本發明。
如熟習此項技術者將瞭解，可在不脫離本發明之精神或範疇的情況下以各種不同方式修改所描述之實施例。
在圖式中，為清晰起見，誇示了層、膜、面板、區域等之厚度。
遍及本說明書，相同參考數字指代相同元件。
應理解，當一元件(諸如，層、膜、區域或基板)被稱作在另一元件「上」時，其可直接在另一元件上，或亦可存在介入元件。
相比而言，當一元件稱作「直接」在另一元件「上」時，不存在介入元件。
圖1為根據本發明之一例示性實施例之具有非晶矽層、障壁層及銅層之三層薄膜結構的相片。參看圖1，障壁層為置放於三層薄膜中間之薄膜，其尚未起離，具有均一厚度，且形成於非晶矽層上。此處，形成障壁層之薄膜的金屬由鈦製成。然而，鉭或鉬亦可用以改良銅層及非晶矽層之黏著。
障壁層中之應力的量值之值可小於約1.19E+8達因/平方公分。已發現，當應力值大於此值時，障壁層未充分附著至下伏非晶矽，且該障壁層起離。
此處，障壁層之粗糙度小於0.55 nm。此狀況可經由圖2及圖3以及表1得以證實。圖2為根據先前技術沈積之障壁層的邊緣部分及中央部分的表面相片，且圖3為根據本發明之一例示性實施例沈積之障壁層的邊緣部分及中央部分的表面相片。表1展示根據習知方法及根據本發明而形成之鈦障壁層的粗糙度值。此處，障壁層之厚度為300 。
參考表1及圖2，當根據先前技術在3.7 W/cm2及0.5 Pa的條件下沈積時，障壁層之中央部分的均方根厚度為0.9 nm，且障壁層之邊緣部分的均方根厚度為0.7 nm。當根據本發明之一例示性實施例在2.8 W/cm2及0.2 Pa的條件下沈積時，障壁層之中央部分的均方根厚度為0.52 nm，且障壁層之邊緣部分的均方根厚度為0.51 nm。因此可看出，相比於習知技術，根據此實施例之沈積使表面粗糙度降低。自圖2及圖3，亦可看出此實施例使障壁層在沈積層之整個表面上具有較均一之粗糙度。
且，障壁層具有非晶形結構而非結晶結構。
非晶形結構可意謂對應於結晶之大小的結構不規則。
詳言之，該情形可自圖4至圖6得以證實。
圖4為由X射線繞射儀(XRD)量測之障壁層的圖表，其中，已根據先前技術構造該障壁層。圖5為由XRD量測之障壁層的圖表，其中，已根據本發明之一例示性實施例構造該障壁層。圖6為藉由背向電子散射繞射(EBSD)拍攝之障壁層的相片，其中，已根據本發明之一例示性實施例構造該障壁層。
在圖4中，當XRD自0度至90度掃描時，在40度附近出現針對值2θ之主峰值。在圖5中未出現相應峰值。
且，在圖4之圖表中，針對2θ在34度、53度、62度及70度附近出現強度比主峰值弱之峰值。如同在40度附近之峰值一樣，在圖5之圖表中未出現相應之較小峰值。
因此，圖5之障壁層具有非晶形結構，而並非結晶結構。
另外，應瞭解，EBSD相片中之增加的黑色量指示所量測材料之較強非晶形特性。參看圖6之相片，可證實黑色比表示為特定色彩之點佔據相對廣之區域。因此，圖6證實本發明之障壁層具有非晶形結構。
可經由濺鍍形成此障壁層，且所使用非活性氣體可為氬或氦。此處，濺鍍之壓力在約0.2至0.3 Pa之範圍內，且功率密度之值可在約1.5至3 W/cm2之範圍內。當濺鍍之功率密度小於約1.5 W/cm2時，不可產生用於濺鍍之放電，而當濺鍍之功率密度大於約3 W/cm2時，可發生結晶化。
且，當壓力小於約0.2 Pa或大於約0.3 Pa時，所產生層可能不夠均一。
若根據上文描述之條件形成障壁層，則障壁層之應力減小，以使得障壁層不起離。
表2展示在所展示條件下根據本發明形成障壁層時與根據習知技術形成障壁層時的應力值。
如表2所示，在形成厚度為300 之鈦障壁層時，當在2.8 W/cm2之功率密度及0.2 Pa之氬壓力下執行沈積時，所量測之應力值為-1.19E+08達因/平方公分。然而，當如同先前技術功率密度為3.7 W/cm2且氬壓力為0.5 Pa時，應力值遠高於-3.32E+08達因/平方公分。
應力之較高量值意謂障壁層較容易起離。因此，本發明之實施例用以降低障壁層之不良起離的可能性。
且，在先前技術中，障壁層形成有大於300 的厚度以防止銅擴散至非晶矽中。
然而，在本發明之例示性實施例中，若銅層與非晶矽層之間的金屬層以非晶形結構形成，則小於200 之層厚度足以防止銅擴散。
亦即，本發明之障壁層防止銅擴散，以使得其可避免矽化銅的形成，即便該層比先前技術之彼等層薄時亦如此。
此情形可參看圖7而得以證實。圖7為根據本發明之一例示性實施例之用於檢測非晶矽層、障壁層及銅層中之組分的圖表。此處，障壁層由鈦製成，且其厚度為100 。
如圖7所示，分別未在非晶矽層及銅層之外偵測到矽及銅，此情形意謂基本上無銅或矽擴散出銅層或非晶矽層之外。
因此已發現，根據本發明形成之鈦障壁層足以防止銅擴散，即便該障壁層薄達100 亦如此。亦即，本發明允許以比先前技術之相應障壁層薄之障壁層來防止擴散。該等較薄障壁層節省處理時間及費用。
接下來，將參看圖8及圖9描述包括經由上文所述之方法形成之障壁層的薄膜電晶體陣列面板。
圖8為根據本發明之薄膜電晶體陣列面板之一個像素的佈局圖，且圖9為沿圖8之線IX-IX截取之橫截面圖。
參看圖8及圖9，複數個閘極線121形成於絕緣基板110上，該絕緣基板110由透明玻璃、塑膠等製成。
閘極線121傳輸閘極信號並在橫向方向上延伸。閘極線121中之每一者包括自閘極線121突出之複數個閘極電極124及具有用於連接至其他層或外部驅動電路(未圖示)之寬廣區域的末端部分(未圖示)。
由氮化矽(SiNx)製成之閘極絕緣層140形成於閘極線121上。
由氫化非晶矽(a-Si)、多晶矽等製成之複數個半導體結構形成於閘極絕緣層140上。
半導體結構在縱向方向上延伸且包括向閘極電極124延伸之複數個突出物154。
複數個歐姆接觸條狀物及複數個歐姆接觸島狀物165形成於半導體上。歐姆接觸條狀物包括複數個突出物163，且該等突出物163與歐姆接觸島狀物165成對安置於半導體之突出物154上。
複數個資料線171及複數個資料電極175形成於歐姆接觸條狀物163、歐姆接觸島狀物165及閘極絕緣層140上。資料線171傳輸資料信號且主要在橫向方向上延伸，藉此與閘極線121交叉。每一資料線171包括向閘極電極124延伸之複數個源極電極173及具有用於與不同層或外部驅動電路連接之寬廣區域的末端部分(未圖示)。
汲極電極175與資料線171分開且關於閘極電極124面向源極電極173。
包括源極電極173及汲極電極175之資料線171可由雙層結構製成，該雙層結構包括由作為低電阻之金屬之銅製成的上層173b及175b以及由具有良好接觸性質之金屬(諸如，鈦、鉭或鉬)製成之下層173a及175a。特定言之，根據上文所描述之製程條件來製造下層173a、175a。以此種方式，下層173a、175a充當障壁層，其防止銅(或其他金屬)自上層173b、175b擴散至其下之半導體材料中，同時亦具有良好黏接特性且比習知黏接層薄。
如上文所描述，下層具有非晶形結構。
一個閘極電極124、一個源極電極173及一個汲極電極175與半導體之突出物154一起構成薄膜電晶體(TFT)，且該TFT之通道形成於突出物154處於源極電極173與汲極電極175之間。
歐姆觸點163及165僅存在於下伏半導體結構與上覆資料線171及汲極電極175之間，藉此減小其間之接觸電阻。
半導體之突出物154包括在源極電極173與汲極電極175之間的部分以及未被資料線171及汲極電極175覆蓋的部分。
除去突出物154之外的半導體結構具有與歐姆觸點163及165實質上相同之平面形狀(亦即，在平面圖中檢視時，形狀相同)，且歐姆觸點163及165具有與資料線171及汲極電極175實質上相同之平面形狀。
如結合製造方法所描述，下文所略述，此係因為藉由使用具有不同厚度之感光膜圖案而形成資料線171及汲極電極175、半導體154以及歐姆觸點163及165。
鈍化層180形成於資料線171、汲極電極175及暴露的半導體154上。鈍化層180可由諸如氮化矽、氧化矽之無機絕緣體、有機絕緣體或具有低介電常數之絕緣體製成。鈍化層180具有使汲極電極175暴露之複數個接觸孔185。
複數個像素電極191形成於鈍化層180上。該等像素電極191經由接觸孔185電連接至汲極電極175，以自該等汲極電極175接收資料電壓。當資料電壓施加至像素電極191且共同電壓施加至相對顯示面板(未圖示)之共同電極(未圖示)時，電場產生於液晶層(未圖示)之介入液晶分子中。因為像素電極191與共同電極形成電容器(下文中稱作「液晶電容器」)，所以甚至在薄膜電晶體關斷後，所施加電壓亦持續。
像素電極191可與儲存電極線(未圖示)彼此重疊，藉此形成使維持液晶電容器之電壓的能力增強之儲存電容器。
像素電極191可由諸如ITO或IZO之透明導電材料或具有極佳反射率之金屬製成。
當形成如本發明之例示性實施例所展示之非晶形障壁層時，與已知障壁層之故障率為約7.9%的習知技術相比，薄膜電晶體陣列面板之故障率降低至約1.4%。
現將注意力轉向圖8及圖9之TFT陣列面板的製造。圖10至圖14說明圖8至圖9中所展示之結構的例示性製造程序。
圖10至圖14為沿圖8所示之線IX-IX截取之順序展示根據本發明之一例示性實施例之薄膜電晶體陣列面板的製造方法的橫截面圖。
如圖10所示，在由透明玻璃或塑膠製成之絕緣基板110上沈積金屬層，且圖案化該金屬層以形成包括閘極電極124之閘極線。閘極線可由鋁(Al)或鋁合金之以鋁為主的金屬、銀(Ag)或銀合金之以銀為主的金屬、銅(Cu)或銅合金之以銅為主的金屬鉬(Mo)或鉬合金之以鉬為主的金屬、鉻(Cr)、鉭(Ta)、鈦(Ti)製成，或者其可由任何其他適當的導電材料製成。
且，如圖1至圖4所示，閘極線可由包括非晶形障壁層及銅層之雙層結構製成。
如圖9至圖12所示，在閘極電極124上沈積閘極絕緣層140、第一非晶矽層150、第二非晶矽層160、第一導電層及第二導電層。
第二非晶矽層160摻雜有導電雜質，第一導電層可由具有非晶形結構之鈦形成，且第二導電層可由銅製成。
可經由濺鍍製成第一導電層及第二導電層。
如上文所描述，可在約0.2至0.3 Pa之範圍內之壓力及約1.5至3 W/cm2之範圍內之功率密度下濺鍍第一導電層。如上文，此情形允許第一導電層濺鍍達僅僅約100 之厚度，而仍充當有效障壁層且具有良好黏接特性。
濺鍍器件中之惰性氣體可為氬或氦。
第二導電層可具有非晶形結構，以使得其可以比第一導電層高之功率密度形成。
感光膜塗覆於第二導電層上，且經曝光及顯影以形成取決於位置而具有不同厚度的感光膜圖案52及54。
對應於線路之通道的閘極絕緣層140、第一及第二導電金屬層、第一非晶矽層及第二非晶矽層之部分被稱作通道部分A。對應於源極電極及汲極電極之閘極絕緣層140、第一非晶矽層、第二非晶矽層、第一金屬層及第二金屬層之部分被稱作線路部分B。剩餘部分被稱作剩餘部分C。
參看圖10，對應於線路部分B之感光膜圖案52的一部分比對應於通道部分A之感光膜圖案54厚，且在剩餘部分C上之感光膜被移除。
在此情況下，對應於線路部分B之感光膜圖案52的厚度對對應於通道部分A之感光膜圖案54的厚度之比率可取決於蝕刻製程條件而改變(待描述)。然而，感光膜圖案54之厚度較佳為感光膜圖案52之厚度的約一半。
可存在用於形成感光圖案以使得感光圖案之部分根據該等部分之位置而具有不同厚度之各種方法。舉例而言，可使用曝光遮罩，該曝光遮罩包括透明區域、遮光區域及/或半透明區域。半透明區域可使用隙縫圖案、晶格圖案或可使用具有中間透射率或中間厚度之薄膜。當使用隙縫圖案時，隙縫之寬度或隙縫之間的間隔較佳小於用於光微影之曝光器的解析度。
另一實例包括使用可回焊之感光膜。亦即，藉由首先在感光膜中蝕刻一縫隙，接著使少量額外的感光膜材料流動至此縫隙中來形成薄的部分。
接著，藉由將感光膜圖案52及54用作蝕刻遮罩來蝕刻剩餘部分C中之第二金屬層及第一金屬層以形成第二金屬圖案174b及第一金屬圖案174a。經由濕式蝕刻執行該蝕刻，以使得可在感光膜圖案之下形成底切。
接著，執行預處理以防止暴露的第二金屬圖案174b之側面被腐蝕。預處理係已知的，且可藉由使用O2或另一適當氣體(諸如，SF6與O2之混合氣)來執行。
接著，如圖11所示，經由回蝕製程將通道部分之感光膜圖案移除。
接著，如圖12所示，藉由將感光膜圖案52用作蝕刻遮罩來蝕刻第二非晶矽層及第一非晶矽層，以便形成非晶矽圖案164及半導體154。
可在回蝕製程之前蝕刻第二非晶矽層及第一非晶矽層以形成非晶矽圖案164及半導體154。亦即，可以反向次序執行圖11及圖12之製程。然而，在回蝕金屬層之前蝕刻非晶矽層可導致感光膜圖案與金屬層之間的較大底切。若換作首先執行回蝕製程，則所產生之底切較小。
接著，執行後處理以移除在回蝕製程及蝕刻非晶矽層期間所產生之雜質。後處理製程可使用SF6與O2之混合氣體。
接著，如圖13所示，藉由將感光膜圖案52用作蝕刻遮罩來濕式蝕刻第二金屬圖案174b及第一金屬圖案174a，因此形成分別包括上層173b及175b以及下層173a及175a之源極電極173及汲極電極175。
在濕式蝕刻的情況下，隨著蝕刻時間(增加，錐形變平滑且底切大小增加。相比而言，較短蝕刻時間減小底切量，且亦減小半導體層154、163、165突出於金屬圖案173、175之外的量。
接著，藉由將感光膜圖案52用作蝕刻遮罩來乾式蝕刻非晶矽圖案以形成歐姆觸點163及165。
若使用具有不同厚度之感光膜圖案，則資料線171(包括源極電極173及汲極電極175)可具有與具有突出物163之歐姆接觸條狀物以及歐姆接觸島狀物165實質上相同之平面圖案。
且，除去在汲極電極175與源極電極173之間的暴露部分之外，突出物154具有與源極電極173及汲極電極175實質上相同之平面圖案。
如圖14所示，形成鈍化層180，其覆蓋半導體之突出物154之暴露的部分。接著藉由光微影來圖案化此鈍化層180以形成接觸孔185，該接觸孔185使汲極電極175之上層175b暴露。
接著，如圖8所示，在鈍化層180上形成像素電極191，其經由接觸孔185連接至汲極電極175。
儘管已結合當前視為實用例示性實施例之內容描述了本發明，但應瞭解，本發明不限於所揭示之實施例，而相反，本發明意欲涵蓋隨附申請專利範圍之精神及範疇內所包括之各種修改及等效配置。
52．．．感光膜圖案
54．．．感光膜圖案
110．．．絕緣基板
121．．．閘極線
124．．．閘極電極
140．．．閘極絕緣層
150．．．第一非晶矽層
154．．．半導體/突出物
160．．．第二非晶矽層
163．．．歐姆接觸條狀物
164．．．非晶矽圖案
165．．．歐姆接觸島狀物
171．．．資料線
173．．．源極電極
173a．．．下層
173b．．．上層
174a．．．第一金屬圖案
174b．．．第二金屬圖案
175．．．資料電極/汲極電極
175a．．．下層
175b．．．上層
180．．．鈍化層
185．．．接觸孔
191．．．像素電極
A．．．通道部分
B．．．線路部分
C．．．剩餘部分
圖1為根據本發明之一例示性實施例之具有非晶矽層、障壁層及銅層之三層薄膜的相片。
圖2為根據習知技術沈積之障壁層的邊緣部分及中央部分的表面相片。
圖3為根據本發明之一例示性實施例沈積之障壁層的邊緣部分及中央部分的表面相片。
圖4為根據習知技術由X射線繞射儀(XRD)量測之障壁層的圖表。
圖5為根據本發明之一例示性實施例由XRD量測之障壁層的圖表。
圖6為根據本發明之一例示性實施例之藉由背向電子散射繞射(EBSD)拍攝之障壁層的相片。
圖7為根據本發明之一例示性實施例之用於檢測非晶矽層、障壁層及銅層中之組分的圖表。
圖8為根據本發明之薄膜電晶體陣列面板中之一個像素的佈局圖。
圖9為沿圖8之線IX-IX截取之橫截面圖。
圖10至圖14為沿圖8所示之線IX-IX截取之順序展示根據本發明之一例示性實施例之薄膜電晶體陣列面板的製造方法的橫截面圖。
(無元件符號說明)

Claims (17)

  1. 一種經由濺鍍在一基板上形成一障壁層的方法，其包含：在約1.5W/cm2至約3W/cm2之範圍內之一功率密度下且在約0.2Pa至約0.3Pa之範圍內之一惰性氣體的一壓力下形成該障壁層，其中該障壁層具有一非晶形結構，且其中該障壁層係安置於一矽層及一銅層之間。
  2. 如請求項1之方法，其中該障壁層包含鈦、鉭及鉬中之至少一者。
  3. 如請求項1之方法，其中該障壁層之一均方根表面粗糙度小於約0.55nm。
  4. 如請求項1之方法，其中，該惰性氣體為氬或氦。
  5. 一種用於一顯示面板之金屬線路，該金屬線路包含：一形成於一基板上之矽層；一形成於該矽層上之障壁層；及一形成於該障壁層上之銅線路，其中該障壁層包含一具有一非晶形結構之金屬，且該金屬包含鈦、鉭及鉬中之至少一者，其中經由濺鍍形成該障壁層，包含：在約1.5W/cm2至約3W/cm2之範圍內之一功率密度下且在約0.2Pa至約0.3Pa之範圍內之一惰性氣體的一壓力下形成該障壁層。
  6. 如請求項5之金屬線路，其中，該基板為一玻璃基板。
  7. 如請求項5之金屬線路，其中，該障壁層之一表面粗糙度小於約0.55nm。
  8. 如請求項5之金屬線路，其中，該障壁層之一應力的一量值小於約0.19×108達因/平方公分。
  9. 一種製造一薄膜電晶體陣列面板之方法，其包含：在一絕緣基板上形成一閘極電極；在該閘極電極上形成一閘極絕緣層；在該閘極絕緣層上形成一半導體；在該半導體上形成一歐姆接觸層；在該歐姆接觸層上形成一資料線及一汲極電極中之至少一者，該汲極電極包括一非晶形障壁層及一形成於該非晶形障壁層上之銅層；在該資料線及該汲極電極上形成一鈍化層；及在該鈍化層上形成一像素電極，其中該像素電極連接至該汲極電極，其中該形成一資料線及一汲極電極中之至少一者進一步包含藉由一濺鍍製程形成該障壁層，該濺鍍係在約1.5W/cm2至約3W/cm2之範圍內之一功率密度下且在約0.2Pa至約0.3Pa之範圍內之一惰性氣體的一壓力下得以執行。
  10. 如請求項9之方法，其中該障壁層包含鈦、鉭及鉬中之至少一者。
  11. 如請求項9之方法，其中該障壁層之一均方根表面粗糙度小於約0.55nm。
  12. 如請求項9之方法，其中使用一感光薄膜圖案來形成該歐姆接觸層、該半導體、該資料線及該汲極電極。
  13. 一種薄膜電晶體陣列面板，其包含： 一形成於一基板上之閘極線；一與該閘極線交叉之資料線；一連接至該閘極線且具有一連接至該資料線之汲極電極之薄膜電晶體；及一連接至該薄膜電晶體之像素電極，其中該資料線及該薄膜電晶體之該汲極電極包括一非晶形障壁層及一銅層，及其中經由濺鍍形成該障壁層，包含：在約1.5W/cm2至約3W/cm2之範圍內之一功率密度下且在約0.2Pa至約0.3Pa之範圍內之一惰性氣體的一壓力下形成該障壁層。
  14. 如請求項13之薄膜電晶體陣列面板，其中該非晶形障壁層之一表面粗糙度小於約0.55nm。
  15. 如請求項13之薄膜電晶體陣列面板，其中該非晶形障壁層之一應力的一量值小於約0.19×108達因/平方公分。
  16. 如請求項15之薄膜電晶體陣列面板，其中該非晶形障壁層具有一小於約200Å之厚度。
  17. 如請求項13之薄膜電晶體陣列面板，其中，該非晶形障壁層包含鈦、鉭及鉬中之至少一者。
TW099132873A 2010-02-03 2010-09-28 薄膜的製造方法及使用該方法的顯示器金屬線薄膜電晶體陣列面板及該面板的製造方法 TWI527118B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100010156A KR20110090408A (ko) 2010-02-03 2010-02-03 박막 형성 방법, 표시판용 금속 배선 및 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW201128706A TW201128706A (en) 2011-08-16
TWI527118B true TWI527118B (zh) 2016-03-21

Family

ID=44340828

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099132873A TWI527118B (zh) 2010-02-03 2010-09-28 薄膜的製造方法及使用該方法的顯示器金屬線薄膜電晶體陣列面板及該面板的製造方法

Country Status (5)

Country Link
US (2) US8946025B2 (zh)
JP (1) JP5691091B2 (zh)
KR (1) KR20110090408A (zh)
CN (1) CN102191467B (zh)
TW (1) TWI527118B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013099084A1 (ja) * 2011-12-28 2015-04-30 パナソニック株式会社 有機ｅｌ素子の製造方法
KR102094841B1 (ko) 2013-05-16 2020-03-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102025103B1 (ko) 2013-07-22 2019-09-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US9331667B2 (en) * 2014-07-21 2016-05-03 Triquint Semiconductor, Inc. Methods, systems, and apparatuses for temperature compensated surface acoustic wave device
KR102223139B1 (ko) * 2014-09-02 2021-03-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 패널
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
KR102543167B1 (ko) 2017-09-15 2023-06-13 삼성디스플레이 주식회사 배선 기판, 이를 포함하는 표시 장치 및 배선 기판의 제조 방법
CN109888020A (zh) * 2019-02-21 2019-06-14 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法
CN112838049B (zh) * 2019-11-25 2023-03-28 深超光电（深圳）有限公司 导电结构的制备方法和薄膜晶体管阵列基板的制备方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275620A (ja) * 1993-03-24 1994-09-30 Kawasaki Steel Corp 半導体集積回路配線構造体
EP0657562B1 (en) * 1993-11-12 2001-09-12 PPG Industries Ohio, Inc. Durable sputtered metal oxide coating
KR100243286B1 (ko) * 1997-03-05 2000-03-02 윤종용 반도체 장치의 제조방법
US6500759B1 (en) * 1998-10-05 2002-12-31 Seiko Epson Corporation Protective layer having compression stress on titanium layer in method of making a semiconductor device
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4627843B2 (ja) * 1999-07-22 2011-02-09 株式会社半導体エネルギー研究所 半導体装置
JP4769997B2 (ja) * 2000-04-06 2011-09-07 ソニー株式会社 薄膜トランジスタ及びその製造方法、液晶表示装置、液晶表示装置の製造方法、有機ｅｌ装置、有機ｅｌ装置の製造方法
JP2001332741A (ja) * 2000-05-25 2001-11-30 Sony Corp 薄膜トランジスタの製造方法
JP2002057339A (ja) * 2000-08-10 2002-02-22 Sony Corp 薄膜半導体装置
US6635541B1 (en) * 2000-09-11 2003-10-21 Ultratech Stepper, Inc. Method for annealing using partial absorber layer exposed to radiant energy and article made with partial absorber layer
US7351300B2 (en) * 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
TW200304227A (en) * 2002-03-11 2003-09-16 Sanyo Electric Co Top gate type thin film transistor
KR101197084B1 (ko) * 2004-05-21 2012-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20060064264A (ko) * 2004-12-08 2006-06-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI273329B (en) * 2004-12-29 2007-02-11 Au Optronics Corp Copper gate electrode of liquid crystal display device and method of fabricating the same
JP2006337819A (ja) * 2005-06-03 2006-12-14 Canon Inc 表示装置およびその駆動方法
US7999330B2 (en) * 2005-06-24 2011-08-16 Micron Technology, Inc. Dynamic random access memory device and electronic systems
JP2007027392A (ja) * 2005-07-15 2007-02-01 Denso Corp 半導体装置およびその製造方法
JP2007142388A (ja) * 2005-11-17 2007-06-07 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
WO2008047726A1 (fr) * 2006-10-13 2008-04-24 Kabushiki Kaisha Kobe Seiko Sho Substrat de transistor en film mince et dispositif d'affichage
KR101290282B1 (ko) * 2006-11-24 2013-07-26 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
US7768042B2 (en) 2007-03-29 2010-08-03 Korea Advanced Institute Of Science And Technology Thin film transistor including titanium oxides as active layer and method of manufacturing the same
KR20080088782A (ko) * 2007-03-30 2008-10-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5303119B2 (ja) * 2007-06-05 2013-10-02 株式会社ジャパンディスプレイ 半導体装置
TWI360708B (en) * 2007-12-17 2012-03-21 Au Optronics Corp Pixel structure, display panel, elecro-optical app
JP5253799B2 (ja) * 2007-12-17 2013-07-31 三菱電機株式会社 フォトセンサー、及びフォトセンサーの製造方法
KR101441542B1 (ko) * 2008-03-26 2014-09-18 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 포함하는 표시 장치 및 박막트랜지스터 기판의 제조 방법
WO2009128424A1 (ja) * 2008-04-16 2009-10-22 住友金属鉱山株式会社 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法
KR101041145B1 (ko) * 2008-07-09 2011-06-13 삼성모바일디스플레이주식회사 폴리실세스퀴옥산 공중합체, 그의 제조방법, 이를 이용하는폴리실세스퀴옥산 공중합체 박막, 및 이를 이용하는유기전계발광표시장치
TWI508282B (zh) * 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法

Also Published As

Publication number Publication date
TW201128706A (en) 2011-08-16
US20150129885A1 (en) 2015-05-14
US9799678B2 (en) 2017-10-24
CN102191467A (zh) 2011-09-21
CN102191467B (zh) 2016-05-11
US8946025B2 (en) 2015-02-03
JP2011159959A (ja) 2011-08-18
JP5691091B2 (ja) 2015-04-01
KR20110090408A (ko) 2011-08-10
US20110186843A1 (en) 2011-08-04

Similar Documents

Publication Publication Date Title
TWI527118B (zh) 薄膜的製造方法及使用該方法的顯示器金屬線薄膜電晶體陣列面板及該面板的製造方法
US7336324B2 (en) Array substrate for liquid crystal display device and fabricating method thereof
JP5129228B2 (ja) アレイ基板及びこれの製造方法
KR20040054590A (ko) 전자 디바이스와 그의 제법, 및 스퍼터링 타겟
CN106505033B (zh) 阵列基板及其制备方法、显示装置
KR101484063B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101192626B1 (ko) 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
CN102664193A (zh) 导电结构及制造方法、薄膜晶体管、阵列基板和显示装置
CN112071860A (zh) 有源矩阵基板以及其制造方法
KR101046928B1 (ko) 박막 트랜지스터 표시판과 그 제조방법
US9263467B2 (en) Thin film transistor array panel and manufacturing method thereof
KR20060125066A (ko) 개구율이 향상된 어레이 기판 및 이의 제조방법
KR20070109192A (ko) 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
KR20100019233A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US7575945B2 (en) Method of forming a metal line and method of manufacturing a display substrate by using the same including etching and undercutting the channel layer
CN1815321A (zh) 液晶显示装置用下基板的制造方法
US7960219B2 (en) Thin-film transistor substrate and method of fabricating the same
US8299468B2 (en) Display substrate having reduced defects
KR100897720B1 (ko) 액정표시장치의 제조방법
TWI715310B (zh) 畫素結構及其製造方法
TWI383236B (zh) 薄膜電晶體及其製造方法與應用其之液晶顯示面板
KR20080045961A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20070117269A (ko) 표시 장치 및 그 제조 방법
KR20050079430A (ko) Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판
KR20070117309A (ko) 박막 트랜지스터 기판 및 이의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees