[go: up one dir, main page]

KR102025103B1 - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR102025103B1
KR102025103B1 KR1020130086197A KR20130086197A KR102025103B1 KR 102025103 B1 KR102025103 B1 KR 102025103B1 KR 1020130086197 A KR1020130086197 A KR 1020130086197A KR 20130086197 A KR20130086197 A KR 20130086197A KR 102025103 B1 KR102025103 B1 KR 102025103B1
Authority
KR
South Korea
Prior art keywords
conductive layer
data line
lower conductive
upper conductive
gate line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130086197A
Other languages
English (en)
Other versions
KR20150011204A (ko
Inventor
최성환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130086197A priority Critical patent/KR102025103B1/ko
Priority to US14/092,096 priority patent/US9316879B2/en
Publication of KR20150011204A publication Critical patent/KR20150011204A/ko
Application granted granted Critical
Publication of KR102025103B1 publication Critical patent/KR102025103B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/06—Materials and properties dopant

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

표시 장치는 베이스 기판, 상기 베이스 기판 위에 배치되어 데이터 신호를 전송하는 데이터 라인, 상기 데이터 라인과 절연되어 상기 베이스 기판 위에 배치되는 게이트 라인 및 상기 게이트 라인 및 상기 데이터 라인과 전기적으로 연결되어 구동되는 화소를 포함한다. 상기 게이트 라인 및 상기 데이터 라인 중 적어도 하나는 하부 도전층 및 상부 도전층을 포함한다. 상기 하부 도전층은 베이스 기판 위에 배치되고, 상기 하부 도전층은 도핑물질이 도핑된 징크 옥사이드(zinc oxide)를 포함한다. 상기 상부 도전층은 구리를 포함하여 상기 하부 도전층 위에 적층되고, 상기 상부 도전층은 상기 도핑물질에 의해 성장 방향들이 분산된 결정들을 포함한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY APPARATUS AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 저항이 낮은 신호 라인들을 포함하는 표시장치 및 이의 제조 방법에 관한 것이다.
표시 장치는 기판, 상기 기판 위에 배치되는 화소, 상기 화소와 전기적으로 연결되어 상기 화소를 구동하는 신호들을 상기 화소 측으로 전달하는 신호 라인들을 포함한다. 일반적으로, 상기 신호 라인들은 금속 재료로 형성되나, 상기 표시 장치의 표시 영역이 증가할수록 상기 신호 라인들의 길이가 증가되어 상기 신호 라인들의 전기 저항이 증가될 수 있다.
상기 신호 라인들의 전기 저항이 증가되는 경우에, 상기 신호들이 상기 신호 라인들을 통해 원활하게 전송되지 않을 수 있다. 따라서, 금속 재료들 중에 비저항이 낮은 구리가 상기 신호 라인들의 재료로 사용되고 있다.
본 발명의 일 목적은 전기 저항이 신호 라인을 갖는 표시 장치를 제공하는 데 있다.
본 발명의 다른 목적은 전기 저항이 낮은 신호 라인을 갖는 표시 장치의 제조 방법을 제공하는 데 있다.
상술한 본 발명의 일 목적을 달성하기 위해서, 본 발명에 따른 표시 장치는 베이스 기판, 상기 베이스 기판 위에 배치되어 데이터 신호를 전송하는 데이터 라인, 상기 데이터 라인과 절연되어 상기 베이스 기판 위에 배치되는 게이트 라인. 및 상기 게이트 라인과 상기 데이터 라인과 전기적으로 연결되어 구동되는 화소를 포함한다.
상기 게이트 라인 및 상기 데이터 라인 중 적어도 하나는 하부 도전층 및 상부 도전층을 포함한다. 상기 하부 도전층은 베이스 기판 위에 배치되고, 상기 하부 도전층은 도핑물질이 도핑된 징크 옥사이드(zinc oxide)를 포함한다. 상기 상부 도전층은 구리를 포함하여 상기 하부 도전층 위에 적층되고, 상기 상부 도전층은 상기 도핑물질에 의해 성장 방향들이 분산된 결정들을 포함한다.
상술한 본 발명의 다른 목적을 달성하기 위한 본 발명에 따른 표시 장치의 제조 방법은 다음과 같다. 베이스 기판 위에 게이트 라인을 형성하고, 상기 베이스 기판 위에 상기 게이트 라인과 절연되는 데이터 라인을 형성하고, 상기 게이트 라인 및 상기 데이터 라인과 전기적으로 연결되는 화소를 형성한다.
상기 게이트 라인 및 상기 데이터 라인 중 적어도 어느 하나를 형성하는 방법은 다음과 같다. 상기 베이스 기판 위에 도핑 물질이 도핑된 하부 도전층을 형성하고, 그리고, 상기 하부 도전층 위에 구리를 포함하는 상부 도전층을 형성한다. 상기 하부 도전층 위에 상기 상부 도전층이 형성될 때, 상기 도핑 물질에 의해 상기 상부 도전층이 갖는 결정들의 성장 방향이 분산된다.
본 발명에 따르면, 데이터 라인이 포함하는 하부 도전층에 의해 구리를 포함하는 상부 도전층의 결정들의 성장 방향이 분산되고, 상기 결정들의 크기가 감소된다. 따라서, 상기 데이터 라인을 형성할 때 이물이 유입되더라도, 상기 상부 도전층은 상기 이물에 의해 발생되는 단차를 피복하는 특성이 향상되어 상기 데이터 라인에 결함이 발생되는 것이 방지될 수 있고, 이에 따라 표시 장치의 제조 수율이 향상 될 수 있다.
또한, 상기 하부 도전층은 상기 상부 도전층의 구리가 확산하는 것을 차단한다. 따라서, 상기 하부 도전층에 의해 상기 상부 도전막의 구리 원자들이 상기 데이터 라인의 하부에 배치된 다른 막으로 확산되는 것이 방지될 수 있다. 따라서, 구리 원자들이 확산됨에 따라 상기 다른 막에 불량이 발생되는 것이 방지될 수 있다.
도 1은 본 발명의 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1에 도시된 I-I`를 따라 절취된 단면을 나타내는 단면도이다.
도 3a 및 도 3b 각각은 본 발명의 효과를 보여주는 그래프이다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 6a 내지 도 6d들은 도 2에 도시된 표시 장치의 제조 방법을 나타내는 도면들이다.
도 7a는 및 도 7b는 본 발명의 비교예 및 본 발명의 실시예에 따라 이물이 유입된 상태에서 형성된 데이터 라인의 단면들을 나타내는 사진들이다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 살펴보기로 한다. 상기한 본 발명의 목적, 특징 및 효과는 도면과 관련된 실시예들을 통해서 용이하게 이해될 수 있을 것이다. 다만, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고, 다양한 형태로 응용되어 변형될 수도 있다. 오히려 후술될 본 발명의 실시예들은 본 발명에 의해 개시된 기술 사상을 보다 명확히 하고, 나아가 본 발명이 속하는 분야에서 평균적인 지식을 가진 당업자에게 본 발명의 기술 사상이 충분히 전달될 수 있도록 제공되는 것이다. 따라서, 본 발명의 범위가 후술될 실시예들에 의해 한정되는 것으로 해석되어서는 안 될 것이다. 한편, 하기 실시예와 도면 상에 동일한 참조 번호들은 동일한 구성 요소를 나타낸다.
또한, 본 명세서에서 `제1`, `제2` 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 `위에` 또는 `상에` 있다고 할 때, 다른 부분 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도 1은 본 발명의 실시예에 따른 표시 장치의 평면도이고, 도 2는 도 1에 도시된 I-I`를 따라 절취된 단면을 나타내는 단면도이다.
도 1 및 도 2를 참조하면, 이 실시예에서 표시 장치(500)는 액정표시장치일 수 있다. 상기 표시 장치(500)는 제1 기판(200), 제2 기판(400) 및 액정층(LC)을 포함한다. 상기 제1 및 제2 기판들(200, 400)은 서로 마주하고, 상기 액정층(LC)은 상기 제1 및 제2 기판들(200, 400) 사이에 개재된다. 도 1 및 도 2에서 도시되지는 않았으나, 상기 표시 장치(500)는 상기 표시 장치(500) 측으로 광을 출력하는 백라이트 어셈블리(미도시)를 더 포함할 수 있고, 상기 표시 장치(500)는 상기 광을 제공받아 영상을 표시한다.
상기 제1 기판(200)은 베이스 기판(S1), 다수의 화소들, 다수의 게이트 라인들, 다수의 데이터 라인들 및 다수의 박막 트랜지스터들을 포함하고, 이 실시예에서는 상기 다수의 화소들은 다수의 화소 전극들을 포함할 수 있다. 상기 다수의 화소 전극들, 상기 다수의 게이트 라인들, 상기 다수의 데이터 라인들 및 상기 다수의 박막 트랜지스터들 중 하나의 화소 전극(PE), 하나의 게이트 라인(GL), 하나의 데이터 라인(DL) 및 하나의 박막 트랜지스터(TR)를 예를 들어 그 구조를 설명하면 다음과 같다.
상기 베이스 기판(S1)은 유리 기판 및 플라스틱 기판과 같은 광 투과도를 갖는 절연 기판일 수 있다. 상기 베이스 기판(S1)이 상기 플라스틱 기판인 경우에, 상기 베이스 기판(S1)은 플렉서블(flexible)한 특성을 가질 수 있다.
상기 게이트 라인(GL)은 상기 베이스 기판(S1) 위에 배치되고, 상기 게이트 라인(GL)은 상기 박막 트랜지스터(TR)와 전기적으로 연결되어 상기 박막 트랜지스터(TR) 측으로 게이트 신호를 전송한다.
제1 절연막(L1)은 규소 산화물 또는 규소 질화물을 포함하여 상기 게이트 라인(GL)을 커버하고, 상기 데이터 라인(DL)은 상기 제1 절연막(L1) 위에 배치되어 상기 게이트 라인(GL)과 절연된다. 상기 데이터 라인(DL)은 상기 박막 트랜지스터(TR)와 전기적으로 연결되어 상기 박막 트랜지스터(TR) 측으로 데이터 신호를 전송한다. 이 실시예에서는, 상기 데이터 라인(DL)은 평면상에서 상기 게이트 라인(GL)과 교차할 수 있다.
상기 박막 트랜지스터(TR)는 상기 게이트 라인(GL), 상기 데이터 라인(DL) 및 상기 화소 전극(PE)과 전기적으로 연결된다. 상기 박막 트랜지스터(TR)는 상기 게이트 신호에 의해 턴-온 되는 경우에, 상기 데이터 신호가 상기 화소 전극(PE) 측으로 제공될 수 있다. 상기 박막 트랜지스터(TR)는 게이트 전극(GE), 액티브 패턴(AP), 소오스 전극(SE) 및 드레인 전극(DE)을 포함한다.
상기 게이트 전극(GE)은 상기 게이트 라인(GL)으로부터 분기될 수 있고, 상기 액티브 패턴(AP)은 상기 제1 절연막(L1)을 사이에 두고 상기 게이트 전극(GE) 위에 배치될 수 있다. 이 실시예에서는, 상기 액티브 패턴(AP)은 비정질 실리콘 및 결정질 실리콘과 같은 반도체 물질을 포함할 수 있다. 하지만, 본 발명이 상기 반도체 물질의 종류에 한정되지는 않는다. 예를 들면, 다른 실시예에서는 상기 액티브 패턴(AP)은 IGZO, ZnO, SnO2, In2O3, Zn2SnO4, Ge2O3 및 HfO2와 같은 산화물 반도체(oxide semiconductor)를 포함할 수도 있고, GaAs, GaP 및 InP와 같은 화합물 반도체(compound semiconductor)를 포함할 수도 있다.
상기 소오스 전극(SE)은 상기 데이터 라인(DL)으로부터 분기되어 상기 액티브 패턴(AP)과 접촉된다. 상기 드레인 전극(DE)은 상기 소오스 전극(SE)과 이격되어 상기 액티브 패턴(AP)과 접촉된다.
상기 제3 절연막(L3)은 규소 산화물 또는 규소 질화물을 포함하여 상기 박막 트랜지스터(TR)를 커버한다. 상기 제2 절연막(L2)은 유기물을 포함하여 상기 제3 절연막(L3) 위에 배치된다. 상기 화소 전극(PE)은 상기 제2 절연막(L2) 위에 배치되고, 상기 화소 전극(PE)은 상기 제2 절연막(L2) 및 상기 제3 절연막(L3)에 형성된 콘택홀(CH)을 통해 상기 드레인 전극(DE)과 접촉된다.
상기 제2 기판(400)은 대향기판(S2), 컬러필터(CF), 차광층(BM) 및 공통 전극(CE)을 포함한다. 상기 대향기판(S2)은 광 투과도를 갖는 절연기판일 수 있고, 상기 차광층(BM)은 상기 게이트 라인(GL), 상기 데이터 라인(DL) 및 상기 박막 트랜지스터(TR)의 위치에 대응하여 상기 대향 기판(S2) 위에 배치될 수 있다. 상기 컬러 필터(CF)는 상기 차광층(BM)을 커버하도록 상기 대향기판(S2) 위에 배치되어 상기 액정층(LC)을 투과한 광을 컬러광으로 필터링하고, 상기 공통 전극(CE)은 상기 컬러 필터(CF) 위에 배치되어 상기 화소 전극(PE)과 함께 상기 액정층(LC)의 액정분자들의 방향자를 조절하는 전계를 발생한다.
다른 실시예에서는, 상기 공통 전극(CE)은 상기 화소 전극(PE)과 이격되어 상기 베이스 기판(S1) 위에 배치될 수도 있고, 상기 컬러 필터(CF)는 상기 화소 전극(PE)의 위치에 대응하여 상기 베이스 기판(S1) 위에 배치될 수도 있다.
한편, 상기 데이터 라인(DL)은 다수의 도전층들이 적층된 다중 적층 구조를 가질 수 있다. 보다 상세하게는, 상기 데이터 라인(DL)은 하부 도전층(20) 및 상부 도전층(30)을 포함하고, 상기 하부 도전층(20)은 상기 제1 절연막(L1) 위에 배치되고, 상기 상부 도전층(30)은 상기 중간 도전층(20) 위에 적층되고, 평면상에서 상기 상부 도전층(30) 및 상기 하부 도전층(20)은 서로 동일한 형상을 가질 수 있다.
이 실시예에서는, 상기 상부 도전층(30)은 구리를 포함하고, 상기 상부 도전층(30)의 두께는 상기 하부 도전층(20)의 두께보다 클 수 있다. 예를 들면, 상기 상부 도전층(30)의 두께는 약 200nm 내지 약 1200nm일 수 있고, 상기 하부 도전층(20)의 두께는 약 10nm 내지 약 50nm일 수 있다. 따라서, 상기 데이터 라인(DL)에서 상기 상부 도전층(30)이 차지하는 비중은 상기 하부 도전층(20) 보다 크므로, 상기 하부 도전층(20)의 비저항이 구리보다 높더라도, 상기 데이터 라인(DL)의 비저항은 구리의 비저항에 가까워질 수 있다.
이 실시예에서는, 상기 하부 도전층(20)은 도핑물질로 도핑된 징크 옥사이드(zinc oxide)를 포함하고, 상기 도핑물질은 알루미늄, 붕소, 몰리브데늄 및 마그네슘 중 적어도 어느 하나를 포함할 수 있다. 상기 하부 도전층(20)은 상기 상부 도전층(30)에 제1 효과 및 제2 효과를 발생시킨다. 상기 제1 효과는 상기 상부 도전층(30)이 갖는 결정들이 성장하는 방향이 분산되는 효과로 정의될 수 있고, 보다 상세하게는 상기 제1 효과는 상기 상부 도전층(30)이 갖는 결정들의 성장 방향이 (111) 방향으로부터 (111) 방향과 상이한 방향으로 분산되는 효과로 정의될 수 있다. 상기 제2 효과는 상기 상부 도전층(30)이 갖는 상기 결정들의 크기를 감소시키는 효과로 정의될 수 있다.
상술한 바와 같이, 상기 하부 도전층(20)에 의해 상기 상부 도전층(30)에 상기 제1 효과 및 상기 제2 효과가 발생되는 경우에, 상기 하부 도전층(20)의 상부면이 평평하지 않고 단차 형상을 갖더라도, 상기 상부 도전층(30)이 상기 하부 도전층(20) 위에 형성될 때, 상기 상부 도전층(30)이 상기 단차를 피복하는 특성이 향상될 수 있다. 특히, 상기 단차가 상기 하부 도전층(20) 위에 유입된 이물에 의해 발생되는 경우에, 상기 하부 도전층(20)에 의해 상기 상부 도전층(30)이 상기 이물을 피복하는 특성이 향상될 수 있다. 따라서, 상기 이물에 의해 발생되는 단차에 의해 상기 상부 도전층(30)에 크랙이 발생되는 것이 방지될 수 있다.
이 실시예에서는 상기 하부 도전층(20)에서 상기 도핑물질 및 상기 징크 옥사이드의 중량비는 2:98 내지 10:90일 수 있다. 예를 들어 상기 하부 도전층(20)이 알루미늄이 도핑된 징크 옥사이드를 포함하는 경우에, 상기 하부 도전층(20)에서 알루미늄 및 징크 옥사이드의 중량비는 2:98 내지 10:90일 수 있다. 본 발명의 실시예와 달리, 상기 하부 도전층(20)에서 알루미늄의 함량이 2 중량% 미만인 경우에, 상기 제1 효과 및 상기 제2 효과가 발생되기가 용이하지 않을 수 있다. 또한, 상기 하부 도전층(20)에서 알루미늄의 함량이 10 중량%를 초과하는 경우에, 상기 하부 도전층(20)을 형성할 때, 알루미늄이 고온에서 열 팽창하여 상기 하부 도전층(20)의 표면에 돌기가 형성되는 현상, 소위 힐록(hillock)이 발생될 수 있다.
또한, 상기 데이터 라인(DL)이 상기 하부 도전층(20)을 포함함에 따라 제3 효과가 발생될 수 있고, 상기 제3 효과는 상기 하부 도전층(20)이 상기 상부 도전층(30)의 구리 원자들이 확산하는 것을 차단하는 효과로 정의될 수 있다.
본 발명의 실시예와 달리, 신호 라인이 구리를 포함하는 단일층 형상을 갖는 경우에, 상기 신호 라인의 구리 원자들이 상기 신호 라인의 하부에 배치된 막 측으로 확산될 수 있다. 하지만, 본 발명의 실시예에서는 상기 하부 도전층(20)에 의해 상기 제3 효과가 발생되므로, 상기 하부 도전층(20)에 의해 상기 상부 도전층(30)의 구리 원자들이 상기 하부 도전층(20)의 하부에 배치된 막 측으로 확산되는 것이 방지될 수 있다. 이에 대해서는, 도 3b를 참조하여 보다 상세히 설명된다.
이 실시예에서는 상기 하부 도전층(20)의 두께는 10nm 내지 50nm일 수 있다. 상기 하부 도전층(20)의 두께를 10nm미만으로 균일하게 제조하기는 용이하지 않으므로, 상기 하부 도전층(20)의 두께의 최소 값은 약 10nm일 수 있다. 또한, 상기 하부 도전층(20)의 두께가 50nm를 초과하는 경우에, 상기 제1 효과 및 상기 제2 효과가 발생될 수는 있으나, 상기 데이터 라인(DL)의 면저항이 증가할 수 있다.
보다 상세하게는, 이 실시예와 같이 상기 하부 도전층(20)의 두께가 약 10nm 내지 약 50nm인 경우에, 상기 데이터 라인(DL)의 면저항은 대략적으로 45mΩ/cm2 내지 55 mΩ/cm2 일 수 있다. 하지만, 상기 하부 도전층(20)의 두께가 50nm를 초과하여 증가될수록, 상기 데이터 라인(DL)의 면저항 값은 증가되고, 그 결과 상기 데이터 라인(DL)의 면저항은 구리보다 비저항이 약 1.6배 큰 알루미늄을 포함하는 신호 라인의 면저항 값인 70mΩ/cm2에 가까워진다. 따라서, 상기 하부 도전층(20)의 두께가 50nm를 초과하는 경우에, 일반적으로 알루미늄보다 식각 및 패터닝이 용이하지 않은 구리를 이용하여 상기 데이터 라인(DL)을 형성하더라도, 알루미늄을 포함하는 신호 라인 대비 상기 데이터 라인(DL)의 면저항이 감소되는 효과가 크지 않을 수 있다.
이 실시예에서는 상기 데이터 라인(DL)에서 상기 하부 도전층(20)이 상기 제1 절연막(L1)과 접촉된다. 따라서, 앞서 상술한 바와 같이 상기 제1 절연막(L1)이 규소 산화막인 경우에, 일반적으로 구리를 포함하는 막보다 징크 옥사이드를 포함하는 막이 상기 규소 산화막과 접촉되는 강도가 크므로, 상기 하부 도전층(20)에 의해 상기 데이터 라인(DL) 및 상기 제1 절연막(L1) 간에 접착성이 향상될 수 있다.
도 3a 및 도 3b 각각은 본 발명의 효과를 보여주는 그래프이다. 보다 상세하게는, 도 3a는 앞서 상술한 본 발명의 제1 효과를 보여주고, 도 3b는 앞서 상술한 본 발명의 제3 효과를 보여준다.
도 3a를 참조하면, 제1 그래프(G1)는 표 1의 제1 시료에 해당되는 데이터 라인이 갖는 결정들의 성장 방향을 보여 주고, 제2 그래프(G2)는 표 1의 제2 시료에 해당되는 데이터 라인이 갖는 결정들의 성장 방향을 보여주고, 제3 그래프(G3)는 표 1의 제3 시료에 해당되는 데이터 라인이 갖는 결정들의 성장 방향을 보여준다.
시료 번호 데이터 라인의 형상 데이터 라인의 구조 비고
1 단일층
 Cu(500nm) 본 발명의 제1 비교예
2 이중층
 Al(20nm)/ Cu(500nm)
(하부 도전층/ 상부 도전층)
 본 발명의 제1 비교예
3 이중층 AZO(40nm)/ Cu(500nm)
(하부 도전층/ 상부 도전층)
 본 발명의 실시예
상기 제1 시료는 본 발명의 제1 비교예에 따르고, 상기 제1 시료에 해당하는 데이터 라인은 구리를 포함하는 단일층의 형상을 갖는다. 상기 제2 시료는 본 발명의 제2 비교예에 따르고, 상기 제2 시료에 해당하는 데이터 라인은 알루미늄을 포함하는 하부 도전층 및 구리를 포함하는 상부 도전층이 적층된 이중층 구조를 갖는다. 상기 제3 시료는 본 발명의 실시예에 따른 것으로, 상기 제3 시료에 해당하는 데이터 라인은 알루미늄이 도핑된 징크 옥사이드를 포함하는 하부 도전층 및 구리를 포함하는 상부 도전층을 포함하는 이중층의 구조를 갖는다. 상기 제3 시료에 해당하는 상기 데이터 라인의 구조는 앞서 도 1 및 도 2를 참조하여 설명한 데이터 라인(도 2의 DL)의 구조와 동일하다.
상기 제1 내지 제3 그래프들(G1, G2, G3)에서, 가로축은 X선 회절 분석에서 2쎄타(theta)에 대응되는 각도로, 상기 2쎄타는 시료에 입사되는 X선의 입사각 및 시료에서 반사되는 X선의 반사각의 합과 대략적으로 일치하고, 세로축은 검출된 피크의 상대적인 세기를 나타낸다. 상기 2쎄타 값이 약 43도 내지 약 44도로 정의되는 제1 구간(A1) 내에서 검출되는 피크의 세기는 (111) 방향으로 성장된 결정들의 개수와 비례한다. 또한, 상기 2쎄타 값이 약 45.5도 내지 약 46.5도로 정의되는 제2 구간(A2) 내에서 검출되는 피크의 세기는 (200) 방향으로 성장된 결정들의 개수와 비례하고, 상기 2쎄타 값이 약 50도 내지 약 51도로 정의되는 제3 구간(A3) 내에서 검출되는 피크의 세기는 (220) 방향으로 성장된 결정들의 개수와 비례한다.
상기 제1 구간(A1)에서 상기 제1 내지 제3 그래프들(G1, G2, G3)의 피크들의 세기를 비교하면, 상기 제1 그래프(G1)의 피크의 세기가 가장 크고, 그 다음으로 상기 제2 그래프(G2)의 피크의 세기가 크고, 상기 제3 그래프(G3)의 피크의 세기가 가장 약하다. 또한, 상기 제2 구간(A2) 및 상기 제3 구간(A3) 각각에서, 상기 제1 그래프(G1)의 피크의 세기는 상기 제3 그래프(G3)의 피크의 세기보다 크고, 상기 제2 그래프(G2)의 피크의 세기는 상기 제3 그래프(G3)의 피크의 세기보다 크다.
즉, 상기 제1 내지 제3 영역들(A1, A2, A3)에 대응하여 상기 제1 및 제2 그래프들(G1, G2) 각각의 피크의 세기는 크게 증가한다. 하지만, 상기 제3 그래프(G3)의 피크의 세기는 상기 제1 내지 제3 영역들(A1, A2, A3)뿐만 아니라 상기 2쎄타 값에 상관 없이 일정하다. 상술한 내용을 분석하면, 상기 제1 및 제2 시료들 각각이 갖는 결정들은 상기 제3 시료가 갖는 결정들보다 (111) 방향, (200) 방향 및 (220) 방향으로 성장하려는 경향이 크다. 이에 따라, 상기 제1 및 제2 시료들 각각이 갖는 결정들은 (111) 방향, (200) 방향 및 (220) 방향으로 성장된 다결정질 구조 및 이방성 구조를 가질 수 있고, 이에 반해, 상기 제3 시료가 갖는 결정들은 비결정질 구조 및 등방성 구조를 가질 수 있다.
도 3b를 참조하면, 제1 그래프(G1`)는 표 2의 제1 시료에 해당되는 데이터 라인에서 상부 도전층의 구리가 하부 도전층 측으로 확산하는 정도를 나타내고, 제2 그래프(G2`)는 표 2의 제2 시료에 해당되는 데이터 라인에서 상부 도전층의 구리가 하부 도전층 측으로 확산하는 정도를 나타낸다. 보다 상세하게는, 상기 제1 및 제2 그래프들(G1`, G2`) 각각에서 x축은 하부 도전층의 상부면으로부터 바닥면을 향하는 상기 하부 도전층의 깊이를 나타내고, y축은 상기 하부 도전층에서 검출된 구리 원자들의 개수를 나타낸 것이다.
시료 번호 데이터 라인의 형상 데이터 라인의 구조
(하부 도전층/ 상부 도전층)
 비고
1 이중층
 AZO(40nm)/ Cu(500nm) 본 발명의 실시예
2
 이중층

 Al(20nm)/ Cu(500nm) 본 발명의 비교예
상기 제1 시료는 본 발명의 실시예에 따른 데이터 라인의 구조를 가지며, 상기 제2 시료는 본 발명의 비교예에 따른 데이터 라인의 구조를 갖는다. 보다 상세하게는, 상기 제1 시료에 해당하는 데이터 라인은 알루미늄이 도핑된 징크 옥사이드를 포함하는 하부 도전층 및 구리를 포함하는 상부 도전층을 포함하고, 상기 제2 시료에 해당하는 데이터 라인은 알루미늄을 포함하는 하부 도전층 및 구리를 포함하는 상부 도전층을 포함한다. 상기 제1 시료에 해당하는 데이터 라인은 도 1 및 도 2를 참조하여 설명한 데이터 라인(도 2의 DL)과 동일한 구조를 갖는다.
상기 제1 및 제2 그래프들(G1`, G2`)을 참조하면, 상기 제1 시료의 하부 도전층의 바닥면 측으로 확산된 구리 원자의 개수는 상기 제2 시료의 하부 도전층의 바닥면 측으로 확산된 구리 원자의 개수보다 적다. 이는 곧, 본 발명의 비교예에 따라 데이터 라인을 구현하는 경우에, 알루미늄을 포함하는 하부 도전층에 의해 구리 원자들이 완전히 차단되지 못하여 일부 구리 원자들이 상기 하부 도전층의 하부에 배치된 다른 막 측으로 확산될 수 있음을 의미한다. 하지만, 본 발명의 실시예와 같이 데이터 라인(도 2의 DL)을 구현하는 경우에, 상부 도전층(도 2의 30)의 구리 원자들이 하부 도전층(도 2의 20)에 의해 거의 차단되므로, 구리 원자들이 다른 막 측으로 더 확산되는 것이 방지될 수 있다.
다시 도 2를 참조하면, 데이터 라인(DL)이 하부 도전층(20) 및 상부 도전층(30)이 순차적으로 적층된 다중 적층 구조를 갖는다고 정의하면, 이 실시예에서는 게이트 전극(GE), 소오스 전극(SE), 드레인 전극(DE), 게이트 라인(GL) 각각은 상기 다중 적층 구조를 가질 수 있다.
보다 상세하게는, 상기 게이트 라인(GL) 및 상기 게이트 전극(GE)은 서로 동일한 패터닝 공정에서 형성되어 서로 동일한 구조를 가질 수 있고, 상기 게이트 라인(GL) 및 상기 게이트 전극(GE) 각각은 제1 하부 도전층(21) 및 상기 제1 하부 도전층(21) 위에 적층된 제1 상부 도전층(31)을 포함할 수 있다. 이 실시예에서는, 상기 제1 하부 도전층(21)은 상기 하부 도전층(20)과 동일한 물질을 포함할 수 있고, 상기 제1 상부 도전층(31)은 상기 상부 도전층(30)과 동일한 물질을 포함할 수 있다.
또한, 상기 소오스 전극(SE) 및 상기 드레인 전극(DE) 각각은 서로 동일한 패터닝 공정에서 형성되어 서로 동일한 구조를 가질 수 있고, 상기 소오스 전극(SE) 및 상기 드레인 전극(DE) 각각은 제2 하부 도전층(22) 및 상기 제2 하부 도전층(22) 위에 적층된 제2 상부 도전층(32)을 포함할 수 있다. 이 실시예에서는, 상기 제2 하부 도전층(22)은 상기 하부 도전층(20)과 동일한 물질을 포함할 수 있고, 상기 제2 상부 도전층(32)은 상기 상부 도전층(30)과 동일한 물질을 포함할 수 있다. 이에 따라, 상기 게이트 라인(GL), 상기 게이트 전극(GE), 상기 소오스 전극(SE) 및 상기 드레인 전극(DE)에서도 앞서 상술한 제1 효과, 제2 효과 및 제3 효과가 발생될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다. 도 4를 설명함에 있어서, 앞서 도 1 및 도 2를 참조하여 설명된 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들의 구조 및 기능과 관련된 중복된 설명은 생략된다.
도 4를 참조하면, 표시 장치(501)는 제1 기판(201), 제2 기판(400) 및 액정층(LC)을 포함한다. 도 2에 도시된 실시예와 도 4에 도시된 실시예를 비교하면, 도 4에 도시된 실시예에서는 게이트 라인(GL`), 데이터 라인(DL`), 게이트 전극(GE`), 소오스 전극(SE`) 및 드레인 전극(DE`) 각각은 최상층에 배치된 최상부 도전층(35)을 더 포함한다. 상기 최상부 도전층(35)은 상부 도전층(30), 제1 상부 도전층(31) 및 제2 상부 도전층(32) 위에 배치된다.
이 실시예에서는, 상기 최상부 도전층(35)은 알루미늄, 붕소, 마그네슘 및 몰리브데늄 중 적어도 어느 하나가 도핑된 징크 옥사이드를 포함할 수 있다. 따라서, 상기 제1 기판(201)을 제조하는 동안에, 상기 게이트 라인(GL`), 상기 데이터 라인(DL`), 상기 게이트 전극(GE`), 상기 소오스 전극(SE`) 및 상기 드레인 전극(DE`)이 외부로 노출됨에 따라 산화되는 것이 상기 최상부 도전층(35)에 의해 방지될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다. 도 5를 설명함에 있어서, 앞서 상술된 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들에 대한 중복된 설명은 생략된다.
도 5를 참조하면, 이 실시예에서는 표시 장치(502)는 유기전계발광 표시 장치로, 상기 표시 장치(502)는 제1 기판(202) 및 제2 기판(400)을 포함한다.
상기 제1 기판(202)은 화소(PXL)를 포함하고, 상기 화소(PXL)는 박막 트랜지스터(TR)와 전기적으로 연결되는 제1 전극(E1), 상기 제1 전극(E1) 위에 배치되는 유기발광층(EML) 및 상기 유기 발광층(EML) 위에 배치되는 제2 전극(E2)를 포함할 수 있다.
이 실시예에서, 상기 제1 기판(202)은 화소 정의막(PDL)을 더 포함할 수 있고, 상기 화소 정의막(PDL)은 제2 절연막(L2) 위에 배치되고, 상기 화소 정의막(PDL)에 개구부가 형성되어 상기 유기 발광층(EML)은 상기 개구부를 통해 상기 제1 전극(E1)과 접촉될 수 있다.
이 실시예에서, 상기 유기발광층(EML)은 단일층 형상을 가질 수 있고, 상기 유기발광층(EML)은 백색광을 발광할 수 있다. 다른 실시예에서는, 상기 유기발광층(EML)은 서로 이격되어 컬러광을 발광하는 다수의 서브 유기발광층들(미도시)을 포함할 수도 있다.
도 6a 내지 도 6d들은 도 2에 도시된 표시 장치의 제조 방법을 나타내는 도면들이다. 도 6a 내지 도 6d들을 설명함에 있어서, 앞서 설명된 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들에 대한 중복된 설명은 생략된다.
도 6a 및 도 6b를 참조하면, 베이스 기판(S1) 위에 제1 예비 도전층(21-1) 및 제2 예비 도전층(31-1)을 형성한다. 이 실시예에서는, 스퍼터링법을 이용하여 상기 베이스 기판(S1) 위에 상기 제1 및 제2 예비 도전층들(21-1, 31-1)이 순차적으로 형성될 수 있다. 또한, 상기 제1 예비 도전층(21-1)은 알루미늄, 마그네슘, 보론 및 몰리브데늄 중 적어도 어느 하나가 도핑된 징크 옥사이드로 형성될 수 있고, 상기 제2 예비 도전층(31-1)은 구리로 형성될 수 있다.
그 이후에, 상기 제1 및 제2 예비 도전층들(21-1, 31-1)을 식각하여 제1 하부 도전층(21) 및 제1 상부 도전층(31)이 형성된다. 이에 따라, 상기 제1 하부 도전층(21) 및 상기 제1 상부 도전층(31)을 포함하는 게이트 라인(GL) 및 게이트 전극(GE)이 형성된다. 이 실시예에서는 상기 제1 및 제2 예비 도전층들(21-1, 31-1)은 하나의 식각 물질을 사용하여 일괄적으로 식각될 수 있다. 예를 들면, 상기 식각 물질은 질산, 염산 및 황산을 포함할 수 있다.
본 발명의 실시예와 달리, 상기 제1 예비 도전층(21-1)이 징크 옥사이드가 아닌 타이타늄을 포함하는 경우에, 상기 제1 예비 도전층(21-1)을 식각하기 위해서 불산의 사용이 요구될 수 있다. 이 경우에, 불산을 이용하여 상기 제1 및 제2 예비 도전층들(21-1, 31-1)을 일괄적으로 식각하기가 용이하지 않으므로, 상기 제1 및 제2 예비 도전층들(21-1, 31-1)은 서로 다른 식각 물질을 이용하여 식각될 수 있다. 하지만, 본 발명의 실시예와 같이, 상기 제1 예비 도전층(21-1)이 징크 옥사이드를 포함하므로, 질산, 염산 및 황산을 사용하여 상기 제1 및 제2 예비 도전층들(21-1, 31-1)을 일괄적으로 식각하기가 용이하다.
한편, 상기 제1 하부 도전층(21) 및 상기 제1 상부 도전층(31)을 형성할 때, 상기 베이스 기판(S1), 상기 제1 하부 도전층(21) 및 상기 제1 상부 도전층(31) 중 서로 인접한 두 층들 사이에 이물이 유입될 수 있다. 예를 들면, 상기 제1 하부 도전층(21) 및 상기 제1 상부 도전층(31) 사이에 상기 이물이 유입될 수 있다. 이 경우에, 상기 제1 상부 도전층(31)은 상기 이물에 의해 발생되는 단차를 피복할 필요가 있다.
본 발명의 실시예에서는, 상기 제1 상부 도전층(31)에 앞서 상술한 제1 효과 및 제2 효과가 상기 제1 하부 도전층(21)에 의해 발생될 수 있다. 따라서, 상기 이물은 상기 제1 상부 도전층(31)에 의해 완전히 피복될 수 있다. 이에 대해서는, 도 7a 및 도 7b에 나타난 사진들을 참조하여 보다 상세히 후술된다.
도 6c 및 도 6d를 참조하면, 게이트 라인(GL) 및 게이트 전극(GE)을 커버하는 제1 절연막(L1)을 형성하고, 상기 게이트 전극(GE)과 중첩되도록 상기 제1 절연막(L1) 위에 액티브 패턴(AP)을 형성한다.
그 이후에, 베이스 기판(S1) 위에 제3 예비 도전층(30-1) 및 제4 예비 도전층(40-1)을 순차적으로 형성한다. 이 실시예에서는, 상기 제3 예비 도전층(30-1)은 알루미늄, 마그네슘, 보론 및 몰리브데늄 중 적어도 어느 하나가 도핑된 징크 옥사이드로 형성될 수 있고, 상기 제4 예비 도전층(40-1)은 구리로 형성될 수 있다.
그 이후에, 상기 제3 및 제4 예비 도전층들(30-1, 40-1)을 식각하여 하부 도전층(20), 상부 도전층(30), 제2 하부 도전층(22) 및 제2 상부 도전층(32)이 형성되고, 그 결과 데이터 라인(DL), 소오스 전극(SE) 및 드레인 전극(DE)이 형성된다. 이 실시예에서는 질산, 염산 및 황산과 같은 식각물질을 사용하여 상기 제3 및 제4 예비 도전층들(30-1, 40-1)이 일괄적으로 식각될 수 있다.
또한, 상기 하부 도전층(20) 및 상기 상부 도전층(30)을 형성할 때, 상기 베이스 기판(S1), 상기 하부 도전층(20) 및 상기 상부 도전층(30) 중 서로 인접한 두 층들 사이에 이물이 유입될 수 있다. 예를 들면, 상기 하부 도전층(20) 및 상기 상부 도전층(30) 사이에 상기 이물이 유입될 수 있다. 본 발명의 실시예에서는, 상기 상부 도전층(30)에 앞서 상술한 제1 효과 및 제2 효과가 상기 하부 도전층(20)에 의해 발생될 수 있다. 따라서, 상기 이물은 상기 상부 도전층(30)에 의해 완전히 피복될 수 있다.
또한, 상기 제2 하부 도전층(22)에 의해 앞서 상술한 제3 효과가 발생될 수 있어, 상기 제2 하부 도전층(22)은 상기 소오스 전극(SE) 및 상기 드레인 전극(DE)으로부터 상기 액티브 패턴(AP)을 향하여 확산되는 구리 원자들을 차단할 수 있다. 따라서, 상기 액티브 패턴(AP)에 구리가 확산되어 상기 확산된 구리에 의해 박막 트랜지스터(TR)의 구동 특성이 변경되는 것이 방지될 수 있다.
다시 도 2를 참조하면, 상기 박막 트랜지스터(TR)을 형성한 이후에, 제3 절연막(L3)을 형성하고, 상기 제3 절연막(L3) 위에 제2 절연막(L2)을 형성한다. 그 이후에, 상기 제2 및 제3 절연막들(L2, L3)에 상기 드레인 전극(DE)을 노출시키는 콘택홀(CH)을 형성하고, 상기 콘택홀(CH)을 통해 상기 드레인 전극(DE)과 접촉되는 화소 전극(PE)을 형성하여 제1 기판(200)의 제조가 완성된다.
그 이후에, 제2 기판(400)을 제조하고, 상기 제1 기판(200) 및 상기 제2 기판(400) 사이에 액정층(LC)이 개재되도록 상기 제1 및 제2 기판들(200, 400)을 결합하여 표시 장치(500)의 제조를 완성한다.
도 7a는 및 도 7b는 본 발명의 비교예 및 본 발명의 실시예에 따라 이물이 유입된 상태에서 형성된 데이터 라인의 단면들을 나타내는 사진들이다. 보다 상세하게는, 도 7a의 사진은 본 발명의 비교예에 따른 구조를 갖는 데이터 라인의 단면이 보여진다. 또한, 도 7b의 사진은 본 발명의 실시예와 관련된 것으로, 표 1의 제3시료에 해당하는 구조를 갖는 데이터 라인의 단면이 보여진다.
도 7a를 참조하면, 데이터 라인이 타이타늄을 포함하는 하부 도전층 및 구리를 포함하는 상부 도전층(C2)을 포함하고, 상기 상부 도전층(C2)이 이물(PT)을 커버한다. 이 경우에, 상기 상부 도전층(C2)이 갖는 결정들은 (111) 방향, (200) 방향 및 (220) 방향과 같은 특정 방향으로 성장하려는 경향이 크므로, 상기 상부 도전층(C2)이 갖는 결정들은 등방성보다는 이방성 특징을 갖는다. 그 결과, 상기 상부 도전층(C2)은 상기 이물(PT)을 완전히 피복하지 못하고, 이에 따라 상기 이물(PT)에 의해 발생되는 단차에 의해 상기 상부 도전층(C2)에 크랙(CK)이 발생될 수 있다.
이 경우에, 상기 크랙(CK)은 상기 상부 도전층(C2)에 결함을 유발시킬 수 있다. 예를 들면, 상기 상부 도전층(C2) 위에 도전 패턴을 패터닝할 때, 식각 물질이 상기 크랙(CK)에 침투될 수 있고, 이에 따라 상기 상부 도전층(C2)에서 상기 이물(PT)을 커버하는 부분이 상기 이물(PT)과 함께 박리될 수 있다.
도 7b를 참조하면, 상부 도전층(30)이 이물(PT)을 커버한다. 이 경우에, 앞서 상술한 바와 같이, 상기 상부 도전층(30)의 하부에 배치되는 하부 도전층(도 2의 20)에 의해 상기 상부 도전층(30)에 제1 효과 및 제2 효과가 발생되어 상기 상부 도전층(30)이 갖는 결정들은 이방성보다는 등방성의 특성을 가질 수 있다. 따라서, 상기 상부 도전층(30)이 상기 이물(PT)을 피복하는 특성이 향상될 수 있다.
그 결과, 상기 이물(PT)에 의해 발생되는 단차에 의해 상기 상부 도전층(30)에 크랙이 발생되는 것이 최소화될 수 있다. 또한, 상기 이물(PT)의 하부에 상기 크랙이 미세하게 발생되더라도, 상기 상부 도전층(30)이 상기 이물(PT)을 피복하는 특성이 향상됨에 따라 상기 상부 도전층(30)이 상기 크랙을 커버할 수 있다. 따라서, 상기 크랙에 식각 물질이 침투되어 상기 상부 도전층(30)에 결함이 발생되는 것이 방지될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
200: 제1 기판 400: 제2 기판
500: 표시 장치 PE: 화소 전극
TR: 박막 트랜지스터 DL: 데이터 라인
GL: 게이트 라인 SE: 소오스 전극
DE: 드레인 전극 AP: 액티브 패턴
20: 하부 도전층 30: 상부 도전층

Claims (20)

  1. 베이스 기판;
    상기 베이스 기판 위에 배치되어 데이터 신호를 전송하는 데이터 라인;
    상기 데이터 라인과 절연되어 상기 베이스 기판 위에 배치되는 게이트 라인; 및
    상기 게이트 라인 및 상기 데이터 라인과 전기적으로 연결되어 구동되는 화소를 포함하고,
    상기 게이트 라인 및 상기 데이터 라인 중 적어도 하나는,
    상기 베이스 기판 위에 배치되고, 도핑물질이 도핑된 징크 옥사이드(zinc oxide)를 포함하는 하부 도전층; 및
    구리를 포함하여 상기 하부 도전층 위에 적층되고, 상기 도핑물질에 의해 성장 방향들이 분산된 결정을 포함하는 상부 도전층을 포함하는 표시 장치.
  2. 제 1 항에 있어서, 상기 도핑물질에 의해 상기 상부 도전층이 갖는 결정들의 성장방향은 (111) 방향으로부터 (111) 방향과 상이한 방향으로 분산되는 것을 특징으로 하는 표시 장치.
  3. 제 1 항에 있어서, 상기 도핑물질은 알루미늄(aluminum), 마그네슘(magnesium), 몰리브데늄(molybdenum) 및 붕소(boron) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 표시 장치.
  4. 제 3 항에 있어서, 상기 하부 도전층에서 상기 도핑물질 및 상기 징크 옥사이드의 중량비는 2:98 내지 10:90인 것을 특징으로 하는 표시 장치.
  5. 제 4 항에 있어서, 상기 하부 도전층의 두께는 10나노미터 내지 50나노미터이고, 상기 데이터 라인의 면저항은 45mΩ/cm2 내지 55mΩ/cm2 인 것을 특징으로 하는 표시 장치.
  6. 제 1 항에 있어서, 상기 게이트 라인 및 상기 데이터 라인 중 적어도 어느 하나는,
    상기 상부 도전층을 사이에 두고 상기 하부 도전층 위에 적층되는 최상부 도전층을 더 포함하는 것을 특징으로 하는 표시 장치.
  7. 제 6 항에 있어서, 상기 최상부 도전층은 알루미늄, 붕소, 마그네슘 및 몰리브데늄 중 적어도 어느 하나가 도핑된 징크 옥사이드를 포함하는 것을 특징으로 하는 표시 장치.
  8. 제 1 항에 있어서,
    상기 게이트 라인, 상기 데이터 라인 및 상기 화소와 전기적으로 연결되는 박막 트랜지스터를 더 포함하고,
    상기 게이트 라인 및 상기 데이터 라인 중 적어도 하나는 상기 하부 도전층 및 상기 상부 도전층이 적층된 다중 적층 구조를 갖고, 상기 박막트랜지스터들이 갖는 전극들 각각은 상기 다중 적층 구조를 갖는 것을 특징으로 하는 표시 장치.
  9. 제 8 항에 있어서,
    상기 베이스 기판과 대향하는 대향 기판;
    상기 베이스 기판 또는 상기 대향 기판 위에 배치되는 공통전극; 및
    상기 베이스 기판 및 상기 대향 기판 사이에 개재되는 액정층을 더 포함하고,
    상기 화소는 상기 박막 트랜지스터와 전기적으로 연결되는 화소 전극을 포함하는 것을 특징으로 하는 표시 장치.
  10. 제 8 항에 있어서, 상기 화소는,
    상기 박막 트랜지스터와 전기적으로 연결되는 제1 전극;
    상기 제1 전극 위에 배치되는 유기발광층; 및
    상기 유기발광층 위에 배치되는 제2 전극을 포함하는 것을 특징으로 하는 표시 장치.
  11. 제 1 항에 있어서, 상기 하부 도전층은 상기 상부 도전층의 구리가 확산하는 것을 차단하는 것을 특징으로 하는 표시 장치.
  12. 베이스 기판 위에 게이트 라인을 형성하는 단계;
    상기 베이스 기판 위에 상기 게이트 라인과 절연되는 데이터 라인을 형성하는 단계; 및
    상기 게이트 라인 및 상기 데이터 라인과 전기적으로 연결되는 화소를 형성하는 단계를 포함하고,
    상기 게이트 라인 및 상기 데이터 라인 중 적어도 어느 하나를 형성하는 단계는,
    상기 베이스 기판 위에 도핑 물질이 도핑된 하부 도전층을 형성하는 단계; 및
    상기 하부 도전층 위에 구리를 포함하는 상부 도전층을 형성하는 단계를 포함하고,
    상기 하부 도전층 위에 상기 상부 도전층이 형성될 때, 상기 도핑 물질에 의해 상기 상부 도전층이 갖는 결정들의 성장 방향이 분산되는 것을 특징으로 하는 표시 장치의 제조 방법.
  13. 제 12 항에 있어서, 상기 도핑 물질은 알루미늄, 마그네슘, 몰리브데늄 및 붕소 중 적어도 어느 하나를 포함하고, 상기 하부 도전층은 징크 옥사이드에 상기 도핑물질이 도핑되어 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  14. 제 13 항에 있어서, 상기 하부 도전층 위에 상기 상부 도전층이 형성될 때, 상기 도핑 물질에 의해 상기 상부 도전층이 갖는 결정들의 성장 방향은 (111) 방향으로부터 (111) 방향과 상이한 방향으로 분산되는 것을 특징으로 하는 표시 장치의 제조 방법.
  15. 제 13 항에 있어서, 상기 하부 도전층에서 상기 도핑물질 및 상기 징크 옥사이드의 중량비는 2:98 내지 10:90인 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 제 15 항에 있어서, 상기 하부 도전층은 10나노미터 내지 50나노미터의 두께로 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제 12 항에 있어서, 상기 게이트 라인 및 상기 데이터 라인 중 적어도 어느 하나를 형성하는 단계는,
    상기 상부 도전층 위에 최상부 도전층을 형성하는 단계를 더 포함하고,
    상기 최상부 도전층은 징크 옥사이드에 알루미늄, 붕소, 마그네슘 및 몰리브데늄 중 적어도 어느 하나가 도핑되어 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제 12 항에 있어서,
    상기 게이트 라인, 상기 데이터 라인 및 상기 화소와 전기적으로 연결되는 박막 트랜지스터를 형성하는 단계를 더 포함하고,
    상기 게이트 라인 및 상기 데이터 라인 중 적어도 어느 하나는 상기 하부 도전층 및 상기 상부 도전층이 순차적으로 적층된 다중 적층 구조로 형성되고, 상기 박막 트랜지스터가 갖는 전극들 각각은 상기 다중 적층 구조로 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제 12 항에 있어서, 상기 하부 도전층은 상기 상부 도전층의 구리가 확산하는 것을 차단하는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제 12 항에 있어서, 상기 게이트 라인 및 상기 데이터 라인 중 적어도 어느 하나를 형성하는 단계는,
    상기 베이스 기판 위에 제1 예비 도전층을 형성하는 단계; 및
    상기 제1 예비 도전층 위에 제2 예비 도전층을 형성하는 단계를 더 포함하고,
    상기 제1 예비 도전층 및 상기 제2 예비 도전층을 동일한 식각 물질을 이용하여 식각하여 상기 하부 도전층 및 상기 상부 도전층이 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020130086197A 2013-07-22 2013-07-22 표시 장치 및 이의 제조 방법 Active KR102025103B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130086197A KR102025103B1 (ko) 2013-07-22 2013-07-22 표시 장치 및 이의 제조 방법
US14/092,096 US9316879B2 (en) 2013-07-22 2013-11-27 Display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130086197A KR102025103B1 (ko) 2013-07-22 2013-07-22 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150011204A KR20150011204A (ko) 2015-01-30
KR102025103B1 true KR102025103B1 (ko) 2019-09-26

Family

ID=52343900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130086197A Active KR102025103B1 (ko) 2013-07-22 2013-07-22 표시 장치 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US9316879B2 (ko)
KR (1) KR102025103B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12274093B2 (en) 2021-06-22 2025-04-08 Samsung Display Co., Ltd. Wiring substrate and display device including the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103915451B (zh) * 2014-03-28 2016-05-18 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
WO2022082488A1 (en) 2020-10-21 2022-04-28 Qualcomm Incorporated Sidelink discontinuous reception (drx) management

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080044963A1 (en) 2002-11-19 2008-02-21 Samsung Electronics Co., Ltd. Tft substrate for liquid crystal display apparatus and method of manufacturing the same
US20110157507A1 (en) 2009-12-31 2011-06-30 Koh Young-Ju Liquid crystal display device and method for fabricating the same
US20130174892A1 (en) 2012-01-10 2013-07-11 Ppg Industries Ohio, Inc. Coated glasses having a low sheet resistance, a smooth surface, and/or a low thermal emissivity

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100960687B1 (ko) 2003-06-24 2010-06-01 엘지디스플레이 주식회사 구리(또는 구리합금층)를 포함하는 이중금속층을 일괄식각하기위한 식각액
US7372513B2 (en) * 2003-12-30 2008-05-13 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for fabricating the same
KR20060131071A (ko) 2005-06-15 2006-12-20 삼성전자주식회사 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR20070025214A (ko) 2005-09-01 2007-03-08 삼성전자주식회사 표시 기판의 금속 배선 및 이를 갖는 표시 기판
KR20070088886A (ko) 2006-02-27 2007-08-30 삼성전자주식회사 표시 기판 및 이의 제조 방법
JP2007224397A (ja) 2006-02-27 2007-09-06 Tosoh Corp 平面表示パネル及びＣｕスパッタリングターゲット
KR101308437B1 (ko) 2006-08-03 2013-09-16 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR20080102664A (ko) 2007-05-21 2008-11-26 엘지전자 주식회사 표시장치
KR101098207B1 (ko) 2008-04-25 2011-12-23 가부시키가이샤 알박 박막 트랜지스터의 제조 방법, 박막 트랜지스터
KR20100065555A (ko) 2008-12-08 2010-06-17 엘지디스플레이 주식회사 횡전계형 액정 표시 장치용 어레이기판
JP5354781B2 (ja) 2009-03-11 2013-11-27 三菱マテリアル株式会社 バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるＣｕ合金スパッタリングターゲット
KR101174875B1 (ko) * 2010-01-14 2012-08-17 삼성디스플레이 주식회사 박막 증착 장치, 이를 이용한 유기 발광 디스플레이 장치의 제조방법 및 이에 따라 제조된 유기 발광 디스플레이 장치
KR20110090408A (ko) 2010-02-03 2011-08-10 삼성전자주식회사 박막 형성 방법, 표시판용 금속 배선 및 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080044963A1 (en) 2002-11-19 2008-02-21 Samsung Electronics Co., Ltd. Tft substrate for liquid crystal display apparatus and method of manufacturing the same
US20110157507A1 (en) 2009-12-31 2011-06-30 Koh Young-Ju Liquid crystal display device and method for fabricating the same
US20130174892A1 (en) 2012-01-10 2013-07-11 Ppg Industries Ohio, Inc. Coated glasses having a low sheet resistance, a smooth surface, and/or a low thermal emissivity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12274093B2 (en) 2021-06-22 2025-04-08 Samsung Display Co., Ltd. Wiring substrate and display device including the same

Also Published As

Publication number Publication date
US9316879B2 (en) 2016-04-19
KR20150011204A (ko) 2015-01-30
US20150024529A1 (en) 2015-01-22

Similar Documents

Publication Publication Date Title
CN107403806B (zh) 显示装置
KR102094841B1 (ko) 표시 장치 및 이의 제조 방법
KR101490148B1 (ko) 표시 장치
KR101783193B1 (ko) 표시 장치
CN103413820B (zh) 可挠式显示面板及其制造方法
KR102295450B1 (ko) 표시 장치
JP5490314B2 (ja) 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
CN104851888B (zh) 薄膜晶体管阵列面板
KR20160059003A (ko) 유기 발광 표시 장치 및 그 제조 방법
TWI519879B (zh) 顯示面板及包含該顯示面板的顯示裝置
KR20110125105A (ko) 산화물 박막 트랜지스터 및 그 제조방법
TWI718330B (zh) 半導體裝置及其製造方法
US7800704B2 (en) Liquid crystal display comprising intersecting common lines
CN105390551A (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
US20160190182A1 (en) Display Panel and Display Device
WO2019105086A1 (zh) 显示基板及其制作方法、显示面板、显示装置
TWI527118B (zh) 薄膜的製造方法及使用該方法的顯示器金屬線薄膜電晶體陣列面板及該面板的製造方法
WO2016150286A1 (zh) 阵列基板及其制备方法、显示装置
TW201607005A (zh) 半導體裝置及其製造方法、以及液晶顯示裝置
TWI555183B (zh) 薄膜電晶體以及畫素結構
TW201635555A (zh) 半導體裝置、顯示裝置以及半導體裝置的製造方法
KR102025103B1 (ko) 표시 장치 및 이의 제조 방법
US20150263048A1 (en) Display device and the manufacturing method of the same
US10068924B2 (en) Display panel and display apparatus
JP2015118982A (ja) 導電膜構造およびそれを用いた半導体装置、アクティブマトリックス基板、タッチパネル基板およびタッチパネル付表示装置、並びに配線または電極の形成方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130722

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180625

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130722

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190626

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190919

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190920

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220824

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240822

Start annual number: 6

End annual number: 6