[go: up one dir, main page]

KR20080088782A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20080088782A
KR20080088782A KR1020070031513A KR20070031513A KR20080088782A KR 20080088782 A KR20080088782 A KR 20080088782A KR 1020070031513 A KR1020070031513 A KR 1020070031513A KR 20070031513 A KR20070031513 A KR 20070031513A KR 20080088782 A KR20080088782 A KR 20080088782A
Authority
KR
South Korea
Prior art keywords
electrode
forming
light blocking
blocking member
data line
Prior art date
Application number
KR1020070031513A
Other languages
English (en)
Inventor
양병덕
공향식
곽상기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070031513A priority Critical patent/KR20080088782A/ko
Priority to US11/933,044 priority patent/US20080239187A1/en
Publication of KR20080088782A publication Critical patent/KR20080088782A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 일 실시예에서는 기판, 상기 기판 위에 형성되어 있으며, 화소 영역에 대응하는 저장 공간을 형성하는 차광 부재, 제1 방향으로 뻗어 있으며 게이트 전극을 가지는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체, 상기 게이트 절연막 위에 형성되어 있고, 상기 제1 방향과 교차하는 제2 방향으로 뻗어 있으며, 적어도 일부가 상기 반도체 위에 놓여 있는 소스 전극을 가지는 데이터선, 상기 소스 전극과 상기 반도체 위에서 마주하는 드레인 전극, 상기 데이터선과 상기 드레인 전극 위에 형성되어 있으며 상기 드레인 전극을 노출하는 접촉 구멍을 가지는 보호막, 상기 차광 부재가 형성하는 저장 공간 내에 형성되어 있는 색필터, 상기 보호막 위에 형성되어 있고, 상기 접촉구를 통하여 상기 드레인 전극에 연결되어 있는 화소 전극을 포함하는 박막 트랜지스터 표시판을 제공한다.
색필터, 박막 트랜지스터 표시판, 잉크젯

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 한 실시예에 따른 액정 표시판 조립체의 단면도이고,
도 2는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 도시한 배치도이고,
도 3은 도 2의 Ⅲ-Ⅲ선을 따라 절단한 단면도이고,
도 4는 도 2의 Ⅳ-Ⅳ선 및 Ⅳ'-Ⅳ'선 을 따라 절단한 단면도이고,
도 5, 도 8, 도 11, 도 14, 도 19는 도 2에 도시한 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이고,
도 6 및 도 7은 도 5의 Ⅵ-Ⅵ선, Ⅶ-Ⅶ선 및 Ⅶ'-Ⅶ'선을 따라 절단한 단면도이고,
도 9 및 도 10는 도 8의 Ⅸ-Ⅸ선, Ⅹ-Ⅹ선 및 Ⅹ'-Ⅹ'선을 따라 절단한 단면도이고,
도 12 및 도 13은 도 11의 ⅩⅡ-ⅩⅡ선, ⅩⅢ-ⅩⅢ선 및 ⅩⅢ'-ⅩⅢ'선을 따라 절단한 단면도이고,
도 15 및 도 16, 도 17 및 도 18은 도 14의 ⅩⅤ-ⅩⅤ선, ⅩⅥ-ⅩⅥ선 및 ⅩⅥ'-ⅩⅥ'선을 따라 각각 절단한 단면도이고,
도 20 및 도 21은 도 19의 ⅩⅩ-ⅩⅩ선, ⅩⅩⅠ-ⅩⅩⅠ선 및 ⅩⅩⅠ'-ⅩⅩⅠ'을 따라 절단한 단면도이고,
도 22는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판을 도시한 배치도이고,
도 23은 도 22의 ⅩⅩⅢ-ⅩⅩⅢ선을 따라 절단한 단면도이고,
도 4는 도 22의 ⅩⅩⅣ-Ⅳ선 및 ⅩⅩⅣ'-ⅩⅩⅣ'선 을 따라 절단한 단면도이다.
<도면 부호의 설명>
94: 간극 110: 기판
121: 게이트선 124a, 124b: 게이트 전극
131: 유지 전극선 137: 유지 전극
140: 게이트 절연막 154a, 154b: 반도체
163a, 165a, 163b, 165b: 저항성 접촉 부재
171l, 171r: 데이터선 173a, 173b: 소스 전극
175a, 175b: 드레인 전극 180: 보호막
220: 차광 부재 230: 색필터
250: 덮개막
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
이 액정 표시 장치는 또한 액정층을 투과한 빛을 이용해서 색상을 표시하는 색필터를 포함하며, 이 색필터는 통상 공통 전극이 형성되는 표시판에 위치한다. 이러한 색필터는 통상 적색, 녹색, 청색을 포함하기 때문에, 두 표시판을 결합할 때에 각 화소에 대응하는 색상이 마주보도록 잘 정렬하여야 한다. 그러나, 두 표시판의 정렬 오차로, 개구부가 좁아지고 이에 따라 개구율이 줄어드는 등의 문제점이 있다.
이러한 문제점을 보완하고자, 사진식각 공정을 이용해서 표시판에 색필터를 형성하고, 그 위에 박막 트랜지스터를 형성하는 기술이 제안되었다. 그러나, 이 같은 종래 기술은 색필터가 내열성이 좋지 않기 때문에, 박막 트랜지스터를 저온에서 제조해야 하는 기술적 한계가 있다. 또한 종래기술에서는 색필터가 드레인 전극을 덮고 있기 때문에, 화소 전극을 만들기 위해서는 색필터를 덮고 있는 덮개막에 접촉 구멍을 형성하고, 이 접촉 구멍에 맞추어 색필터에 접촉 구멍을 연속해서 형성해야 하기 때문에, 드레인 전극을 드러내기가 힘들다는 문제점이 있다.
본 발명은 이 같은 문제점을 해결하기 위해서 창안된 것으로, 액정 표시 장치의 제조 방법을 단순화하고 색필터의 형성을 용이하게 하기 위한 것이다.
이 같은 목적을 달성하기 위해서, 본 발명의 일 실시예에서는 기판, 상기 기판 위에 형성되어 있으며, 화소 영역에 대응하는 저장 공간을 형성하는 차광 부재, 제1 방향으로 뻗어 있으며 게이트 전극을 가지는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체, 상기 게이트 절연막 위에 형성되어 있고, 상기 제1 방향과 교차하는 제2 방향으로 뻗어 있으며, 적어도 일부가 상기 반도체 위에 놓여 있는 소스 전극을 가지는 데이터선, 상기 소스 전극과 상기 반도체 위에서 마주하는 드레인 전극, 상기 데이터선과 상기 드레인 전극 위에 형성되어 있으며 상기 드레인 전극을 노출하는 접촉 구멍을 가지는 보호막, 상기 차광 부재가 형성하는 저장 공간 내에 형성되어 있는 색필터, 상기 보호막 위에 형성되어 있고, 상기 접촉구를 통하여 상기 드레인 전극에 연결되어 있는 화소 전극을 포함하는 박막 트랜지스터 표시판을 제공한다.
여기서, 상기 화소 전극은 상기 색필터 위에 형성되는 것이 바람직하고, 상기 제1 방향으로 형성되어 있는 유지 전극선을 더 포함하면서, 상기 유지 전극선은 상기 차광 부재 위에 놓여 있게 형성된다.
그리고, 상기 게이트선과 상기 데이트선은 각각 상기 차광 부재 위에 놓여 있으며, 상기 반도체와 상기 데이터선 및 상기 드레인 전극 사이에 형성되어 있는 저항성 접촉 부재를 더 포함한다. 이 경우에, 상기 저항성 접촉 부재는 상기 데이 터선 및 상기 드레인 전극과 동일한 패턴으로 형성되어 있다.
또한, 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 상기 보호막 위에 형성되어 있고, 상기 데이터선을 따라 상기 제2 방향으로 뻗어 있는 차폐 전극을 더 포함할 수 있고, 상기 색필터와 상기 화소 전극 사이에 형성되어 있는 덮개막을 더 포함할 수 있다. 또한, 상기 색필터는 상기 저장 공간 내에서 상기 보호막 위에 형성될 수 있다.
또한, 상기 데이터선은, 상기 화소 영역의 좌측에 형성되어 있는 제1 데이터선과, 상기 화소 영역의 우측에 형성되어 있는 제2 데이터선을 포함하고, 상기 화소 전극은, 상기 제1 데이터선으로부터 데이터 전압을 인가받는 제1 부화소 전극과, 상기 제2 데이터선으로부터 데이터 전압을 인가받는 제2 부화소 전극을 포함한다. 이 경우에, 상기 제1 데이터선과 상기 제2 데이터선, 상기 드레인 전극, 상기 소스 전극은 모두 상기 차광 부재 위에 놓여 있는 것이 바람직하다.
그리고, 본 발명의 다른 실시예에서는 기판, 상기 기판 위에 형성되어 화소 영역을 구획하는 차광 부재, 상기 차광 부재 위에 놓여 있고, 제1 방향으로 뻗어 있는 게이트선, 상기 차광 부재 위에 놓여 있고, 상기 제1 방향과 교차하는 제2 방향으로 뻗어 있는 데이터선, 상기 차광 부재 위에 놓여 있고, 상기 게이트선과 상기 데이터선에 연결되어 있는 박막 트랜지스터, 상기 박막 트랜지스터에 연결되는 화소 전극을 포함하는 박막 트랜지스터 표시판을 제공한다.
여기서, 상기 차광 부재는 상기 화소 영역과 대응하는 위치에 저장 공간을 형성하고, 상기 차광 부재가 형성하는 저장 공간 내에 형성되어 있는 색필터를 더 포함할 수 있다.
그리고, 본 발명의 다른 실시예에서는 기판 위에 복수의 고립된 저장 공간을 형성하는 차광 부재를 형성하는 단계, 제1 방향으로 뻗어 있는 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체를 형성하는 단계, 상기 제1 방향과 교차하는 제2 방향으로 뻗어 있는 데이터선과 드레인 전극을 형성하는 단계, 상기 데이터선과 드레인 전극 위에 보호막을 형성하는 단계, 상기 차광 부재가 형성하는 저장 공간 내에 색필터를 형성하는 단계, 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법을 제공한다.
여기서, 상기 색필터를 형성하는 단계는, 상기 저장 공간 내에 잉크를 주입하는 단계 및 상기 잉크를 경화시키는 단계를 포함할 수 있다.
그리고, 상기 게이트선과 상기 데이터선은 각각 상기 차광 부재 위에 놓이게 형성하는 것이 바람직하고, 상기 게이트선을 형성하는 단계에서 상기 제1 방향으로 뻗어 있는 유지 전극선을 상기 차광 부재 위에 놓이도록 형성하는 것이 바람직하다.
또한, 상기 게이트 절연막을 형성하는 단계와 상기 반도체를 형성하는 단계 사이에 저항성 접촉층을 더 형성할 수 있고, 이 경우에 상기 반도체를 형성하는 단계, 상기 저항성 접촉층을 형성하는 단계 및 상기 데이터선과 드레인 전극을 형성하는 단계는 상기 게이트 절연막 위에 반도체층, 저항성 접촉층, 데이터용 금속층을 차례로 형성하는 단계, 위치에 따라 두께가 다른 제1차 감광막 패턴을 형성하는 단계, 상기 제1차 감광막 패턴을 마스크로 하여 데이터용 금속층, 저항성 접촉층 및 반도체층을 식각하는 단계, 상기 제1차 감광막 패턴을 애싱하여 상기 데이용 금속층 일부를 노출하는 제2차 감광막 패턴을 형성하는 단계, 상기 제2차 감광막 패턴을 마스크로 하여 노출된 금속층과 그 하부의 저항성 접촉층을 식각하는 단계를 포함한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 도면을 참고로 하여 상세하게 설명한다.
<실시예 1>
도 1은 본 발명의 한 실시예에 따른 액정 표시판 조립체의 단면도이다.
도 1을 참고하면, 액정 표시판 조립체는 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200), 이들 두 표시판(100, 200) 사이에 채워져 있는 액정층(3)을 포함한다.
박막 트랜지스터 표시판(100)은 절연 기판(110), 절연 기판(110) 위에 매트릭스 모양으로 형성되어 있는 차광 부재(220), 차광 부재(220) 위에 형성되어 있는 박막 트랜지스터(900) 및 배선(도시하지 않음), 차광 부재(220)가 형성하는 저장 공간 내에 채워져 있는 색필터(230), 박막 트랜지스터(900)와 연결되어 있으며 색필터(230) 위에 형성되어 있는 화소 전극(191)을 포함한다.
공통 전극 표시판(200)은 절연 기판(210)과 절연 기판(210) 위에 형성되어 있는 공통 전극(270)을 포함한다.
액정층(3)의 액정 분자는 두 기판(110, 210)의 표면에 대하여 수직을 이루도록 초기 배향되어 있다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판(100)에서는 차광 부재(220) 위에 박막 트랜지스터(900)와 배선을 형성하고, 차광 부재(220)가 둑의 역할을 함으로써 형성되는 저장 공간에 색필터(230)를 배치한다. 따라서 색필터(230)를 잉크젯 방법을 사용하여 형성할 수 있고, 색필터(230)에 박막 트랜지스터(900)와 화소 전극(191)을 연결하기 위한 접촉 구멍을 형성하지 않아도 되므로 공정을 간소화할 수 있고 접촉 구멍이 무너지는 불량을 저감할 수 있다.
이하, 도 2 내지 도 4를 참조로, 본 발명의 한 실시예에 따른 액정 표시판 조립체의 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 2는 1개의 화소에 대한 박막 트랜지스터 표시판을 도시한 배치도이고, 도 3 및 도 4는 도 2의 Ⅲ-Ⅲ선, Ⅳ-Ⅳ선 및 Ⅳ'-Ⅳ'선을 따라 절단한 단면도이다.
투명한 유리 등으로 이루어진 절연 기판(110) 위에 화소 영역(PA)을 구획하는 차광 부재(220)가 형성되어 있다. 1개의 화소 영역(PA)을 기준으로 할 때, 차광 부재(220)은 화소 영역(PA)을 세로 방향에서 구획하고 서로는 평행하게 세로 방향으로 뻗어 있는 한 쌍의 제1 부분(221)과, 가로 방향에서 구획하고 서로는 가로 방향으로 뻗어 있는 한 쌍의 제2 부분(223)을 포함한다. 따라서, 제1 부분(221)과 제2 부분(223)에 의해서 화소 영역(PA)에 대응하는 고립된 저장 공간이 형성된다. 박막 트랜지스터 표시판(100) 전체를 기준으로 할 때에는 차광 부재(220)가 그물 모양을 가지며, 차광 부재(220)가 구획하는 저장 공간은 행렬로 배열되어 있다.
또한, 차광 부재(220)는 한 쌍의 제1 부분(221) 사이에 형성되는 제3 부분(225)을 더 포함한다. 제3 부분(225)은 한 쌍의 제2 부분(223) 사이에서 가로방향으로 뻗어 화소 영역(PA)을 가로지르도록 형성된다. 이에 따라서, 화소 영역(PA)은 상부 영역(PA1)과 하부 영역(PA2)으로 구획되며, 화소 영역(PA)에 대응하는 고립된 저장 공간은 상부 영역(PA1)과 하부 영역(PA2) 각각에 대응하는 두 개의 저장 공간으로 나뉜다.
또한, 차광 부재(220)의 제2 부분(223)은 면적이 넓은 제1 및 제2 확장부(223a, 223b)를 포함하며, 제1 확장부(223a)와 제2 확장부(223a)에는 세로 방향으로 뻗어 제2 화소 영역(PA2) 안쪽으로 위치하는 제1 가지부(223c) 및 제2 가지부(223d)가 각각 연결되어 있다. 이 제1 가지부(223c) 및 제2 가지부(223d)는 면 적이 넓은 끝 부분(223e, 223f)을 포함한다.
이 같은 차광 부재(220)은 각 화소의 개구 영역을 정의하며 빛샘을 막아주는 역할을 함과 동시에 저장 공간을 형성하는 둑으로써의 역할을 한다.
차광 부재(220)의 제2 부분(223) 위에 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 제2 부분(223)을 따라 가로 방향으로 뻗어 있고, 게이트 신호를 전달한다. 게이트선(121)은 제1 및 제2 게이트 전극(gate electrode)(124a, 124b)을 이루는 복수의 돌출부와 다른 층 또는 외부 구동 회로와의 연결을 위한 면적이 넓은 끝 부분(129)을 포함한다. 게이트선이 끝 부분(129)의 아래에도 차광 부재(220)를 형성할 수 있다.
그리고 차광 부재(220)의 제3 부분(225) 위에 유지 전극선(storage electrode lines)(131)이 형성되어 있다. 유지 전극선(131)에는 공통 전극에 인가되는 공통 전압(Vcom) 따위의 소정의 전압이 인가된다. 이 유지 전극선(131)은 제3 부분(225)을 따라 뻗어 있으며, 유지 전극(137)을 이루는 돌출부를 포함한다.
게이트선(121)과 유지 전극선(131)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 만들어질 수 있다. 그러나 게이트선(121)과 유지 전극선(131)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 게이트선(121)과 유지 전극선(131)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity) 의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 만들어질 수 있다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121)과 유지 전극선(131)은 이외에도 다양한 금속과 도전체로 만들어질 수 있다.
또한 게이트선(121) 및 유지 전극선(131)의 측면은 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 약 30-80도인 것이 바람직하다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 게이트 절연막(140)은 차광 부재(220)는 물론 차광 부재(220)가 형성하는 저장 공간 내의 절연 기판(110) 위에도 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 이루어진 제1 및 제2 섬형 반도체(154a, 154b)가 형성되어 있다. 제1 및 제2 섬형 반도체(154a, 154b)는 게이트선(121) 위에 위치하며, 차광 부재(220)의 제2 부분(223) 중 제1 확장부(223a)와 제2 확장부(223b)의 위에 각각 놓여 있다.
제1 및 제2 섬형 반도체(154a, 154b) 위에는 실리사이드(silicide) 또는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질 로 만들어진 제1 섬형 저항성 접촉 부재(ohmic contact)(163a, 165a)와 제2 섬형 저항성 접촉 부재(163b, 165b)가 형성되어 있다. 제1 섬형 저항성 접촉 부재(163a, 165a)는 쌍을 이루어 제1 섬형 반도체(154a) 위에 놓여 있고, 제2 섬형 저항성 접촉 부재(163a, 165a)는 쌍을 이루어 제2 섬형 반도체(154b) 위에 놓여 있다.
반도체(154a, 154b)와 저항성 접촉 부재(163a, 165a, 163b, 165b)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 30-80도이다.
저항성 접촉 부재(163a, 165a, 163b, 165b) 및 게이트 절연막(140) 위에는 제1 및 제2 데이터선(data line)(171l, 171r)과 제1 및 제2 드레인 전극(drain electrode)(175a, 175b)이 형성되어 있다. 제1 데이터선(171l)은 화소 영역(PA)의 좌측에 배치되어 있고, 제2 데이터선(171r)은 화소 영역(PA)의 우측에 형성되어 있다.
제1 및 제2 데이터선(171l, 171r)은 모두 차광 부재(220)의 제1 부분(221) 위에 놓이며, 제1 부분(221)을 따라 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131)과 교차하고, 데이터 전압(data voltage)을 전달한다. 데이터선의 끝 부분(179l, 179r)의 아래에도 차광 부재(220)를 형성할 수 있다.
제1 데이터선(171l)은 제1 게이트 전극(124a) 위에 형성되어 있는 제1 소스 전극(173a)을 포함하고, 제2 데이터선(171r)은 제2 게이트 전극(124b) 위에 형성되어 있는 제2 소스 전극(173b)을 포함한다. 또한, 제1 데이터선(171l)과 제2 데이터선(171r)은 각각 다른 층 또는 외부 구동 회로와의 접속을 위하여 폭이 확장되어 있는 끝 부분(179l, 179r)을 포함한다. 여기서 제1 소스 전극(173a)과 제2 소스 전극(173b)은 각각 제1 섬형 반도체(154a)와 제2 섬형 반도체(154b) 위에 형성되어 있기 때문에, 차광 부재(220)의 제2 부분(223) 중 제1 확장부(223a)와 제2 확장부(223a, 223b) 위에 놓여 있다.
제1 드레인 전극(175a)과 제2 드레인 전극(175b)은 데이터선(171l, 171r)과 분리되어 있고, 각각 제1 게이트 전극(124a)과 제2 게이트 전극(124b)을 중심으로 제1 소스 전극(173a) 및 제2 소스 전극(173b)과 마주 본다. 여기서, 제1 드레인 전극(175a)은 차광 부재(220)의 제1 가지부(223c) 위에 놓여 있고, 제2 드레인 전극(175b)은 차광 부재(220)의 제2 가지부(223d) 위에 놓여 있다. 제1 드레인 전극(175a)과 제2 드레인 전극(175b) 각각은 넓은 한 쪽 끝 부분(177a, 177b)과 막대형인 다른 쪽 끝 부분을 포함한다. 넓은 끝 부분(177a, 177b)은 각각 제1 가지부(223c)의 끝 부분(223e) 및 제2 가지부(223d)의 끝 부분(223f) 위에 놓여 있다. 제1 드레인 전극(175a)과 제2 드레인 전극(175b)의 막대형 끝 부분은 각각 U자형으로 구부러진 제1 소스 전극(173a)과 제2 소스 전극(173b)으로 일부 둘러싸여 있다.
제1/제2 게이트 전극(124a/124b), 제1/제2 소스 전극(173a/173b) 및 제1/제2 드레인 전극(175a/175b)은 반도체(154a/154b)와 함께 제1/제2 박막 트랜지스터(thin film transistor, TFT)(Qa/Qb)를 이루며, 박막 트랜지스터(Qa/Qb)의 채널(channel)은 제1/제2 소스 전극(173a/173b)과 제1/제2 드레인 전극(175a/175b) 사이의 반도체(154a/154b)에 형성된다.
데이터선(171l, 171r)과 제1 및 제2 드레인 전극(175a, 175b)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 하부막의 삼중막을 들 수 있다. 그러나 데이터선(171l, 171r)과 제1 및 제2 드레인 전극(175a, 175b)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터선(171l, 171r) 및 드레인 전극(175a, 175b)도 게이트선(121) 및 유지 전극선(131)과 마찬가지로 그 측면이 약 30-80도의 각도로 각각 경사져 있다.
저항성 접촉 부재(163a, 165a, 163b, 165b)는 그 하부의 반도체(154a, 154b)와 그 상부의 데이터선(171l, 171r) 및 드레인 전극(175a, 175b) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다.
데이터선(171l, 171r) 및 드레인 전극(175a, 175b)과 노출된 반도체(154a, 154b), 그리고 화소 영역(PA) 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소나 산화규소 등으로 만들어진다. 보호막(180)은 차광 부재(220)가 형성하는 저장 공간 내의 게이트 절연막(140) 위에도 형성되어 있다.
그리고 차광 부재(220)에 의해 형성된 저장 공간의 보호막(180) 위에는 색필터(230)가 형성되어 있다.
차광 부재(220)는 제1 부분(221), 제2 부분(223), 제3 부분(225)의 조합에 의해서 1개의 화소 영역(PA)을 2개의 고립된 저장 공간으로 구획하고 있고, 게이트 선(121), 데이터선(171l, 171r), 유지전극선(131), 제1 및 제2 박막 트랜지스터(Qa, Qb) 모두는 차광 부재(220) 위에 형성되어 있다. 따라서, 각 저장 공간에 잉크젯 공정으로 액상의 색필터 물질을 주입함으로써 색필터(230)를 형성할 수 있다. 또한 색필터(230)가 저장 공간을 채움으로써 층간 단차를 줄여 주기 때문에 평탄화를 위한 층을 추가할 필요가 없다. 그리고, 색필터(230)는 박막 트랜지스터를 모두 형성한 후에 만들기 때문에, 박막 트랜지스터 형성시 차광 부재(220)의 내열성만 고려하면 되므로 공정 온도의 상한을 높일 수 있다.
이 같은 색필터(230)는 화소 영역(PA)마다 적색, 녹색, 청색의 색상으로 형성될 수 있다. 이 경우에, 상부 영역(PA1) 및 하부 영역(PA2)은 동일한 색상의 색필터(230)가 형성된다. 예를 들어서, 상부 영역(PA1)에 적색의 색필터(R)가 형성되면, 하부 영역(PA2)에도 적색의 색필터(R)가 형성된다. 또한, 세로 방향으로 이웃하는 화소 영역(PA)에는 동일한 색상으로 색필터(230)를 형성하고, 가로방향으로 이웃하는 화소 영역(PA)에는 서로 다른 색상의 색필터(230)가 이웃하도록 할 수 있다.
색필터(230) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 무기 또는 유기 절연 물질로 만들어지며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 경우에 따라 덮개막(250)은 생략할 수 있다.
덮개막(250)과 보호막(180)에는 데이터선(171l, 171r)의 끝 부분(179l, 179r)과 제1 및 제2 드레인 전극(175a, 175b)의 끝 부분(177a, 177b)을 각각 드러내는 접촉 구멍(contact hole)(182l, 182r, 185a, 185b)이 형성되어 있다. 그리 고, 덮개막(250), 보호막(180) 및 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 접촉 구멍(181)이 형성된다.
덮개막(250) 위에는 제1 및 제2 부화소 전극(subpixel electrode)(191a. 191b)과 차폐 전극(88)이 형성되어 있다. 이들은 ITO 또는 IZO 따위의 투명 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속으로 형성할 수 있다.
제1 부화소 전극(191a)과 제2 부화소 전극(191b)은 각각 접촉 구멍(185a, 185b)을 통하여 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)과 물리적, 전기적으로 연결되어 제1 드레인 전극(175a)과 제2 드레인 전극(175b)으로부터 데이터 전압을 인가 받는다.
데이터 전압이 인가된 두 부화소 전극(191a, 191b)은 공통 전극과 함께 전기장을 생성함으로써 액정 분자들의 배열을 결정한다. 이 때, 제1 부화소 전극(191a)은 제1 데이터선(171l)로부터 데이터 전압을 인가받고, 제2 부화소 전극(191b)은 제2 데이터선(171r)로부터 데이터 전압을 인가받으므로 서로 다른 전압을 인가받을 수 있다. 이와 같이, 서로 다른 전압이 인가되면 해당 영역의 액정의 배열 상태도 서로 다르게 된다. 이를 적절히 조절하면 측면에서 보는 화상을 정면에서 보는 화상에 가깝게 만들 수 있다. 즉, 액정 표시 장치의 측면 시인성을 향상할 수 있다.
두 부화소 전극(191a, 191b)과 공통 전극에 절개부(도시하지 않음)를 형성하거나 이들 두 부화소 전극(191a, 191b)과 공통 전극 위에 유기막 돌기(도시하지 않음)를 형성할 수도 있다. 이러한 절개부나 돌기는 전기장의 수평 성분을 유발하여 액정의 배향 동작을 제어하기 위한 수단으로써 형성하는 것이다.
또한, 부화소 전극(191a, 191b)과 공통 전극은 액정 축전기(Clca, Clcb)를 이루어 박막 트랜지스터(Qa, Qb)가 턴 오프된 후에도 인가된 전압을 유지한다. 전압 유지 능력을 강화하기 위하여 액정 축전기(Clca, Clcb)와 병렬로 연결된 유지 축전기(Csta. Cstb)는 제1 및 제2 부화소 전극(191a, 191b)과 유지 전극선(131)의 중첩으로 만들어진다.
하나의 화소 전극(191)을 이루는 한 쌍의 제1 및 제2 부화소 전극(191a, 191b)은 간극(gap)(94)을 사이에 두고 서로 맞물려 있다. 이 같은 화소 전극(191)은 여러 가지 다양한 형태로 형성될 수 있다.
차폐 전극(88)은 데이터선(171l, 171r) 위에 형성되어 있으며 공통 전극(270) 전압과 같은 전압을 인가받는다. 차폐 전극(88)은 데이터선(171l, 171r) 전압이 액정층(3)에 영향을 주는 것을 차단하기 위한 것으로 데이터선(171)의 너비(G2)보다 넓게 형성된다. 그리고, 차광 부재(220)의 제1 부분(221)의 폭(G3)은 차폐 전극(88)의 너비(G1)보다 넓게 형성해서 빛샘이 일어나는 것을 방지한다. 결과적으로, 차폐 전극(88)은 데이터선(171)보다는 넓고, 제1 부분(221)보다는 좁게 형성된다. 차폐 전극(88)은 생략할 수도 있다.
이하, 이처럼 구성되는 박막 트랜지스터 표시판을 제조하는 방법에 대하여 설명한다.
도 5 내지 도 7은 차광 부재를, 도 8 내지 도 10은 게이트선을, 도 11 내지 도 13은 반도체를, 도 14 내지 도 16은 데이터선 및 드레인 전극을, 도 17 및 도 18은 색필터를, 도 19 내지 도 21은 접촉 구멍을 형성하는 것을 각각 설명하는 도면들이다.
먼저, 도 5 내지 도 7에 도시한 바와 같이, 투명 유리 또는 플라스틱 등으로 이루어진 절연기판(110) 위에 검은색 안료가 분산되어 있는 감광제를 도포, 노광 및 현상하여 제1 부분(221), 제2 부분(223), 제3 부분(225)을 포함하는 차광 부재(220)를 형성함으로써 화소 영역(PA)을 구획한다. 여기서, 차광 부재(220)는 미리 정해진 높이로 형성하고, 내열성이 우수한 유기 물질로 형성할 수 있다. 차광 부재(220)를 감광성이 없는 유기 물질로 형성하는 경우에는 사진 식각 방법을 사용하여 패터닝한다.
이어서, 도 8 내지 도 10에 도시한 바와 같이, 차광 부재(220)와 절연기판(110) 위에 알루미늄-네오디뮴(AlNd), 몰리브덴(Mo) 등의 금속막을 증착하고, 사진 식각하여 게이트 전극(124a, 124b)과 끝 부분(129)을 포함하는 게이트선(121)과 유지 전극(137)을 포함하는 유지 전극선(131)을 각각 차광 부재(220)의 제2 부분(223) 및 제3 부분(225) 위에 형성한다. 이에 따라, 게이트선(121) 및 유지 전극선(131)은 차광 부재(220)의 제2 부분(223) 및 제3 부분(225) 위에서 가로 방향으로 길게 형성된다.
이어서, 도 11 내지 도 13에 도시한 바와 같이, 게이트선(121) 및 유지전극선(131) 위에 질화규소(SiNx) 따위로 만들어진 게이트 절연막(140)을 형성한다. 그리고, 게이트 절연막(140) 위에 불순물이 도핑되지 않은 진성 비정질 규소(a-Si)층 및 불순물이 도핑된 비정질 규소(n+ a-Si)층을 연속하여 적층하고, 사진 식각하 여 반도체(154a, 154b)와 예비 저항성 접촉 부재(160)를 섬형으로 형성한다. 이에 따라서, 반도체(154a, 154b)는 게이트 전극(124a, 124b)의 위, 즉 차광 부재(220) 중 제2 부분(223)의 위에 형성된다.
다음, 도 14 내지 도 16에 도시한 바와 같이, 예비 저항성 접촉 부재(160) 위에 몰리브덴, 알루미늄 등의 금속층을 증착하고 사진 식각하여 제1 및 제2 소스 전극(173a, 173b) 및 끝부분(179l, 179r)을 각각 포함하는 데이터선(171l, 171r) 및 드레인 전극(175a, 175b)을 형성한다. 이때, 데이터선(171l, 171r)은 차광 부재(220)의 제1 부분(221) 위에 형성되고, 제1 소스 전극(173a) 및 제2 소스 전극(173b) 각각은 예비 저항성 접촉층(160)을 사이에 두고 반도체(154a, 154b) 위로 형성되기 때문에, 차광 부재(220)의 제2 부분(223) 위에 형성된다. 또한 드레인 전극(175a, 175b)은 차광 부재(220) 중 제2 부분(223)에 형성된 가지부(223c, 223d) 각각에 대응해서 그 위에 형성된다.
이어서, 소스 전극(173a, 173b) 및 드레인 전극(175a, 175b)으로 덮이지 않고 노출된 비정질 규소층을 제거하여 저항성 접촉 부재(163a, 165a, 163b, 165b)를 완성하는 한편, 그 아래의 반도체(154a, 154b) 부분을 노출시킨다.
그 다음, 질화규소(SiNx) 등의 절연 물질로 보호막(180)을 형성한다.
이어서, 도 17 및 도 18에 도시한 바와 같이, 차광 부재(220) 사이의 오목한 부분, 즉 차광 부재(220)의 제1 부분(221), 제2 부분(223) 및 제3 부분(225)에 의해서 제1 및 제2 화소 영역(PA1, PA2) 각각에 형성된 저장 공간에 잉크를 주입하여 색필터(230)를 형성한다. 잉크젯법을 통하여 저장 공간에 채워진 잉크는 열에 의해 경화되면서 표면이 평탄화된다. 이어서, 색필터(230) 위에 덮개막(250)을 형성한다.
다음, 도 19에 도시한 바와 같이, 덮개막(250), 보호막(180) 및 게이트 절연막(140)을 함께 패터닝하여 접촉 구멍(181, 182l, 182r, 185a, 185b)을 형성한다. 이 접촉 구멍(181, 182l, 182r, 185a, 185b)은 게이트선(121) 및 데이터선(171l, 171r)의 끝 부분(129, 179l, 179r)과 드레인 전극(175a, 175b)을 부분적으로 드러낸다.
이후, 도 1 내지 도 3에서 예시하는 바처럼, IZO 또는 ITO 등과 같은 투명한 도전 물질을 스퍼터링 등으로 증착하고, 사진 식각하여 제1 및 제2 부화소 전극(191a, 191b)과 차폐 전극(88)을 형성한다.
<실시예 2>
도 22는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 23은 도 22의 XXⅢ-XXⅢ선을 따라 절단한 단면도이고, 도 24는 도 22의 XXⅣ-XXⅣ선 및 XXⅣ'-XXⅣ'선 을 따라 절단한 단면도이다.
본 실시예에 따른 박막 트랜지스터 표시판의 구조는 도 2 내지 도 4에 도시한 것과 대부분 동일하므로 동일한 부분에 대해서는 설명을 생략하고 차이점만을 설명한다.
도 22 내지 도 24의 실시예에서는 데이터선(171l, 171r)과 드레인 전 극(175a, 175b)의 아래에 저항성 접촉 부재(161l, 161r, 163a, 165a, 163b, 165b)와 반도체(151l, 151r, 154a, 154b)가 항상 존재한다는 점이 도 2 내지 도 4의 실시예와 다르다. 여기서 저항성 접촉 부재(161l, 161r, 163a, 165a, 163b, 165b)는 그 위의 데이터선(171l, 171r) 및 드레인 전극(175a, 175b)과 실질적으로 동일한 평면 패턴을 가지며 반도체(151l, 151r, 154a, 154b)는 소스 전극(173a, 173b)과 드레인 전극(175a, 175b) 사이의 채널을 형성하는 부분을 더 포함한다.
이러한 구조는 반도체(151l, 151r, 154a, 154b), 저항성 접촉 부재(161l, 161r, 163a, 165a, 163b, 165b) 및 데이터선(171l, 171r) 및 드레인 전극(175a, 175b)을 두께가 다른 하나의 감광막 패턴을 이용하여 한 번의 사진 식각 공정으로 형성하기 때문에 나온 것이다. 두께가 다른 감광막 패턴은 슬릿 패턴 또는 반투명막을 가지는 하프톤(half-tone) 노광 마스크를 사용하거나 리플로우 공정을 이용하여 형성할 수 있다.
도 22 내지 도 24의 실시예에 따른 박막 트랜지스터 표시판이 제조 방법을 설명한다. 앞서의 도 2 내지 도 21을 통하여 설명한 공정과 동일한 공정에 대하여는 간략히 설명한다.
먼저, 절연 기판(110) 위에 저장 공간을 형성하는 차광 부재(220)를 형성한다.
다음, 차광 부재(220) 위에 게이트선(121) 및 유지 전극선(131)을 형성한다.
다음, 게이트선(121) 및 유지 전극선(131) 위에 게이트 절연막(140), 반도체층, 저항성 접촉층, 데이터용 금속층, 감광막을 차례로 적층하고, 감광막에 대하여 하프톤 마스크를 사용하여 사진 공정을 진행함으로써 위치에 따라 두께가 다른 감광막 패턴을 형성한다. 이 때, 감광막 패턴은 데이터선(171l, 171r) 및 드레인 전극(175a, 175b)이 형성될 부분에 대응하는 부분은 그 두께가 두껍고, 소스 전극(173a, 173b)과 드레인 전극(175a, 175b) 사이에 대응하는 부분은 두께가 얇다. 이러한 감광막 패턴을 마스크로 하여 데이터용 금속층, 저항성 접촉층 및 반도체층을 식각하여 예비 데이터선, 예비 저항성 접촉 부재 및 반도체(151l, 151r, 154a, 154b)를 형성하고, 감광막 패턴을 애싱하여 소스 전극(173a, 173b)과 드레인 전극(175a, 175b) 사이에 대응하는 얇은 부분을 제거한다.
애싱된 감광막 패턴을 마스크로 하여 노출된 예비 데이터선과 예비 저항성 접촉 부재를 식각함으로써 데이터선(171l, 171r)과 드레인 전극(175a, 175b) 및 아래에 저항성 접촉 부재(161l, 161r, 163a, 165a, 163b, 165b)를 완성한다. 이 때, 반도체(151l, 151r, 154a, 154b), 저항성 접촉 부재(161l, 161r, 163a, 165a, 163b, 165b) 및 데이터선(171l, 171r)과 드레인 전극(175a, 175b)은 모두 차광 부재(220) 위에 놓인다.
다음, 데이터선(171l, 171r)과 드레인 전극(175a, 175b) 위에 보호막(180)을 형성한다.
다음, 잉크젯법을 통하여 저장 공간에 색필터(230)를 형성하고, 색필터(230) 위에 덮개막(250)을 형성한다.
이어서, 덮개막(250), 보호막(180) 및 게이트 절연막(140)을 함께 패터닝하여 접촉 구멍(181, 182l, 182r, 185a, 185b)을 형성한다.
다음, 덮개막(250) 위에 제1 및 제2 부화소 전극(191a, 191b)과 차폐 전극(88)을 형성한다.
도 22 내지 도 24의 실시예에 따른 박막 트랜지스터 표시판은 도 2 내지 도 4의 실시예에 따른 박막 트랜지스터에 비하여 사진 식각 공정의 수효가 1회 절감된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 따르면, 차광 부재가 색필터가 주입될 저장 공간을 화소 영역마다 독립적으로 형성하기 때문에 잉크젯법을 이용해서 색필터를 형성할 수 있어서 공정을 간소화할 수 있다.
또한, 공정의 순서상 박막 트랜지스터를 형성하고 난 다음에 색필터를 형성하기 때문에 박막 트랜지스터를 형성하는 공정 온도 조건의 제약이 적다.
또 화소 전극과 박막 트랜지스터를 연결하기 위한 접촉 구멍이 색필터가 없는 차광 부재 위에 형성되므로 접촉 구멍이 무너지는 불량을 제거할 수 있다

Claims (21)

  1. 기판,
    상기 기판 위에 형성되어 있으며, 화소 영역에 대응하는 저장 공간을 형성하는 차광 부재,
    제1 방향으로 뻗어 있으며 게이트 전극을 가지는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체,
    상기 게이트 절연막 위에 형성되어 있고, 상기 제1 방향과 교차하는 제2 방향으로 뻗어 있으며, 적어도 일부가 상기 반도체 위에 놓여 있는 소스 전극을 가지는 데이터선,
    상기 소스 전극과 상기 반도체 위에서 마주하는 드레인 전극,
    상기 데이터선과 상기 드레인 전극 위에 형성되어 있으며 상기 드레인 전극을 노출하는 접촉 구멍을 가지는 보호막,
    상기 차광 부재가 형성하는 저장 공간 내에 형성되어 있는 색필터,
    상기 보호막 위에 형성되어 있고, 상기 접촉구를 통하여 상기 드레인 전극에 연결되어 있는 화소 전극
    을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 화소 전극은 상기 색필터 위에 형성되어 있는 박막 트랜지스터 표시판.
  3. 제1항에 있어서,
    상기 제1 방향으로 형성되어 있는 유지 전극선을 더 포함하고,
    상기 유지 전극선은 상기 차광 부재 위에 놓여 있는 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 게이트선과 상기 데이트선은 각각 상기 차광 부재 위에 놓여 있는 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 반도체와 상기 데이터선 및 상기 드레인 전극 사이에 형성되어 있는 저항성 접촉 부재를 더 포함하는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 저항성 접촉 부재는 상기 데이터선 및 상기 드레인 전극과 동일한 패턴으로 형성되어 있는 박막 트랜지스터 표시판.
  7. 제1항에서,
    상기 보호막 위에 형성되어 있고, 상기 데이터선을 따라 상기 제2 방향으로 뻗어 있는 차폐 전극을 더 포함하는 박막 트랜지스터 표시판.
  8. 제1항에서
    상기 색필터와 상기 화소 전극 사이에 형성되어 있는 덮개막을 더 포함하는 박막 트랜지스터 표시판.
  9. 제1항에서,
    상기 색필터는 상기 저장 공간 내에서 상기 보호막 위에 형성되어 있는 박막 트랜지스터 표시판.
  10. 제1항에서,
    상기 데이터선은,
    상기 화소 영역의 좌측에 형성되어 있는 제1 데이터선과,
    상기 화소 영역의 우측에 형성되어 있는 제2 데이터선을 포함하고,
    상기 화소 전극은,
    상기 제1 데이터선으로부터 데이터 전압을 인가받는 제1 부화소 전극과,
    상기 제2 데이터선으로부터 데이터 전압을 인가받는 제2 부화소 전극
    을 포함하는 박막 트랜지스터 표시판.
  11. 제10항에서,
    상기 제1 데이터선과 상기 제2 데이터선, 상기 드레인 전극, 상기 소스 전극은 모두 상기 차광 부재 위에 놓여 있는 박막 트랜지스터 표시판.
  12. 기판,
    상기 기판 위에 형성되어 화소 영역을 구획하는 차광 부재,
    상기 차광 부재 위에 놓여 있고, 제1 방향으로 뻗어 있는 게이트선,
    상기 차광 부재 위에 놓여 있고, 상기 제1 방향과 교차하는 제2 방향으로 뻗어 있는 데이터선,
    상기 차광 부재 위에 놓여 있고, 상기 게이트선과 상기 데이터선에 연결되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터에 연결되는 화소 전극
    을 포함하는 박막 트랜지스터 표시판.
  13. 제12항에서
    상기 차광 부재는 상기 화소 영역과 대응하는 위치에 저장 공간을 형성하고, 상기 차광 부재가 형성하는 저장 공간 내에 형성되어 있는 색필터를 더 포함하는 박막 트랜지스터 표시판.
  14. 기판 위에 복수의 고립된 저장 공간을 형성하는 차광 부재를 형성하는 단계,
    제1 방향으로 뻗어 있는 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체를 형성하는 단계,
    상기 제1 방향과 교차하는 제2 방향으로 뻗어 있는 데이터선과 드레인 전극을 형성하는 단계,
    상기 데이터선과 드레인 전극 위에 보호막을 형성하는 단계,
    상기 차광 부재가 형성하는 저장 공간 내에 색필터를 형성하는 단계,
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  15. 제14항에서,
    상기 색필터를 형성하는 단계는,
    상기 저장 공간 내에 잉크를 주입하는 단계 및
    상기 잉크를 경화시키는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  16. 제14항에서,
    상기 게이트선과 상기 데이터선은 각각 상기 차광 부재 위에 놓이게 형성하는 박막 트랜지스터 표시판의 제조 방법.
  17. 제16항에서,
    상기 게이트선을 형성하는 단계에서 상기 제1 방향으로 뻗어 있는 유지 전극선을 상기 차광 부재 위에 놓이도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  18. 제14항에서,
    상기 게이트 절연막을 형성하는 단계와 상기 반도체를 형성하는 단계 사이에 저항성 접촉층을 더 형성하는 박막 트랜지스터 표시판의 제조 방법.
  19. 제18항에서,
    상기 반도체를 형성하는 단계, 상기 저항성 접촉층을 형성하는 단계 및 상기 데이터선과 드레인 전극을 형성하는 단계는
    상기 게이트 절연막 위에 반도체층, 저항성 접촉층, 데이터용 금속층을 차례로 형성하는 단계,
    위치에 따라 두께가 다른 제1차 감광막 패턴을 형성하는 단계,
    상기 제1차 감광막 패턴을 마스크로 하여 데이터용 금속층, 저항성 접촉층 및 반도체층을 식각하는 단계,
    상기 제1차 감광막 패턴을 애싱하여 상기 데이터용 금속층 일부를 노출하는 제2차 감광막 패턴을 형성하는 단계,
    상기 제2차 감광막 패턴을 마스크로 하여 노출된 금속층과 그 하부의 저항성 접촉층을 식각하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  20. 제14항에서,
    상기 색필터를 형성하는 단계와 상기 화소 전극을 형성하는 단계 사이에 상기 색필터를 덮는 덮개막을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  21. 제14항에서,
    상기 화소 전극을 형성하는 단계에서 상기 데이터선을 따라 상기 제2 방향으로 뻗는 차폐 전극을 더 형성하는 박막 트랜지스터 표시판의 제조 방법.
KR1020070031513A 2007-03-30 2007-03-30 박막 트랜지스터 표시판 및 그 제조 방법 KR20080088782A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070031513A KR20080088782A (ko) 2007-03-30 2007-03-30 박막 트랜지스터 표시판 및 그 제조 방법
US11/933,044 US20080239187A1 (en) 2007-03-30 2007-10-31 Thin film transistor array panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070031513A KR20080088782A (ko) 2007-03-30 2007-03-30 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20080088782A true KR20080088782A (ko) 2008-10-06

Family

ID=39793654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070031513A KR20080088782A (ko) 2007-03-30 2007-03-30 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20080239187A1 (ko)
KR (1) KR20080088782A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100054344A (ko) * 2008-11-14 2010-05-25 삼성전자주식회사 액정 표시 장치 및 이의 제조 방법
TWI418910B (zh) * 2009-05-26 2013-12-11 Au Optronics Corp 陣列基板及其形成方法
KR101620531B1 (ko) * 2009-10-08 2016-05-13 삼성디스플레이 주식회사 액정 표시 장치
KR20110090408A (ko) * 2010-02-03 2011-08-10 삼성전자주식회사 박막 형성 방법, 표시판용 금속 배선 및 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
CN102799014B (zh) * 2012-09-07 2014-09-10 深圳市华星光电技术有限公司 液晶显示面板的制作方法
KR102129606B1 (ko) * 2013-10-14 2020-07-03 삼성디스플레이 주식회사 액정표시장치
KR102134857B1 (ko) * 2013-12-17 2020-07-17 삼성디스플레이 주식회사 곡면 표시 장치
CN203883006U (zh) * 2014-06-12 2014-10-15 京东方科技集团股份有限公司 一种阵列基板及显示装置
KR102471130B1 (ko) * 2016-02-17 2022-11-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
EP3333967A1 (en) 2016-12-12 2018-06-13 Nokia Technologies OY Resonator
CN107037648A (zh) * 2017-01-13 2017-08-11 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW482918B (en) * 1998-03-19 2002-04-11 Seiko Epson Corp Liquid crystal device and projection-type display apparatus
KR100778838B1 (ko) * 2000-12-30 2007-11-22 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100393389B1 (ko) * 2001-02-07 2003-07-31 엘지.필립스 엘시디 주식회사 콜레스테릭 액정 컬러필터를 이용한 반사형 액정표시장치
KR20030093519A (ko) * 2002-06-03 2003-12-11 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR100884541B1 (ko) * 2002-12-10 2009-02-18 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20040084488A (ko) * 2003-03-28 2004-10-06 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
TWI222546B (en) * 2003-05-28 2004-10-21 Au Optronics Corp TFT LCD and manufacturing method thereof

Also Published As

Publication number Publication date
US20080239187A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
KR20080088782A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP5351388B2 (ja) 表示装置
US7538850B2 (en) Panel for display device, manufacturing method thereof and liquid crystal display
US20070187691A1 (en) Thin film transistor array panel and liquid crystal display including the panel
JP2004348130A (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
KR101261609B1 (ko) 박막 트랜지스터, 표시판 및 그 제조 방법
US7847907B2 (en) Display substrate, method of fabricating the same, and liquid crystal display device having the same
KR20090109431A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US8329486B2 (en) Thin film transistor array panel and method for manufacturing the same
KR101415563B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060030577A (ko) 박막 트랜지스터 표시판
KR20100057256A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101061844B1 (ko) 박막 표시판의 제조 방법
KR20070003412A (ko) 액정 표시 장치 및 이의 제조 방법
KR20170133557A (ko) 표시 장치
US20060131582A1 (en) Thin film transistor array panel and manufacturing method thereof
KR102087197B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20060082315A (ko) 박막 트랜지스터 표시판
KR20060047183A (ko) 액정 표시 장치
KR20050010444A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20070048412A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060019028A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060020892A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20060027010A (ko) 액정 표시 장치용 컬러 필터의 제조 방법
KR20050024639A (ko) 액정 표시 장치의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070330

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid