JP5351388B2 - 表示装置 - Google Patents

Description

本発明は表示装置に関する。

液晶表示装置は、現在、最も広く用いられている平板表示装置のうちの一つであって、画素電極及び共通電極などの電界生成電極が形成されている二枚の表示板と、その間に挿入され、誘電率異方性（ｄｉｅｌｅｃｔｒｉｃ ａｎｉｓｏｔｒｏｐｙ）を有する液晶層とからなる。

液晶表示装置は、電界生成電極に電圧を印加して液晶層に電界を生成し、これを通じて液晶層の液晶分子の配向を決定し、入射光の偏光を制御することによって映像を表示する。

このような液晶表示装置の中で主に用いられる液晶表示装置は、ツイステッドネマチック（ＴＮ：ｔｗｉｓｔｅｄ ｎｅｍａｔｉｃ）方式の液晶表示装置である。ツイステッドネマチック方式は、二つの表示板にそれぞれ電界生成電極を設け、液晶分子を下部表示板から上部表示板に至るまで９０゜に捩れるように配列した後、二つの電界生成電極に電圧を加えて液晶分子を駆動する方式である。しかし、このような方式の液晶表示装置は、視野角が狭いという問題点を有しており、これを代替するための平面駆動（ＩＰＳ：ｉｎ-ｐｌａｎｅ ｓｗｉｔｃｈｉｎｇ）方式またはＰＬＳ（Ｐｌａｎｅ ｔｏ Ｌｉｎｅ Ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置が開発されている。

しかし、ＩＰＳ方式及びＰＬＳ方式は、一つの表示板に二つの電界生成電極が全て配置されているので、透過率及び視認性が落ちるという問題点を有している。

本発明が解決しようとする技術的課題は、高い視認性及び透過率を有する液晶表示装置を提供することにある。

また、本発明が解決しようと技術的課題は、開口率の高い液晶表示装置を提供することにある。

本発明の一実施形態による表示装置は、第１基板と、第１基板の上に形成されているゲート線と、ゲート線と交差し、ソース電極を含むデータ線と、ソース電極と対向してチャネル領域を定義するドレイン電極と、データ線及びドレイン電極の上に形成され、有機物質を含む保護膜と、保護膜の上に少なくとも一部がゲート線またはデータ線と重畳するように形成される第１幹電極と、第１幹電極に接続されて実質的に平行となるように配列された複数の第１分岐電極を含む画素電極と、第１基板と対向する第２基板と、第２基板の上に形成され、第１分岐電極の間に位置して実質的に平行となるように配列された複数の第２分岐電極と、第２分岐電極を接続する第２幹電極を含む共通電極と、第１基板と第２基板との間に介する液晶層とを含んでもよい。

本発明の他の実施形態による表示装置は、第１基板と、第１基板の上に形成されているゲート線と、ゲート線と交差し、ソース電極を含むデータ線と、ソース電極と対向してチャネル領域を定義するドレイン電極と、データ線及びドレイン電極の上に形成され、有機物質を含む保護膜と、保護膜の上に少なくとも一部がゲート線またはデータ線と重畳するように形成される第１幹電極と、第１幹電極に接続されて実質的に平行となるように配列された複数の第１分岐電極を含む画素電極と、第１基板と対向する第２基板と、第２基板の上に複数の画素領域に対応するように形成され、それぞれの画素電極と電界を形成する共通電極と、第１基板と第２基板との間に介する液晶層とを含んでもよい。

本発明の一実施形態による表示装置の製造方法は、第１基板の上にゲート線を形成し、ゲート線と交差し、ソース電極を含むデータ線と、ソース電極と対向してチャネル領域を定義するドレイン電極とを形成し、データ線及びドレイン電極の上に有機物質を含む保護膜を形成し、保護膜の上に少なくとも一部がゲート線またはデータ線と重畳するように形成される第１幹電極と、第１幹電極に接続されて実質的に平行となるように配列された複数の第１分岐電極とを含む画素電極を形成し、第２基板の上に第１分岐電極の間に位置して実質的に平行となるように配列された複数の第２分岐電極と、第２分岐電極を接続する第２幹電極とを含む共通電極を形成し、第１基板と第２基板とを結合してもよい。

本発明の他の実施形態による表示装置の製造方法は、第１基板の上にゲート線を形成し、ゲート線と交差し、ソース電極を含むデータ線と、ソース電極と対向してチャネル領域を定義するドレイン電極とを形成し、データ線及びドレイン電極の上に有機物質を含む保護膜を形成し、保護膜の上に少なくとも一部がゲート線またはデータ線と重畳するように形成される第１幹電極と、第１幹電極に接続されて実質的に平行となるように配列された複数の第１分岐電極とを含む画素電極を形成し、第２基板の上に複数の画素領域に対応するように形成され、それぞれの画素電極と電界を形成する共通電極を形成し、第１基板と第２基板とを結合してもよい。

本発明の実施形態による液晶表示装置は、有機絶縁膜を保護膜として用い、画素電極をデータ線と重畳させることにより開口率が向上する。

また、ゲート線が画素領域の中央に配置され、蓄積電極が光漏れの発生部位に対応する画素領域の周縁に形成され、第１及び第２蓄積電極を重畳させて蓄積キャパシタの電気容量を調節することができるので、蓄積キャパシタによる開口率の減少を防ぐことができる。

さらに、データ線と、第１及び第２蓄積電極が、画素電極の光漏れの発生領域と重畳するように形成され、データ線と、第１及び第２蓄積電極が形成された領域の遮光部材を除去することができる。

以下、本発明が属する技術分野における通常の知識を有する者が容易に実施できるように、本発明の実施形態について添付した図面を参照しながら詳細に説明する。しかし、本発明は種々の相異する形態で実現でき、ここで説明する実施形態に限定されない。

図面において、種々の層及び領域を明確に表現するために厚さを拡大して示した。明細書の全体にわたって類似する部分については同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の「上に」あるとするとき、これは他の部分の「すぐ上に」ある場合だけではなく、その中間にまた他の部分がある場合も含む。逆に、ある部分が他の部分の「すぐ上に」あるとするときには、中間に他の部分がないことを意味する。

以下、本発明の一実施形態による表示装置について、図面を参照にしながら詳細に説明する。

図１乃至図４を参照して、本発明の一実施形態による液晶表示装置について説明する。図１は本発明の一実施形態による液晶表示装置の構造を示す配置図であり、図２は図１の液晶表示装置における薄膜トランジスタ表示板の構造を示す配置図であり、図３は図１の液晶表示装置における共通電極表示板の構造を示す配置図であり、図４は図１の液晶表示装置のＩ−Ｉ線に沿った断面図である。

まず、図１、図２及び図４を参照して、薄膜トランジスタ表示板１００について詳細に説明する。透明なガラスまたはプラスチックなどで作られた絶縁基板１１０上に複数のゲート線（ｇａｔe ｌｉｎｅ）１２１及び複数の第１蓄積電極（ｓｔｏｒａｇｅ ｅｌｅｃｔｒｏｄｅ ｌｉｎｅ）１３１が形成される。

ゲート線１２１はゲート信号を伝達し、主に横手方向に伸びる。各ゲート線１２１は上に突出した複数のゲート電極（ｇａｔｅ ｅｌｅｃｔｒｏｄｅ）１２４と、他の層または外部の駆動回路との接続のために面積の広い端部（図示せず）とを含む。

ゲート信号を生成するゲート駆動回路（図示せず）は、集積回路チップの形状で基板１１０上に取り付けられるフレキシブルプリント回路膜（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｆｉｌｍ）（図示せず）上に装着されたり、基板１１０上に直接装着されてもよく、または基板１１０に集積されてもよい。ゲート駆動回路が基板１１０上に集積されている場合、ゲート線１２１が延長されてゲート駆動回路と直接接続されてもよい。

本発明の一実施形態において、第１蓄積電極１３１はゲート線１２１と平行して横手方向に伸び、第１蓄積電極１３１はデータ線１７１と画素領域を定義する。つまり、第１蓄積電極１３１は画素領域の端に形成される。第１蓄積電極１３１は画素領域と隣接する画素領域との間に形成され、第１蓄積電極１３１は少なくとも一部が画素電極１９１と重畳（オーバーラップ）する。一方、ゲート線１２１は画素領域を貫通して形成される。好ましくは、画素領域の中心部を横切って画素領域を２つの領域に分ける。

本発明の一実施形態において、第１蓄積電極１３１の一辺はゲート線１２１の長手方向と０度〜３０度の角度をなす。また、第１蓄積電極１３１は、ゲート線１２１と平行する仮想の中心線を基準として対称の構造を有する。例えば、第１蓄積電極１３１は台形であってもよい。第１蓄積電極１３１は画素領域の端で画素電極１９１と重畳するので、別途の遮光部材がなくても画素電極１９１の端で発生する光漏れが遮断できる。

第１蓄積電極１３１はゲート線１２１と同一の層に形成され、同一の物質で形成されてもよい。また、第１蓄積電極１３１は共通電圧（ｃｏｍｍｏｎ ｖｏｌｔａｇｅ）などのように決められた電圧が印加される。

ゲート線１２１及び第１蓄積電極１３１は、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系金属、銀（Ａｇ）や銀合金などの銀系金属、銅（Ｃｕ）や銅合金などの銅系金属、モリブデン（Ｍｏ）やモリブデン合金などのモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）、及びチタン（Ｔｉ）などで形成されてもよい。

また、これらは物理的性質の異なる二つの導電膜（図示せず）を含む多重膜構造を有してもよい。このうちの一つの導電膜は、信号遅延や電圧降下を減らすことができるように比抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）の低い金属、例えば、アルミニウム系金属、銀系金属、銅系金属などで作られる。これとは異なって、他の導電膜は他の物質、特に、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）及びＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）などの物理的、化学的、電気的接触特性に優れた物質、例えば、モリブデン系金属、クロム、タンタル、チタンなどで作られる。このような組合せの良い例としては、クロム下部膜とアルミニウム（合金）上部膜、及びアルミニウム（合金）下部膜とモリブデン（合金）上部膜がある。しかし、ゲート線１２１はその他にも多様な金属または導電体で作られてもよい。

ゲート線１２１及び第１蓄積電極１３１の上に、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などで作られたゲート絶縁膜（ｇａｔｅ ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒ）１４０が形成される。

ゲート絶縁膜１４０上に、水素化アモルファスシリコン（ｈｙｄｒｏｇｅｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）（アモルファスシリコンは、略してａ−Ｓｉと記す）または多結晶シリコン（ｐｏｌｙ ｓｉｌｉｃｏｎ）などで作られた複数の島状半導体１５４が形成される。島状半導体１５４はそれぞれのゲート電極１２４と重畳する。

島状半導体１５４上に、複数の島状オーミックコンタクト部材（ｏｈｍｉｃ ｃｏｎｔａｃｔ）１６３、１６５が形成される。オーミックコンタクト部材１６３、１６５は、リンなどのｎ型不純物が高濃度にドーピングされているｎ^＋水素化アモルファスシリコンなどの物質、またはシリサイド（ｓｉｌｉｃｉｄｅ）で形成されてもよい。島状オーミックコンタクト部材１６３、１６５は対をなして島状半導体１５４の上に配置される。

オーミックコンタクト部材１６３、１６５は、その下の半導体１５４と、その上のデータ線１７１及びドレイン電極１７５との間にだけ存在し、これらの間の接触抵抗を低くする。半導体１５４には、ソース電極１７３とドレイン電極１７５との間をはじめとして、データ線１７１及びドレイン電極１７５によって覆われずに露出した部分がある。

オーミックコンタクト部材１６３、１６５及びゲート絶縁膜１４０上に、複数のデータ線（ｄａｔａ ｌｉｎｅ）１７１と複数のドレイン電極（ｄｒａｉｎ ｅｌｅｃｔｒｏｄｅ）１７５が形成される。一方、第１蓄積電極１３１及びゲート絶縁膜１４０上に複数の第２蓄積電極１３５が形成される。

それぞれのデータ線１７１はデータ信号を伝達し、主に縦方向に伸びてゲート線１２１と交差する。各データ線１７１は、ゲート電極１２４に向かって伸びる複数のソース電極（ｓｏｕｒｃｅ ｅｌｅｃｔｒｏｄｅ）１７３と、他の層または外部の駆動回路との接続のための面積の広い第１及び第２端部（図示せず）とを含む。データ信号を生成するデータ駆動回路（図示せず）は、基板１１０上に取り付けられるフレキシブルプリント回路膜（図示せず）上に装着されたり、基板１１０上に直接装着されたり、基板１１０に集積されてもよい。データ駆動回路が基板１１０上に集積されている場合、データ線１７１が延長されてデータ駆動回路と直接接続されてもよい。

各ドレイン電極１７５はデータ線１７１と分離されており、ゲート電極１２４を中心としてソース電極１７３と対向する。各ドレイン電極１７５は、広い一端部１７７と、棒状の他端部とを有しており、棒上の端部はＵ字状に曲がったソース電極１７３によって取り囲まれる。

一つのゲート電極１２４、一つのソース電極１７３、及び一つのドレイン電極１７５は、島状半導体１５４と共に一つの薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）を構成し、薄膜トランジスタのチャネル（ｃｈａｎｎｅｌ）は、ソース電極１７３とドレイン電極１７５との間の半導体１５４に形成される。

第２蓄積電極１３５はデータ線１７１及びドレイン電極１７５と同一の層に形成され、同一の物質で形成されてもよい。第２蓄積電極１３５は、ゲート線１２１と平行して横手方向に伸びており、画素領域の端に形成される。本発明の一実施形態において、第２蓄積電極１３５は第１蓄積電極１３１と重畳し、半分の台形であってもよい。第２蓄積電極１３５と第１蓄積電極１３１とが重畳する部分で蓄積キャパシタが形成される。また、第２蓄積電極１３５と画素電極１９１とが重畳する部分で蓄積キャパシタが形成されてもよい。

データ線１７１、ドレイン電極１７５、及び第２蓄積電極１３５は、モリブデン、クロム、タンタル、及びチタンなどの高融点金属（ｒｅｆｒａｃｔｏｒｙ ｍｅｔａｌ）またはこれらの合金で作ることが好ましく、高融点金属膜（図示せず）と低抵抗導電膜（図示せず）とを含む多重膜構造を有してもよい。多重膜構造の良い例としては、クロムまたはモリブデン（合金）下部膜とアルミニウム（合金）上部膜の二重膜、モリブデン（合金）下部膜、アルミニウム（合金）中間膜、及びモリブデン（合金）上部膜の三重膜がある。しかし、データ線１７１、ドレイン電極１７５、及び第２蓄積電極１３５は、その他にも多様な金属または導電体で作られてもよい。

データ線１７１、ドレイン電極１７５、第２蓄積電極１３５、及び露出した半導体１５４部分の上には保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）１８０が形成される。保護膜１８０は、低い誘電率を有する有機絶縁物などで作られてもよく、感光性（ｐｈｏｔｏ ｓｅｎｓｉｔｉｖｉｔｙ）を有してもよい。例えば、保護膜１８０は、アクリル系の有機絶縁物などで作られ、その誘電率（ｄｉｅｌｅｃｔｒｉｃ ｃｏｎｓｔａｎｔ）は３〜５であり、好ましくは３．４〜４であってもよい。また、保護膜１８０は約２．５μｍ〜５μｍ程度の厚さを有する。さらに好ましくは、保護膜１８０は３μｍ程度の厚さを有する。

データ線１７１の上に形成された有機絶縁物を含む保護膜１８０は、誘電率が低く、厚さを厚く形成することができるので、データ線１７１と画素電極１９１との間を充分に絶縁させることができる。したがって、データ線１７１と画素電極１９１との間の干渉が減少するので、画素電極１９１をデータ線１７１またはゲート線１２１と重畳させることができる。その結果、開口率を向上させることができる。

一方、保護膜１８０は、有機膜の優れた絶縁特性を生かしながらも露出した半導体１５４部分に損傷を与えないように、下部無機膜と上部有機膜の二重膜構造を有してもよい。下部無機膜は窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などを用いてもよい。

保護膜１８０には、ドレイン電極１７５と第２蓄積電極１３５をそれぞれ露出する複数のコンタクトホール（ｃｏｎｔａｃｔ ｈｏｌｅ）、１８１、１８３が形成され、データ線１７１の端部（図示せず）を露出するコンタクトホールが形成される。また、保護膜１８０及びゲート絶縁膜１４０にはゲート線１２１の端部（図示せず）を露出する複数のコンタクトホール（図示せず）が形成される。ドレイン電極１７５を露出するコンタクトホール１８１と、第２蓄積電極を露出するコンタクトホール１８３とは、画素電極１９１によって電気的に接続される。

保護膜１８０上に複数の画素電極（ｐｉｘｅｌ ｅｌｅｃｔｒｏｄｅ ｌｉｎｅ）１９１が形成される。画素電極は、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）またはＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）などの透明な導電物質で作られてもよい。

画素電極１９１は、ゲート線１２１の長手方向と所定の角度をなす第１分岐電極１９２を含む。複数の第１分岐電極１９２は互いに実質的に平行になるように形成される。また、画素電極１９１は、複数の第１分岐電極１９２に接触する第１幹電極１９４を含む。

本発明の一実施形態において、複数の第１分岐電極１９２は、画素領域の中心に形成されたゲート線１２１を基準として対称構造を有する。したがって、上部の第１分岐電極１９２と下部の第１分岐電極１９２とに分けられる。本発明の一実施形態において、第１分岐電極１９２の長手方向はゲート線１２１の長手方向と０度〜３０度の傾斜角を有するように形成されてもよい。第１分岐電極１９２の幅は６μｍ以下であり、好ましくは４μｍであってもよい。また、第１分岐電極１９２と第１分岐電極１９２との間の電極間隔は２０μｍ〜４０μｍに形成されてもよい。例えば、３１μｍに形成されてもよい。

第１幹電極１９４は、第１分岐電極１９２と第１分岐電極１９２とを接続する。本発明の一実施形態において、第１幹電極１９４は第１、第２、第３、第４、第５部分１９４ａ、１９４ｂ、１９４ｃ、１９４ｄ、１９４ｅを含む。第１、第２部分１９４ａ、１９４ｂは画素領域の端にそれぞれ形成されており、データ線１７１と平行になるように形成される。第１、第２部分１９４ａ、１９４ｂはデータ線１７１と重畳する。第３、第４部分１９４ｃ、１９４ｄは画素領域の端にそれぞれ形成されており、ゲート線１２１と平行する辺と、ゲート線１２１の長手方向と所定の傾斜角をなす辺とを含む。例えば、第３部分１９４ｃはゲート線１２１の長手方向と０度〜３０度をなす辺を含み、第４部分１９４ｄはゲート線１２１の長手方向と０度〜３０度をなす辺を含む。第３、第４部分はゲート線１２１及び第２蓄積電極１３５と重畳する。第５部分１９４ｅは画素領域の中心部に形成されており、上部の第１分岐電極１９２と平行になる辺と、下部の第１分岐電極１９２と平行になる辺とを有する。第５部分１９４ｅは台形であってもよい。

各画素電極１９１は、コンタクトホール１８１を通じてドレイン電極１７５と物理的及び電気的に接続されており、ドレイン電極１７５からデータ電圧の印加を受ける。また、画素電極１９１は第２蓄積電極１３５を露出するコンタクトホール１８３を満たして、第２蓄積電極１３５に電圧を充電する。

画素電極１９１の上に配向膜１９７が形成される。本発明の一実施形態において、配向膜１９７は水平配向膜を用いてもよい。

次は、図１、図３乃至図４を参照して、共通電極表示板２００について説明する。

共通電極表示板２００は、透明なガラスまたはプラスチックなどで作られた絶縁基板２１０を含む。絶縁基板２１０上に遮光部材２２０が形成される。遮光部材２２０は、一般的に画素領域から漏洩する光を遮断するために、ゲート線またはデータ線に対応する部分と薄膜トランジスタに対応する部分とに形成されてもよい。

本発明の一実施形態において、遮光部材２２０は薄膜トランジスタに対応する島状であってもよい。これは、保護膜１８０として有機膜を用い、画素電極１９１をデータ線１７１及び第１蓄積電極１３１と重畳するように形成し、データ線１７１と第１蓄積電極１３１が光漏れを遮断することができるからである。一方、必要に応じて遮光部材２２０の形状は変形可能である。また、遮光部材２２０は、薄膜トランジスタ表示板１００の上に形成されてもよい。このとき、遮光部材２２０は保護膜１８０と画素電極１９１との間の層に形成され、半導体１５４、ソース電極１７３、及びドレイン電極１７５を含む薄膜トランジスタを覆うように島状に形成されてもよい。

共通電極表示板２００は、複数のカラーフィルタ２３０及び平坦化膜２４０を含む。カラーフィルタ２３０は赤色、緑色、及び青色の原色のうちの一つを含み、縦方向に長く伸びてもよい。カラーフィルタ２３０は薄膜トランジスタ表示板１００の上に形成されてもよい。

平坦化膜２４０は、（有機）絶縁物で作られてもよく、カラーフィルタ２３０が露出することを防止し、平坦面を提供する。平坦化膜２４０は省略されてもよい。

平坦化膜２４０の上に共通電極２５０が形成される。共通電極２５０はＩＴＯ、ＩＺＯなどの透明な導電体から形成されてもよい。共通電極２５０は、画素電極１９１の第１分岐電極１９２同士の間に形成され、画素電極１９１の第１分岐電極１９２と重畳しない複数の第２分岐電極２５２を含む。第２分岐電極２５２は互いに実質的に平行になるように形成されてもよく、画素電極１９１の第１分岐電極１９２とも実質的に平行になるように形成されてもよい。

本発明の一実施形態において、複数の第２分岐電極２５２は画素領域の中心に形成されたゲート線１２１を基準として対称構造を有する。したがって、上部の第２分岐電極２５２と下部の第２分岐電極２５２とに分けられる。第２分岐電極２５２の方向はゲート線１２１の長手方向と０度〜３０度をなす。第２分岐電極２５２の幅は６μｍ以下であり、好ましくは４μｍであってもよい。また、第２分岐電極２５２と第２分岐電極２５２との間の電極間隔は２０μｍ〜４０μｍに形成されてもよい。例えば、３１μｍに形成されてもよい。

本発明の一実施形態において、第１分岐電極１９２の幅と第２分岐電極の幅がそれぞれ４μｍであり、第１分岐電極１９２と第１分岐電極１９２との間の電極間隔が３１μｍであり、第２分岐電極２５２と第２分岐電極２５２との間の電極間隔が３１μｍであってもよい。このとき、第２分岐電極２５２は第１分岐電極１９２の間に形成されてもよい。したがって、第１分岐電極１９２と第２分岐電極２５２との間の電極間隔は１３．５μｍであってもよい。一方、第２分岐電極２５２と第２分岐電極２５２との間には開口部２５３が形成される。開口部２５３の形状は平行四辺形であってもよく、複数の開口部２５３は平行になるように形成される。

一方、共通電極２５０は、第２分岐電極２５２同士を接続する第２幹電極２５４を含む。共通電極２５０は開口部２５３を除いては一つの板に形成されているので、開口部２５３と第２分岐電極２５２を除いたその他の部分は、全て第２幹電極２５４であってもよい。

本発明の一実施形態において、第２幹電極２５４は、第１、第２、第３、第４、第５部分２５４ａ、２５４ｂ、２５４ｃ、２５４ｄ、２５４ｅを含む。第１、第２部分２５４ａ、２５４ｂはデータ線１７１と平行するように形成され、データ線１７１と重畳する。第３、第４部分２５４ｃ、２５４ｄは第１蓄積電極１３１と類似する形状であり、第１蓄積電極１３１と重畳する。第５部分２５４ｅは画素領域の中心部に形成され、上部領域の第２幹電極２５２と平行する辺と下部領域の第２幹電極２５２と平行する辺とを有する。第５部分２５４ｅは台形であってもよく、第２蓄積電極１３５と重畳する。

一方、共通電極２５０は、外部から共通電圧（ｃｏｍｍｏｎ ｖｏｌｔａｇｅ）の印加を受ける。

共通電極２５０の上に配向膜２６０が形成される。本発明の一実施形態において、配向膜２６０は水平配向膜を用いてもよい。

以下、図１、図４、図５及び図６を参照して、本発明の一実施形態による表示装置の動作原理について説明する。図５及び図６は本発明の一実施形態による液晶表示装置の駆動の際に液晶分子の配列を示す断面図である。

データ電圧が印加された画素電極１９１は、共通電圧が印加された共通電極２５０と共に電界を形成し、二つの電極１９１、２５０の間に位置する液晶層３００の液晶分子の方向を決定する。液晶分子の方向によって液晶層を通過する光の偏光が変わる。

本発明の一実施形態による液晶表示装置において、液晶分子は正の誘電率異方性を有する。本発明の一実施形態において、薄膜トランジスタ表示板１００の配向膜１９７はゲート線１２１と実質的に平行である第１方向にラビングされ、共通電極表示板２００の配向膜２６０は第１方向と平行であるが、方向は反対の第２方向にラビングされる。

電圧が印加されない状態で、液晶分子は基板１１０、２１０の面にほとんど平行して配向され、液晶分子の長軸はラビング方向と実質的に平行して配向される。ラビング方向と分岐電極とは所定の角度（θ）をなしている。したがって、液晶分子は、第１及び第２分岐電極１９２、２５２に対して所定の角度で傾いて初期のねじれ角（θ）を有するように配向される。初期のねじれ角は、ラビング方向と分岐電極の長手方向とがなす角度、またはラビング方向と分岐電極とがなす角度と定義され、０度より大きくて３０度より小さいか、または同じであることが好ましい。

図４を参照すれば、電圧が印加された状態で、画素電極１９１と共通電極２５０との間に電界が形成される。特に、画素電極１９１の第１分岐電極１９２と共通電極２５０の第２分岐電極２５２との間に電界が形成され、水平電界と垂直電界とが共に形成される。しかし、水平方向の電界が優勢なので、液晶分子は、主に、基板と平行な平面の上で回転してオン、オフ状態を表示する。

一方、上部偏光板と下部偏光板はそれぞれの基板に装着されてもよい。このとき、上部偏光板の透過軸と下部偏光板の透過軸とは互いに垂直をなすように装着されてもよい。電圧が印加されない状態で液晶を通過した光の偏光方向が変化せずに暗い状態が表示され、電圧が印加された状態で液晶を通過した光の偏光方向が変化して明るい状態が表示される。

図５及び図６を参照すれば、電圧が印加された状態で、上部の分岐電極１９２、２５２に対応する領域に位置する液晶分子は初期のねじれ角によって時計方向に回転し、下部の分岐電極１９２、２５２に対応する領域に位置する液晶分子は初期のねじれ角によって半時計方向に回転する。これにより、二つのドメインが形成され、左右方向における視認性が向上する。

一方、本発明の他の実施形態において、負の誘電率異方性を有する液晶分子を用いてもよく、このとき、液晶分子はデータ線１７１ａ、１７１ｂに対して平行である垂直方向に配向されてもよい。また、第１分岐電極の幅は６μｍ以下であり、好ましくは４μｍであってもよい。また、第１分岐電極と第１分岐電極との間の電極間隔は４μｍ〜１４μｍであり、好ましくは１１μｍであってもよい。

一方、第２分岐電極の幅は６μｍ以下であり、好ましくは４μｍであってもよい。また、第２分岐電極と第２分岐電極との間の電極間隔は４μｍ〜１４μｍに形成されてもよい。例えば、１１μｍに形成されてもよい。

本発明の他の実施形態で、第１分岐電極の幅と第２分岐電極の幅がそれぞれ４μｍで、第１分岐電極と第１分岐電極の間の電極間隔が１１μｍであり、第２分岐電極と第２分岐電極との間の電極間隔が１１μｍであってもよい。このとき、第２分岐電極は第１分岐電極の間に形成されてもよい。したがって、第１分岐電極と第２分岐電極との間の電極間隔は３．５μｍであってもよい。

以下、図７を参照して本発明の他の実施形態による液晶表示装置について説明する。図７は本発明の他の実施形態による液晶表示装置の構造を示す断面図である。図７を参照すれば、本発明の他の実施形態による液晶表示装置の薄膜トランジスタ表示板４００の構造は、図１乃至図６に示す薄膜トランジスタ表示板と同一である。但し、本発明の他の実施形態による共通電極表示板５００の構造は多少相異する。以下、差異点を中心に説明する。

共通電極表示板５００は、透明なガラスまたはプラスチックなどで作られた絶縁基板５１０を含む。絶縁基板５１０の上に薄膜トランジスタに対応する島状の遮光部材５２０が形成される。ただし、必要に応じて遮光部材５２０の形状は変形可能である。また、遮光部材５２０は薄膜トランジスタ表示板４００の上に形成されてもよい。このとき、遮光部材５２０は保護膜４８０と画素電極４９１との間の層に形成され、半導体４５４、ソース電極４７３、及びドレイン電極４７５を含む薄膜トランジスタを覆うように島状に形成されてもよい。

そして、共通電極表示板５００は、複数のカラーフィルタ５３０及び平坦化膜５４０を含む。カラーフィルタ５３０は、赤色、緑色及び青色の原色のうちの一つを含み、縦方向に長く伸びてもよい。一方、カラーフィルタ５３０は薄膜トランジスタ表示板４００に形成されてもよい。

平坦化膜５４０の上には共通電極５５０が形成される。本発明の他の実施形態による共通電極５５０は、電界を形成するためのパターンが形成されておらず、一つの板形状に形成されている。この場合、液晶表示装置内の静電気が板形状の共通電極５５０を通じて放出されることができる長所があるので、静電気の染み出し（漏れ）が減少する。

一方、本発明の他の実施形態による液晶表示装置の電極間隔、電極の幅、ラビング方向は、図１乃至図６で説明した液晶表示装置と同様に製作できる。

以下、図８乃至図１７を参照して、本発明の一実施形態による液晶表示装置の薄膜トランジスタ表示板の製造方法について説明する。

図８は本発明の一実施形態による薄膜トランジスタの製造方法のうちの一段階を示した配置図であり、図９は図８の薄膜トランジスタのＩＩ−ＩＩ線に沿って断面図であり、図１０は図８及び図９の次の段階を示す配置図であり、図１１は図１０の薄膜トランジスタのＩＩＩ−ＩＩＩ線に沿った断面図である。図１２は図１０及び図１１の次の段階を示す配置図であり、図１３は図１２の薄膜トランジスタのＩＶ−ＩＶ線に沿った断面図であり、図１４は図１２及び図１３の次の段階を示す配置図であり、図１５は図１４の薄膜トランジスタのＶ−Ｖ線に沿った断面図である。図１６は図１４及び図１５の次の段階を示す配置図であり、図１７は図１６の薄膜トランジスタのＶＩ−ＶＩ線に沿った断面図である。

まず、図８及び図９に示すように、透明なガラスまたはプラスチックなどで作られた絶縁基板１１０の上に導電層を形成する。次に、ウェットまたはドライエッチングを行ってゲート電極１２４を含む複数のゲート線１２１、及び複数の第１蓄積電極１３１を形成する。

ゲート線１２１は金属層で形成され、単一膜または多重膜に形成してもよい。次に、図１０及び図１１に示すように、ゲート線１２１及び第１蓄積電極１３１の上に窒化ケイ素（ＳｉＮｘ）などで作られたゲート絶縁膜１４０、アモルファスシリコン（ａ−Ｓｉ）層（図示せず）、及びドーピングされたアモルファスシリコン（図示せず）層を形成する。次に、アモルファスシリコン（ａ−Ｓｉ）層及びドーピングされたアモルファスシリコン層をドライまたはウェットエッチングし、半導体１５４及びオーミックコンタクト層１６４を形成する。

次に、図１２及び図１３に示すように、ゲート絶縁膜１４０及びオーミックコンタクト層１６４の上に導電層を形成する。その後、導電層をドライまたはウェットエッチングし、ソース電極１７３を含むデータ線１７１、ドレイン電極１７５、及び第２蓄積電極１３５を形成する。その後、ソース電極１７３及びドレイン電極１７５をマスクにしてオーミックコンタクト層１６４をパターニングし、オーミックコンタクト部材１６３、１６５を形成する。その結果、ソース電極１７３及びドレイン電極１７５の間で半導体１５４が露出し、チャネル領域が形成される。

次に、図１４及び図１５に示すように、基板の全面に有機絶縁膜をスリットコーティングまたはスピンコーティングなどの方法で塗布して保護膜１８０を形成する。一方、露出した半導体１５４を保護するために、有機絶縁膜の形成の前に窒化ケイ素（ＳｉＮｘ）などを含む無機絶縁膜を基板の全面に化学気相蒸着などの方法で形成してもよい。その後、保護膜１８０をフォト工程によってエッチングして複数のコンタクトホール１８１、１８３を形成する。

次に、図１６及び図１７に示すように、保護膜１８０の上にＩＴＯまたはＩＺＯなどの透明な導電物質をスパッタリングによって蒸着した後、パターニングして画素電極１９１を形成する。このとき、ドレイン電極１７５の上のコンタクトホール１８１に透明な導電物質を満たして、ドレイン電極１７５と画素電極１９１とを電気的に接続する。また、第２蓄積電極１３５の上のコンタクトホール１８３に透明な導電物質を満たして、第２蓄積電極１３５とドレイン電極１７５とが画素電極１９１を通じて電気的に接続されるようにする。その後、画素電極１９１の上に配向膜を形成する。配向膜の形成後にゲート線と実質的に平行となるように第１方向に配向膜をラビングする。

一方、共通電極表示板は、次の方法によって作ることができる。

透明なガラスまたはプラスチックなどで作られた絶縁基板の上に遮光部材を形成する。遮光部材は薄膜トランジスタに対応する島状に形成してもよい。遮光部材の上に赤色、緑色及び青色のカラーフィルタを形成する。基板の上に染料または顔料を含む感光性物質を塗布した後、フォト工程によって感光性物質をパターニングしてカラーフィルタを形成する。例えば、赤色カラーフィルタ物質を基板の全体に塗布し、露光及び現像して赤色カラーフィルタを形成する。緑色カラーフィルタと青色カラーフィルタも同じ方法によって形成する。

次に、カラーフィルタの上に平坦化膜をさらに形成してもよい。カラーフィルタが形成された基板の全面に（有機）絶縁物などを塗布して平坦化膜を形成する。

その後、平坦化膜の上に共通電極を形成する。ＩＴＯ、ＩＺＯなどの透明な導電体をスパッタリングなどの方法によって基板の全面に形成した後、フォトエッチング工程によってパターニングして共通電極を形成する。一方、電界形成のためのパターンが形成されていない共通電極を形成すとき、パターニングする過程は省略されてもよい。

次に、共通電極の上に配向膜を形成する。配向膜を形成した後、第１方向と平行であり、方向は反対の第２方向に配向膜をラビングする。

以上、本発明の好ましい実施形態について詳細に説明したが、当該技術分野における通常の知識を有する者であれば、これから多様な変形及び均等な他の実施形態が可能であることが理解できる。したがって、本発明の権利範囲はこれに限定されるわけではなく、添付した請求範囲で定義している本発明の基本概念を利用した当業者の種々の変形及び改良形態も本発明の権利範囲に属するものである。

本発明の一実施形態による液晶表示装置の構造を示す配置図である。 図１の液晶表示装置における薄膜トランジスタ表示板の構造を示す配置図である。 図１の液晶表示装置における共通電極表示板の構造を示す配置図である。 図１の液晶表示装置のＩ−Ｉ線に沿った断面図である。 本発明の一実施形態による液晶表示装置の駆動の際に液晶分子の配列を示す断面図である。 本発明の一実施形態による液晶表示装置の駆動の際に液晶分子の配列を示す断面図である。 本発明の他の実施形態による他の液晶表示装置の構造を示す断面図である。 本発明の一実施形態による薄膜トランジスタの製造方法のうちの一段階を示す配置図である。 図８の薄膜トランジスタのＩＩ−ＩＩ線に沿った断面図である。 図８及び図９の次の段階を示す配置図である。 図１０の薄膜トランジスタのＩＩＩ−ＩＩＩ線に沿った断面図である。 図１０及び図１１の次の段階を示す配置図である。 図１２の薄膜トランジスタのＩＶ−ＩＶ線に沿った断面図である。 図１２及び図１３の次の段階を示す配置図である。 図１４の薄膜トランジスタのＶ−Ｖ線に沿った断面図である。 図１４及び図１５の次の段階を示す配置図である。 図１６の薄膜トランジスタのＶＩ−ＶＩに沿った断面図である。

符号の説明

１００ 薄膜トランジスタ表示板
２００ 共通電極表示板
１９１ 画素電極
２５０ 共通電極
１２１ ゲート線
１２４ ゲート電極
１４０ ゲート絶縁膜
１７１ データ線
１７３ ソース電極
１７５ ドレイン電極
１８０ 保護膜

Claims (27)

1. 第１基板と、
   前記第１基板の上に形成されるゲート線と、
   前記ゲート線と交差し、ソース電極を含むデータ線と、
   前記ソース電極と対向してチャネル領域を定義するドレイン電極と、
   前記データ線及び前記ドレイン電極の上に形成され、有機物質を含む保護膜と、
   前記保護膜の上に少なくとも一部が前記ゲート線または前記データ線と重畳するように形成される第１幹電極と、前記第１幹電極に接続され、前記ゲート線を基準に対称な角度を有するように配列された複数の第１分岐電極とを含む画素電極と、
   前記第１基板と対向する第２基板と、
   前記第２基板の上に形成され、前記第１分岐電極の間に位置して前記ゲート線を基準に対称な角度を有するように配列された複数の第２分岐電極と、前記第２分岐電極を接続する第２幹電極とを含む共通電極と、
   前記第１基板と前記第２基板との間に介する液晶層と、
   前記第１基板は前記ゲート線と同一の層に形成される第１蓄積電極と前記データ線と同一の層に形成される第２蓄積電極とからなる蓄積電極とを含み、
   前記蓄積電極の少なくとも一部が前記画素電極と重畳し、
   前記第１蓄積電極と前記第２蓄積電極とが重畳して蓄積キャパシタを形成することを特徴とする表示装置。
2. 前記画素電極の上に形成されて第１方向にラビングされた水平配向膜、及び前記共通電極の上に形成されて第２方向にラビングされた水平配向膜をさらに含み、前記第１方向と前記第２方向とは実質的に平行であり、方向は反対であることを特徴とする請求項１に記載の表示装置。
3. 前記ゲート線は、前記画素領域の内部を貫通して形成されることを特徴とする請求項２に記載の表示装置。
4. 前記ドレイン電極は第１コンタクトホールを含み、前記第２蓄積電極は第２コンタクトホールを含み、前記第１及び第２コンタクトホールは前記画素電極によって接続されることを特徴とする請求項３に記載の表示装置。
5. 前記第１分岐電極と前記第２分岐電極とは重畳しないように形成されることを特徴とする請求項１に記載の表示装置。
6. 前記液晶層は正の誘電率異方性を有する液晶を含み、前記第１分岐電極の幅及び前記第２分岐電極の幅は６μｍ以下であることを特徴とする請求項５に記載の表示装置。
7. 前記液晶層は正の誘電率異方性を有する液晶を含み、前記第１分岐電極と前記第１分岐電極との間の電極間隔、及び前記第２分岐電極と前記第２分岐電極との間の電極間隔は２０μｍ〜４０μｍであることを特徴とする請求項５に記載の表示装置。
8. 前記液晶層は負の誘電率異方性を有する液晶を含み、前記第１分岐電極の幅及び前記第２分岐電極の幅は６μｍ以下であることを特徴とする請求項５に記載の表示装置。
9. 前記液晶層は負の誘電率異方性を有する液晶を含み、前記第１分岐電極と前記第１分岐電極との間の電極間隔、及び前記第２分岐電極と前記第２分岐電極との間の電極間隔は４μｍ〜１４μｍであることを特徴とする請求項５に記載の表示装置。
10. 前記第１分岐電極の長手方向は、前記ゲート線の長手方向と０度〜３０度の角度をなすことを特徴とする請求項１に記載の表示装置。
11. 前記第１分岐電極は、前記ゲート線を基準として対称となるように形成されることを特徴とする請求項１に記載の表示装置。
12. 前記蓄積電極の一辺は、前記ゲート線の長手方向と０度〜３０度の角度をなすことを特徴とする請求項１に記載の表示装置。
13. 前記第２基板の上に形成され、前記チャネル領域を覆うように島状に形成された遮光部材を含むことを特徴とする請求項１に記載の表示装置。
14. 前記保護膜の上に形成され、前記チャネル領域を覆うように島状に形成された遮光部材を含むことを特徴とする請求項１に記載の表示装置。
15. 第１基板と、
    前記第１基板の上に形成されているゲート線と、
    前記ゲート線と交差し、ソース電極を含むデータ線と、
    前記ソース電極と対向してチャネル領域を定義するドレイン電極と、
    前記データ線及び前記ドレイン電極の上に形成され、有機物質を含む保護膜と、
    前記保護膜の上に少なくとも一部が前記ゲート線または前記データ線と重畳するように
    形成される第１幹電極と、前記第１幹電極に接続されて前記ゲート線を基準に対称な角度を有するように配列された複数の第１分岐電極とを含む画素電極と、
    前記第１基板と対向する第２基板と、
    前記第２基板の上に複数の画素領域に対応するように形成され、前記それぞれの画素電極と電界を形成する共通電極と、
    前記第１基板と前記第２基板との間に介する液晶層と
    前記第１基板は前記ゲート線と同一の層に形成される第１蓄積電極と前記データ線と同一の層に形成される第２蓄積電極とからなる蓄積電極とを含み、
    前記蓄積電極の少なくとも一部が前記画素電極と重畳し、
    前記第１蓄積電極と前記第２蓄積電極とが重畳して蓄積キャパシタを形成することを特徴とする表示装置。
16. 前記共通電極は、前記画素電極と電界を形成するための開口パターンを含まないことを特徴とする請求項１５に記載の表示装置。
17. 前記画素電極の上に形成されて第１方向にラビングされた水平配向膜、及び前記共通電極の上に形成されて第２方向にラビングされた水平配向膜をさらに含み、前記第１方向と前記第２方向とは実質的に平行であり、方向は反対であることを特徴とする請求項１６に記載の表示装置。
18. 前記ゲート線は、前記画素領域の内部を貫通して形成されることを特徴とする請求項１５に記載の表示装置。
19. 前記ドレイン電極は第１コンタクトホールを含み、前記第２蓄積電極は第２コンタクトホールを含み、前記第１及び第２接コンタクトホールは前記画素電極によって接続されることを特徴とする請求項１５に記載の表示装置。
20. 前記第１分岐電極の長手方向は、前記ゲート線の長手方向と０度〜３０度の角度をなすことを特徴とする請求項１５に記載の表示装置。
21. 前記第１分岐電極は、前記ゲート線を基準として対称となるように形成されることを特徴とする請求項１５に記載の表示装置。
22. 前記第２基板の上に形成され、前記チャネル領域を覆うように島状に形成された遮光部材を含むことを特徴とする請求項１５に記載の表示装置。
23. 前記保護膜の上に形成され、前記チャネル領域を覆うように島状に形成された遮光部材を含むことを特徴とする請求項１６に記載の表示装置。
24. 第１基板の上にゲート線を形成し、
    前記ゲート線と交差し、ソース電極を含むデータ線と、前記ソース電極と対向してチャネル領域を定義するドレイン電極とを形成し、
    前記データ線及び前記ドレイン電極の上に有機物質を含む保護膜を形成し、
    前記保護膜の上に少なくとも一部が前記ゲート線または前記データ線と重畳するように形成される第１幹電極と、前記第１幹電極に接続され、前記ゲート線を基準に対称な角度を有するように配列された複数の第１分岐電極とを含む画素電極を形成し、
    第２基板の上に前記第１分岐電極の間に位置して前記ゲート線を基準に対称な角度を有するように配列された複数の第２分岐電極と、前記第２分岐電極を接続する第２幹電極とを含む共通電極を形成し、
    第１蓄積電極および第２蓄積電極からなる蓄積電極の一部が前記画素電極に重畳するように形成し、
    前記第１基板と前記第２基板とを結合する表示装置の製造方法において、
    前記第１蓄積電極は前記ゲート線と同一の層に形成され、前記第２蓄積電極は前記データ線と同一の層に形成されることを特徴とする表示装置の製造方法。
25. 前記画素電極の上に水平配向膜を形成し、
    前記共通電極の上に水平配向膜を形成し、
    前記画素電極の上に形成された水平配向膜を第１方向にラビングし、
    前記共通電極の上に形成された水平配向膜を、前記第１方向と実質的に平行にし、方向は反対の第２方向にラビングすることをさらに含むことを特徴とする請求項２４に記載の表示装置の製造方法。
26. 第１基板の上にゲート線を形成し、
    前記ゲート線と交差し、ソース電極を含むデータ線と、前記ソース電極と対向してチャネル領域を定義するドレイン電極とを形成し、
    前記データ線及び前記ドレイン電極の上に有機物質を含む保護膜を形成し、
    前記保護膜の上に少なくとも一部が前記ゲート線または前記データ線と重畳するように形成される第１幹電極と、前記第１幹電極に接続され、前記ゲート線を基準に対称な角度を有するように配列された複数の第１分岐電極とを含む画素電極を形成し、
    第２基板の上に複数の画素領域に対応するように形成され、前記それぞれの画素電極と電界を形成する共通電極を形成し、
    第１蓄積電極および第２蓄積電極からなる蓄積電極の一部が前記画素電極に重畳するように形成し、
    前記第１基板と前記第２基板とを結合する表示装置の製造方法において、
    前記第１蓄積電極は、前記ゲート線と同一の層に形成され、前記第２蓄積電極は前記データ線と同一の層に形成される第２蓄積電極を形成されることを特徴とする表示装置の製造方法。
27. 前記画素電極の上に水平配向膜を形成し、
    前記共通電極の上に水平配向膜を形成し、
    前記画素電極の上に形成された水平配向膜を第１方向にラビングし、
    前記共通電極の上に形成された水平配向膜を、前記第１方向と実質的に平行にし、方向は反対の第２方向にラビングすることをさらに含むことを特徴とする請求項２６に記載の表示装置の製造方法。