[go: up one dir, main page]

KR20080014317A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20080014317A
KR20080014317A KR1020060075843A KR20060075843A KR20080014317A KR 20080014317 A KR20080014317 A KR 20080014317A KR 1020060075843 A KR1020060075843 A KR 1020060075843A KR 20060075843 A KR20060075843 A KR 20060075843A KR 20080014317 A KR20080014317 A KR 20080014317A
Authority
KR
South Korea
Prior art keywords
electrode
substrate
display device
gate line
branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020060075843A
Other languages
English (en)
Inventor
이창훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060075843A priority Critical patent/KR20080014317A/ko
Priority to JP2007124266A priority patent/JP5351388B2/ja
Priority to US11/753,367 priority patent/US7738066B2/en
Publication of KR20080014317A publication Critical patent/KR20080014317A/ko
Priority to US12/773,527 priority patent/US7952674B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 제1 기판, 상기 제1 기판 위에 형성되어 있는 게이트선, 상기 게이트선과 교차하며, 소스 전극을 포함하는 데이터선, 상기 소스 전극과 마주하여 채널 영역을 정의하는 드레인 전극, 상기 데이터선 및 상기 드레인 전극 위에 형성되며, 유기 물질을 포함하는 보호막, 상기 보호막 위에 적어도 일부가 상기 게이트선 또는 상기 데이터선과 중첩되게 형성되는 제1 줄기 전극과, 상기 제1 줄기 전극에 접속되고 실질적으로 평행하게 배열된 복수의 제1 가지 전극을 포함하는 화소 전극, 상기 제1 기판과 마주하는 제2 기판, 상기 제2 기판 위에 형성되고, 상기 제1 가지 전극 사이에 위치하여 실질적으로 평행하게 배열된 복수의 제2 가지 전극과, 상기 제2 가지 전극을 연결하는 제2 줄기 전극을 포함하는 공통 전극, 및 상기 제1 기판과 상기 제2 기판 사이에 개재된 액정층을 포함하는 표시 장치에 관한 것이다.
액정 표시 장치, 유기막, 개구율

Description

표시 장치{Display device and Manufacturing method thereof}
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이다.
도 2는 도 1의 액정 표시 장치에서 박막 트랜지스터 표시판의 구조를 도시한 배치도이다.
도 3은 도 1의 액정 표시 장치에서 공통 전극 표시판의 구조를 도시한 배치도이다.
도 4는 도 1의 액정 표시 장치를 I-I 선을 따라 잘라 도시한 단면도이다.
도 5 및 도 6은 본 발명의 일 실시예에 따른 액정 표시 장치의 구동시 액정 분자의 배열을 도시한 단면도이다.
도 7은 본 발명의 다른 실시예에 다른 액정 표시 장치의 구조를 도시한 단면도이다.
도 8은 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조방법 중 일 단계를 도시한 배치도이다. 도 9는 도 8의 박막 트랜지스터를 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이다.
도 10은 도 8 및 도 9의 다음 단계를 도시한 배치도이다. 도 11은 도 10의 박막 트랜지스터를 Ⅲ-Ⅲ 선을 따라 잘라 도시한 단면도이다.
도 12는 도 10 및 도 11의 다음 단계를 도시한 배치도이다. 도 13은 도 12의 박막 트랜지스터를 Ⅳ-Ⅳ 선을 따라 잘라 도시한 단면도이다.
도 14는 도 12 및 도 13의 다음 단계를 도시한 배치도이다. 도 15는 도 14의 박막 트랜지스터를 Ⅴ-Ⅴ선을 따라 잘라 도시한 단면도이다.
도 16은 도 14 및 도 15의 다음 단계를 도시한 배치도이다. 도 17은 도 16의 박막 트랜지스터를 Ⅵ-Ⅵ 선을 따라 잘라 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 박막 트랜지스터 표시판 200 : 공통 전극 표시판
191 : 화소 전극 250 : 공통 전극
121 : 게이트선 124 : 게이트 전극
140 : 게이트 절연막 171 : 데이터선
173 : 소스 전극 175 : 드레인 전극
180 : 보호막
본 발명은 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있으며 유전율 이방성(dielectric anisotropy)을 가지는 액정 층으로 이루어진다.
액정 표시 장치는 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
이러한 액정 표시 장치 중 주로 사용되는 액정 표시 장치는 비틀린 네마틱(TN : twisted nematic) 방식의 액정 표시 장치이다. 비틀린 네마틱 방식은 두 표시판에 각각 전계 생성 전극을 설치하고 액정 방향자를 하부 표시판에서 상부 표시판에 이르기까지 90°비틀리도록 배열한 다음 두 전계 생성 전극에 전압을 가하여 액정 방향자를 구동하는 것이다. 그러나 이러한 방식의 액정 표시 장치는 시야각이 좁다는 문제점을 가지고 있어, 이를 대체하기 위한 평면 구동(IPS : in-plane switching) 방식 또는 PLS(Plane to Line Switching) 방식의 액정 표시 장치가 개발되었다.
그러나 IPS 방식 및 PLS 방식은 하나의 표시판에 두 전계 생성 전극이 모두 배치되어 있어 투과율 및 시인성이 떨어지는 문제점을 가지고 있다.
본 발명이 이루고자 하는 기술적 과제는 높은 시인성 및 투과율을 갖는 액정 표시 장치를 제공하고자 하는 것이다.
본 발명이 이루고자 하는 기술적 과제는 개구율이 높은 액정 표시 장치를 제공하고자 하는 것이다.
본 발명의 일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 위에 형성되어 있는 게이트선, 상기 게이트선과 교차하며, 소스 전극을 포함하는 데이터선, 상기 소스 전극과 마주하여 채널 영역을 정의하는 드레인 전극, 상기 데이터선 및 상기 드레인 전극 위에 형성되며, 유기 물질을 포함하는 보호막, 상기 보호막 위에 적어도 일부가 상기 게이트선 또는 상기 데이터선과 중첩되게 형성되는 제1 줄기 전극과, 상기 제1 줄기 전극에 접속되고 실질적으로 평행하게 배열된 복수의 제1 가지 전극을 포함하는 화소 전극, 상기 제1 기판과 마주하는 제2 기판, 상기 제2 기판 위에 형성되고, 상기 제1 가지 전극 사이에 위치하여 실질적으로 평행하게 배열된 복수의 제2 가지 전극과, 상기 제2 가지 전극을 연결하는 제2 줄기 전극을 포함하는 공통 전극, 및 상기 제1 기판과 상기 제2 기판 사이에 개재된 액정층을 포함할 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 위에 형성되어 있는 게이트선, 상기 게이트선과 교차하며, 소스 전극을 포함하는 데이터선, 상기 소스 전극과 마주하여 채널 영역을 정의하는 드레인 전극, 상기 데이터선 및 상기 드레인 전극 위에 형성되며, 유기 물질을 포함하는 보호막, 상기 보호막 위에 적어도 일부가 상기 게이트선 또는 상기 데이터선과 중첩되게 형성되는 제1 줄기 전극과, 상기 제1 줄기 전극에 접속되고 실질적으로 평행하게 배열된 복수의 제1 가지 전극을 포함하는 화소 전극, 상기 제1 기판과 마주하는 제2 기판, 상기 제2 기판 위에 복수의 화소 영역에 대응되도록 형성되며, 상기 각각의 화소 전극과 전계를 형성하는 공통 전극, 및 상기 제1 기판 및 상기 제2 기판 사이에 개재된 액 정층을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 제조 방법은 제1 기판 위에 게이트선을 형성하는 단계, 상기 게이트선과 교차하며, 소스 전극을 포함하는 데이터선과, 상기 소스 전극과 마주하여 채널 영역을 정의하는 드레인 전극을 형성하는 단계, 상기 데이터선 및 상기 드레인 전극 위에 유기 물질을 포함하는 보호막을 형성하는 단계, 상기 보호막 위에 적어도 일부가 상기 게이트선 또는 상기 데이터선과 중첩되게 형성되는 제1 줄기 전극과, 상기 제1 줄기 전극에 접속되고 실질적으로 평행하게 배열된 복수의 제1 가지 전극을 포함하는 화소 전극을 형성하는 단계, 제2 기판 위에 상기 제1 가지 전극 사이에 위치하여 실질적으로 평행하게 배열된 복수의 제2 가지 전극과, 상기 제2 가지 전극을 연결하는 제2 줄기 전극을 포함하는 공통 전극을 형성하는 단계, 및 상기 제1 기판과 상기 제2 기판을 결합하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따른 표시 장치의 제조 방법은 제1 기판 위에 게이트선을 형성하는 단계, 상기 게이트선과 교차하며, 소스 전극을 포함하는 데이터선과 상기 소스 전극과 마주하여 채널 영역을 정의하는 드레인 전극을 형성하는 단계, 상기 데이터선 및 상기 드레인 전극 위에 유기 물질을 포함하는 보호막을 형성하는 단계, 상기 보호막 위에 적어도 일부가 상기 게이트선 또는 상기 데이터선과 중첩되게 형성되는 제1 줄기 전극과, 상기 제1 줄기 전극에 접속되고 실질적으로 평행하게 배열된 복수의 제1 가지 전극을 포함하는 화소 전극을 형성하는 단계, 제2 기판 위에 복수의 화소 영역에 대응되도록 형성되며, 상기 각각의 화소 전극과 전계를 형성하는 공통 전극을 형성하는 단계, 및 상기 제1 기판과 상기 제2 기판을 결합하는 단계를 포함할 수 있다.
그러면 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 일 실시예에 따른 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1 내지 도 4를 참조하여, 본 발명의 일 실시예 따른 액정 표시 장치에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이고, 도 2는 도 1의 액정 표시 장치에서 박막 트랜지스터 표시판의 구조를 도시한 배치도이며, 도 3은 도 1의 액정 표시 장치에서 공통 전극 표시판의 구조를 도시한 배치도이고, 도 4 및 도 1의 액정 표시 장치를 I-I 선을 따라 잘라 도시한 단면도 이다.
먼저 도 1, 도 2 및 도 4를 참고로 하여 박막 트랜지스터 표시판(100)에 대하여 상세하게 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 제1 유지 전극(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(도시하지 않음)을 포함한다.
게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 집적 회로 칩의 형태로 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착될 수 있고, 또는 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
본 발명의 일 실시예에서 제1 유지 전극(131)은 게이트선(121)과 평행하게 가로 방향으로 뻗어 있으며, 제1 유지 전극(131)은 데이터선(171)과 화소 영역을 정의한다. 즉 제1 유지 전극(131)은 화소 영역의 가장자리에 형성되어 있다. 제1 유지 전극(131)은 화소 영역과 인접 화소 영역의 사이에 형성되고, 제1 유지 전극(131)은 적어도 일부가 화소 전극(191)과 중첩된다. 한편, 게이트선(121)은 화소 영역을 관통하여 형성된다. 바람직하게는 화소 영역의 중심부를 가로지르며, 화소 영역을 두 영역으로 나눈다.
본 발명의 일 실시예에서 제1 유지 전극(131)의 일변은 게이트선(121)의 길이 방향과 0도 내지 30도의 각도를 이룬다. 또한 제1 유지 전극(131)은 게이트선(121)과 평행한 가상의 중심선을 기준으로 대칭인 구조를 갖는다. 예를 들면 제1 유지 전극(131)은 사다리꼴 형상일 수 있다. 제1 유지 전극(131)은 화소 영역의 가장자리에서 화소 전극(191)과 중첩 되므로, 별도의 차광 부재가 없어도 화소 전극(191) 가장자리에서 발생하는 빛샘이 차단될 수 있다.
제1 유지 전극(131)은 게이트선(121)과 동일한 층에 형성되고, 동일한 물질로 형성될 수 있다. 또한 제1 유지 전극(131)은 공통 전압(common voltage) 등과 같이 정해진 전압이 인가된다.
게이트선(121) 및 제1 유지 전극(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다.
또한 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화 학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트선(121) 및 제1 유지 전극(131) 위에 질화 규소(SiNx) 또는 산화 규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 섬형 반도체(154)가 형성되어 있다. 섬형 반도체(154)는 각각의 게이트 전극(124)과 중첩된다.
섬형 반도체(154) 위에 복수의 섬형 저항성 접촉 부재(ohmic contact)(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 섬형 저항성 접촉 부재(163, 165)는 쌍을 이루어 섬형 반도체(154) 위에 배치되어 있다.
저항성 접촉 부재(163, 165)는 그 아래의 반도체(154)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 반도체(154)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이 터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다. 한편 제1 유지 전극(131) 및 게이트 절연막(141) 위에 복수의 제2 유지 전극(135)이 형성되어 있다.
각각의 데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 제1 및 제2 끝 부분(도시하지 않음)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175) 각각은 데이터선(171)과 각각 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 각 드레인 전극(175)은 넓은 한 쪽 끝 부분(177)과 막대형인 다른 쪽 끝 부분을 가지고 있으며, 막대형 끝 부분은 U자형으로 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 섬형 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.
제2 유지 전극(135)은 데이터선(171) 및 드레인 전극(175)과 동일한 층에 형성되며, 동일한 물질로 형성될 수 있다. 제2 유지 전극(135)은 게이트선(121)과 평행하게 가로 방향으로 뻗어 있으며, 화소 영역의 가장자리에 형성되어 있다. 본 발명의 일 실시예에서 제2 유지 전극(135)은 제1 유지 전극(131)과 중첩되며, 반쪽 사다리꼴의 형상일 수 있다. 제2 유지 전극(135)과 제1 유지 전극(131)이 중첩되는 부분에서 유지 축전기가 형성된다. 또한 제2 유지 전극(135)과 화소 전극(191)이 중첩되는 부분에서 유지 축전기가 형성될 수 있다.
데이터선(171), 드레인 전극(175) 및 제2 유지 전극(135)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171), 드레인 전극(175) 및 제2 유지 전극(135)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터선(171), 드레인 전극(175), 제2 유지 전극(135) 및 노출된 반도체(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 낮은 유전율을 갖는 유기 절연물 등으로 만들어 질 수 있으며, 감광성(photo sensitivity)을 가질 수 있다. 예를 들면 보호막(180)은 아크릴 계열의 유기 절연물 등으로 만들어지며, 그 유전 상수(dielectric constant)는 3 내지 5 일 수 있다. 바람직하게 유전 상수는 3.4 내지 4 일 수 있다. 또한 보호막(180)은 약 2.5 내지 5um 정도의 두께를 갖는다. 더욱 바람직하게 보호막(180)은 3um 정도의 두께를 갖는다.
데이터선(171) 위에 형성된 유기 절연물을 포함하는 보호막(180)은 유전율이 낮으며, 두께를 두껍게 형성할 수 있으므로, 데이터선(171)과 화소 전극(191) 사이를 충분히 절연시킬 수 있다. 따라서 데이터선(171)과 화소 전극(191)간의 간섭이 감소되므로, 화소 전극(191)을 데이터선(171) 또는 게이트선(121)과 중첩시킬 수 있다. 그 결과 개구율이 향상될 수 있다.
한편 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다. 하부 무기막은 질화 규소(SiNx) 또는 산화 규소(SiOx) 등이 사용될 수 있다.
보호막(180)에는 드레인 전극(175)과 제2 유지 전극(135)을 각각 드러내는 복수의 접촉 구멍(contact hole, 181, 183)이 형성되어 있으며, 데이터선(171)의 끝 부분(도시하지 않음)을 드러내는 접촉 구멍이 형성되어 있다. 또한 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(도시하지 않음)을 드러내는 복수의 접촉 구멍(도시하지 않음)이 형성되어 있다. 드레인 전극(175)을 드러내는 접촉 구멍(181)과 제2 유지 전극을 드러내는 접촉 구멍(183)은 화소 전극(191)으로 전기적으로 연결되어 있다.
보호막(180) 위에 복수의 화소 전극(pixel electrode line)(191)이 형성되어 있다. 화소 전극은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어질 수 있다.
화소 전극(191)은 게이트선(121)의 길이 방향과 소정의 경사각을 이루는 제1 가지 전극(192)을 포함한다. 복수의 제1 가지 전극(192)은 서로 실질적으로 평행하게 형성된다. 또한 화소 전극(191)은 복수의 제1 가지 전극(192)에 접촉되는 제1 줄기 전극(194)를 포함한다.
본 발명의 일 실시예에서 복수의 제1 가지 전극(192)은 화소 영역의 중심에 형성된 게이트선(121)을 기준으로 대칭인 구조를 갖는다. 따라서 상부 제1 가지 전극(192)과 하부 제1 가지 전극(192)으로 나누어진다. 본 발명의 일 실시예에서 제1 가지 전극(192)의 길이 방향은 게이트선(121)의 길이 방향과 0도 내지 30도의 경사각을 갖도록 형성될 수 있다. 제1 가지 전극(192)의 폭은 6um 이하일 수 있고, 바람직하게는 4um일 수 있다. 또한 제1 가지 전극(192)과 제1 가지 전극(192) 사이의 전극 간격은 20 내지 40 um 로 형성될 수 있다. 예를 들면, 31um로 형성될 수 있다.
제1 줄기 전극(194)은 제1 가지 전극(192)과 제1 가지 전극(192)을 연결한다. 본 발명의 일 실시예에서 제1 줄기 전극(194)은 제1, 제2, 제3, 제4, 제5 부분(194a, 194b, 194c, 194d, 194e)을 포함한다. 제1, 제2 부분(194a, 194b)은 화소 영역의 가장자리에 각각 형성되어 있으며, 데이터선(171)과 평행하게 형성된다. 제1, 제2 부분(194a, 194b)은 데이터선(171)과 중첩되어 있다. 제3, 제4 부분(194c, 194d)은 화소 영역의 가장자리에 각각 형성되어 있으며, 게이트선(121)과 평행한 변과, 게이트선(121)의 길이 방향과 소정의 경사각을 갖는 변을 포함한다. 예를 들면 제3 부분(194c)은 게이트선(121)의 길이 방향과 0도 내지 30각도를 이루는 변을 포함하고, 제4 부분(194d)은 게이트선(121)의 길이 방향과 0도 내지 30도를 이루는 변을 포함한다. 제3, 제4 부분은 게이트선(121) 및 제2 유지 전극(135)과 중첩되어 있다. 제5 부분(194e)은 화소 영역의 중심부에 형성되어 있으며, 상부 제1 가지 전극(192)과 평행한 변과 하부 제1 가지 전극(192)과 평행한 변을 갖는다. 제 5부분(194e)은 사다리꼴 형상일 수 있다.
화소 전극(191) 각각은 접촉 구멍(181)을 통하여 드레인 전극(175)과 물리적 및 전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 또한 화소 전극(191)은 제2 유지 전극(135)을 드러내는 접촉 구멍(183)을 채워서, 제2 유지 전극(135)에 전압을 충전시킨다.
화소 전극(191) 위에 배향막(197)이 형성된다. 본 발명의 일 실시예에서 배향막(197)은 수평 배향막이 사용될 수 있다.
다음은 도1, 도 3 내지 도 4를 참고로 하여, 공통 전극 표시판(200)에 대하여 설명한다.
공통 전극 표시판(200)은 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(210)을 포함한다.
절연 기판(210)위에 차광 부재(220)가 형성된다. 차광 부재(220)는 일반적으로 화소 영역에서 누설되는 빛을 차단하기 위해, 게이트선 또는 데이터선에 대응하 는 부분과 박막 트랜지스터에 대응하는 부분으로 이루어질 수 있다.
본 발명의 일 실시예에서 차광 부재(220)는 박막 트랜지스터에 대응하는 섬형일 수 있다. 이는 보호막(180)으로 유기막을 사용하고, 화소 전극(191)을 데이터선(171) 및 제1 유지 전극(131)과 중첩하도록 형성하여, 데이터선(171)과 제1 유지 전극(131)이 빛샘을 차단할 수 있기 때문이다. 한편 필요에 따라 차광 부재(220)의 모양은 변형 가능하다. 또한 차광 부재(220)는 박막 트랜지스터 표시판(100) 위에 형성될 수도 있다. 이 때에 차광 부재(220)는 보호막(180)과 화소 전극(191) 사이의 층에 형성되고, 반도체(154), 소스 전극(173) 및 드레인 전극(175)을 포함하는 박막 트랜지스터를 덮도록 섬형으로 형성될 수 있다.
공통 전극 표시판(200)은 복수의 색필터(230) 및 평탄화막(240)을 포함한다. 색필터(230)는 적색, 녹색 및 청색의 원색 중 하나를 포함하며, 세로 방향으로 길게 뻗을 수 있다. 색필터(230)는 박막 트랜지스터 표시판(100) 위에 형성될 수도 있다.
평탄화막(240)은 (유기) 절연물로 만들어질 수 있으며, 색 필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 평탄화막(240)은 생략할 수 있다.
평탄화막(240) 위에 공통 전극(250)이 형성된다. 공통 전극(250)은 ITO, IZO 등의 투명한 도전체로 이루어질 수 있다. 공통 전극(250)은 화소 전극(191)의 제1 가지 전극(192) 사이에 형성되고, 화소 전극(191)의 제1 가지 전극(192)과 중첩되지 않는 복수의 제2 가지 전극(252)을 포함한다. 제2 가지 전극(252)은 서로 실질적으로 평행하게 형성될 수 있으며, 화소 전극(191)의 제1 가지 전극(192)과도 실 질적으로 평행하게 형성될 수 있다.
본 발명의 일 실시예에서 제2 가지 전극(252)은 복수의 제2 가지 전극(252)은 화소 영역의 중심에 형성된 게이트선(121)을 기준으로 대칭인 구조를 갖는다. 따라서 상부 제2 가지 전극(252)과 하부 제2 가지 전극(252)으로 나누어진다. 제2 가지 전극(252)의 방향은 게이트선(121)의 길이 방향과 0도 내지 30도를 이룬다. 제2 가지 전극(252)의 폭은 6um 이하일 수 있고, 바람직하게는 4um일 수 있다. 또한 제2 가지 전극(252)과 제2 가지 전극(252) 사이의 전극 간격은 20 내지 40 um 로 형성될 수 있다. 예를 들면, 31um로 형성될 수 있다.
본 발명의 일 실시예에서, 제1 가지 전극(192)의 폭과 제2 가지 전극의 폭이 각각 4um 이고, 제1 가지 전극(192)과 제1 가지 전극(192) 사이의 전극 간격이 31um 이며, 제2 가지 전극(252)과 제2 가지 전극(252) 사이의 전극 간격이 31um 일 수 있다. 이 때 제2 가지 전극(252)은 제1 가지 전극(192) 사이에 형성될 수 있다. 따라서 제1 가지 전극(192)과 제2 가지 전극(252) 사이의 전극 간격은 13.5um일 수 있다. 한편, 제2 가지 전극(252)과 제2 가지 전극(252) 사이에는 개구부(253)가 형성된다. 개구부(253)의 형상은 평행 사변형일 수 있으며, 복수의 개구부(253)는 평행하게 형성된다.
한편 공통 전극(250)은 제2 가지 전극(252)과 제2 가지 전극(252)을 연결하는 제2 줄기 전극(254)를 포함한다. 공통 전극(250)은 개구부(253)를 제외하고는 하나의 판으로 형성되어 있으므로, 개구부(253)와 제2 가지 전극(252)를 제외한 나머지 부분은 모두 제2 줄기 전극(254)일 수 있다.
본 발명의 일 실시예에서 제2 줄기 전극(254)은 제1, 제2, 제3, 제4, 제5 부분(254a, 254b, 254c, 254d, 254e)를 포함한다. 제1, 제2 부분(254a, 254b)은 데이터선(171)과 평행하게 형성되고, 데이터선(171)과 중첩되어 있다. 제3, 제4 부분(254c, 254d)은 제1 유지 전극(131)과 유사한 형상이며, 제1 유지 전극(131)과 중첩되어 있다. 제5 부분(254e)은 화소 영역의 중심부에 형성되어 있으며, 상부 영역의 제2 줄기 전극(252)과 평행한 변과 하부 영역의 제2 줄기 전극(252)과 평행한 변을 갖는다. 제 5부분(194e)은 사다리꼴 형상일 수 있으며, 제2 유지 전극(135)과 중첩된다.
한편 공통 전극(250)은 외부로부터 공통 전압(common voltage)을 인가 받는다.
공통 전극(250) 위에 배향막(260)이 형성된다. 본 발명의 일 실시예에서 배향막(260)은 수평 배향막이 사용될 수 있다.
이하에서는 도 1, 도 4, 도 5 및 도 6을 참조하여 본 발명의 일 실시예에 따른 표시 장치의 동작 원리에 대하여 설명한다. 도 5 및 도 6은 본 발명의 일 실시예에 따른 액정 표시 장치의 구동시 액정 분자의 배열을 도시한 단면도이다.
데이터 전압이 인가된 화소 전극(191)은 공통 전압이 인가된 공통 전극(250)과 함께 전기장을 생성하여, 두 전극(191, 250) 사이에 위치하는 액정층(300)의 액정 분자의 방향을 결정한다. 액정 분자의 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다.
본 발명의 일 실시예에 따른 액정 표시 장치에서 액정 분자는 양의 유전율 이방성을 가진다. 본 발명의 일 실시예에서 박막 트랜지스터 표시판(100)의 배향막은 게이트선(121)과 실질적으로 평행한 제1 방향으로 러빙 되고, 공통 전극 표시판(200)의 배향막은 제1 방향과 평행하나, 방향은 반대인 제2 방향으로 러빙 된다.
전압이 인가되지 않은 상태에서, 액정 분자는 기판(110, 210)면에 거의 평행하게 배향되며, 액정 분자의 장축은 러빙 방향과 실질적으로 평행하게 배향되어 있다. 러빙 방향과 가지 전극은 소정의 각도(θ)를 이루고 있다. 따라서 액정 분자는 제1 및 제2 가지 전극(192, 252)에 대하여 소정의 각도로 기울어 초기 비틀림각(θ)을 가지도록 배향된다. 초기 비틀림각은 러빙 방향과 가지 전극의 길이 방향이 이루는 각 또는 러빙 방향과 가지 전극이 이루는 각도로 정의되며, 0도보다 크고 30도보다 작거나 같은 것이 바람직하다.
도 4를 참조하면, 전압이 인가된 상태에서, 화소 전극(191)과 공통 전극(250) 사이에 전계가 형성된다. 특히 화소 전극(191)의 제1 가지 전극(192)과 공통 전극의 제2 가지 전극(252) 사이에 전계가 형성되며, 수평 전계와 수직 전계가 함께 형성된다. 그러나 수평 방향의 전계가 우세하므로, 액정 분자는 주로 기판과 평행한 평면 위에서 회전하여 온, 오프 상태를 표시한다.
한편 상부 편광판과 하부 편광판은 각각의 기판에 부착될 수 있다. 이 때 상부 편광판의 투과축과 하부 편광판의 투과축은 서로 수직이 되도록 부착될 수 있다. 전압이 인가되지 않은 상태에서 액정을 통과한 빛의 편광방향이 바뀌지 않아 어두운 상태가 표시되며, 전압이 인가된 상태에서 액정을 통과한 빛의 편광방향이 바뀌어 밝은 상태가 표시된다.
도 5 및 도 6을 참조하면, 전압이 인가된 상태에서 상부 가지 전극(192, 252)에 대응하는 영역에 위치하는 액정 분자는 초기 비틀림각에 의해 시계 방향으로 회전하며, 하부 가지 전극(192,252)에 대응하는 영역에 위치하는 액정 분자는 초기 비틀림각에 의해 반시계 방향으로 회전한다. 따라서, 두 개의 도메인이 형성되며, 좌우 방향에서의 시인성이 향상된다.
한편 본 발명의 다른 실시예에서 음의 유전율 이방성을 가진 액정 분자가 사용될 수도 있으며, 이 때 액정 분자는 데이터선(171a, 171b)과 평행한 수직 방향으로 배향될 수 있다. 또한 제1 가지 전극의 폭은 6um 이하일 수 있으며, 바람직하게 4um일 수 있다. 또한 제1 가지 전극과 제1 가지 전극 사이의 전극 간격은 4 내지 14um일 수 있으며, 바람직하게 11um일 수 있다.
한편 제2 가지 전극의 폭은 6um 이하일 수 있고, 바람직하게는 4um일 수 있다. 또한 제2 가지 전극과 제2 가지 전극 사이의 전극 간격은 4 내지 14 um 로 형성될 수 있다. 예를 들면, 11um로 형성될 수 있다.
본 발명의 다른 실시예에서, 제1 가지 전극의 폭과 제2 가지 전극의 폭이 각각 4um 이고, 제1 가지 전극과 제1 가지 전극 사이의 전극 간격이 11um 이며, 제2 가지 전극과 제2 가지 전극 사이의 전극 간격이 11um 일 수 있다. 이 때 제2 가지 전극은 제1 가지 전극 사이에 형성될 수 있다. 따라서 제1 가지 전극과 제2 가지 전극 사이의 전극 간격은 3.5um일 수 있다.
이하에서 도 7을 참조하여 본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 설명한다.
도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치의 구조를 도시한 단면도이다.
도 7을 참조하면 본 발명의 다른 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판(400)의 구조는 도 1 내지 도 6의 박막 트랜지스터 표시판과 동일하다. 다만 본 발명의 다른 실시예에 따른 공통 전극 표시판(500)의 구조는 다소 상이하다. 이하 차이점을 중심으로 설명하겠다.
공통 전극 표시판(500)은 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(510)을 포함한다. 절연 기판(510) 위에 박막 트랜지스터에 대응하는 섬형의 차광 부재(520)가 형성된다. 한편 필요에 따라 차광 부재(520)의 모양은 변형 가능하다. 또한 차광 부재(520)는 박막 트랜지스터 표시판(400)위에 형성될 수도 있다. 이 때 차광 부재(520)는 보호막(480)과 화소 전극(491) 사이의 층에 형성되고, 반도체(454), 소스 전극(473) 및 드레인 전극(475)을 포함하는 박막 트랜지스터를 덮도록 섬형으로 형성될 수 있다.
그리고 공통 전극 표시판(500)은 복수의 색필터(530) 및 평탄화막(540)을 포함한다. 색필터(530)는 적색, 녹색 및 청색의 원색 중 하나를 포함하며, 세로 방향으로 길게 뻗을 수 있다. 한편 색필터(530)는 박막 트랜지스터 표시판(400)에 형성될 수도 있다.
평탄화막(540) 위에는 공통 전극(550)이 형성된다. 본 발명의 다른 실시예에 따른 공통 전극(550)은 전계를 형성하기 위한 패턴이 형성되어 있지 않고 하나의 판 형상으로 형성되어 있다. 이 경우 액정 표시 장치 내의 정전기가 판 형상의 공 통 전극(550)을 통하여 방출될 수 있는 장점이 있어, 정전기 얼룩이 감소된다.
한편, 본 발명의 다른 실시예에 따른 액정 표시 장치의 전극 간격, 전극 폭, 러빙 방향은 도 1 내지 도 6에서 설명한 액정 표시 장치와 동일하게 제작될 수 있다.
이하에서 도 8 내지 도 17을 참조하여, 본 발명의 일 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 제조 방법에 대하여 설명한다.
도 8은 본 발명의 일 실시예에 따른 박막 트랜지스터의 제조방법 중 일 단계를 도시한 배치도이고, 도 9는 도 8의 박막 트랜지스터를 Ⅱ-Ⅱ선을 따라 잘라 도시한 단면도이며, 도 10은 도 8 및 도 9의 다음 단계를 도시한 배치도이고, 도 11은 도 10의 박막 트랜지스터를 Ⅲ-Ⅲ 선을 따라 잘라 도시한 단면도이다. 도 12는 도 10 및 도 11의 다음 단계를 도시한 배치도이고, 도 13은 도 12의 박막 트랜지스터를 Ⅳ-Ⅳ 선을 따라 잘라 도시한 단면도이며, 도 14는 도 12 및 도 13의 다음 단계를 도시한 배치도이고, 도 15는 도 14의 박막 트랜지스터를 Ⅴ-Ⅴ선을 따라 잘라 도시한 단면도이다. 도 16은 도 14 및 도 15의 다음 단계를 도시한 배치도이고, 도 17은 도 16의 박막 트랜지스터를 Ⅵ-Ⅵ 선을 따라 잘라 도시한 단면도이다.
먼저 도 8 및 도 9에 도시한 바와 같이, 투명 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 도전층을 형성한다. 그 다음 습식 또는 건식 식각하여 게이트 전극(124)을 포함하는 복수의 게이트선(121), 복수의 제1 유지 전극(131)을 형성한다.
게이트선(121)은 금속층으로 형성되며, 단일막 또는 다중막으로 형성될 수 있다.
다음 도 10 및 도 11에 도시한 바와 같이, 게이트선(121) 및 제1 유지 전극(131) 위에 질화규소(SiNx) 따위로 만들어진 게이트 절연막(140), 비정질 규소(a-Si)층(도시하지 않음) 및 도핑된 비정질 규소(도시하지 않음)층을 형성한다. 그 다음 비정질 규소(a-Si층) 및 도핑된 비정질 규소층을 습식 또는 건식 식각하여 반도체(154) 및 저항성 접촉층(164)를 형성한다.
그 다음 도 12 및 도 13에 도시한 바와 같이, 게이트 절연막(140) 및 저항성 접촉층(164) 위에 도전층을 형성한다. 그 후 도전층을 습식 또는 건식 식각하여 소스 전극(173)을 포함하는 데이터선(171), 드레인 전극(175), 제2 유지 전극(135)을 형성한다. 그 후 소스 전극(173) 및 드레인 전극(175)을 마스크로 하여 저항성 접촉층(164)을 패터닝하여 저항성 접촉 부재(163, 164)를 형성한다. 그 결과 소스 전극(173) 및 드레인 전극(175) 사이로 반도체(154)가 노출되며, 채널 영역이 형성된다.
그 다음 도 14 및 도 15에 도시한 바와 같이, 기판 전면에 유기 절연막을 슬릿 코팅 또는 스핀 코팅의 방법으로 도포하여 보호막(180)을 형성한다. 한편, 노출된 반도체(154)를 보호하기 위하여 유기 절연막 형성 전에 질화규소(SiNx) 등을 포함하는 무기 절연막을 기판 전면에 화학 기상 증착 등의 방법으로 형성할 수도 있다. 그 후 보호막(180)을 사진 공정으로 식각하여 복수의 접촉 구멍(181, 183)을 형성한다.
그 다음 도 16 및 도 17에 도시한 바와 같이, 보호막(180) 위에 ITO 또는 IZO 등의 투명한 도전 물질을 스퍼터링으로 증착한 후, 패터닝하여 화소 전극(191)을 형성한다. 이 때 드레인 전극 상의 접촉 구멍(181)에 투명한 도전 물질을 채워서, 드레인 전극(175)과 화소 전극(191)을 전기적으로 연결한다. 또한 제2 유지 전극(135) 상의 접촉 구멍(183)에 투명한 도전 물질을 채워서, 제2 유지 전극(135)과 드레인 전극(175)이 화소 전극(191)을 통하여 전기적으로 연결되도록 한다. 그 후 화소 전극(191) 위에 배향막을 형성한다. 배향막 형성 후 게이트선과 실질적으로 평행한 제1 방향으로 배향막을 러빙한다.
한편, 공통 전극 표시판은 다음의 방법으로 만들어 질 수 있다.
투명 유리 또는 플라스틱 따위로 만들어진 절연 기판 위에 차광 부재를 형성한다. 차광 부재는 박막 트랜지스터에 대응되는 섬형으로 형성할 수 있다.
차광 부재 위에 적색, 녹색 및 청색의 색필터를 형성한다. 기판 위에 염료 또는 안료를 포함하는 감광성 물질을 도포한 후, 사진 공정으로 감광성 물질을 패터닝하여 색필터를 형성한다. 예를 들면 적색 색필터 물질을 기판 전체에 도포하고, 노광 및 현상하여 적색 색필터를 형성한다. 녹색 색필터와 청색 색필터도 마찬가지 방법으로 형성한다.
그 후 색필터 위에 평탄화막을 더 형성할 수 있다. 색필터가 형성된 기판 전면에 (유기) 절연물 등을 도포하여 평탄화막을 형성한다.
그 후 평탄화막 위에 공통 전극을 형성한다. ITO, IZO 등의 투명한 도전체를 스퍼터링 등의 방법으로 기판 전면에 형성한 후, 사진 식각 공정으로 패터닝하여 공통 전극을 형성한다. 한편, 전계 형성을 위한 패턴이 형성되어 있지 않은 공통 전극을 형성할 때, 패터닝하는 과정은 생략될 수 있다.
그 후 공통 전극 위에 배향막을 형성한다. 배향막 형성 후, 제1 방향과 평행하며, 방향은 반대인 제2 방향으로 배향막을 러빙한다.
이와 같은 본 발명의 실시예에 따른 액정 표시 장치는 유기 절연막을 보호막으로 사용하고, 화소 전극을 데이터선과 중첩시켜 개구율이 향상된다.
또한 게이트선이 화소 영역 가운데에 배치되고, 유지 전극이 빛샘 발생 부위에 대응하는 화소 영역 가장자리에 형성되며, 제1 및 제2 유지 전극을 중첩시켜 유지 축전기의 전기 용량을 조절할 수 있으므로 유지 축전기로 인한 개구율 감소를 막을 수 있다.
아울러 데이터선, 제1 및 제2 유지 전극이 화소 전극의 빛샘 발생 영역과 중첩되게 형성되어, 데이터선 및 제1 및 제2 유지 전극이 형성된 영역의 차광 부재를 제거할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (33)

  1. 제1 기판,
    상기 제1 기판 위에 형성되어 있는 게이트선,
    상기 게이트선과 교차하며, 소스 전극을 포함하는 데이터선,
    상기 소스 전극과 마주하여 채널 영역을 정의하는 드레인 전극,
    상기 데이터선 및 상기 드레인 전극 위에 형성되며, 유기 물질을 포함하는 보호막,
    상기 보호막 위에 적어도 일부가 상기 게이트선 또는 상기 데이터선과 중첩되게 형성되는 제1 줄기 전극과, 상기 제1 줄기 전극에 접속되고 실질적으로 평행하게 배열된 복수의 제1 가지 전극을 포함하는 화소 전극,
    상기 제1 기판과 마주하는 제2 기판,
    상기 제2 기판 위에 형성되고, 상기 제1 가지 전극 사이에 위치하여 실질적으로 평행하게 배열된 복수의 제2 가지 전극과, 상기 제2 가지 전극을 연결하는 제2 줄기 전극을 포함하는 공통 전극, 및
    상기 제1 기판과 상기 제2 기판 사이에 개재된 액정층을 포함하는 표시 장치.
  2. 제1항에서, 상기 화소 전극 위에 형성되고 제1 방향으로 러빙된 수평 배향막 및 상기 공통 전극 위에 형성되고 제2 방향으로 러빙된 수평 배향막을 더 포함하 고, 상기 제1 방향과 상기 제2 방향은 실질적으로 평행하고, 방향은 반대인 표시 장치.
  3. 제2항에서, 상기 제1 기판은 유지 전극을 더 포함하여, 상기 데이터선과 상기 유지 전극에 의하여 화소 영역이 형성되고 상기 유지 전극의 적어도 일부가 상기 화소 전극과 중첩되는 표시 장치.
  4. 제3항에서, 상기 게이트선은 상기 화소 영역의 내부를 관통하여 형성되는 표시 장치.
  5. 제3항에서, 상기 유지 전극은 상기 게이트선과 동일한 층에 형성되는 제1 유지 전극과 상기 데이터선과 동일한 층에 형성되는 제2 유지 전극을 포함하며, 상기 제1 유지 전극이 상기 제2 유지 전극과 중첩되어 유지 축전기를 형성하는 표시 장치.
  6. 제5항에서, 상기 드레인 전극은 제1 접촉 구멍을 포함하고, 상기 제2 유지 전극은 제2 접촉 구멍을 포함하며, 상기 제1 및 제2 접촉 구멍은 상기 화소 전극으로 연결된 표시 장치.
  7. 제1항에서, 상기 제1 가지 전극과 상기 제2 가지 전극은 중첩되지 않게 형성 되는 표시 장치.
  8. 제7항에서, 상기 액정층은 양의 유전율 이방성을 갖는 액정을 포함하고, 상기 제1 가지 전극의 폭 및 상기 제2 가지 전극의 폭은 6um 이하인 표시 장치.
  9. 제7항에서, 상기 액정층은 양의 유전율 이방성을 갖는 액정을 포함하고, 상기 제1 가지 전극과 상기 제1 가지 전극 사이의 전극 간격 및 상기 제2 가지 전극과 상기 제2 가기 전극 사이의 전극 간격은 20 내지 40um인 표시 장치.
  10. 제7항에서, 상기 액정층은 음의 유전율 이방성을 갖는 액정을 포함하고, 상기 제1 가지 전극의 폭 및 상기 제2 가지 전극의 폭은 6um 이하인 표시 장치.
  11. 제7항에서, 상기 액정층은 음의 유전율 이방성을 갖는 액정을 포함하고, 상기 제1 가지 전극과 상기 제1 가지 전극 사이의 전극 간격 및 상기 제2 가지 전극과 상기 제2 가기 전극 사이의 전극 간격은 4 내지 14um인 표시 장치.
  12. 제1항에서, 상기 제1 가지 전극의 길이 방향은 상기 게이트선의 길이 방향과 0도 내지 30도의 각도를 이루는 표시 장치.
  13. 제1항에서, 상기 제1 가지 전극은 상기 게이트선을 기준으로 대칭되게 형성 되어 있는 표시 장치.
  14. 제1항에서, 상기 유지 전극의 일변은 상기 게이트선의 길이 방향과 0도 내지 30도의 각도를 이루는 표시 장치.
  15. 제1항에서, 상기 제2 기판 위에 형성되며, 상기 채널 영역을 덮도록 섬형으로 형성된 차광 부재를 포함하는 표시 장치.
  16. 제1항에서, 상기 보호막 위에 형성되며, 상기 채널 영역을 덮도록 섬형으로 형성된 차광 부재를 포함하는 표시 장치.
  17. 제1 기판,
    상기 제1 기판 위에 형성되어 있는 게이트선,
    상기 게이트선과 교차하며, 소스 전극을 포함하는 데이터선,
    상기 소스 전극과 마주하여 채널 영역을 정의하는 드레인 전극,
    상기 데이터선 및 상기 드레인 전극 위에 형성되며, 유기 물질을 포함하는 보호막,
    상기 보호막 위에 적어도 일부가 상기 게이트선 또는 상기 데이터선과 중첩되게 형성되는 제1 줄기 전극과, 상기 제1 줄기 전극에 접속되고 실질적으로 평행하게 배열된 복수의 제1 가지 전극을 포함하는 화소 전극,
    상기 제1 기판과 마주하는 제2 기판,
    상기 제2 기판 위에 복수의 화소 영역에 대응되도록 형성되며, 상기 각각의 화소 전극과 전계를 형성하는 공통 전극, 및
    상기 제1 기판 및 상기 제2 기판 사이에 개재된 액정층을 포함하는 표시 장치.
  18. 제17항에서, 상기 공통 전극은 상기 화소 전극과 전계를 형성하기 위한 개구 패턴을 포함하지 않는 표시 장치.
  19. 제17항에서, 상기 화소 전극 위에 형성되고 제1 방향으로 러빙된 수평 배향막 및 상기 공통 전극 위에 형성되고 제2 방향으로 러빙된 수평 배향막을 더 포함하고, 상기 제1 방향과 상기 제2 방향은 실질적으로 평행하고, 방향은 반대인 표시 장치.
  20. 제19항에서, 상기 제1 기판은 유지 전극을 더 포함하여, 상기 데이터선과 상기 유지 전극에 의하여 상기 화소 영역이 형성되고 상기 유지 전극의 적어도 일부가 상기 화소 전극과 중첩되는 표시 장치.
  21. 제20항에서, 상기 게이트선은 상기 화소 영역의 내부를 관통하여 형성되는 표시 장치.
  22. 제20항에서, 상기 유지 전극은 상기 게이트선과 동일한 층에 형성되는 제1 유지 전극과 상기 데이터선과 동일한 층에 형성되는 제2 유지 전극을 포함하며, 상기 제1 유지 전극이 상기 제2 유지 전극과 중첩되어 유지 축전기를 형성하는 표시 장치.
  23. 제22항에서, 상기 드레인 전극은 제1 접촉 구멍을 포함하고, 상기 제2 유지 전극은 제2 접촉 구멍을 포함하며, 상기 제1 및 제2 접촉 구멍은 상기 화소 전극으로 연결된 표시 장치.
  24. 제17항에서, 상기 제1 가지 전극의 길이 방향은 상기 게이트선의 길이 방향과 0도 내지 30도의 각도를 이루는 표시 장치.
  25. 제17항에서, 상기 제1 가지 전극은 상기 게이트선을 기준으로 대칭되게 형성되어 있는 표시 장치.
  26. 제17항에서, 상기 제2 기판 위에 형성되며, 상기 채널 영역을 덮도록 섬형으로 형성된 차광 부재를 포함하는 표시 장치.
  27. 제17항에서, 상기 보호막 위에 형성되며, 상기 채널 영역을 덮도록 섬형으로 형성된 차광 부재를 포함하는 표시 장치.
  28. 제1 기판 위에 게이트선을 형성하는 단계,
    상기 게이트선과 교차하며, 소스 전극을 포함하는 데이터선과, 상기 소스 전극과 마주하여 채널 영역을 정의하는 드레인 전극을 형성하는 단계,
    상기 데이터선 및 상기 드레인 전극 위에 유기 물질을 포함하는 보호막을 형성하는 단계,
    상기 보호막 위에 적어도 일부가 상기 게이트선 또는 상기 데이터선과 중첩되게 형성되는 제1 줄기 전극과, 상기 제1 줄기 전극에 접속되고 실질적으로 평행하게 배열된 복수의 제1 가지 전극을 포함하는 화소 전극을 형성하는 단계,
    제2 기판 위에 상기 제1 가지 전극 사이에 위치하여 실질적으로 평행하게 배열된 복수의 제2 가지 전극과, 상기 제2 가지 전극을 연결하는 제2 줄기 전극을 포함하는 공통 전극을 형성하는 단계, 및
    상기 제1 기판과 상기 제2 기판을 결합하는 단계를 포함하는 표시 장치의 제조 방법.
  29. 제28항에서, 상기 화소 전극 위에 수평 배향막을 형성하는 단계,
    상기 공통 전극 위에 수평 배향막을 형성하는 단계,
    상기 화소 전극 위에 형성된 수평 배향막을 제1 방향으로 러빙하는 단계, 및
    상기 공통 전극 위에 형성된 수평 배향막을 상기 제1 방향과 실질적으로 평 행하고, 방향은 반대인 제2 방향으로 러빙하는 단계를 더 포함하는 표시 장치의 제조 방법.
  30. 제28항에서, 상기 게이트선을 형성하는 단계는 상기 게이트선과 동일한 층에 형성되는 제1 유지 전극을 형성하는 단계를 포함하고, 상기 데이터선을 형성하는 단계는 상기 데이터선과 동일한 층에 형성되는 제2 유지 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  31. 제1 기판 위에 게이트선을 형성하는 단계,
    상기 게이트선과 교차하며, 소스 전극을 포함하는 데이터선과 상기 소스 전극과 마주하여 채널 영역을 정의하는 드레인 전극을 형성하는 단계,
    상기 데이터선 및 상기 드레인 전극 위에 유기 물질을 포함하는 보호막을 형성하는 단계,
    상기 보호막 위에 적어도 일부가 상기 게이트선 또는 상기 데이터선과 중첩되게 형성되는 제1 줄기 전극과, 상기 제1 줄기 전극에 접속되고 실질적으로 평행하게 배열된 복수의 제1 가지 전극을 포함하는 화소 전극을 형성하는 단계,
    제2 기판 위에 복수의 화소 영역에 대응되도록 형성되며, 상기 각각의 화소 전극과 전계를 형성하는 공통 전극을 형성하는 단계, 및
    상기 제1 기판과 상기 제2 기판을 결합하는 단계를 포함하는 표시 장치의 제조 방법.
  32. 제31항에서, 상기 화소 전극 위에 수평 배향막을 형성하는 단계,
    상기 공통 전극 위에 수평 배향막을 형성하는 단계,
    상기 화소 전극 위에 형성된 수평 배향막을 제1 방향으로 러빙하는 단계, 및
    상기 공통 전극 위에 형성된 수평 배향막을 상기 제1 방향과 실질적으로 평행하고, 방향은 반대인 제2 방향으로 러빙하는 단계를 더 포함하는 표시 장치의 제조 방법.
  33. 제31항에서, 상기 게이트선을 형성하는 단계는 상기 게이트선과 동일한 층에 형성되는 제1 유지 전극을 형성하는 단계를 포함하고, 상기 데이터선을 형성하는 단계는 상기 데이터선과 동일한 층에 형성되는 제2 유지 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
KR1020060075843A 2006-08-10 2006-08-10 표시 장치 Ceased KR20080014317A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060075843A KR20080014317A (ko) 2006-08-10 2006-08-10 표시 장치
JP2007124266A JP5351388B2 (ja) 2006-08-10 2007-05-09 表示装置
US11/753,367 US7738066B2 (en) 2006-08-10 2007-05-24 Display device having counter-twisting liquid crystal areas and method of operating and manufacturing the same
US12/773,527 US7952674B2 (en) 2006-08-10 2010-05-04 Display device having counter-twisting liquid crystal areas and method of operating and manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060075843A KR20080014317A (ko) 2006-08-10 2006-08-10 표시 장치

Publications (1)

Publication Number Publication Date
KR20080014317A true KR20080014317A (ko) 2008-02-14

Family

ID=39050355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060075843A Ceased KR20080014317A (ko) 2006-08-10 2006-08-10 표시 장치

Country Status (3)

Country Link
US (2) US7738066B2 (ko)
JP (1) JP5351388B2 (ko)
KR (1) KR20080014317A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10036924B2 (en) 2015-02-24 2018-07-31 Samsung Display Co., Ltd. Curved liquid crystal display
JP2019517683A (ja) * 2016-06-22 2019-06-24 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． 液晶表示画素構成及び液晶表示デバイス

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100984345B1 (ko) * 2003-05-30 2010-09-30 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JP5403459B2 (ja) * 2007-08-17 2014-01-29 Ｎｌｔテクノロジー株式会社 液晶パネル及び液晶表示装置
US9268183B2 (en) * 2008-04-22 2016-02-23 Sharp Kabushiki Kaisha Liquid crystal display device
KR101494205B1 (ko) 2008-05-08 2015-03-02 삼성디스플레이 주식회사 표시기판, 이의 제조방법 및 이를 갖는 표시장치
JP4766094B2 (ja) 2008-10-01 2011-09-07 ソニー株式会社 表示パネル、表示装置
CN102648437B (zh) * 2009-10-16 2014-12-17 夏普株式会社 液晶显示装置
JP5551553B2 (ja) * 2010-09-29 2014-07-16 株式会社ジャパンディスプレイ 液晶表示装置
JP5597557B2 (ja) * 2011-01-13 2014-10-01 株式会社ジャパンディスプレイ 液晶表示装置
JP5555663B2 (ja) * 2011-05-19 2014-07-23 株式会社ジャパンディスプレイ 液晶表示装置
US20140098335A1 (en) * 2011-06-03 2014-04-10 Sharp Kabushiki Kaisha Liquid crystal display device
CN102629047B (zh) * 2011-07-12 2014-10-08 京东方科技集团股份有限公司 像素单元、阵列基板、液晶面板及显示设备
JP5530987B2 (ja) 2011-08-09 2014-06-25 株式会社ジャパンディスプレイ 液晶表示装置
CN202339463U (zh) * 2011-11-29 2012-07-18 北京京东方光电科技有限公司 薄膜晶体管液晶显示器像素结构及液晶显示器
US9746706B2 (en) * 2012-10-26 2017-08-29 Japan Display Inc. Display device and electronic apparatus
US9915848B2 (en) * 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9293102B1 (en) 2014-10-01 2016-03-22 Apple, Inc. Display having vertical gate line extensions and minimized borders
KR102484230B1 (ko) * 2015-12-22 2023-01-03 삼성디스플레이 주식회사 액정 표시 장치
US10185193B2 (en) 2016-06-22 2019-01-22 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal pixel structure and liquid crystal display
KR102599255B1 (ko) * 2016-08-10 2023-11-07 삼성디스플레이 주식회사 액정 표시 장치
KR102509111B1 (ko) * 2018-05-17 2023-03-13 삼성디스플레이 주식회사 표시 장치
CN110557887B (zh) * 2018-05-31 2021-10-12 京东方科技集团股份有限公司 电路对位组件及显示装置
JP7139047B2 (ja) 2018-07-06 2022-09-20 株式会社ディスコ ウェーハの加工方法
WO2020018602A1 (en) 2018-07-16 2020-01-23 Gigajot Technology Inc. High-sensitivity depth sensor with non-avalanche photodetector
JP7282455B2 (ja) 2019-03-05 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7330615B2 (ja) 2019-05-10 2023-08-22 株式会社ディスコ ウェーハの加工方法
JP2021064627A (ja) 2019-10-10 2021-04-22 株式会社ディスコ ウェーハの加工方法
CN114371579B (zh) * 2021-12-30 2024-07-12 长沙惠科光电有限公司 阵列基板以及显示面板
JP2024070148A (ja) * 2022-11-10 2024-05-22 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100250848B1 (ko) * 1995-12-27 2000-04-01 니시무로 타이죠 반사형 액정표시소자
US5801796A (en) * 1996-05-10 1998-09-01 International Business Machines Corporation Stacked parallax-free liquid crystal display cell
JPH10274761A (ja) * 1997-03-28 1998-10-13 Chisso Corp 光散乱型液晶表示素子及び駆動方法
KR100471397B1 (ko) * 2001-05-31 2005-02-21 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치 및 그 제조방법
JP4373052B2 (ja) * 2002-05-06 2009-11-25 大林精工株式会社 超高開口率広視野角液晶表示装置
KR100602062B1 (ko) * 2003-04-03 2006-07-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR101112540B1 (ko) * 2004-10-25 2012-03-13 삼성전자주식회사 다중 도메인 박막 트랜지스터 표시판
JP4722921B2 (ja) * 2005-07-01 2011-07-13 富士通株式会社 液晶組成物の作成方法、液晶組成物を用いた液晶表示素子及びそれを備えた電子ペーパー

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10036924B2 (en) 2015-02-24 2018-07-31 Samsung Display Co., Ltd. Curved liquid crystal display
US10663806B2 (en) 2015-02-24 2020-05-26 Samsung Display Co., Ltd. Curved liquid crystal display
JP2019517683A (ja) * 2016-06-22 2019-06-24 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． 液晶表示画素構成及び液晶表示デバイス

Also Published As

Publication number Publication date
US7738066B2 (en) 2010-06-15
JP5351388B2 (ja) 2013-11-27
US7952674B2 (en) 2011-05-31
US20080036932A1 (en) 2008-02-14
US20100214502A1 (en) 2010-08-26
JP2008046599A (ja) 2008-02-28

Similar Documents

Publication Publication Date Title
JP5351388B2 (ja) 表示装置
US9780177B2 (en) Thin film transistor array panel including angled drain regions
CN101169565A (zh) 用于液晶显示器件的阵列基板及其制造方法
KR101071257B1 (ko) 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치
US20070040951A1 (en) Thin film tansistor display plate and liquid crystal display having the same
US7804569B2 (en) Panel assembly having a common electrode comprising a plurality of domain dividing members overlapping gate lines and wherein the gate lines overlap a pixel electrode
KR101080349B1 (ko) 액정 표시 장치 및 그 제조 방법
CN1758126B (zh) 液晶显示器及其薄膜晶体管阵列面板
KR101535810B1 (ko) 액정 표시 장치
KR101046923B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20130085859A (ko) 액정 표시 장치 및 그 제조 방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR101609826B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR20060018401A (ko) 다중 도메인 액정 표시 장치
KR20080073573A (ko) 액정패널과 이의 제조방법
KR20070087293A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20060102953A (ko) 액정 표시 장치
KR101054337B1 (ko) 표시 장치용 박막 트랜지스터 표시판
KR20080091877A (ko) 표시기판, 이를 포함하는 액정표시장치 및 이의 제조 방법
KR20060100868A (ko) 액정 표시 장치
KR100929684B1 (ko) 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR20070031580A (ko) 액정 표시 장치
KR20060047183A (ko) 액정 표시 장치
KR20070016567A (ko) 액정 표시 장치
KR20080072133A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060810

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20110726

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20060810

Comment text: Patent Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20121029

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20130520

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20121029

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20130620

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20130520

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Appeal identifier: 2013101004529

Request date: 20130620

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20130620

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20130620

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20130129

Patent event code: PB09011R02I

B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
PB0601 Maintenance of original decision after re-examination before a trial

Comment text: Report of Result of Re-examination before a Trial

Patent event code: PB06011S01D

Patent event date: 20130731

PE0801 Dismissal of amendment

Patent event code: PE08012E01D

Comment text: Decision on Dismissal of Amendment

Patent event date: 20130731

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20130620

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20130129

J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20130620

Effective date: 20141022

Free format text: TRIAL NUMBER: 2013101004529; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20130620

Effective date: 20141022

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20141022

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20130620

Decision date: 20141022

Appeal identifier: 2013101004529