[go: up one dir, main page]

KR101492106B1 - 액정 표시 장치 및 이의 제조 방법 - Google Patents

액정 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR101492106B1
KR101492106B1 KR20080117577A KR20080117577A KR101492106B1 KR 101492106 B1 KR101492106 B1 KR 101492106B1 KR 20080117577 A KR20080117577 A KR 20080117577A KR 20080117577 A KR20080117577 A KR 20080117577A KR 101492106 B1 KR101492106 B1 KR 101492106B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
forming
line
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR20080117577A
Other languages
English (en)
Other versions
KR20100058976A (ko
Inventor
김희준
박정은
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR20080117577A priority Critical patent/KR101492106B1/ko
Priority to US12/547,426 priority patent/US8218117B2/en
Publication of KR20100058976A publication Critical patent/KR20100058976A/ko
Priority to US13/486,961 priority patent/US8405811B2/en
Application granted granted Critical
Publication of KR101492106B1 publication Critical patent/KR101492106B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134381—Hybrid switching mode, i.e. for applying an electric field with components parallel and orthogonal to the substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 제조 원가를 절감하기 위한 액정 표시 장치 및 이의 제조 방법을 개시한다. 액정 표시 장치는 채널 영역과 인접하는 단부가 박막 트랜지스터와 접속하는 화소 전극을 구비하고, 화소 전극 위에 공통 전극을 구비한다. 이에 따라, 액정 표시 장치는 화소 전극과 박막 트랜지스터를 전기적으로 연결하기 위한 콘택홀을 형성할 필요가 없으므로, 공정 시간을 단축하고, 제조 원가를 절감할 수 있다.
공정 단순화, 횡전계 액정 표시 장치, 공통 전극

Description

액정 표시 장치 및 이의 제조 방법 {LIQUID CRYSTAL DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 액정 표시 장치 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 제조 공정을 단순화하여 제품의 원가를 절감할 수 있는 액정 표시 장치 및 이의 제조 방법에 관한 것이다.
일반적으로, 액정 표시 장치는 평판표시장치의 일종으로, 액정의 광학적 특성을 이용하여 영상을 표시한다. 액정 표시 장치는 광을 이용하여 입력된 영상 신호에 대응하는 영상을 표시하는 액정 표시 패널 및 액정 표시 패널로 광을 제공하는 백라이트 어셈블리를 포함한다.
액정 표시 패널은 두 기판에 각각 전극을 설치하고 액정 방향자가 두 기판에 대해서 수직방향으로 90°로 트위스트되는 트위스티드 네마틱(twisted nematic ; 이하, TN) 모드가 주로 사용된다. TN 모드는 시야각이 좁고, 응답 속도가 느린 단점이 있다.
이러한 문제점을 개선하기 위해서 횡전계를 이용한 IPS (In-Plane Switching) 모드 또는 횡전계 및 수직전계를 이용하는 PLS (Plane to Line Switching) 모드가 개발되었다. IPS 모드는 하나의 기판에 화소 전극 및 공통 전극을 형성하고, 전계가 기판에 대해 수평 방향으로 형성되어 액정의 방향자가 배향막과 나란한 평면에서 회전한다.
IPS 모드 또는 PLS 모드 액정 표시 패널은 화소 전극과 전기적으로 연결되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT) 및 TFT를 보호하는 보호막을 구비한다. 박막 트랜지스터는 게이트 전극, 게이트 전극의 상부에 순차적으로 형성되는 액티브층 및 저항성 접촉층, 저항성 접촉층의 상면에 형성되는 소스 전극 및 드레인 전극을 구비한다. 또한 상기 액정 표시 패널은 접촉 구멍, 화소전극, 공통 전극 등을 구비한다.
이러한 액정 표시 패널의 동작 수행을 위해 기판에 구동소자 또는 배선 등의 여러 패턴들을 형성하는데, 패턴을 형성하기 위해 사용되는 기술 중 일반적인 것이 사진 식각 기술(photolithography)이다.
상기 사진 식각 기술은 패턴이 형성될 기판 상의 필름층에 자외선으로 감광하는 재료인 포토 레지스트를 코팅하고, 노광 마스크에 형성된 패턴을 포토 레지스트 위에 그대로 노광하여 현상하고, 이와 같이 패터닝된 포토 레지스트를 마스크로 활용하여 상기 필름층을 식각한 후 포토 레지스트를 스트립핑하는 일련의 복잡한 과정으로 이루어진다.
종래기술에 의한 액정 표시 장치용 TFT 어레이 기판의 경우 기판 상에 게이트선, 게이트 절연막, 반도체 패턴, 데이터선, 콘택홀, 화소전극을 형성하기 위해서 통상, 5~7매의 마스크를 사용한 사진 식각 공정을 이용한다. 이러한, 사진 식각 공정의 수가 많을수록 액정 표시 패널의 제조 공정 시간이 늘어나고, 고가의 마스크가 많이 사용되기 때문에, 제조 원가가 상승한다.
본 발명이 해결하고자 하는 과제는 제조 공정을 단순화하여 제품의 원가를 절감하기 위한 액정 표시 장치를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 다른 과제는 상기한 액정 표시 장치의 제조 방법을 제공하는 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 제1 방향으로 연장되어 형성되고, 게이트 신호를 전송하는 게이트선과, 상기 제1 방향과 교차하는 제2 방향으로 연장되어 형성되고, 데이터 신호를 전송하는 데이터선과, 상기 게이트선 및 상기 데이터선과 연결되고, 중앙부에 채널 영역이 형성된 박막 트랜지스터와, 상기 박막 트랜지스터 및 상기 데이터선의 상부에 위치하고, 상기 박막 트랜지스터를 보호하는 제1 보호막과, 상기 제1 보호막의 상부에 위치하고, 상기 채널 영역과 인접하는 단부가 상기 박막 트랜지스터와 접속하는 화소 전극과, 상기 화소 전극의 상부에 위치하는 제2 보호막과, 상기 제2 보호막의 상부에 위치하여, 상기 화소 전극과 전기적으로 절연되는 공통 전극을 포함한다.
상기 박막 트랜지스터는, 상기 게이트선으로부터 분기된 게이트 전극과, 상기 게이트 전극 상에 위치하는 게이트 절연막과, 상기 게이트 절연막의 상면에서 상기 게이트 전극과 대응하는 영역에 위치하는 반도체 패턴과, 상기 반도체 패턴의 상부에 위치하고, 상기 데이터선으로부터 분기된 소스 전극과, 상기 반도체 패턴의 상부에 위치하고, 상기 소스 전극과 서로 마주보는 드레인 전극을 포함할 수 있다.
상기 드레인 전극은 상기 화소 전극에 완전히 중첩될 수 있다.
상기 화소 전극과 상기 공통 전극 중 적어도 하나는 면형상이며, 나머지 하나는 복수의 선형 가지 전극과 상기 가지 전극끼리를 연결하는 가지 전극 연결부로 이루어질 수 있다.
상기 가지 전극은 상기 게이트선에 대하여 기울어져 배치될 수 있다.
상기 가지 전극은 상기 게이트선과 나란한 상기 화소 전극의 중심선에 대하여 대칭 구조로 배열될 수 있다.
상기 가지 전극은 상기 게이트선에 대하여 7도 내지 23도로 기울어져 배치될 수 있다.
상기 공통 전극은 상기 데이터선을 덮을 수 있다.
상기 공통 전극은 상기 게이트선 또는 상기 데이터선과 교차하는 연결부를 통하여 이웃하는 화소의 공통 전극과 연결될 수 있다.
상기 게이트선 또는 상기 데이터선과 동일한 층으로 이루어져 있으며 상기 공통 전극과 전기적으로 연결되어 있는 공통 신호선을 더 포함할 수 있다.
상기 다른 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치의 제조 방법은, 절연 기판 위에 게이트 전극 및 게이트선을 형성하는 단계와, 상기 게이트선 상부에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상부에 채널 영역을 구비한 반도체 패턴을 형성하는 단계와, 상기 반도체 패턴 상부에 소스 전극 및 드레인 전극을, 상기 소스 전극과 연결된 데이터선을 형성하는 단계 와, 상기 데이터선 위에 제 1 보호막을 형성하는 단계와, 상기 제 1 보호막 위에, 상기 채널 영역과 인접하는 단부가 상기 드레인 전극과 접속하는 화소 전극을 형성하는 단계와, 상기 화소 전극 상부에 제 2 보호막을 형성하는 단계와, 상기 제 2 보호막 상부에 공통 전극을 형성하는 단계를 포함한다.
상기 제 1 보호막을 패터닝하기 위하여 슬릿 또는 하프톤 마스크를 이용할 수 있다.
상기 제 1 보호막을 형성한 후, 상기 화소 전극이 형성되는 화소 영역 상부에 위치하는 제1 영역, 상기 제1 영역보다 얇게 상기 게이트 전극의 상부에 위치하는 제2 영역, 및 상기 게이트선의 끝단 및 상기 데이터선의 끝단의 상부에 위치하는 개구부를 포함하는 감광막 패턴을 상기 제1 보호막 상에 형성하는 단계와, 상기 감광막 패턴을 식각 마스크로 사용하여 상기 게이트선의 끝단 및 상기 데이터선의 끝단의 상부에 위치하는 상기 제1 보호막을 식각하는 단계와, 상기 제2 영역이 제거되도록 상기 감광막 패턴을 전면 식각하는 단계와, 상기 제1 영역으로 이루어진 상기 감광막 패턴을 식각 마스크로 사용하여 상기 게이트 전극 상부의 상기 제1 보호막을 식각하는 단계를 더 포함할 수 있다.
상기 소스 전극 및 상기 드레인 전극을 형성하는 단계는, 상기 반도체 패턴 상에 상기 반도체 패턴과 정렬된 데이터 도전막 패턴을 형성한 후, 상기 화소 전극을 형성하면서 상기 데이터 도전막 패턴을 패터닝하여 상기 소스 전극 및 상기 드레인 전극을 형성할 수 있다.
상기 드레인 전극은 상기 화소 전극에 완전히 중첩될 수 있다.
이상에서 설명한 바와 같이, 본 발명의 일 실시예에 따른 액정 표시 장치 및 그 제조 방법에 의하면, 채널 영역과 인접하는 화소 전극의 단부가 박막 트랜지스터와 접속한다. 이에 따라, 액정 표시 장치는 화소 전극과 박막 트랜지스터를 전기적으로 연결하기 위한 콘택홀을 형성 할 필요가 없으므로, 공정 시간을 단축할 수 있고, 마스크 수를 줄여 제조 원가를 절감할 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
IPS 모드의 경우는 전극 윗부분에서 광투과율이 낮고, 구동전압이 높은 단점이 있다.
광시야각을 구현하는 액정모드로 횡전계 및 수직전계를 이용하는 PLS (Plane to Line Switching) 모드가 있다. PLS 모드는 강한 프린지(fringe) 전계에 의해 액정 분자들이 전극 위 전 영역에서 기판에 거의 평행하게 회전하기 때문에 높은 광투과율, 시야각에 따른 시인성이 우수하며, 브루징(Bruising) 특성이 우수하며, 저전압 구동을 할 수 있는 장점을 가지고 있다.
PLS 모드의 경우, 화소 전극 또는 데이터선에 대한 공통 전극의 상하 위치에 따라, 화소 전극과 공통 전극 사이에 형성되는 전계를 다양하게 형성할 수 있다. 공통 전극의 위치는 화소 전극 위에 형성되는 방식, 데이터선과 화소 전극 사이에 형성되는 방식, 데이터선 아래쪽에 형성되는 방식 등이 있다. 이들 중에서 공통 전극을 화소 전극 위에 형성하는 방식이 투과율, 소비전력, 생산성 등의 측면에서 가장 효율적이므로 본 발명에서는 공통 전극을 화소 전극의 위에 형성하는 방식에 대한 공정 및 사진 식각 공정에 필요한 마스크 수를 절감하는 방법을 제안하고자 한다.
상기한 본 발명의 과제를 실현하기 위한 하나의 특징에 따른 액정 표시 장치는, 게이트선, 데이터선, 박막 트랜지스터, 제1 보호막, 화소 전극, 제 2 보호막 및 공통 전극을 포함한다.
게이트선은 제1 방향으로 연장되어 형성되고, 게이트 신호를 전송한다. 데이터선은 제1 방향과 교차하는 제2 방향으로 연장되어 형성되고, 데이터 신호를 전송한다. 박막 트랜지스터는 게이트선 및 데이터선과 연결되고, 중앙부에 채널 영역이 형성된다. 제1 보호막은 박막 트랜지스터 및 데이터선의 상부에 위치하고, 박막 트랜지스터를 일부 보호하고 데이터선과 화소 전극이 전기적으로 연결될 부분은 일부 오픈 한다. 화소 전극은 제1 보호막의 상부에 위치하고, 채널 영역과 인접하여 위치하는 화소 전극의 단부가 박막 트랜지스터와 전기적으로 연결된다. 제 2 보호막은 화소 전극의 상부에 위치하고, 박막 트랜지스터를 보호하며, 공통 전극과 화소 전극 사이를 전기적으로 절연한다. 공통 전극은 제2 보호막의 상부에 위치하고, 화소 전극과 절연된다.
상기한 본 발명의 다른 과제를 실현하기 위한 하나의 특징에 따른 액정 표시 장치를 제조하는 방법은, 먼저, 기판 상에 제1 방향으로 연장된 게이트선, 제1 방향과 서로 교차하는 제2 방향으로 연장된 데이터선, 및 게이트선 및 데이터선과 전기적으로 연결되고, 채널 영역이 형성된 박막 트랜지스터를 형성한다. 박막 트랜지스터가 형성된 기판 상에 제1 보호막을 형성한다. 제1 보호막의 상면에 채널 영역을 통해 박막 트랜지스터와 전기적으로 연결되는 화소 전극, 화소 전극의 상면에 제 2 보호막, 및 화소 전극과 절연되는 공통 전극을 형성한다.
이러한 액정 표시 장치 및 이의 제조 방법에 의하면, 제1 보호막 및 제 2 보호막에 에 콘택홀을 형성할 필요 없이 박막 트랜지스터와 화소 전극이 직접 전기적으로 연결되기 때문에, 사진 식각 공정을 줄일 수 있어, 제조 공정 시간을 단축할 수 있고, 제조 원가를 절감할 수 있다.
본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 액정 표시 장치에 대하여 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 제 1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 배치도이다. 도 2는 도 1의 박막 트랜지스터 기판에서 공통 전극을 도시한 배치도이다. 도 3은 도 1의 박막 트랜지스터 기판을 A-A'로 자른 단면도이다.
도 1 내지 도 3을 참조하면, 투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(110) 위에 게이트선(121)이 형성되어 있다. 게이트 전극(124)은 게이트선(121)으로부터 돌기 형태로 돌출되어 형성되고, 게이트선(121)의 끝에는 다른 층 또는 외부로부터 게이트 신호를 인가받아 게이트선(121)에 전달하는 게이트선 끝단(20)이 형성되어 있다. 게이트선(121)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 게이트선(121)은 물리적 성질이 다른 적어도 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다.
본 도면에서는 도시하지 않았지만, 공통 신호선을 게이트선(121)과 동일한 층으로 형성하여 상부에 위치하는 공통 전극(131)과 연결함으로써 공통 전극(131)의 저항을 감소시킬 수도 있다. 이러한 공통 신호선은 후술하는 데이터선(171)과 동일한 층에 형성될 수도 있다.
게이트선(121) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 등의 절연막으로 만들어지거나, 상기 절연막이 다층으로 적층된 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 반도체 패턴(154)이 형성되어 있다. 반도체 패턴(154)은 데이터선(171) 아래에 위치하여 게이트 전극(124) 상부까지 연장된 형상을 가질 수 있다.
반도체 패턴(154) 위에는 저항성 접촉층(ohmic contact layer)(163, 165)이 형성되어 있다. 저항성 접촉층(163, 165)은 인(phosphorus) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 저항성 접촉층(163, 165)은 쌍을 이루어 반도체 패턴(154) 위에 배치되어, 소스 전극(173)과 반도체 패턴(154) 사이 및 드레인 전극(175)과 반도체 패턴(154) 사이의 접촉 특성을 좋게 한다. 저항성 접촉층(163, 165) 및 게이트 절연막(140) 위에는 데이터선(data line)(171)과 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 데이터선(171)으로부터 가지(branch) 형태로 반도체 패턴(154)의 상부까지 연장된 소소 전극(173)이 형성된다. 드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체 패턴(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체 패턴(154)에 형성된다.
데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체 패턴(154) 위에는 제 1 보호막(passivation layer)(181)이 형성되어 있다. 제 1 보호막(181)은 드레인 전극(175)의 일부를 노출시킨다. 경우에 따라 제 1 보호막(181)은 소스 전극(173)의 일부를 노출시킬 수도 있다. 상기 제 1 보호막(181)은 무기 절연물로 만들어지며, 무기 절연물의 예로는 질화규소, 또는 산화규소를 들 수 있다.
게이트선(121)과 데이터선(171)의 교차에 의하여 화소가 정의된다. 화소 전극(191)은 제 1 보호막(181) 상에 위치하며, 제 1 보호막(181)에 의해 노출된 드레인 전극(175)의 일부와 접속한다. 구체적으로, 화소 전극(191)은 박막 트랜지스터 의 채널 영역과 인접한 드레인 전극(175)의 일부와 접속한다. 제 1 보호막(181)에는 데이터선 끝단(70)을 노출시키는 콘택홀(71)이 형성되어 있고, 제 1 보호막(181)과 게이트 절연막(140)에는 게이트선 끝단(20)을 노출시키는 콘택홀(21)이 형성되어 있다. 제 1 보호막(181) 상에는 게이트 패드(22) 및 데이터 패드(72)가 형성되어 있다. 여기서, 게이트 패드(22)는 콘택홀(21)을 통하여 게이트선 끝단(20)과 접속하고, 데이터 패드(72)는 콘택홀(71)을 통하여 데이터선 끝단(70)과 접속한다.
본 실시예에 있어서 화소 전극(191)은 화소 영역에 있어서 평면으로 형성된다. 예를 들어, 화소 전극(191)은 화소 영역 내에서 별도의 패턴 없이 면형상으로 형성될 수 있다. 화소 전극(191)은 다결정, 단결정 또는 비정질의 ITO(indium tin oxide), 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어지며 화소 전극(191)의 위에는 제 2 보호막(182)이 무기 절연물로 만들어지며, 무기 절연물의 예로는 질화규소 또는 산화규소를 들 수 있다.
제 1 보호막(181)과 마찬가지로 제 2 보호막(182)에는 게이트 패드(22) 및 데이터 패드(72)를 노출시키기 위한 콘택홀(21, 71)이 형성되어 있다. 제 2 보호막(182) 위에는 공통 전극(131)이 형성되고, 공통 전극(131)은 다결정, 단결정 또는 비정질의 ITO(indium tin oxide), 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어지며, 게이트선(121)과 데이터선(171)으로 둘러싸인 화소 영역에서는 전면적으로 형성되어 있다.
화소 영역마다 공통 전극(131)은 나란히 배열된 다수의 가지 전극(131a)과, 가지 전극(131a) 사이를 연결하는 가지 전극 연결부(131b)를 포함한다. 다수의 가지 전극(131a) 사이에는 개구부(131c)가 형성되어 있다. 가지 전극(131a)은 게이트선(121) 또는 수평 방향에 대하여 소정의 각도로 기울어져 있으며, 가지 전극(131a)은 게이트선(121)과 평행한 공통 전극(131)의 가로 중심선에 대하여 대칭을 이룬다. 액정 표시 장치의 최대 투과율을 얻기 위해서 가지 전극(131a)와 게이트선(121) 사이의 각도는 7도 내지 23도인 것이 바람직하다.
하나의 화소 영역에 배치된 공통 전극(131)은 이웃하는 화소 영역에 배치된 공통 전극(131)과 제1 및 제2 연결부(132, 133)를 통해 접속되어 있다. 제1 연결부(132)는 데이터선(171)과 교차하며, 제2 연결부(133)는 게이트선(121)과 교차한다.
데이터 전압이 인가된 화소 전극(191)은 공통 전압을 인가 받는 공통 전극(131)과 함께 전기장을 생성함으로써 두 전극(191, 131) 위에 위치하는 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다.
공통 전극(131)과 화소 전극(191)으로 전기장을 형성하여 액정 분자를 낮은 구동 전압으로 구동할 수 있게 된다.
이와 같은 박막 트랜지스터 기판에서는 공통 전극(270)과 화소 전극(191) 사이에서 형성되는 전기장이 절연 기판(110)에 평행한 방향과 수직한 방향으로 함께 형성되어 액정 분자는 비틀어지는 동시에 기울어진다. 따라서, 넓은 시야각을 확보할 수 있는 동시에 투과율을 향상시킬 수 있다.
또한, 도 1에서 보는 바와 같이, 게이트선(121)과 평행한 공통 전극(131)의 중심선에 대하여 가지 전극(131a)은 두 방향으로 배열되어 있는데, 이러한 가지 전극(131a)의 배열 방향에 따라 액정 분자의 방향이 결정되므로 액정 표시 장치의 시인성을 극대화할 수 있다.
이하, 도 4a 내지 도 4n을 참조하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 설명한다. 도 4a 내지 도 4n은 도 1 내지 도 3의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 순차적으로 나타낸 공정단면도들이다. 즉, 도 4a 내지 도 4n은 도 1의 박막 트랜지스터 기판을 A-A'선, B-B'선 및 C-C'선으로 자른 공정단면도들이다.
먼저, 도 1 및 도 4a를 참조하면, 투명한 플라스틱 또는 유리 등으로 만들어진 절연 기판(110) 위에 게이트 도전막을 스퍼터링(sputtering) 등에 의한 방법으로 적층하고 마스크를 이용한 사진 식각 공정을 이용하여 게이트 도전막을 패터닝하여 게이트선(121) 및 게이트 전극(124)을 형성하도록 한다. 본 도면에서는 도시하지 않았지만, 앞서 언급한 바와 같이 공통 신호선을 게이트선(121)과 동일한 층으로 형성할 수도 있다.
이어서 게이트선(121) 및 게이트 전극(124)이 형성된 절연 기판(110) 상에 게이트 절연막(140)을 적층한다.
도 1 및 도 4b를 참조하면, 게이트 절연막(140) 상에 반도체층(150), 저항성 접촉층(160), 및 데이터 도전막(170)을 증착한다.
이후, 도 1, 도 4c, 및 도 4d를 참조하면 데이터 도전막(170) 상에 감광막 패턴(10)을 형성한 후, 감광막 패턴(10)을 식각 마스크로 사용하여 건식 또는 습식 식각으로 데이터 도전막(170), 저항성 접촉층(160), 및 반도체층(150)을 패터닝하여, 데이터 도전막 패턴(172), 저항성 접촉층(162), 및 반도체 패턴(154)를 형성한다. 데이터 도전막 패턴(172)은 소스 전극(173) 및 드레인 전극(175)에 대응하며, 현 단계에서는 소스 전극(173)과 드레인 전극(175)이 분리되지 않고 일체형으로 잔류한다. 또한, 데이터 도전막 패턴(172) 하부에 위치하는 저항성 접촉층(162)도 분리되지 않고 일체형으로 잔류한다. 데이터 도전막 패턴(172)은 반도체 패턴(154)와 실질적으로 정열되어 형성된다.
이어서, 도 1 및 도 4e를 참조하면, 데이터 도전막 패턴(172) 위에 제 1 보호막(181)을 형성하고, 제 1 보호막(181) 위에 감광막 패턴(210, 212, 214)를 형성한다. 감광막 패턴(210, 212, 214)은 두께가 서로 다른 세 영역으로 이루어지면, 두께가 두꺼운 제1 영역(210)은 데이터선(171), 게이트선(121), 및 화소 영역 상부에 형성되고, 두께가 얇은 제2 영역(212)은 게이트 전극(124) 및 데이터선 끝단(70)의 상부에 형성되고, 개구부로 이루어진 제3 영역(214)은 게이트선 끝단(20)의 상부에 형성된다. 이와 같이 영역별로 두께가 다른 감광막 패턴(210, 212, 214)은 슬릿 마스크(slit mask) 또는 하프톤 마스크(half-tone mask)를 이용하여 형성될 수 있다. 감광막 패턴(210, 212, 214)의 제3 영역(214)에 의하여 게이트선 끝단(20) 상부의 게이트 절연막(140) 및 제 1 보호막(181)이 노출된다. 노출된 게이트 절연막(140)과 제1 보호막(181)을 식각한다.
이후 도 1 및 도 4f를 참조하면, 감광막 패턴(210, 212)을 전면 식각 또는 에치백(Etch Back)하여, 감광막 패턴(210, 212) 중 두께가 얇은 제2 영역(212)을 제거하고, 그 하부의 제 1 보호막(181)을 노출시킨다. 이 경우 제1 영역(210)의 두께도 감소하게 된다. 이러한 전면 식각 공정은 예를 들어 산소 플라즈마 등을 이용한 애싱(ashing) 공정을 이용할 수 있다.
이어서, 도 1 및 도 4g를 참조하면, 감광막 패턴(210)을 식각 마스크로 이용하여 데이터 도전막 패턴(172) 상부 및 데이터선 끝단(70) 상부의 제 1 보호막(181)을 제거한다.
이상 도 4e 및 도 4g에서 두께가 다른 감광막 패턴(210, 212)을 이용하여 게이트선 끝단(20) 상부의 게이트 절연막(140)과, 데이터선 끝단(70) 상부의 제 1 보호막(181)과, 게이트 전극(124) 상부의 제 1 보호막(181)을 식각하는 방법을 설명하였으나, 본 발명은 이에 한정되지 않는다. 즉, 게이트 절연막(140)과 제 1 보호막(181)의 두께가 실질적으로 동일한 경우, 게이트선 끝단(20) 및 데이터선 끝단(70)의 위치하는 감광막뿐만 아니라 게이트 전극(124)의 상부에 위치하는 감광막에도 개구부를 형성함으로써 일괄적으로 하나의 식각 공정으로 제 1 보호막(181) 및 게이트 절연막(140)을 제거할 수 있다. 또한, 제 1 보호막(181)과 데이터 도전막 패턴(172) 사이에 식각 선택비가 높은 경우에도 일괄적으로 하나의 식각 공정으로 제 1 보호막(181) 및 게이트 절연막(140)을 제거할 수 있다.
이후, 도 1, 도 4h 및 도 4i를 참조하면, 감광막 패턴(210)을 제거하고, 상기 결과물 상에 화소 전극용 도전막(190)을 형성하고, 그 위에 감광막 패턴(220)을 형성한다. 감광막 패턴(220)은 채널 영역 상부에 위치하는 화소 전극용 도전막(190)을 노출시키는 개구부를 구비한다.
도 1 및 도 4j를 참조하면, 감광막 패턴(220)을 식각 마스크로 사용하여 화소 전극용 도전막(190)을 식각함으로써, 게이트 패드(22), 데이터 패드(72), 서브 소스 전극(192) 및 화소 전극(191)을 형성한다. 또한, 박막 트랜지스터의 채널 영역 상의 데이터 도전막 패턴(172), 저항성 접촉층(162)을 식각하여, 소스 전극(173), 드레인 전극(175) 및 저항성 접촉층(163, 165)를 형성한다. 소스 전극(173)의 일부는 제 1 보호막(181)으로 덮여있고, 소스 전극(173)의 다른 일부는 서브 소스 전극(192)과 접속되어 있다. 또한, 드레인 전극(175)의 일부는 제 1 보호막(181)으로 덮여있고, 드레인 전극(175)의 다른 일부는 화소 전극(191)과 접속되어 있다. 드레인 전극(175)은 화소 전극(191)에 실질적으로 완전히 중첩되도록 패터닝된다.
이와 같이 본 실시예에서는 반도체 패턴(154)을 형성하기 위한 마스크 공정과, 소스 전극(173) 및 드레인 전극(175)을 형성하기 위한 마스크 공정을 서로 구분하지 않고 하나의 프로세스로 수행한다. 따라서, 반도체 패턴(154)이 소스 전극(173) 및 드레인 전극(175)에 정렬되게 형성되므로 광 누설 전류의 발생을 억제할 수 있다.
이어서, 도 1 및 도 4k를 참조하면, 감광막 패턴(220)을 제거하고, 상기 결과물 상에 제 2 보호막(182)을 증착한다.
이후 도 1 및 도 4l를 참조하면, 제 2 보호막(182) 상에 감광막 패턴(225)을 형성하고 감광막 패턴(225)을 식각 마스크로 사용하여 게이트 패드(22) 및 데이터 패드(72)를 노출시키도록 제 2 보호막(182)의 일부를 식각한다. 그리고 감광막 패턴(225)을 제거한다.
이어서 도 1 및 도 4m을 참조하면, 제 2 보호막(182) 상에 공통 전극용 도전막(130)을 형성한다. 그리고, 공통 전극용 도전막(130) 상에 감광막 패턴(230)을 형성한다.
도 1 및 도 4n을 참조하면, 감광막 패턴(230)을 식각 마스크로 사용하여 공통 전극(131)을 형성한다. 공통 전극(131)은 나란히 배열된 다수의 가지 전극(131a)과, 가지 전극(131a) 사이를 연결하는 가지 전극 연결부(131b)를 포함한다. 다수의 가지 전극(131a) 사이에는 개구부(131c)가 형성되어 있다.
이하, 도 5를 참조하여 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에 대하여 설명한다. 도 5는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이다. 설명의 편의상, 제1 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략하면, 이하 차이점을 위주로 설명한다.
도 5를 참조하면, 본 실시예에서는 가로 방향으로 배열된 화소들에 있어서 공통 전극(131)이 제1 연결부(132)에 의해 연결되지 않고 전체적으로 형성된다. 따라서, 데이터선(171) 상부에 공통 전극(131)이 배치되므로, 데이터선(171)으로부터 발생하는 바람직하지 못한 전기장을 공통 전극(131)이 쉴딩(shielding)할 수 있다.
다만, 본 발명은 이에 한정되지 않으며, 세로 방향으로 배열된 화소들에 있어서, 공통 전극(131)이 제2 연결부(133)에 의해 연결되지 않고 전체적으로 형성될 수도 있다. 이 경우, 게이트선(121) 상부에 공통 전극(131)이 배치되므로, 게이트선(121)을 쉴딩할 수 있다.
이상의 실시예에서는 화소 전극(191)이 화소 영역 내에서 별도의 패턴이 없는 면형상을 가지고, 공통 전극(131)이 복수의 선형 가지 전극(131a)과 이들을 연결하는 가지 전극 연결부(131b)로 이루어진 경우를 예로 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니다. 즉, 공통 전극이 화소 영역 내에서 별도의 패턴이 없는 면형상을 가지고, 화소 전극이 복수의 선형 가지 전극과 이들을 연결하는 가지 전극 연결부로 이루어질 수도 있다.
상술한 바와 같이, 본 발명은 제조 공정을 단순화하고 제품의 원가를 절감하기 위한 액정 표시 장치 및 이의 제조방법을 제공한다.
도 1은 본 발명의 제 1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도시한 배치도이다.
도 2는 도 1의 박막 트랜지스터 기판에서 공통 전극을 도시한 배치도이다.
도 3은 도 1의 박막 트랜지스터 기판을 A-A'로 자른 단면도이다.
도 4a 내지 도 4n은 도 1 내지 도 3의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 순차적으로 나타낸 공정단면도들이다.
도 5는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이다.
<도면의 주요 부분에 대한 부호의 설명>
110: 절연 기판 121: 게이트선
124: 게이트 전극 131: 공통 전극
140: 게이트 절연막 154: 반도체 패턴
171: 데이터선 173: 소스 전극
175: 드레인 전극 163, 165: 저항성 접촉층
181: 제1 보호막 182: 제2 보호막

Claims (15)

  1. 제1 방향으로 연장되어 형성되고, 게이트 신호를 전송하는 게이트선;
    상기 제1 방향과 교차하는 제2 방향으로 연장되어 형성되고, 데이터 신호를 전송하는 데이터선;
    상기 게이트선 및 상기 데이터선과 연결되고, 중앙부에 채널 영역이 형성된 박막 트랜지스터;
    상기 박막 트랜지스터 및 상기 데이터선의 상부에 위치하고, 상기 박막 트랜지스터를 보호하는 제1 보호막;
    상기 제1 보호막의 상부에 위치하고, 상기 채널 영역과 인접하는 단부가 상기 박막 트랜지스터와 접속하는 화소 전극;
    상기 화소 전극의 상부에 위치하는 제2 보호막; 및
    상기 제2 보호막의 상부에 위치하여, 상기 화소 전극과 전기적으로 절연되는 공통 전극을 포함하는 액정 표시 장치.
  2. 제1 항에 있어서, 상기 박막 트랜지스터는,
    상기 게이트선으로부터 분기된 게이트 전극;
    상기 게이트 전극 상에 위치하는 게이트 절연막;
    상기 게이트 절연막의 상면에서 상기 게이트 전극과 대응하는 영역에 위치하는 반도체 패턴;
    상기 반도체 패턴의 상부에 위치하고, 상기 데이터선으로부터 분기된 소스 전극; 및
    상기 반도체 패턴의 상부에 위치하고, 상기 소스 전극과 서로 마주보는 드레인 전극을 포함하는 액정 표시 장치.
  3. 제2 항에서,
    상기 드레인 전극은 상기 화소 전극에 완전히 중첩되는 액정 표시 장치.
  4. 제1 항에서,
    상기 화소 전극과 상기 공통 전극 중 적어도 하나는 면형상이며, 나머지 하나는 복수의 선형 가지 전극과 상기 가지 전극끼리를 연결하는 가지 전극 연결부로 이루어진 액정 표시 장치.
  5. 제4 항에서,
    상기 가지 전극은 상기 게이트선에 대하여 기울어져 배치된 액정 표시 장치.
  6. 제5 항에서,
    상기 가지 전극은 상기 게이트선과 나란한 상기 화소 전극의 중심선에 대하여 대칭 구조로 배열되어 있는 액정 표시 장치.
  7. 제5 항에서,
    상기 가지 전극은 상기 게이트선에 대하여 7도 내지 23도로 기울어져 배치된 액정 표시 장치.
  8. 제1 항에서,
    상기 공통 전극은 상기 데이터선을 덮고 있는 액정 표시 장치.
  9. 제1 항에서,
    상기 공통 전극은 상기 게이트선 또는 상기 데이터선과 교차하는 연결부를 통하여 이웃하는 화소의 공통 전극과 연결되어 있는 액정 표시 장치.
  10. 제1 항에서,
    상기 게이트선 또는 상기 데이터선과 동일한 층으로 이루어져 있으며 상기 공통 전극과 전기적으로 연결되어 있는 공통 신호선을 더 포함하는 액정 표시 장치.
  11. 절연 기판 위에 게이트 전극 및 게이트선을 형성하는 단계;
    상기 게이트선 상부에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상부에 채널 영역을 구비한 반도체 패턴을 형성하는 단계;
    상기 반도체 패턴 상부에 소스 전극 및 드레인 전극을, 상기 소스 전극과 연결된 데이터선을 형성하는 단계;
    상기 데이터선 위에 제 1 보호막을 형성하는 단계;
    상기 제 1 보호막 위에, 상기 채널 영역과 인접하는 단부가 상기 드레인 전극과 접속하는 화소 전극을 형성하는 단계;
    상기 화소 전극 상부에 제 2 보호막을 형성하는 단계; 및
    상기 제 2 보호막 상부에 공통 전극을 형성하는 단계를 포함하는 액정 표시 장치의 제조 방법.
  12. 제11 항에 있어서,
    상기 제 1 보호막을 패터닝하기 위하여 슬릿 또는 하프톤 마스크를 이용하는 액정 표시 장치의 제조 방법.
  13. 제12 항에 있어서, 상기 제 1 보호막을 형성한 후,
    상기 화소 전극이 형성되는 화소 영역 상부에 위치하는 제1 영역, 상기 제1 영역보다 얇게 상기 게이트 전극의 상부에 위치하는 제2 영역, 및 상기 게이트선의 끝단 및 상기 데이터선의 끝단의 상부에 위치하는 개구부를 포함하는 감광막 패턴을 상기 제1 보호막 상에 형성하는 단계;
    상기 감광막 패턴을 식각 마스크로 사용하여 상기 게이트선의 끝단 및 상기 데이터선의 끝단의 상부에 위치하는 상기 제1 보호막을 식각하는 단계;
    상기 제2 영역이 제거되도록 상기 감광막 패턴을 전면 식각하는 단계; 및
    상기 제1 영역으로 이루어진 상기 감광막 패턴을 식각 마스크로 사용하여 상기 게이트 전극 상부의 상기 제1 보호막을 식각하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  14. 제11 항에 있어서, 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계는,
    상기 반도체 패턴 상에 상기 반도체 패턴과 정렬된 데이터 도전막 패턴을 형성한 후, 상기 화소 전극을 형성하면서 상기 데이터 도전막 패턴을 패터닝하여 상기 소스 전극 및 상기 드레인 전극을 형성하는 액정 표시 장치의 제조 방법.
  15. 제14 항에 있어서,
    상기 드레인 전극은 상기 화소 전극에 완전히 중첩되는 액정 표시 장치의 제조 방법.
KR20080117577A 2008-11-25 2008-11-25 액정 표시 장치 및 이의 제조 방법 Active KR101492106B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20080117577A KR101492106B1 (ko) 2008-11-25 2008-11-25 액정 표시 장치 및 이의 제조 방법
US12/547,426 US8218117B2 (en) 2008-11-25 2009-08-25 Liquid crystal display and method of manufacturing the same
US13/486,961 US8405811B2 (en) 2008-11-25 2012-06-01 Liquid crystal display and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080117577A KR101492106B1 (ko) 2008-11-25 2008-11-25 액정 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100058976A KR20100058976A (ko) 2010-06-04
KR101492106B1 true KR101492106B1 (ko) 2015-02-11

Family

ID=42195923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080117577A Active KR101492106B1 (ko) 2008-11-25 2008-11-25 액정 표시 장치 및 이의 제조 방법

Country Status (2)

Country Link
US (2) US8218117B2 (ko)
KR (1) KR101492106B1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120077756A (ko) 2010-12-31 2012-07-10 삼성전자주식회사 표시 기판의 제조 방법
KR20120108336A (ko) 2011-03-23 2012-10-05 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN102244036B (zh) * 2011-07-08 2013-11-06 信利半导体有限公司 一种广视角液晶显示器的电极绝缘层的制作方法
KR20130034359A (ko) * 2011-09-28 2013-04-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8927985B2 (en) * 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102017204B1 (ko) 2012-11-01 2019-09-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102031682B1 (ko) * 2012-12-31 2019-10-14 엘지디스플레이 주식회사 각 화소에 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치
KR102066136B1 (ko) * 2013-04-30 2020-01-15 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조방법
US8975625B2 (en) * 2013-05-14 2015-03-10 Applied Materials, Inc. TFT with insert in passivation layer or etch stop layer
KR102118332B1 (ko) * 2013-08-12 2020-06-04 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
CN104423111B (zh) * 2013-09-10 2018-04-10 北京京东方光电科技有限公司 一种像素结构以及阵列基板、液晶显示装置
US9773816B2 (en) 2013-09-10 2017-09-26 Boe Technology Group Co., Ltd. Pixel unit, array substrate and liquid crystal display
CN103941498B (zh) * 2013-11-15 2016-12-14 上海中航光电子有限公司 一种tft阵列基板、显示面板和显示装置
KR20150110962A (ko) * 2014-03-21 2015-10-05 삼성디스플레이 주식회사 액정 표시 장치
CN103928406B (zh) * 2014-04-01 2016-08-17 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板、显示装置
KR101600306B1 (ko) * 2014-04-17 2016-03-08 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 그 제조방법
CN104090402A (zh) * 2014-06-19 2014-10-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN204028524U (zh) * 2014-06-23 2014-12-17 京东方科技集团股份有限公司 显示基板及显示装置
CN104597670B (zh) 2014-12-29 2017-10-10 上海天马微电子有限公司 一种阵列基板及其制作方法及显示装置
KR102338190B1 (ko) * 2015-04-10 2021-12-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치 및 그 제조 방법
JP6591194B2 (ja) * 2015-05-15 2019-10-16 株式会社ジャパンディスプレイ 液晶表示装置
JP2017138403A (ja) * 2016-02-02 2017-08-10 株式会社ジャパンディスプレイ 表示装置
CN107154409A (zh) * 2017-05-27 2017-09-12 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN208013633U (zh) * 2018-04-19 2018-10-26 合肥鑫晟光电科技有限公司 显示基板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990048366A (ko) * 1997-12-09 1999-07-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20010010117A (ko) * 1999-07-16 2001-02-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20070068918A (ko) * 2005-12-27 2007-07-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3019053B2 (ja) * 1997-12-25 2000-03-13 日本電気株式会社 液晶表示装置及びその製造方法
KR100587367B1 (ko) * 2000-10-20 2006-06-08 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
EP1793266B1 (en) * 2005-12-05 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration
JP4404084B2 (ja) * 2006-10-31 2010-01-27 エプソンイメージングデバイス株式会社 アクティブマトリクス型液晶表示装置
JP4245036B2 (ja) * 2006-10-31 2009-03-25 エプソンイメージングデバイス株式会社 液晶表示装置
JP2009122595A (ja) * 2007-11-19 2009-06-04 Hitachi Displays Ltd 液晶表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990048366A (ko) * 1997-12-09 1999-07-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20010010117A (ko) * 1999-07-16 2001-02-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20070068918A (ko) * 2005-12-27 2007-07-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20100058976A (ko) 2010-06-04
US20100128192A1 (en) 2010-05-27
US20120238062A1 (en) 2012-09-20
US8405811B2 (en) 2013-03-26
US8218117B2 (en) 2012-07-10

Similar Documents

Publication Publication Date Title
KR101492106B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101250319B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
JP5351388B2 (ja) 表示装置
US7830464B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
US8319928B2 (en) Liquid crystal display device and method of manufacturing the same
US6781651B2 (en) Thin film transistor substrate having black matrix and method for fabricating the same
KR101189275B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
EP1939674B1 (en) Liquid crystal display device and fabrication method thereof
KR20140119395A (ko) 액정 표시 장치
KR20140108967A (ko) 액정 표시 장치 및 그 제조 방법
KR101981593B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20160133057A (ko) 액정 표시장치 및 이의 제조방법
KR101799032B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR101626899B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20130085859A (ko) 액정 표시 장치 및 그 제조 방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20150027342A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR101399154B1 (ko) 액정표시장치 및 그 제조방법
KR101777839B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20090043213A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20090126890A (ko) 에프에프에스 모드 액정표시장치
KR20150084228A (ko) 액정 표시 장치 및 그 제조 방법
KR100920357B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101899066B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20081125

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20131120

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20081125

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20150126

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150204

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150205

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180201

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190129

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20200203

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210201

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20220127

Start annual number: 8

End annual number: 8