[go: up one dir, main page]

CN104597670B - 一种阵列基板及其制作方法及显示装置 - Google Patents

一种阵列基板及其制作方法及显示装置 Download PDF

Info

Publication number
CN104597670B
CN104597670B CN201410856763.6A CN201410856763A CN104597670B CN 104597670 B CN104597670 B CN 104597670B CN 201410856763 A CN201410856763 A CN 201410856763A CN 104597670 B CN104597670 B CN 104597670B
Authority
CN
China
Prior art keywords
electrode
insulating layer
shielding
gate
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410856763.6A
Other languages
English (en)
Other versions
CN104597670A (zh
Inventor
丁洪
杜凌霄
姚绮君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Shanghai Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201410856763.6A priority Critical patent/CN104597670B/zh
Publication of CN104597670A publication Critical patent/CN104597670A/zh
Priority to US14/728,995 priority patent/US9397123B1/en
Priority to DE102015216549.3A priority patent/DE102015216549B4/de
Priority to US15/204,318 priority patent/US9791733B2/en
Application granted granted Critical
Publication of CN104597670B publication Critical patent/CN104597670B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明公开了一种阵列基板及其制作方法及显示装置，该阵列基板包括：衬底，所述衬底设置有多条栅极线和数据线，栅极线和数据线绝缘交叉限定出多个像素单元，像素单元包括像素电极和公共电极；公共电极在数据线延伸方向上设置有第一刻缝，第一刻缝与像素电极至少部分交叠；栅极线上方设置有开口区，开口区与第一刻缝至少部分交叠；数据线上方且沿数据线延伸方向设置有屏蔽电极和与屏蔽电极电连接的屏蔽支电极；屏蔽电极在数据线上的投影与数据线至少部分交叠；屏蔽支电极设置在所述开口区，且屏蔽支电极在栅极线上的投影与栅极线至少部分交叠。本发明避免了数据线电场泄漏，防止了漏光问题。

Description

一种阵列基板及其制作方法及显示装置
技术领域
本发明涉及显示装置技术领域，更具体的说，涉及一种阵列基板及其制作方法及显示装置。
背景技术
相对于将触摸面板设置在液晶显示面板上的触摸显示装置，将触摸显示装置和液晶显示面板一体化的触摸显示装置由于可以减少基板的使用，具有厚度更薄的优点，成为当今主流的触摸显示装置。触摸显示装置和液晶显示面板一体化的触摸显示装置包括on-cell结构以及in-cell结构。其中，in-cell结构是指将触摸面板功能嵌入到液晶像素中，on-cell结构是指将触摸面板功能嵌入到彩色滤光片基板和偏光板基板之间。
对于in-cell结构的触摸显示装置，需要对液晶显示面板的公共电极划分为一块块，以实现触摸面板功能，因此，需要对公共电极进行刻蚀开缝。现有技术是在同一行相邻的两个像素单元之间设置开口区域，即公共电极的开口区域设置在像素行与像素行之间，由于同一行相邻的两个素单元之间具有数据线，会导致开口区域与数据线相对，开口会导致数据线的电场外漏，导致显示面板漏光。通过在所述开口区域与所述开口区域之间设置金属走线理论上可以实现对数据线电场的屏蔽，但是，金属走线的宽度与位置设置不宜控制。如果，走线宽度较窄或是与数据线对位不准确，仍会发生漏光问题，同时也会增加工艺上的难度。
发明内容
为解决上问题，本发明提供了一种阵列基板及其制作方法及显示装置，以解决公共电极开口导致的漏光问题。
为实现上述目的，本发明实施例提供了一种阵列基板，该阵列基板包括：
衬底，所述衬底上设置有的多条栅极线和数据线，所述栅极线和所述数据线绝缘交叉限定出多个像素单元，所述像素单元包括像素电极和公共电极；
公共电极在所述数据线延伸方向上设置有第一刻缝，所述第一刻缝与所述像素电极至少部分交叠；
所述栅极线上方设置有开口区，所述开口区与所述第一刻缝至少部分交叠；
所述数据线上方且沿所述数据线延伸方向设置有屏蔽电极和与所述屏蔽电极电连接的屏蔽支电极；
其中，所述屏蔽电极在所述数据线上的投影与所述数据线至少部分交叠；所述屏蔽支电极设置在所述开口区，且所述屏蔽支电极在所述栅极线上的投影与所述栅极线至少部分交叠。
本发明实施例还提供了一种显示装置，该显示装置包括上述阵列基板。因此，可以防止漏光，显示效果好。
本发明实施例还提供了一种阵列基板的制作方法，其特征在于，包括：
提供一衬底，
在所述衬底上形成多条栅极线和数据线，所述栅极线和所述数据线绝缘交叉限定出多个像素单元；所述像素单元包括公共电极和像素电极；
在所述数据线上方形成第一绝缘层；
在所述第一绝缘层上形成屏蔽电极和屏蔽支电极，所述屏蔽电极和屏蔽支电极电连接；
在所述屏蔽电极和屏蔽支电极上形成第二绝缘层；
在所述第二绝缘层上形成公共电极；所述公共电极在所述数据线延伸方向上设置有第一刻缝，所述第一刻缝与所述像素电极部分交叠；所述栅极线上设置有开口区，所述开口区与所述第一刻缝部分交叠；
所述屏蔽电极在所述数据线上的投影与所述数据线交叠；所述屏蔽支电极设置在所述开口区，所述屏蔽支电极在所述栅极线上的投影与所述栅极线部分交叠。
可见，本发明实施例提供阵列基板及其制作方法及显示装置，其中所述阵列基板的公共电极的开口区域包括：与所述像素电极至少部分交叠所述第一刻缝以及所述栅极线上方的开口区。不改变数据线的位置，将公共电极开口区域的第一刻缝设置在像素单元的内部，而非现有技术中设置在像素单元与像素单元之间，从而避免了公共电极的开口区域与数据线相对设置的结构，避免了数据线电场的外漏，从而避免了显示面板漏光的问题。同时，将公共电极开口区域的开口区设置在同一像素列中相邻的两个像素单元之间，位于栅极线的上方，只会露出部分栅极线，且通过所述屏蔽支电极可以防止栅极线的电场外漏，防止漏光问题。因此，所述阵列基板通过改变公共电极的开口区域的设置位置，并通过设置所述屏蔽支电极能够有效防止由于公共电极开口导致的漏光问题。而且，所述阵列基板的开口区域可以在像素行的方向上做的宽度较大，降低了开口区域形成的工艺难度，且能够防止第一刻缝两侧的公共电极的短路。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例提供的一种阵列基板的结构示意图；
图2为图1所示阵列基板的一种像素单元结构的局部放大图；
图3为图2所示阵列基板沿aa’的切面图；
图4为图2所示阵列基板沿bb’的切面图；
图5为图2所示阵列基板沿cc’的切面图；
图6为图1所示阵列基板的另一种像素单元结构的局部放大图；
图7为图6所示阵列基板沿aa’的切面图；
图8为图6所示阵列基板沿bb’的切面图；
图9为图6所示阵列基板沿cc’的切面图；
图10为本申请实施例提供的一种显示面板的结构示意图；
图11为本申请实施例提供的一种显示装置的结构示意图；
图12为本申请实施例提供的一种阵列基板的制作方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种阵列基板，该阵列基板包括衬底，衬底上设置有多条栅极线和数据线，栅极线和数据线绝缘交叉限定出多个像素单元，像素单元包括像素电极和公共电极，公共电极在所述数据线延伸方向上设置有第一刻缝，第一刻缝与像素电极至少部分交叠，栅极线上方设置有开口区，开口区与所述第一刻缝至少部分交叠，数据线上方且沿数据线延伸方向设置有屏蔽电极和与屏蔽电极电连接的屏蔽支电极，其中，屏蔽电极在数据线上的投影与数据线至少部分交叠；屏蔽支电极设置在所述开口区，且屏蔽支电极在所述栅极线上的投影与栅极线至少部分交叠。
为了使本发明实施例提供的技术方案更加清楚，下面结合附图对上述方案进行详细描述。
参考图1和图2，图1为本申请实施例提供的一种阵列基板的结构示意图，图2为图1所示阵列基板的一种像素单元结构的局部放大图。
该阵列基板包括衬底10，所述衬底10上设置有多条栅极线11和数据线12,。所述栅极线11和数据线12绝缘交叉限定出多个像素单元13。所述像素单元13包括像素电极以及公共电极。
各个像素单元13的像素电极是通过同一层像素电极层(可以为ITO层)图案化制备而成，各个像素单元13的公共电极是通过同一层公共电极层21(可以为ITO层)图案化制备而成。
所述多个像素单元13包括至少一个第一像素单元组14，该第一像素单元组14为2×2像素单元矩阵，所述第一像素单元组14包括顺时针排列的第一像素单元P1、第二像素单元P2、第三像素单元P3和第四像素单元P4，所述第一像素单元P1、第四像素单元P4与第二像素单元P2、第三像素单元P3之间设置有数据线D3；所述第一像素单元P1、第二像素单元P2与第三像素单元P3、第四像素单元P4之间设置有栅极线G2。所述第一像素单元P1具有像素电极Px1，所述第二像素单元P2具有像素电极Px2，第三像素单元P3具有像素电极Px3和第四像素单元P4具有像素电极Px4。
图1中，示出了5×5个像素单元的阵列结构，具有栅极线G1-栅极线G5，共五条栅极线11，具有数据线D1-数据线D5，共五条数据线12。像素行与像素列的个数可以为任意正整数，不局限于图1所示实施方式。
所述公共电极层21在所述数据线12延伸方向上设置有第一刻缝K1，所述第一刻缝K1与所述像素电极至少部分交叠。在设定的公共电极上设置有所述第一刻缝，可以是每个像素单元对应的公共电极均设置第一刻缝，或是仅对设定的某一个或是多个像素单元的公共电极设置第一刻缝。
所述栅极线12上方设置有开口区K2，所述开口区K2与所述第一刻缝K1至少部分交叠。
所述数据线12上方且沿所述数据线12延伸方向设置有屏蔽电极M31和与所述屏蔽电极M31电连接的屏蔽支电极M32。
其中，所述屏蔽电极M31在所述数据线D3上的投影与所述数据线D3至少部分交叠；所述屏蔽支电极M32设置在所述开口区K2，且所述屏蔽支电极M32在所述栅极线G2上的投影与所述栅极线G2至少部分交叠。
所述数据线12上方设置有第一绝缘层；所述第一绝缘层上设置有屏蔽电极M31和屏蔽支电极M32，所述屏蔽电极M31和屏蔽支电极M32电连接。
所述屏蔽电极M31和屏蔽支电极M32与所述公共电极层21之间设置有第二绝缘层，所述第二绝缘层上设置有第一通孔。所述第二绝缘层上设置有公共电极层21。所述公共电极通过所述第一通孔与所述屏蔽支电极M31或所述屏蔽电极M32电连接。
图2所示阵列基板在所述屏蔽电极M31与所述数据线12之间设置有所述像素电极，公共电极位于像素电极上方。为了在像素电极与所述公共电极之间形成驱动液晶层的可控电场，需要对公共电极进行刻蚀，形成包括多个条状电极22的电极结构。所述衬底上设置有各像素单元的薄膜晶体管的栅极，所述栅极上设置有栅极绝缘层，所述栅极绝缘层上设置有有源层，所述有源层上设置有各像素单元的薄膜晶体管的源极、漏极和所述数据线12所在的金属层。所述源极、漏极和所述数据线12所在的金属层上设置有第一绝缘层。
具体的，参考图3-图5，图3为图2所示阵列基板沿aa’的切面图，图4为图2所示阵列基板沿bb’的切面图，图5为图2所示阵列基板沿cc’的切面图。第一像素单元组14内：衬底表面设置栅极线G2；栅极线G2覆盖有栅极绝缘层31；在栅极绝缘层31表面设置有有源层30，所述第二像素单元P2的薄膜晶体管的漏极d2以及数据线D3、D4所在的金属层；在漏极d2以及数据线D3、D4表面覆盖有第一绝缘层32；在第一绝缘层32表面对应第一像素单元P1的位置设置有第一像素单元P1的像素电极Px1，对应第二像素单元P2的位置设置有第二像素单元P2的像素电极Px2；在像素电极Px1、Px2表面覆盖有第四绝缘层33。在第四绝缘层33表面设置有屏蔽电极M31以及屏蔽支电极M32；在屏蔽电极M31以及屏蔽支电极M32覆盖有第二绝缘层34，所述第二绝缘层34表面设置有公共电极层21，在像素电极Px1对应的公共电极内设置有第一刻缝K1，在像素电极Px1与像素电极Px4之间的栅极线上方的公共电极层21内设置有开口区K2。公共电极对应像素单元的位置包括多个条状电极22。所述公共电极通过所述第一通孔Via1与所述屏蔽支电极M32电连接。
图3-图5所示实施方式中，像素电极与漏极d2以及数据线D3所在的金属层之间设置有第一绝缘层32，像素电极与对应薄膜晶体管的漏极之间需要通过通孔实现电连接，在其他实施方式中，可以不设置所述第一绝缘层32，像素电极部分与对应薄膜晶体管的漏极搭接实现电连接，像素电极其他部分与所述漏极同层。
以上仅为本发明的一种实施方式，本发明的实施方式还可以为像素电极设置在公共电极层的上方，即公共电极层位于阵列基板的衬底与各像素单元的像素电极之间。为了在像素电极与所述公共电极之间形成驱动液晶层的可控电场，需要对像素电极进行刻蚀，形成包括多个条状电极的电极结构。各公共电极可以做成多条或是一条。此时，所述衬底上设置有各像素单元的薄膜晶体管的栅极，所述栅极上设置有栅极绝缘层，所述栅极绝缘层上设置有有源层，所述有源层上设置有各像素单元的薄膜晶体管的源极、漏极和所述数据线所在的金属层，所述源极、所述漏极和所述数据线所在的金属层上设置有所述第一绝缘层；所述公共电极层上设置有第三绝缘层，所述第三绝缘层上设置有像素电极；其中，所述第一绝缘层、第二绝缘层和第三绝缘层上设置有第二通孔，所述像素电极通过所述第二通孔与所述漏极电连接。
具体地，参考图6，图6为图1所示阵列基板的另一像素单元结构的局部放大图，公共电极层61位于像素电极与衬底之间。此时，由于像素电极位于上方，为了在像素电极与公共电极层61之间形成驱动液晶层的可控电场，需要对位于上方的各像素电极进行刻蚀，在像素电极内形成包括多个条状电极62的电极结构。公共电极层61对应各像素电极的区域可以做成多条或是一条。
参考图7-图9，图7为图6所示阵列基板沿aa’的切面图，图8为图6所示阵列基板沿bb’的切面图，图9为图6所示阵列基板沿cc’的切面图；第一像素单元组14内：衬底表面设置栅极线G2；栅极线G2覆盖有栅极绝缘层71；在栅极绝缘层71表面设置有有源层30，所述第二像素单元P2的薄膜晶体管的漏极d2以及数据线D3、D4所在的金属层；在漏极d2以及数据线D3、D4表面覆盖有第一绝缘层72；在第一绝缘层72表面设置有屏蔽电极M31以及屏蔽支电极M32；在屏蔽电极M31以及屏蔽支电极M32表面设置有第二绝缘层73；在第二绝缘层73表面设置有图案化的公共电极层61，公共电极层61对应第一像像素单元P1的区域设置有第一刻缝K1，在像素电极Px1与像素电极Px4之间的栅极线上方的公共电极层内设置有开口区K2；在公共电极层61表面设置有第三绝缘层74；在第三绝缘层74表面设置有像素电极Px1、Px2。
为了使得像素电极与对应漏极电连接，需要设置贯穿第一绝缘层72、第二绝缘层73及第三绝缘层74的第二通孔，使得像素电极通过该第二通孔与对应漏极电连接。为了使得公共电极与屏蔽电极M31或屏蔽支电极M32电连接，需要设置贯穿第二绝缘层73的第一通孔，使得公共电极通过该第一通孔与屏蔽电极M31或屏蔽支电极M32电连接。
所述公共电极在所述栅极线延伸方向上设置有第二刻缝。所述第二刻缝在栅极线方向上将公共电极进行分区，以实现触摸与显示的分时驱动。
在本实施例中，公共电极的开口可以如图2或图6所示穿过像素列方向上几个连续的像素单元。在其他实施方式中，可以穿过一列像素单元。
通过上述描述可知，本申请实施例所述的阵列基板，将公共电极层的开口区域设置为包括：与所述像素电极至少部分交叠所述第一刻缝以及所述栅极线上方的开口区。不改变数据线的位置，将公共电极开口区域的第一刻缝设置在与像素单元相对的区域，而非现有技术中设置在像素单元与像素单元之间，从而避免了开口区域与数据线的相对设置，避免了数据线电场的外漏，从而避免了显示面板漏光的问题。同时，将公共电极开口区域的开口区设置同一像素列中相邻的两个像素单元之间，位于栅极线的上方，只会露出部分栅极线，且通过所述屏蔽支电极防止栅极线的电场外漏，防止漏光问题。因此，所述阵列基板通过改变公共电极的开口区域的设置位置，并通过设置所述屏蔽支电极能够有效防止由于公共电极开口导致的漏光问题。而且，所述阵列基板的开口区域可以在像素行的方向上做的宽度较大，降低了开口区域形成的工艺难度，且能够防止第一刻缝两侧的公共电极的短路。
本发明实施例还提供了一种显示面板，所述显示面板包括如上述所述的阵列基板；具体参考图10，图10为本申请实施例提供的一种显示面板100的结构示意图，该显示面板100包括上述实施例任一实施方式所述的阵列基板10。
本发明实施例还提供了一种显示装置，所述显示装置包括上述所述的显示面板100。具体参考图11，图11为本申请实施例提供的一种显示装置110的结构示意图，该显示装置110包括上述显示面板100。
所述显示装置110不仅可以为电脑，还可以为手机以及具有显示功能的可穿戴电子装置。
本申请实施例所述显示面板100以及显示装置110具有上述阵列基板10，避免了公共电极开口区漏光，提高了显示质量；且开口区的宽度相对于现有结构可以做的较宽，简化工艺难度，且避免开口区两侧公共电极的短路问题。
本申请实施例还提供了一种阵列基板的制作方法，参考图12，图12为本申请实施例提供的一种阵列基板的制作方法的流程示意图，该制作方法包括：
步骤S11：提供一衬底。
所述衬底为透明基板，如可以为玻璃板等。
步骤S12：在所述衬底上形成多条栅极线和数据线，所述栅极线和所述数据线绝缘交叉限定出多个像素单元。
可参见图1所示实施方式，所述多个像素单元呈阵列分布。所述像素单元包括公共电极和像素电极。
步骤S13：在所述数据线上方形成第一绝缘层。
可以通过氧化或是沉积工艺形成所述第一绝缘层。所述第一绝缘层根据像素单元的具体结构，可以为单层绝缘层或是多层绝缘层。在图3所示实施方式中，数据线D3与屏蔽电极M31之间具有绝缘层32与33，即此时所述第一绝缘层为双层绝缘层。在图7所示实施方式中，数据线D3与屏蔽电极M31之间具有绝缘层72，即此时所述第一绝缘层为单层绝缘层。
步骤S14：在所述第一绝缘层上形成屏蔽电极和屏蔽支电极，所述屏蔽电极和屏蔽支电极电连接。
步骤S15：在所述屏蔽电极和屏蔽支电极上形成第二绝缘层。
无论是像素电极位于衬底与公共电极之间，还是公共电极位于衬底与像素电极之间，所述第二绝缘层一般为单层绝缘层。如图3所示实施方式中，屏蔽电极M31与公共电极层21之间具有绝缘层34，再如在图7实施方式中，屏蔽电极M31与公共电极层61之间具有绝缘层74。
步骤S16：在所述第二绝缘层上形成公共电极；所述公共电极在所述数据线延伸方向上设置有第一刻缝，所述第一刻缝与所述像素电极部分交叠；所述栅极线上设置有开口区，所述开口区与所述第一刻缝部分交叠。
将第一刻缝与数据线分开设置，二者不交叠。以避免数据线电场外漏，防止漏光。
所述屏蔽电极在所述数据线上的投影与所述数据线交叠；所述屏蔽支电极设置在所述开口区，所述屏蔽支电极在所述栅极线上的投影与所述栅极线部分交叠。通过所述屏蔽支电极防止开口区下方的栅极线电场外漏，防止漏光。
所述第二绝缘层上形成有第一通孔，所述公共电极层通过所述第一通孔与所述屏蔽支电极电连接。通过所述屏蔽支电极或是屏蔽电极作为所述共用电极的信号线，进行触摸或是显示驱动。
在所述数据线上方形成第一绝缘层的步骤前还包括：在所述衬底上形成与所述栅极线电连接的栅极，在所述栅极上形成栅极绝缘层，在所述栅极绝缘层上形成有源层，在所述有源层上形成源极、漏极和所述数据线所在的金属层，在所述源极、所述漏极和所述数据线所在的金属层上形成像素电极，所述像素电极与所述漏极电连接，在所述像素电极上形成所述第一绝缘层。该实施方式，将像素电极设置在公共电极与衬底之间，可以用于制作图2-图5所示结构的阵列基板，该实施方式需要将公共电极制成条状电极结构。具体过程为：在所述衬底表面形成栅极线以及栅极线所在的金属层，图案化所述金属层形成所述栅极线以及与所述栅极线电连接的栅极，在所述栅极上形成栅极绝缘层，在所述栅极绝缘层上形成有源层，在所述有源层上形成源极、漏极和所述数据线所在的金属层，在所述源极、所述漏极和所述数据线所在的金属层上形成像素电极，所述像素电极与所述漏极电连接，在所述像素电极上形成所述第一绝缘层。
以上仅为本发明实施例的一种实施方式，本发明实施例的实施方式还可以为，在所述数据线上方形成第一绝缘层的步骤前还包括：在所述衬底上形成与所述栅极线电连接的栅极，在所述栅极上形成栅极绝缘层，在所述栅极绝缘层上形成有源层，在所述有源层上形成所述源极、所述漏极和所述数据线所在的金属层，在所述源极、所述漏极和所述数据线所在的金属层上形成所述第一绝缘层。在所述第二绝缘层上形成公共电极的步骤之后还包括：在所述公共电极层上形成第三绝缘层，在所述第三绝缘层上形成所述像素电极；其中，在所述第一绝缘层、第二绝缘层和第三绝缘层上形成第二通孔，所述像素电极通过所述第二通孔与所述漏极电连接。该实施方式，公共电极设置在衬底与像素电极之间，可以用于制作图6-图9所示结构的阵列基板，该实施方式需要将像素电极制成条状电极结构。具体过程为：在所述衬底表面形成栅极线以及栅极线所在的金属层，图案化所述金属层形成所述栅极线以及与所述栅极线电连接的栅极，在所述栅极上形成栅极绝缘层，在所述栅极绝缘层上形成有源层，在所述有源层上形成所述源极、所述漏极和所述数据线所在的金属层，在所述源极、所述漏极和所述数据线所在的金属层上形成所述第一绝缘层；然后，经过步骤S14、步骤S15以及步骤S16后，在所述公共电极层上形成第三绝缘层，在所述第三绝缘层上形成所述像素电极。
本申请实施例所述制作方法，在制备阵列基板时，将公共电极层开口区域与数据线分开设置，避免了公共电极开口区的漏光问题，保证了显示质量。同时，由于开口区域下方未设置数据线，使得开口区宽度可相应增大，降低了制作方法的工艺难度，进而提高了制作效率，降低了成本。
需要说明的时，本申请实施例所述制作方法基于上述结构的阵列基板，阵列基板的结构可参见上述阵列基板实施例附图，制作方法实施例与上述结构实施例相同相似之处可相互补充说明，在此不再赘述。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (11)

1.一种阵列基板，其特征在于，包括：
衬底，所述衬底上设置有多条栅极线和数据线，所述栅极线和所述数据线绝缘交叉限定出多个像素单元，所述像素单元包括像素电极和公共电极；
所述公共电极在所述数据线延伸方向上设置有第一刻缝，所述第一刻缝与所述像素电极至少部分交叠；
所述栅极线上方设置有开口区，所述开口区与所述第一刻缝至少部分交叠；所述公共电极由公共电极层图案化制备而成；所述开口区设置在公共电极层上对应同一像素列相邻的两个像素单元之间，且位于栅极线的上方；
所述数据线上方且沿所述数据线延伸方向设置有屏蔽电极和与所述屏蔽电极电连接的屏蔽支电极；
其中，所述屏蔽电极在所述数据线上的投影与所述数据线至少部分交叠；所述屏蔽支电极设置在所述开口区，且所述屏蔽支电极在所述栅极线上的投影与所述栅极线至少部分交叠。
2.根据权利要求1所述的阵列基板，其特征在于，所述屏蔽电极和屏蔽支电极与所述公共电极之间设置有第二绝缘层，所述第二绝缘层上设置有第一通孔，所述公共电极通过所述第一通孔与所述屏蔽支电极或所述屏蔽电极电连接。
3.根据权利要求2所述的阵列基板，其特征在于，所述屏蔽电极与所述数据线之间设置有所述像素电极。
4.根据权利要求2所述的阵列基板，其特征在于，所述公共电极位于所述像素电极与所述屏蔽电极之间。
5.根据权利要求1所述的阵列基板，其特征在于，所述公共电极在所述栅极线延伸方向上设置有第二刻缝。
6.一种显示装置，包括如权利要求1-5任一项所述的阵列基板。
7.一种阵列基板的制作方法，其特征在于，包括：
提供一衬底，
在所述衬底上形成多条栅极线和数据线，所述栅极线和所述数据线绝缘交叉限定出多个像素单元；所述像素单元包括公共电极和像素电极；
在所述数据线上方形成第一绝缘层；
在所述第一绝缘层上形成屏蔽电极和屏蔽支电极，所述屏蔽电极和屏蔽支电极电连接；
在所述屏蔽电极和屏蔽支电极上形成第二绝缘层；
在所述第二绝缘层上形成公共电极；所述公共电极在所述数据线延伸方向上设置有第一刻缝，所述第一刻缝与所述像素电极部分交叠；所述栅极线上设置有开口区，所述开口区与所述第一刻缝部分交叠；
所述屏蔽电极在所述数据线上的投影与所述数据线交叠；所述屏蔽支电极设置在所述开口区，所述屏蔽支电极在所述栅极线上的投影与所述栅极线部分交叠；
其中，所述公共电极由公共电极层图案化制备而成；所述开口区设置在公共电极层上对应同一像素列相邻的两个像素单元之间，且位于栅极线的上方。
8.根据权利要求7所述的制作方法，其特征在于，所述第二绝缘层上形成有第一通孔，所述公共电极通过所述第一通孔与所述屏蔽支电极电连接。
9.根据权利要求8所述的制作方法，其特征在于，在所述数据线上方形成第一绝缘层的步骤前还包括：在所述衬底上形成与所述栅极线电连接的栅极，在所述栅极上形成栅极绝缘层，在所述栅极绝缘层上形成有源层，在所述有源层上形成源极、漏极和所述数据线所在的金属层，在所述源极、所述漏极和所述数据线所在的金属层上形成所述像素电极，所述像素电极与所述漏极电连接，在所述像素电极上形成所述第一绝缘层。
10.根据权利要求8所述的制作方法，其特征在于，在所述数据线上方形成第一绝缘层的步骤前还包括：在所述衬底上形成与所述栅极线电连接的栅极，在所述栅极上形成栅极绝缘层，在所述栅极绝缘层上形成有源层，在所述有源层上形成源极、漏极和所述数据线所在的金属层，在所述源极、所述漏极和所述数据线所在的金属层上形成所述第一绝缘层。
11.根据权利要求10所述的制作方法，其特征在于，在所述第二绝缘层上形成公共电极的步骤之后还包括：在所述公共电极层上形成第三绝缘层，在所述第三绝缘层上形成所述像素电极；其中，在所述第一绝缘层、第二绝缘层和第三绝缘层上形成第二通孔，所述像素电极通过所述第二通孔与所述漏极电连接。
CN201410856763.6A 2014-12-29 2014-12-29 一种阵列基板及其制作方法及显示装置 Active CN104597670B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201410856763.6A CN104597670B (zh) 2014-12-29 2014-12-29 一种阵列基板及其制作方法及显示装置
US14/728,995 US9397123B1 (en) 2014-12-29 2015-06-02 Array substrate, manufacture method thereof, and display device
DE102015216549.3A DE102015216549B4 (de) 2014-12-29 2015-08-28 Arraysubstrat, Verfahren zur Herstellung desselben und Anzeigevorrichtung
US15/204,318 US9791733B2 (en) 2014-12-29 2016-07-07 Array substrate, manufacture method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410856763.6A CN104597670B (zh) 2014-12-29 2014-12-29 一种阵列基板及其制作方法及显示装置

Publications (2)

Publication Number Publication Date
CN104597670A CN104597670A (zh) 2015-05-06
CN104597670B true CN104597670B (zh) 2017-10-10

Family

ID=53123559

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410856763.6A Active CN104597670B (zh) 2014-12-29 2014-12-29 一种阵列基板及其制作方法及显示装置

Country Status (3)

Country Link
US (1) US9397123B1 (zh)
CN (1) CN104597670B (zh)
DE (1) DE102015216549B4 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9791733B2 (en) * 2014-12-29 2017-10-17 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate, manufacture method thereof, and display device
CN104701302A (zh) * 2015-03-18 2015-06-10 合肥京东方光电科技有限公司 阵列基板及其制作方法以及显示装置
CN105116642B (zh) * 2015-09-24 2018-07-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US10338754B2 (en) * 2015-12-18 2019-07-02 Synaptics Incorporated Edge-effect mitigation for capacitive sensors
CN105867692B (zh) * 2016-04-14 2019-05-03 京东方科技集团股份有限公司 阵列基板、制造方法以及显示面板和电子装置
CN105717690A (zh) * 2016-04-27 2016-06-29 武汉华星光电技术有限公司 内嵌触摸屏及其制备方法、液晶显示器
CN111627967B (zh) 2016-09-08 2022-12-23 群创光电股份有限公司 显示设备
CN107369700B (zh) * 2017-07-13 2020-01-07 京东方科技集团股份有限公司 一种阵列基板、其制备方法、显示面板及显示装置
CN207265054U (zh) 2017-10-24 2018-04-20 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN109343286A (zh) * 2018-11-21 2019-02-15 武汉华星光电技术有限公司 一种液晶显示面板
CN111653197B (zh) * 2020-06-16 2022-05-17 厦门天马微电子有限公司 一种显示面板和显示装置
CN112666763B (zh) * 2021-01-11 2022-07-12 Tcl华星光电技术有限公司 一种阵列基板及显示面板
US12189890B2 (en) * 2021-02-09 2025-01-07 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device
CN112925142A (zh) * 2021-03-16 2021-06-08 京东方科技集团股份有限公司 一种基板和显示装置
CN114879422A (zh) * 2022-05-25 2022-08-09 广州华星光电半导体显示技术有限公司 阵列基板以及显示装置
CN115202116B (zh) * 2022-07-29 2023-05-09 惠科股份有限公司 阵列基板、显示装置和驱动电路
CN115268128B (zh) * 2022-08-04 2023-08-22 苏州华星光电技术有限公司 阵列基板、显示面板及其缺陷修复方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100218527B1 (ko) * 1996-06-26 1999-09-01 윤종용 평면 구동 방식의 액정 표시 장치 및 그 제조 방법
CN101893774A (zh) * 2009-05-22 2010-11-24 上海天马微电子有限公司 液晶显示面板及其制造方法
JP2012150435A (ja) * 2011-01-18 2012-08-09 Boe Technology Group Co Ltd 薄膜トランジスタ液晶ディスプレーのアレイ基板およびその製造方法
CN103246115A (zh) * 2012-02-07 2013-08-14 三星显示有限公司 液晶显示器
CN104007591A (zh) * 2014-06-18 2014-08-27 南京中电熊猫液晶显示科技有限公司 一种像素结构及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101492106B1 (ko) 2008-11-25 2015-02-11 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
JP5177887B2 (ja) 2008-12-19 2013-04-10 株式会社ジャパンディスプレイセントラル 液晶表示装置
KR101230196B1 (ko) * 2010-10-29 2013-02-06 삼성디스플레이 주식회사 터치 스크린 패널 내장형 액정표시장치
CN102955637B (zh) * 2012-11-02 2015-09-09 北京京东方光电科技有限公司 一种电容式内嵌触摸屏、其驱动方法及显示装置
US9235285B2 (en) * 2013-05-13 2016-01-12 Himax Technologies Limited Pixel matrix, touch display device and drving method thereof
CN104238207A (zh) 2014-08-22 2014-12-24 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100218527B1 (ko) * 1996-06-26 1999-09-01 윤종용 평면 구동 방식의 액정 표시 장치 및 그 제조 방법
CN101893774A (zh) * 2009-05-22 2010-11-24 上海天马微电子有限公司 液晶显示面板及其制造方法
JP2012150435A (ja) * 2011-01-18 2012-08-09 Boe Technology Group Co Ltd 薄膜トランジスタ液晶ディスプレーのアレイ基板およびその製造方法
CN103246115A (zh) * 2012-02-07 2013-08-14 三星显示有限公司 液晶显示器
CN104007591A (zh) * 2014-06-18 2014-08-27 南京中电熊猫液晶显示科技有限公司 一种像素结构及其制作方法

Also Published As

Publication number Publication date
DE102015216549A1 (de) 2016-06-30
DE102015216549B4 (de) 2021-09-02
US9397123B1 (en) 2016-07-19
CN104597670A (zh) 2015-05-06
US20160190178A1 (en) 2016-06-30

Similar Documents

Publication Publication Date Title
CN104597670B (zh) 一种阵列基板及其制作方法及显示装置
US9927911B2 (en) Touch display panel and fabrication method thereof, and touch display apparatus
CN104460163B (zh) 一种阵列基板及其制作方法及显示装置
EP3690617B1 (en) Array substrate, manufacturing method therefor, and touch display panel
US9589834B2 (en) Array substrate and manufacturing method thereof, and display device
TWI449088B (zh) 液晶顯示裝置及其製造方法
US9811227B2 (en) Array substrate and display panel
WO2017028492A1 (zh) 触控基板及其制作方法和驱动方法、触摸显示装置
US20180188858A1 (en) Display panel, method of manufacturing the same, and display device
CN207148492U (zh) 一种阵列基板、显示面板及显示装置
JP7052966B2 (ja) タッチ制御表示パネル
US10282005B2 (en) Touch display panel, manufacturing method and detecting method for the same
CN104238207A (zh) 阵列基板及其制备方法、显示装置
CN106681077B (zh) 显示面板和显示装置
US9921426B2 (en) Display with blue pigment layer under black matrix
CN104166481B (zh) 一种显示基板及显示装置
CN210442782U (zh) 一种阵列基板、显示面板、显示装置
WO2022027575A1 (en) Display panel, display apparatus, and method of fabricating display panel
US20210303093A1 (en) Array substrate and method for manufacturing same, and display device
US20190102012A1 (en) Array substrate, manufacturing method thereof and touch display panel
US20170329190A1 (en) Array substrate and manufacturing method for the same, and display device
CN105448935A (zh) 一种阵列基板及其制作方法、显示装置
US10497722B2 (en) Array substrate and manufacturing method thereof, and liquid crystal display device
CN104795405B (zh) 一种阵列基板及其制备方法、显示装置
US20170184896A1 (en) Substrate of Touch Display Screen and Method of Fabricating the Same, Touch Screen and Display Device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant