[go: up one dir, main page]

CN101527307A - 薄膜晶体管面板和所述薄膜晶体管面板的制造方法 - Google Patents

薄膜晶体管面板和所述薄膜晶体管面板的制造方法 Download PDF

Info

Publication number
CN101527307A
CN101527307A CN200910126213A CN200910126213A CN101527307A CN 101527307 A CN101527307 A CN 101527307A CN 200910126213 A CN200910126213 A CN 200910126213A CN 200910126213 A CN200910126213 A CN 200910126213A CN 101527307 A CN101527307 A CN 101527307A
Authority
CN
China
Prior art keywords
layer
drain electrode
data wire
electrode
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910126213A
Other languages
English (en)
Inventor
秦洪基
崔新逸
金湘甲
吴旼锡
丁有光
崔升夏
杨东周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101527307A publication Critical patent/CN101527307A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种薄膜晶体管阵列面板，所述薄膜晶体管阵列面板包括：形成在衬底上并包括栅电极的栅极线；形成在衬底的具有栅极线的表面上的半导体层；数据线，所述数据线形成在半导体层上，与栅极线绝缘地相交，并且包括设置在栅电极上的源电极；漏电极，所述漏电极通过沟道与源电极分离，设置在栅电极上，并由与数据线的层相同的层形成；钝化层，所述钝化层形成在数据线和漏电极上，并具有暴露漏电极的第一接触孔；和像素电极，所述像素电极形成在钝化层上，并通过第一接触孔接触漏电极。数据线和漏电极可以包括第一层和形成在第一层上的第二层，第一层的平坦边缘从第二层的平坦边缘突出，并且第一层通过干蚀刻形成，而第二层通过湿蚀刻形成。

Description

薄膜晶体管面板和所述薄膜晶体管面板的制造方法
本申请主张于2008年3月7日提出申请的韩国专利申请第10-2008-0021667号的优先权，该申请的内容通过引用整体并入本文。
技术领域
本发明涉及一种薄膜晶体管阵列面板和该薄膜晶体管阵列面板的制造方法。
背景技术
诸如液晶显示器和有机发光装置的平板显示器包括多对场发生电极，该多对场发生电极具有置于每对场发生电极之间的电光有源层。液晶显示器包括作为电光有源层的液晶层，而有机发光装置(“LED”)包括作为电光有源层的有机发射层。
作为一对场发生电极中的电极中的一个电极的像素电极可以连接到开关元件，所述开关元件将信号传输给像素电极，而电光有源层将电信号转化成光学信号以显示图像。
具有三个端子的薄膜晶体管(“TFT”)用于平板显示器中的开关元件，并且包括栅极线和数据线的多个信号线也设置在平板显示器上。栅极线传输用于控制TFT的信号，而数据线传输施加到像素电极上的信号。
同时，由于信号线的长度与LCD的尺寸一起增加，从而增加了这些线中的电阻，并且由于增加的电阻出现了信号延迟或电压降。由具有低电阻率的材料(例如，铜(Cu))制成的配线在减少此现象方面非常有用。
当由铜制成的信号线与薄膜晶体管的半导体层直接接触时，铜原子扩散到半导体层内，这可能导致薄膜晶体管的性能下降。此外，使用用于防止铜原子扩散并形成在由铜制成的信号线下方的下阻挡层表现出额外的困难，即，同时湿蚀刻或干蚀刻下阻挡层和由铜制成的信号线是困难的，使得下阻挡层和信号线不可以同时形成。
发明内容
通过由铜制成的信号线和该信号线的制造方法克服了上文讨论的现有技术的问题，其中所述信号线提供具有包括铜的信号线的显示装置。
在一种实施方式中，薄膜晶体管阵列面板包括：栅极线，所述栅极线形成在衬底上，并且包括栅电极；半导体层，所述半导体层形成在栅电极上；数据线，所述数据线形成在半导体层上，与栅极线绝缘地相交(其中绝缘地相交表示绝缘层将数据线和栅极线在相交点处分离)，并且包括设置在栅电极上的源电极；漏电极，所述漏电极通过暴露半导体层的一部分的沟道与源电极分离，并且设置在栅电极上且由与数据线的层相同的层形成(即，由共用层同时形成)；钝化层，所述钝化层形成在数据线和漏电极上，并具有暴露漏电极的一部分的第一接触孔；和像素电极，所述像素电极形成在钝化层上，并通过第一接触孔接触漏电极。数据线和漏电极包括第一层和形成在第一层上的第二层，其中数据线和漏电极的第一层的平坦边缘从数据线和漏电极的第二层的相对应的平坦边缘突出(即，其中第一层的形状类似于第二层的形状，但第一层的表面积大于第二层的表面积)。
数据线和漏电极的第二层可以包括铜。
数据线和漏电极的第一层的突出部可以具有大约0.4μm至大约0.9μm的宽度。
横过沟道在源电极和漏电极的第二层之间的间隙可以大于横过沟道在源电极和漏电极的第一层之间的间隙。
除了半导体层没有被沟道分开之外，半导体层可以具有与数据线和漏电极的平面形状基本相同的平面形状(在衬底的x-y平面内)。
数据线的第一层可以具有双层结构，所述双层结构具有包括钛(Ti)的下层和包括氮化钛(“TiNx”)并形成在下层上的上层。
薄膜晶体管阵列面板可以进一步包括存储电极线，所述存储电极线与栅极线分离并平行于栅极线延伸，并且存储电极线可以与像素电极重叠(即，当沿着垂直于衬底的x-y平面的z轴线看时)以形成存储电容器。
薄膜晶体管阵列面板可以进一步包括存储电极，所述存储电极由与数据线的层相同的层形成，且钝化层可以具有暴露存储电极线的一部分的第二接触孔，并且存储电极可以通过第二接触孔连接到像素电极并与存储电极线重叠以形成存储电容器。
存储电极线可以包括与存储电极重叠的第一部分和不与存储电极重叠的第二部分，并且第一部分的表面积(在x-y平面内)大于第二部分的表面积。
数据线和漏电极的第一层可以包括钛(Ti)或氮化钛(TiNx)，或者既包括Ti又包括TiNx。
数据线和漏电极的第一层可以通过干蚀刻形成，而数据线和漏电极的第二层可以通过湿蚀刻形成。
在另一种实施方式中，一种薄膜晶体管阵列面板的制造方法包括以下步骤：在衬底上形成包括栅电极的栅极线；在具有栅极线的衬底上形成栅极绝缘层；在栅极绝缘层上形成半导体层；形成数据线，所述数据线与栅极线绝缘地相交，并且所述数据线包括源电极和漏电极，漏电极通过暴露半导体层的一部分的沟道与源电极分离；在源电极和漏电极的上方形成钝化层，钝化层具有暴露漏电极的一部分的第一接触孔；以及在钝化层上形成像素电极，像素电极在钝化层上通过第一接触孔接触漏电极，其中，数据线和漏电极每一个均可以包括第一层和形成在第一层上的第二层，并且第一层可以通过干蚀刻形成，而第二层可以通过湿蚀刻形成。
数据线和漏电极的第一层的平坦边缘可以从数据线和漏电极的第二层的相对应的平坦边缘的下方突出。
数据线和漏电极的第一层的突出部可以具有大约0.4μm至大约0.9μm的宽度。
形成数据线和漏电极的步骤可以包括如下步骤：在半导体层上淀积第一金属层；在第一金属层上淀积第二金属层；在第二金属层上形成感光层图案；通过利用感光层图案作为蚀刻掩模湿蚀刻第二金属层形成数据线和漏电极的第二层；以及通过利用感光层图案和第二层作为掩模干蚀刻第一金属层形成数据线和漏电极的第一层。
数据线和漏电极的第二层可以包括铜。
数据线和漏电极的第一层可以包括钛(Ti)或氮化钛(TiNx)，或者既包括Ti又包括TiNx。
数据线和漏电极的第一层可以具有双层结构，所述双层结构具有包括钛(Ti)的下层和包括氮化钛(TiNx)并形成在下层上的上层。
可以同时执行半导体层的形成步骤以及数据线和漏电极的形成步骤，其中，半导体层、数据线和漏电极的形成步骤可以包括如下步骤：在栅极绝缘层上淀积半导体膜；在半导体膜上淀积第一金属层；在第一金属层上淀积第二金属层；在第二金属层上形成第一感光层图案；通过利用第一感光层图案作为掩模湿蚀刻第二金属层使第二金属层形成图案；通过使用形成图案的第二金属层作为掩模干蚀刻第一金属层和半导体膜使第一金属层形成图案并形成半导体层；灰化第一感光层图案的一部分，以形成暴露沟道区域的第二感光层图案；利用第二感光层图案作为掩模湿蚀刻第二金属层，以去除沟道区域上的第二金属层，从而形成数据线和漏电极的第二层；利用第二感光层图案以及数据线和漏电极的第二层作为掩模干蚀刻第一金属层，以去除沟道部分上的第一金属层，从而形成数据线和漏电极的第一层；以及通过灰化去除第二感光层图案。
附图说明
图1是根据一种实施例的示例性薄膜晶体管阵列面板的布置图；
图2是沿线II-II′截得的图1中所示的示例性薄膜晶体管阵列面板的剖面图；
图3A-3H是根据实施例的在制造图1和图2中所示的示例性薄膜晶体管阵列面板的方法的中间步骤中该示例性薄膜晶体管阵列面板的剖面图；
图4是根据另一种实施例的示例性薄膜晶体管阵列面板的布置图；
图5是根据另一种实施例的示例性薄膜晶体管阵列面板的布置图；
图6是沿线VI-VI′截得的图5中所示的示例性薄膜晶体管阵列面板的剖面图；以及
图7A-7G是根据实施例的在制造图5和图6中所示的示例性薄膜晶体管阵列面板的方法的中间步骤中该示例性薄膜晶体管阵列面板的剖面图。
具体实施方式
以下参照附图更全面地说明本发明，在该附图中示出了本发明的示例性实施例。如本领域的普通技术人员将意识到，在完全不脱离本发明的精神或范围的情况下，可以以各种不同的方式修改所述实施例。
在附图中，为了清楚起见，层、膜、面板、区域等的厚度被放大。在整个说明书中，相同的附图标记表示相同的元件。将被理解的是当诸如层、膜、区域、或衬底的要素被称为“在另一个要素上”或“设置在另一个要素上”时，该要素可以直接位于另一要素上，或者也可以存在中间要素。相反，当要素被称为“直接在另一个要素上”时，没有中间要素存在。
首先，参照图1和图2详细说明根据一种实施例的薄膜晶体管(TFT)阵列面板。
图1是根据一种实施例的薄膜晶体管阵列面板的布置图，而图2是沿线II-II′截得的图1中所示的薄膜晶体管阵列面板的剖面图。
多个栅极线133和多个存储电极线134形成在由诸如透明玻璃或塑料的材料制成的绝缘衬底121的表面上。
栅极线133传输栅极信号并基本沿横向(即，沿绝缘衬底121的x-y平面)延伸。栅极线133中的每一个都包括多个栅电极131和栅极焊盘135，所述栅电极向上(即，沿着垂直于绝缘衬底121的平面的z-轴线)突出，所述栅极焊盘具有用于与另一层或外部驱动电路接触的大的面积。栅极焊盘135连接到辅助栅极焊盘171，辅助栅极焊盘171设置在栅极焊盘135的远离绝缘衬底121的表面上并由诸如氧化铟锡(“ITO”)的透明导电层制成。辅助栅极焊盘171改进了栅极焊盘135与外部驱动电路之间的接触特性并保护栅极焊盘135。用于产生栅极信号的栅极驱动电路(未示出)可以安装在柔性印刷电路(“FPC”)膜(未示出)上，所述柔性印刷电路膜可以连接到衬底121、直接安装在衬底121上或者与衬底121形成一体。栅极线133可以延伸，以连接到可以与衬底121形成一体的驱动电路。
存储电极线134被供应有预定电压，并且存储电极线134中的每一个基本平行于栅极线133延伸，并在绝缘衬底121的表面上设置在两个相邻的栅极线133之间。然而，存储电极线134可以具有各种形状和布置。
栅极线133和存储电极线134可以由诸如Al或Al合金的含Al金属、诸如Ag或Ag合金的含Ag金属、诸如Cu或Cu合金的含Cu金属、诸如Mo或Mo合金的含Mo金属、Cr、Ta或Ti制成。可选地，或者此外，栅极线133和存储电极线134可以具有包括两层导电膜(未示出)的多层结构，所述导电膜具有不同的物理特性。两层膜中的一层可以包括用于减少信号延迟和/或电压降的低电阻率金属，所述低电阻率金属包括含Al金属、含Ag金属和含Cu金属。栅极线133和存储电极线134可以由各种金属或导体制成。
由氮化硅(SiNx)或氧化硅(SiOx)制成的栅极绝缘层137形成在具有栅极线133和存储电极线134的绝缘衬底121的表面上。
可以由氢化非晶硅(简称为“a-Si”)或多晶硅制成的多个半导体层139形成在栅极绝缘层137上。多个欧姆接触层141(见图2)形成在半导体层139的远离栅极绝缘层137的表面上。欧姆接触层141可以由掺杂有大量诸如磷的n-型杂质的n+氢化a-Si制成，或者可以由硅化物制成。
多个数据线153、多个漏电极151和多个存储电极157形成在欧姆接触层141的(远离半导体层139的)表面上、和栅极绝缘层137的远离绝缘衬底121的表面上。
数据线153传输数据信号，并基本沿相对于栅极线133的纵向(即，垂直于横向定向的栅极线133，在衬底的x-y平面内)延伸以与栅极线133相交。数据线153中的每一个都包括多个源电极152和数据焊盘155，所述源电极朝向栅电极131(平行于栅极线133)突出，所述数据焊盘具有用于与另一层或外部驱动电路接触的大的面积。数据焊盘155连接到辅助数据焊盘173，辅助数据焊盘173设置在数据焊盘155的表面上并由诸如ITO的透明导电层制成。辅助数据焊盘173改进了数据焊盘155与外部驱动电路之间的接触特性并保护数据焊盘155。用于产生数据信号的数据驱动电路(未示出)可以安装在FPC膜(未示出)上，所述FPC膜可以连接到衬底121、直接安装到衬底121上或者与衬底121形成一体。数据线153可以延伸，以连接到可以与衬底121形成一体的驱动电路。
漏电极151通过沟道165与数据线153和源电极152相分离，并(在衬底的x-y平面内)横过沟道165彼此相对设置，并且设置在欧姆接触层141的远离栅电极131的表面上。
从而栅电极131、源电极152以及漏电极151与半导体层139一起形成具有沟道165的薄膜晶体管(TFT)，所述沟道形成在设置在源电极152与漏电极151之间的半导体层139中。
数据线153和漏电极151每一个分别具有包括下层153p和151p以及上层153q和151q的双层结构。下层153p和151p可以由钛(Ti)或氮化钛(TiNx)制成，而上层153q和151q可以由铜(Cu)制成。下层153p和151p用作阻挡层，所述阻挡层用于阻挡上层153q和151q的铜原子扩散到例如欧姆接触层141和栅极绝缘层137内。这里，数据线153和漏电极151的下层153p和151p可以具有双层结构，所述双层结构具有由钛(Ti)制成的下层和由氮化钛(TiNx)制成的上层。
在薄膜晶体管阵列面板中，数据线153和漏电极151的下层153p和151p分别可以通过干蚀刻前驱体(precursor)下金属层形成，而数据线153和漏电极151的上层153q和151q分别可以通过湿蚀刻前驱体上金属层形成。
通常，干蚀刻过程是各向异性过程，而湿蚀刻过程是各向同性过程。因此，尽管通过干蚀刻形成的金属层可以具有与在干蚀刻中使用的相应的蚀刻掩模的平面形状相同的平面形状，但是通过湿蚀刻形成的金属层可以具有比在湿蚀刻中使用的蚀刻掩模的平面形状窄的平面形状。在根据本发明的实施例的薄膜晶体管阵列面板中，数据线153和漏电极151的下层153p和151p通过干蚀刻形成，而数据线153和漏电极151的上层153q和151q通过湿蚀刻形成，使得下层153p和151p的平坦边缘具有比上层153q和151q的平坦边缘更突出的突出部。
在薄膜晶体管阵列面板中，下层153p和151p的突出部(即，从上层153q和151q的下方延伸出来的部分)可以具有大约0.4μm至大约0.9μm的宽度，更具体地可以具有大约0.59μm至大约0.85μm的宽度。
欧姆接触层141仅设置在下面的半导体层139与上面的位于所述欧姆接触层上的数据线153、源电极152以及漏电极151之间，并具有与半导体层139与数据线153、源电极152和漏电极151之间的重叠区域的形状基本相同的形状，其中欧姆接触层141减小重叠层之间的接触电阻。
钝化层159在远离绝缘衬底121侧形成在数据线153的表面、漏电极151以及半导体层139的暴露部上。钝化层159可以由无机或有机绝缘体制成，并且所述钝化层可以具有远离绝缘衬底121的平坦(即，被平坦化)的上表面。无机绝缘体的示例包括氮化硅和氧化硅。有机绝缘体可以具有小于大约4.0的介电常数和感光灵敏度。钝化层159可以包括(未示出)无机绝缘体的下膜和有机绝缘体的上膜，使得在通过有机绝缘体防止半导体层139的暴露部被损坏时表现出有机绝缘体极好的绝缘特性。
钝化层159具有分别暴露漏电极151的一部分和存储电极157的一部分的多个接触孔161和163。虽然未示出，但是钝化层159还具有分别暴露栅极焊盘135的一部分和数据焊盘155的一部分的多个接触孔，并且栅极焊盘135和数据焊盘155通过接触孔连接到辅助栅极焊盘171和辅助数据焊盘173。
多个像素电极169形成在钝化层159的远离栅极绝缘层139的表面上，并且像素电极169分别通过接触孔161和163连接到漏电极151和存储电极157。像素电极169可以由诸如ITO或IZO的透明导体或者诸如例如Ag、Al、Cr或其合金的反射导体制成。
像素电极169通过接触孔161以物理及电的方式连接到漏电极151，使得像素电极169从漏电极151接收数据电压。被供应有数据电压的像素电极169与被供应有共用电压的相对的显示面板(未示出)的共用电极(未示出)共同产生电场，所述电场决定设置在两个电极之间的液晶层(未示出)的液晶分子(未示出)的取向。像素电极169和共用电极形成被称为“液晶电容器”的电容器，所述电容器在TFT关闭之后存储施加的电压。
像素电极169和通过接触孔163连接到该像素电极的存储电极157与存储电极线134重叠。像素电极169和电连接到该像素电极的存储电极157和存储电极线134形成被称为“存储电容器”(在图1、2、4和5中缩写为“Cst”)的附加电容器，所述电容器增强液晶电容器的电压存储容量。
如上所述，薄膜晶体管阵列面板包括数据线153和漏电极151，所述数据线和漏电极具有包括下层153p和151p以及上层153q和151q的双层结构。下层153p和151p可以由诸如钛(Ti)或氮化钛(TiNx)的含钛材料制成，而上层153q和151q可以由铜(Cu)制成。下层153p和151p用作用于阻挡上层153q和151q的铜扩散的阻挡层。因此，由于存在下层153p和151p可以防止由铜的扩散导致的薄膜晶体管的性能下降。
此外，下层153p和151p可以通过干蚀刻每一个适当的金属前驱体层形成，而上层153q和151q可以通过湿蚀刻每一个适当的金属前驱体层形成，以便允许下层153p和151p以及上层153q和151q易于形成图案。
以下将参照图3A-3H，同时参照图1和图2详细说明根据实施例的图1和图2中所示的TFT阵列面板的制造方法。图3A-3H是图1和图2中所示的薄膜晶体管阵列面板的在其制造方法的中间步骤中的剖面图；
参照图3A和图3B，在绝缘衬底121的表面上淀积金属膜123，并且在金属膜123的远离绝缘衬底121的表面上涂布感光膜125。使用包括多个透明区域A1和多个挡光不透明区域A2的光掩模曝光感光膜125，并显影所述感光膜，以形成如图3B中所示的感光图案127。此后，使用作为蚀刻掩模的感光图案127蚀刻金属膜123，以形成包括多个栅电极131和多个栅极焊盘135的多个栅极线133、和多个存储电极线134。在图3A中，以沿线II-II′截得的横截面显示TFT区域T和像素区P。
接下来，在具有栅电极131和存储电极线134的绝缘衬底121的表面上形成栅极绝缘层137，顺序地淀积设置在栅极绝缘层137的远离绝缘衬底121的表面上的本征a-Si层(未示出)和设置在本征a-Si层的远离栅极绝缘层137的表面上的非本征(extrinsic)a-Si层(未示出)，然后通过光刻法和蚀刻使非本征a-Si层和本征a-Si层形成图案，以在栅极线133上方形成多个半导体层139和欧姆接触层141的多个非本征半导体层，如图3C中所示。
接下来，形成包括多个源电极152和多个数据焊盘155的多个数据线153、多个漏电极151和多个存储电极157，以及对在半导体层139之上的沟道165进行曝光，如图3D-3G中所示。以下将参照图3D-3G详细说明此过程。
首先，将包括钛或氮化钛的下金属层143淀积在栅极绝缘层137的表面上，所述表面具有远离绝缘衬底121的欧姆接触层141，并且将包括铜的上金属层145淀积在下金属层143的远离栅极绝缘层137的表面上，所述栅极绝缘层顺序地淀积在绝缘衬底121上，如图3D中所示。接下来，如图3E和图3F中所示，将感光膜128涂布在上金属层145的远离下金属层143的表面上，然后使用包括多个透明区域G1和多个挡光不透明区域G2的光掩模M1曝光感光膜128，并显影所述感光膜，以形成多个感光图案129，之后，使用感光图案129作为蚀刻掩模湿蚀刻上金属层145和干蚀刻下金属层143，以形成具有双层结构的多个数据线153、多个漏电极151和多个存储电极157，每个双层结构分别包括含有钛的下层153p、151p和157p以及上层153q、151q和157q。这里，在下金属层143的干蚀刻期间还去除了设置在TFT的沟道区域上的掺有杂质的半导体层，使得完成欧姆接触层141并形成TFT的沟道165。然后，通过灰化去除感光图案129，如图3G中所示。
在已知的制造方法中，可以通过使用为过氧化氢(H2O2)的蚀刻剂进行湿蚀刻使包括含有钛的下层和包括铜的上层的双层线形成图案。然而，当过氧化氢(H2O2)用作蚀刻剂时，可能发生不期望的曝光或环境污染。因此，正在减少在湿蚀刻过程中使用过氧化氢(H2O2)作为蚀刻剂，而由其它危险更少的蚀刻剂取代过氧化氢。同时，已知的是，当没有使用为过氧化氢(H2O2)的蚀刻剂时，难于通过湿蚀刻使包括钛的下层形成图案，而当没有使用为过氧化氢(H2O2)的蚀刻剂时，可以通过湿蚀刻使包括铜的上层形成图案。因此，当没有使用过氧化氢(H2O2)蚀刻剂时，通过湿蚀刻形成具有包括含有钛的下层和包括铜的上层的双层结构的线是困难的。
然而，薄膜晶体管阵列面板包括数据线153和漏电极151，所述数据线和漏电极具有包括钛的下层153p和151p以及包括铜的上层153q和151q的双层结构，并且包括铜的上层153q和151q被湿蚀刻，而包括钛的下层153p和151p被干蚀刻。因此，上层153q和151q以及下层153p和151p可以易于被形成图案。
如上所示，包括铜的上层153q和151q被湿蚀刻，而包括钛的下层153p和151p被干蚀刻，使得下层153p和151p的平坦边缘从上层153q和151q的平坦边缘突出。突出部可以具有大约0.4μm-大约0.9μm的宽度，更优选地具有大约0.59μm-大约0.85μm的宽度。
接下来，如图3H中所示，钝化层159淀积在栅极绝缘层的具有数据线153、源电极152和漏电极151的表面上，通过类似于上文所述的过程的光刻法被形成图案，并且被蚀刻以形成分别暴露漏电极151的一部分和存储电极157的一部分的多个接触孔161和163。
最后，在钝化层159的远离栅极绝缘层137的表面上形成分别通过接触孔161和163连接到漏电极151和存储电极157的多个像素电极169，如图2中所示。
如上所述，薄膜晶体管阵列面板包括数据线153和漏电极151，所述数据线和漏电极具有包括钛的下层153p和151p以及包括铜的上层153q和151q的双层结构，并且包括铜的上层153q和151q被湿蚀刻，而包括钛的下层153p和151p被干蚀刻。因此，上层153q和151q以及下层153p和151p可以易于被形成图案。
以下将参照图1和图4详细说明根据另一种实施例的薄膜晶体管阵列面板。图4是根据实施例的薄膜晶体管阵列面板的布置图。
如图1和图4中所示，TFT阵列面板的层状结构基本与图1和图2中所示的TFT阵列面板的层状结构相同。
不同于图1和图2中所示的TFT阵列面板，图4中的数据线153和漏电极151具有三层结构，所述三层结构具有包括钛(Ti)的下层153p和151p、设置在下层153p和151p上的包括氮化钛(TiNx)的中间层153q和151q、以及远离下层153p和151p地设置在中间层153q和151q上的包括铜的上层153r和151r。此外，同时在图4中，可以省略在半导体层139与数据线153和漏电极151之间的欧姆接触层141(见图1)。这里，数据线153和漏电极151的由钛(Ti)制成的下层153p和151p用作欧姆接触层，而包括氮化钛(TiNx)的中间层153q和151q用作用于阻挡由铜制成的上层153r和151r扩散的阻挡层。
在薄膜晶体管阵列面板中，数据线153和漏电极151的下层153p和151p可以通过干蚀刻形成，而数据线153和漏电极151的中间层153q和151q以及上层153r和151r可以通过湿蚀刻形成。因此，数据线153和漏电极151的下层153p和151p以及中间层153q和151q的平坦边缘具有从上层153r和151r的平坦边缘下方突出的突出部，并且下层153p和151p以及中间层153q和151q的突出部具有大约0.4μm至大约0.9μm的宽度，并且更具体地具有大约0.59μm至大约0.85μm的宽度。
图1和图2中所示的TFT阵列面板和图3A-3H中所示的该TFT阵列面板的制造方法的许多特性可以应用到图1和图4中所示的TFT阵列面板。
以下将参照图5和图6详细说明根据另一种实施例的薄膜晶体管阵列面板。图5是根据另一种实施例的薄膜晶体管阵列面板的布置图，而图6是沿线VI-VI′截得的图5中所示的薄膜晶体管阵列面板的剖面图。
如图5和图6中所示，TFT阵列面板的层状结构基本与图1和图2中所示的TFT阵列面板的层状结构相同，且在以下说明中说明不同之处。
包括多个栅电极206和多个栅极焊盘203的多个栅极线202、和多个存储电极线204形成在绝缘衬底200上。栅极焊盘203通过接触孔连接到设置在栅极焊盘203的表面上的辅助栅极焊盘248。栅极绝缘层208形成在绝缘衬底200的具有栅极线202和存储电极线204的表面上。远离绝缘衬底200地设置在栅极绝缘层208上的多个半导体层210、远离栅极绝缘层208地设置在半导体层210上的多个欧姆接触层212、设置在欧姆接触层212的远离半导体层210的表面上的多个数据线207和漏电极225、以及设置在欧姆接触层212的表面上的多个存储电极257顺序地形成在栅极绝缘层208上。钝化层234设置在数据线227、漏电极225和存储电极257的表面上，其中多个接触孔236和238在多个数据线227和漏电极225的上方形成在钝化层234内。多个存储电极257和半导体层210的暴露部以及多个像素电极246形成在钝化层234上，所述像素电极通过接触孔236和238连接到漏电极225和存储电极257。
数据线227和漏电极225具有双层结构，所述双层结构分别包括下层227p和225p以及上层227q和225q。下层227p和225p可以由钛(Ti)或氮化钛(TiNx)制成，而上层227q和225q可以由铜(Cu)制成。下层227p和225p用作用于阻挡由铜制成的上层227q和225q扩散的阻挡层。这里，数据线227和漏电极225的下层227p和225p可以具有双层结构，所述双层结构具有由钛(Ti)制成的下层和由氮化钛(TiNx)制成的上层。
在薄膜晶体管阵列面板中，数据线227和漏电极225的下层227p和225p可以通过干蚀刻用于数据线227和漏电极225的前驱体金属层形成，而数据线227和漏电极225的上层227q和225q可以通过湿蚀刻前驱体金属层形成。因此，数据线227和漏电极225的下层227p和225p的平坦边缘具有比上层227q和225q的平坦边缘更突出的突出部，并且下层227p和225p的突出部具有大约0.4μm至大约0.9μm的宽度，并且更具体地具有大约0.59μm至大约0.85μm的宽度。
不同于图1和图2中所示的TFT阵列面板，除TFT的沟道265下面的区域之外，半导体层210和欧姆接触层212设置在数据线227、漏电极225和存储电极257的下面。此外，除了TFT的沟道265之外，数据线227、漏电极225和存储电极257具有与半导体层210和欧姆接触层212的平面形状基本相同的平面形状，具体地说，数据线227、漏电极225和存储电极257的下层227p、225p和257p具有与欧姆接触层212的平面形状相同的平面形状。
如上所述，数据线227和漏电极225的下层227p和225p可以通过干蚀刻用于数据线227和漏电极225的下金属前驱体层形成，而数据线227和漏电极225的上层227q和225q可以通过湿蚀刻上金属前驱体层形成。此外，包括钛的下层227p和225p用作用于阻挡由铜制成的上层227q和225q扩散的阻挡层，使得可以防止由铜的扩散导致的薄膜晶体管的性能下降。
在另一种实施例中，数据线227和漏电极225可以具有三层结构，所述三层结构由包括钛(Ti)的下层、设置在下层的表面上的包括氮化钛(TiNx)的中间层、和设置在中间层的远离下层的表面上且包括铜的上层构成。此外，可以省略半导体层210与数据线227和漏电极225之间的欧姆接触层212。这里，数据线227和漏电极225的包括钛(Ti)的下层用作欧姆接触层，而包括氮化钛(TiNx)的中间层用作用于阻挡包括铜的上层扩散的阻挡层。
图1和图2中所示的TFT阵列面板的许多特性可以应用到图5和图6中所示的TFT阵列面板。
以下将参照图7A-7G，同时参照图5和图6详细说明图5和图6中所示的TFT阵列面板的制造方法。图7A-7G是根据一种实施例的图5和图6中所示的薄膜晶体管阵列面板的在其制造方法的中间步骤中的剖面图。
参照图7A，在绝缘衬底200的表面上形成包括多个栅电极206和多个栅极焊盘203的多个栅极线202、和多个存储电极线204。
接下来，如图7B中所示，在绝缘衬底200的表面上淀积栅极绝缘层208，在栅极绝缘层208的远离绝缘衬底200的表面上淀积本征a-Si层211，以及在本征a-Si层211的表面上以及栅极线202和存储电极线204上淀积非本征a-Si层213。顺序地淀积下金属层214和上金属层216中的每一个，所述下金属层淀积在非本征a-Si层213的远离本征a-Si层211的表面上，所述上金属层淀积在下金属层214的远离非本征a-Si层213的表面上。这里，下金属层214包括钛或氮化钛，而上金属层216包括铜。接下来，在上金属层216的表面上涂布感光层218，然后使用具有多个透明区域G1、多个挡光不透明区域G2和多个透明区域G3的光掩模M3曝光感光膜218，并显影所述感光膜，以形成多个感光图案220a和220b，如图7C中所示。这里，感光层图案220a和220b具有取决于位置的厚度，并且感光层图案220a和220b包括多个第一部分和多个第二部分，所述第二部分的厚度小于第一部分的厚度。第一部分位于数据线区域上，数据线227、漏电极225和存储电极257形成在数据线区域的下方，而第二部分位于沟道区域的上方。感光层图案220a具有第一(较厚)部分和第二(较薄)部分，而感光层图案220b仅具有较厚的第一部分。
接下来，湿蚀刻上金属层216，并使用感光图案220a和220b干蚀刻下金属层214、非本征a-Si层213和本征a-Si层211中的每一个，以形成下数据图案215和上数据图案217以及非本征a-Si图案211和半导体层210，如图7D中所示。
参照图7E，在感光层图案220a和220b上进行灰化，使得部分地去除感光图案220a和220b，以形成感光层图案220c和220d。这里，位于沟道区上的第二部分被完全去除，使得暴露沟道区的上数据图案217。使用感光层图案220c和220d作为蚀刻掩模湿蚀刻沟道区的上数据图案217，以去除沟道区的上数据图案217。之后，使用感光层图案220c和220d作为蚀刻掩模干蚀刻沟道区的下数据图案215和非本征a-Si图案211并去除沟道区的下数据图案215和非本征a-Si图案211，使得包括下层227p、225p和257p以及上层227q、225q和257q的数据线227、漏电极225和存储电极257形成有位于数据线227和漏电极225之间的沟道265，并且完成半导体层210和欧姆接触层212。最后，去除感光层图案220c和220d，如图7F中所示。如上所述，使用同一感光层图案220c和220d形成下数据图案215、非本征a-Si图案211和半导体层210，从而使除TFT的沟道265之外数据线227、漏电极225和存储电极257具有与半导体层210和欧姆接触层212的平面形状基本相同的平面形状，具体地，数据线227、漏电极225和存储电极257的下层227p、225p和257p具有与欧姆接触层212的平面形状相同的平面形状。此外，使用一个光刻步骤形成数据线227、漏电极225和存储电极257、以及半导体层210和欧姆接触层212，从而减少制造时间和成本。
接下来，在栅极绝缘层208的具有源电极226、数据线227、漏电极225和存储电极257的表面上设置钝化层234，其中钝化层234具有如图7G中所示地形成的多个接触孔236和238。
最后，在钝化层234上形成多个像素电极246，所述像素电极设置在钝化层234的表面上并分别通过接触孔236和238连接到漏电极225和存储电极257，如图6中所示。
图3A-3H中所示的TFT阵列面板的制造方法的许多特性可以应用到图7A-7G中所示的TFT阵列面板的制造方法。
如上所述，在薄膜晶体管阵列面板中，数据线227和漏电极225具有双层结构，所述双层结构包括包含钛(Ti)的下层227p和225p以及由铜(Cu)制成的上层227q和225q，并且用于包括钛(Ti)的下层227p和225p的前驱体金属层与半导体层210和欧姆接触层212一起被干蚀刻，而用于由铜(Cu)制成的上层227q和225q的前驱体金属层被湿蚀刻。因此，可以容易地使层形成图案。
在薄膜晶体管阵列面板中，数据线227和漏电极225的下层227p和225p可以通过干蚀刻金属前驱体层形成，而数据线227和漏电极225的上层227q和225q可以通过湿蚀刻金属前驱体层形成。因此，数据线227和漏电极225的下层227p和225p的平坦边缘具有比上层227q和225q的平坦边缘更突出的突出部，并且下层227p和225p的突出部可以具有大约0.4μm至大约0.9μm的宽度，并且更具体地具有大约0.59μm至大约0.85μm的宽度。
在以上实施例中，虽然说明了用于液晶显示器(“LCD”)的薄膜晶体管阵列面板，但是本发明可以用于平板显示器(包括有机发光二极管显示器(“OLED”)和电泳显示器)用的任何其它薄膜晶体管阵列面板。
虽然已经结合目前被认为是可实施的示例性实施例的内容说明了本发明，但是要理解的是本发明不限于上述实施例，而是相反，本发明旨在覆盖包括在所附权利要求的精神和范围内的各种修改和等同布置。

Claims (26)

1.一种薄膜晶体管阵列面板，包括：
栅极线，所述栅极线形成在衬底上并包括栅电极；
半导体层，所述半导体层形成在所述栅电极上；
数据线，所述数据线形成在所述半导体层上，与所述栅极线绝缘地相交，并包括设置在所述栅电极上的源电极；
漏电极，所述漏电极通过暴露所述半导体层的一部分的沟道与所述源电极分离，并且所述漏电极设置在所述栅电极上且由与所述数据线的层相同的层形成；
钝化层，所述钝化层形成在所述数据线和所述漏电极上，并具有暴露所述漏电极的一部分的第一接触孔；和
像素电极，所述像素电极形成在所述钝化层上，并通过所述第一接触孔接触所述漏电极，
其中，所述数据线和所述漏电极每一个均包括第一层和形成在所述第一层上的第二层，并且所述第一层的平坦边缘从所述第二层的相对应的平坦边缘突出。
2.根据权利要求1所述的薄膜晶体管阵列面板，其中，所述数据线和所述漏电极的所述第二层包括铜。
3.根据权利要求1所述的薄膜晶体管阵列面板，其中，所述第一层的所述突出部具有大约0.4μm至大约0.9μm的宽度。
4.根据权利要求3所述的薄膜晶体管阵列面板，其中，所述第一层的所述突出部具有大约0.59μm至大约0.85μm的宽度。
5.根据权利要求1所述的薄膜晶体管阵列面板，其中，所述源电极和所述漏电极的所述第二层之间的间隙大于所述源电极和所述漏电极的所述第一层之间的间隙。
6.根据权利要求1所述的薄膜晶体管阵列面板，其中，除了所述半导体层没有被所述沟道分开之外，所述半导体层具有与所述数据线和所述漏电极的平面形状基本相同的平面形状。
7.根据权利要求6所述的薄膜晶体管阵列面板，其中，横过所述沟道在所述源电极和所述漏电极的所述第二层之间的间隙，大于横过所述沟道在所述源电极和所述漏电极的所述第一层之间的间隙。
8.根据权利要求7所述的薄膜晶体管阵列面板，其中，所述数据线和所述漏电极的所述第一层具有双层结构，所述双层结构具有包括钛的下层和包括氮化钛并形成在所述下层上的上层。
9.根据权利要求7所述的薄膜晶体管阵列面板，进一步包括：
存储电极线，所述存储电极线与所述栅极线分离并平行于所述栅极线延伸，
其中，所述存储电极线与所述像素电极重叠以形成存储电容器。
10.根据权利要求7所述的薄膜晶体管阵列面板，进一步包括：
存储电极，所述存储电极由与所述数据线的层相同的层形成，
其中，所述钝化层具有暴露所述存储电极线的一部分的第二接触孔，以及
其中，所述存储电极通过所述第二接触孔连接到所述像素电极并与所述存储电极线重叠，以形成存储电容器。
11.根据权利要求10所述的薄膜晶体管阵列面板，其中，所述存储电极线包括与所述存储电极重叠的第一部分和不与所述存储电极重叠的第二部分，并且所述第一部分的表面积大于所述第二部分的表面积。
12.根据权利要求2所述的薄膜晶体管阵列面板，其中，所述数据线和所述漏电极的所述第一层包括钛或氮化钛，或者既包括钛又包括氮化钛。
13.根据权利要求12所述的薄膜晶体管阵列面板，其中，所述数据线和所述漏电极的所述第一层具有双层结构，所述双层结构具有包括钛的下层和包括氮化钛并形成在所述下层的表面上的上层。
14.根据权利要求1所述的薄膜晶体管阵列面板，其中，所述数据线和所述漏电极的所述第一层通过干蚀刻第一金属层形成，而所述数据线和所述漏电极的所述第二层通过湿蚀刻第二金属层形成。
15.一种薄膜晶体管阵列面板的制造方法，包括如下步骤：
在衬底上形成包括栅电极的栅极线；
在具有所述栅极线的所述衬底上形成栅极绝缘层；
在所述栅极绝缘层上形成半导体层；
形成数据线，所述数据线与所述栅极线绝缘地相交并包括源电极和漏电极，所述源电极和所述漏电极每一个均远离所述栅电极地设置在所述半导体层上，所述漏电极通过暴露所述半导体层的一部分的沟道与所述源电极分离；
在所述源电极和所述漏电极的上方形成钝化层，所述钝化层具有暴露所述漏电极的一部分的第一接触孔；以及
在所述钝化层上形成像素电极，所述像素电极在所述钝化层上通过所述第一接触孔接触所述漏电极，
其中，所述数据线和所述漏电极每一个均包括第一层和形成在所述第一层上的第二层，以及
其中，所述数据线和所述漏电极的所述第一层通过干蚀刻形成，而所述第二层通过湿蚀刻形成。
16.根据权利要求15所述的制造方法，其中，所述数据线和所述漏电极的所述第一层的平坦边缘从所述数据线和所述漏电极的所述第二层的相对应的平坦边缘的下方突出。
17.根据权利要求15所述的制造方法，其中，所述形成所述数据线和所述漏电极的步骤包括：
在所述半导体层上淀积第一金属层；
在所述第一金属层上淀积第二金属层；
在所述第二金属层上形成感光层图案；通过利用所述感光层图案作为掩模湿蚀刻所述第二金属层形成所述数据线和所述漏电极的所述第二层；以及
通过利用所述感光层图案以及所述数据线和所述漏电极的所述第二层作为掩模干蚀刻所述第一金属层形成所述数据线和所述漏电极的所述第一层。
18.根据权利要求15所述的制造方法，其中，所述数据线和所述漏电极的所述第二层包括铜。
19.根据权利要求18所述的制造方法，其中，所述数据线和所述漏电极的所述第一层包括钛或氮化钛，或者既包括钛又包括氮化钛。
20.根据权利要求18所述的制造方法，其中，所述数据线和所述漏电极的所述第一层具有双层结构，所述双层结构具有包括钛的下层和包括氮化钛并形成在所述下层上的上层。
21.根据权利要求16所述的制造方法，其中，所述第一层的所述突出部具有大约0.4μm至大约0.9μm的宽度。
22.根据权利要求21所述的制造方法，其中，所述第一层的所述突出部具有大约0.59μm至大约0.85μm的宽度。
23.根据权利要求15所述的制造方法，其中，同时执行所述半导体层的形成步骤和所述数据线和漏电极的形成步骤，以及
其中，所述半导体层、数据线和漏电极的形成步骤包括如下步骤：
在所述栅极绝缘层上淀积半导体膜；
在所述半导体膜上淀积第一金属层；
在所述第一金属层上淀积第二金属层；
在所述第二金属层上形成第一感光层图案；
通过利用所述第一感光层图案作为掩模湿蚀刻所述第二金属层使所述第二金属层形成图案；
通过利用形成图案的所述第二金属层作为掩模干蚀刻所述第一金属层和所述半导体膜使所述第一金属层形成图案并形成所述半导体层；
灰化所述第一感光层图案的一部分，以形成暴露所述沟道区域的第二感光层图案；
利用所述第二感光层图案作为掩模湿蚀刻所述第二金属层，以去除所述沟道区域上的所述第二金属层，从而形成所述数据线和所述漏电极的所述第二层；
利用所述第二感光层图案以及所述数据线和所述漏电极的所述第二层作为掩模干蚀刻所述第一金属层，以去除所述沟道区域内的所述第一金属层，从而形成所述数据线和所述漏电极的所述第一层，以及
去除所述第二感光层图案。
24.根据权利要求23所述的制造方法，其中，所述第二金属层包括铜。
25.根据权利要求24所述的制造方法，其中，所述第一金属层包括钛或氮化钛，或者既包括钛又包括氮化钛。
26.根据权利要求24所述的方法，其中，所述数据线和所述漏电极的所述第一层具有双层结构，所述双层结构具有包括钛的下层和包括氮化钛并形成在所述下层上的上层。
CN200910126213A 2008-03-07 2009-03-09 薄膜晶体管面板和所述薄膜晶体管面板的制造方法 Pending CN101527307A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080021667 2008-03-07
KR1020080021667A KR20090096226A (ko) 2008-03-07 2008-03-07 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN101527307A true CN101527307A (zh) 2009-09-09

Family

ID=41052682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910126213A Pending CN101527307A (zh) 2008-03-07 2009-03-09 薄膜晶体管面板和所述薄膜晶体管面板的制造方法

Country Status (3)

Country Link
US (1) US20090224257A1 (zh)
KR (1) KR20090096226A (zh)
CN (1) CN101527307A (zh)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102104049A (zh) * 2009-12-04 2011-06-22 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN102110693A (zh) * 2009-12-15 2011-06-29 三星电子株式会社 薄膜晶体管阵列面板
CN102116984A (zh) * 2009-12-31 2011-07-06 乐金显示有限公司 液晶显示设备及其制造方法
CN102456708A (zh) * 2010-10-27 2012-05-16 三星移动显示器株式会社 有机发光二极管显示器及其制造方法
CN102479702A (zh) * 2010-11-29 2012-05-30 三星电子株式会社 薄膜晶体管阵列面板制造方法
CN102593184A (zh) * 2010-06-10 2012-07-18 友达光电股份有限公司 薄膜晶体管及其制造方法
CN102651402A (zh) * 2011-02-24 2012-08-29 三星电子株式会社 布线、薄膜晶体管、薄膜晶体管面板及其制造方法
CN103926770A (zh) * 2013-01-10 2014-07-16 三星显示有限公司 薄膜晶体管阵列面板及其制造方法
CN104685635A (zh) * 2012-10-01 2015-06-03 夏普株式会社 半导体装置
WO2015096287A1 (zh) * 2013-12-23 2015-07-02 京东方科技集团股份有限公司 薄膜晶体管、阵列基板和显示装置
CN104795406A (zh) * 2015-04-22 2015-07-22 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
CN106158882A (zh) * 2016-09-27 2016-11-23 厦门天马微电子有限公司 一种显示装置、显示面板、阵列基板及其制作方法
CN106206609A (zh) * 2016-08-17 2016-12-07 深圳市华星光电技术有限公司 显示器件板及其制造方法
CN107403805A (zh) * 2016-03-11 2017-11-28 三星显示有限公司 薄膜晶体管阵列面板及其制造方法
CN108735769A (zh) * 2018-08-25 2018-11-02 Oppo广东移动通信有限公司 显示屏组件及电子装置
CN109097774A (zh) * 2017-06-20 2018-12-28 三星显示有限公司 蚀刻剂组合物、以及使用其制造金属图案和薄膜晶体管基板的方法
CN110284139A (zh) * 2018-03-19 2019-09-27 三星显示有限公司 蚀刻剂组合物和使用其制造金属图案和阵列基板的方法
CN113206144A (zh) * 2021-04-25 2021-08-03 北海惠科光电技术有限公司 薄膜晶体管的制备方法、薄膜晶体管及显示面板
CN114185209A (zh) * 2022-02-17 2022-03-15 成都中电熊猫显示科技有限公司 阵列基板、显示面板和显示装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101682078B1 (ko) * 2010-07-30 2016-12-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
KR20120090366A (ko) * 2011-02-07 2012-08-17 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20130024029A (ko) 2011-08-30 2013-03-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101913207B1 (ko) * 2011-10-12 2018-11-01 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
KR101903565B1 (ko) 2011-10-13 2018-10-04 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR102002131B1 (ko) * 2012-08-03 2019-07-22 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법
KR102232539B1 (ko) * 2013-11-13 2021-03-29 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
CN104091831A (zh) * 2014-06-27 2014-10-08 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示装置
KR102553976B1 (ko) * 2016-08-01 2023-07-12 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
CN112951852A (zh) * 2021-03-04 2021-06-11 武汉华星光电技术有限公司 阵列基板及其制备方法、显示面板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3916334B2 (ja) * 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
US7521366B2 (en) * 2001-12-12 2009-04-21 Lg Display Co., Ltd. Manufacturing method of electro line for liquid crystal display device
KR100870697B1 (ko) * 2002-03-07 2008-11-27 엘지디스플레이 주식회사 저저항 구리배선 형성방법
KR100971950B1 (ko) * 2003-06-30 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR101012792B1 (ko) * 2003-12-08 2011-02-08 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
KR20060069081A (ko) * 2004-12-17 2006-06-21 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8865528B2 (en) 2009-12-04 2014-10-21 Samsung Display Co., Ltd. Thin film transistor substrate and the method thereof
US9443881B2 (en) 2009-12-04 2016-09-13 Samsung Display Co., Ltd. Thin film transistor substrate and the method thereof
CN102104049A (zh) * 2009-12-04 2011-06-22 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN102104049B (zh) * 2009-12-04 2015-02-25 三星显示有限公司 薄膜晶体管阵列面板及其制造方法
US9171999B2 (en) 2009-12-15 2015-10-27 Samsung Display Co., Ltd. Thin film transistor array panel and method for manufacturing the same
CN102110693B (zh) * 2009-12-15 2015-07-22 三星显示有限公司 薄膜晶体管阵列面板
CN102110693A (zh) * 2009-12-15 2011-06-29 三星电子株式会社 薄膜晶体管阵列面板
CN102116984B (zh) * 2009-12-31 2014-01-01 乐金显示有限公司 液晶显示设备及其制造方法
US8896794B2 (en) 2009-12-31 2014-11-25 Lg Display Co., Ltd. Liquid crystal display device and method for fabricating the same
CN102116984A (zh) * 2009-12-31 2011-07-06 乐金显示有限公司 液晶显示设备及其制造方法
CN102593184A (zh) * 2010-06-10 2012-07-18 友达光电股份有限公司 薄膜晶体管及其制造方法
CN102456708A (zh) * 2010-10-27 2012-05-16 三星移动显示器株式会社 有机发光二极管显示器及其制造方法
CN102456708B (zh) * 2010-10-27 2016-01-20 三星显示有限公司 有机发光二极管显示器及其制造方法
CN102479702B (zh) * 2010-11-29 2016-03-02 三星显示有限公司 薄膜晶体管阵列面板制造方法
CN102479702A (zh) * 2010-11-29 2012-05-30 三星电子株式会社 薄膜晶体管阵列面板制造方法
US9245966B2 (en) 2011-02-24 2016-01-26 Samsung Display Co., Ltd. Wiring, thin film transistor, thin film transistor panel and methods for manufacturing the same
CN102651402B (zh) * 2011-02-24 2016-08-24 三星显示有限公司 布线、薄膜晶体管、薄膜晶体管面板及其制造方法
CN102651402A (zh) * 2011-02-24 2012-08-29 三星电子株式会社 布线、薄膜晶体管、薄膜晶体管面板及其制造方法
CN104685635B (zh) * 2012-10-01 2017-05-17 夏普株式会社 半导体装置
CN104685635A (zh) * 2012-10-01 2015-06-03 夏普株式会社 半导体装置
CN103926770A (zh) * 2013-01-10 2014-07-16 三星显示有限公司 薄膜晶体管阵列面板及其制造方法
WO2015096287A1 (zh) * 2013-12-23 2015-07-02 京东方科技集团股份有限公司 薄膜晶体管、阵列基板和显示装置
US9423662B2 (en) 2013-12-23 2016-08-23 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and display device
CN104795406A (zh) * 2015-04-22 2015-07-22 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
CN107403805A (zh) * 2016-03-11 2017-11-28 三星显示有限公司 薄膜晶体管阵列面板及其制造方法
CN106206609A (zh) * 2016-08-17 2016-12-07 深圳市华星光电技术有限公司 显示器件板及其制造方法
CN106206609B (zh) * 2016-08-17 2019-05-03 深圳市华星光电技术有限公司 显示器件板及其制造方法
CN106158882A (zh) * 2016-09-27 2016-11-23 厦门天马微电子有限公司 一种显示装置、显示面板、阵列基板及其制作方法
CN106158882B (zh) * 2016-09-27 2019-02-26 厦门天马微电子有限公司 一种显示装置、显示面板、阵列基板及其制作方法
CN109097774A (zh) * 2017-06-20 2018-12-28 三星显示有限公司 蚀刻剂组合物、以及使用其制造金属图案和薄膜晶体管基板的方法
CN109097774B (zh) * 2017-06-20 2022-07-05 三星显示有限公司 蚀刻剂组合物、以及使用其制造金属图案和薄膜晶体管基板的方法
CN110284139A (zh) * 2018-03-19 2019-09-27 三星显示有限公司 蚀刻剂组合物和使用其制造金属图案和阵列基板的方法
CN110284139B (zh) * 2018-03-19 2022-05-27 三星显示有限公司 蚀刻剂组合物和使用其制造金属图案和阵列基板的方法
CN108735769A (zh) * 2018-08-25 2018-11-02 Oppo广东移动通信有限公司 显示屏组件及电子装置
CN113206144A (zh) * 2021-04-25 2021-08-03 北海惠科光电技术有限公司 薄膜晶体管的制备方法、薄膜晶体管及显示面板
CN114185209A (zh) * 2022-02-17 2022-03-15 成都中电熊猫显示科技有限公司 阵列基板、显示面板和显示装置
CN114185209B (zh) * 2022-02-17 2022-05-27 成都中电熊猫显示科技有限公司 阵列基板、显示面板和显示装置

Also Published As

Publication number Publication date
US20090224257A1 (en) 2009-09-10
KR20090096226A (ko) 2009-09-10

Similar Documents

Publication Publication Date Title
CN101527307A (zh) 薄膜晶体管面板和所述薄膜晶体管面板的制造方法
US8089072B2 (en) Thin film transistor array panel and manufacturing method thereof
KR100870013B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP5269402B2 (ja) 薄膜トランジスタ基板及びその製造方法
US20090002587A1 (en) Thin film transistor array panel and a manufacturing method thereof
KR101168728B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR100905470B1 (ko) 박막 트랜지스터 어레이 기판
KR20020010212A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US7932965B2 (en) Thin film transistor array panel and method for manufacturing the same
US7501297B2 (en) Thin film transistor array panel and manufacturing method thereof
US20080199788A1 (en) Manufacturing method of thin film transistor array panel using an optical mask
US20070082434A1 (en) Manufacturing of thin film transistor array panel
US7541225B2 (en) Method of manufacturing a thin film transistor array panel that includes using chemical mechanical polishing of a conductive film to form a pixel electrode connected to a drain electrode
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US7422916B2 (en) Method of manufacturing thin film transistor panel
KR20090078527A (ko) 표시 기판
KR100878242B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US20070128551A1 (en) Manufacturing method of thin film transistor array panel
KR20010096804A (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR20010017529A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100878276B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR20060017330A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20060053497A (ko) 박막 트랜지스터 기판의 제조방법
KR20040033851A (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR20070000025A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090909