[go: up one dir, main page]

CN106910779A - 薄膜晶体管、阵列基板及其制备方法和显示装置 - Google Patents

薄膜晶体管、阵列基板及其制备方法和显示装置 Download PDF

Info

Publication number
CN106910779A
CN106910779A CN201710221676.7A CN201710221676A CN106910779A CN 106910779 A CN106910779 A CN 106910779A CN 201710221676 A CN201710221676 A CN 201710221676A CN 106910779 A CN106910779 A CN 106910779A
Authority
CN
China
Prior art keywords
channel region
grid
insulating barrier
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710221676.7A
Other languages
English (en)
Inventor
张方振
宁策
牛菁
孙双
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710221676.7A priority Critical patent/CN106910779A/zh
Publication of CN106910779A publication Critical patent/CN106910779A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了薄膜晶体管、阵列基板及其制备方法和显示装置。该薄膜晶体管包括：衬底；栅极，所述栅极设置在所述衬底上；第一绝缘层，所述第一绝缘层覆盖所述栅极；半导体层，所述半导体层设置在所述第一绝缘层远离所述栅极的一侧；源极和漏极，所述源极和漏极分别设置在所述半导体层远离所述第一绝缘层的一侧；第二绝缘层，所述第二绝缘层覆盖所述源极以及所述漏极；以及沟道区保护层，所述沟道区保护层设置在所述第二绝缘层远离所述源极以及所述漏极的一侧且与沟道区对应的区域，所述沟道区保护层在所述沟道区上的投影与所述沟道区重合。由此，沟道区保护层可以保护器件不受外部环境影响，同时不影响器件的性能。

Description

薄膜晶体管、阵列基板及其制备方法和显示装置
技术领域
本发明涉及电子领域，具体地，涉及薄膜晶体管、阵列基板及其制备方法和显示装置。
背景技术
近年来，随着半导体器件的发展，用于户外显示、会议展示等用途的大尺寸的显示装置也逐渐普及。为进一步提高显示装置的性能，氧化物技术被广泛的应用与制备显示装置，例如将ITO(铟锡氧化物)用在薄膜晶体管中作为沟道材料，从而提高显示器件的分辨率。同时为了降低制备显示器件的电阻，利用Cu形成导线，利用Cu的低电阻、高导电性能，提高显示装置的电学性能。
然而，目前的薄膜晶体管、阵列基板及其制备方法和显示装置，仍有待改进。
发明内容
本申请是基于发明人对以下事实的发现而做出的：
发明人发现，为了提高显示器件的性能，普遍使用透明导电材料(如ITO、IGZO(铟镓锌氧化物)等)和Cu材料。由于该材料的特殊性，使得在产品生产过程中发生多种工艺不良。例如，Cu栅极易脱落；IGZO(铟镓锌氧化物)作为沟道材料时，器件稳定性降低等问题。发明人经过深入研究以及大量实验发现，这主要是由于在大尺寸显示器件制备中，Cu栅极与衬底直接接触，由于两者结合力低，容易造成Cu栅极易脱落；同时由于在薄膜晶体管区域没有有机绝缘层，对沟道区进行保护，使得薄膜晶体管在经过后续工艺的过程后，稳定性降低，影响器件性能。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
在本发明的一个方面，本发明提出了一种薄膜晶体管。根据本发明的实施例，该薄膜晶体管包括：衬底；栅极，所述栅极设置在所述衬底上；第一绝缘层，所述第一绝缘层覆盖所述栅极；半导体层，所述半导体层设置在所述第一绝缘层远离所述栅极的一侧；源极和漏极，所述源极和漏极分别设置在所述半导体层远离所述第一绝缘层的一侧；第二绝缘层，所述第二绝缘层覆盖所述源极以及所述漏极；以及沟道区保护层，所述沟道区保护层设置在所述第二绝缘层远离所述源极以及所述漏极的一侧且与沟道区对应的区域，所述沟道区保护层在所述沟道区上的投影与所述沟道区重合。由此，沟道区保护层可以保护器件不受外部环境影响，同时不影响器件的性能，使得薄膜晶体管稳定性提高，器件性能增强。
根据本发明的实施例，该薄膜晶体管进一步包括：栅极缓冲层，所述栅极缓冲层设置在所述栅极以及所述衬底之间，所述栅极缓冲层包括透明导电材料。由此，可以提高Cu栅极与衬底的结合力，提高薄膜晶体管的稳定性。
根据本发明的实施例，所述栅极缓冲层以及所述沟道区保护层的材料分别包括透明导电材料，所述透明导电材料包括ITO、IGZO、IZO、GZO以及石墨烯的至少之一。由此，可以在不影响显示的条件下，进一步提高器件稳定性与器件的性能。
在本发明的另一方面，本发明提出了一种阵列基板。根据本发明的实施例，该阵列基板包括：衬底；栅极缓冲层，所述栅极缓冲层设置在所述衬底上；栅极，所述栅极设置在所述栅极缓冲层上；公共电极，所述公共电极设置在所述衬底上具有与所述栅极的一侧；第一绝缘层，所述第一绝缘层覆盖所述栅极以及所述公共电极；半导体层，所述半导体层设置在所述第一绝缘层远离所述栅极的一侧；源极和漏极，所述源极和漏极分别设置在所述半导体层远离所述第一绝缘层的一侧；第二绝缘层，所述第二绝缘层覆盖所述源极以及所述漏极；以及沟道区保护层，所述沟道区保护层设置在所述第二绝缘层远离所述源极以及所述漏极的一侧且与沟道区对应的区域，所述沟道区保护层在所述沟道区上的投影与所述沟道区重合；以及像素电极，所述像素电极设置在所述第二绝缘层远离所述源极以及所述漏极的一侧，所述像素电极与所述源极或所述漏极电连通。该阵列基板具有以下优点的至少之一：Cu栅极与衬底之间设置了栅极缓冲层，由此，Cu栅极与衬底之间的结合力增强，可以提高阵列基板的稳定性；沟道区保护层可以保护阵列基板中的薄膜晶体管不受外部环境影响，且该沟道区保护层不与薄膜晶体管中除去第二绝缘层的其他结构接触，进而不会影响薄膜晶体管以及阵列基板的电学性能。由此，可以提高器件的性能。
根据本发明的实施例，所述公共电极以及所述栅极缓冲层由同种材料形成且同层设置。由此，公共电极和栅极缓冲层可以进行同层同步制备，在不增加工艺和不改变器件基本结构的基础上，可以利用现有工艺进行制备，提高器件稳定性、增强器件性能、降低成本。
根据本发明的实施例，所述像素电极以及所述沟道区保护层由同种材料形成且同层设置。由此，像素电极以及沟道区保护层可以进行同层同步制备，在不增加工艺和不改变器件基本结构的基础上，可以利用现有工艺进行制备，提高器件稳定性、增强器件性能、降低成本。
在本发明的又一方面，本发明提出了一种显示装置。根据本发明的实施例，该显示装置包括前面所述的阵列基板。由此，该显示装置具有前面描述的阵列基板所具有的全部特征以及优点，在此不再赘述。
在本发明的又一方面，本发明提出了一种制备薄膜晶体管的方法。该方法包括：提供衬底；在所述衬底上形成栅极；在所述栅极远离所述衬底的一侧形成第一绝缘层；在所述第一绝缘层远离所述栅极的一侧形成半导体层；在所述半导体层远离所述第一绝缘层一侧沉积形成源极和漏极；在所述源极以及漏极远离所述半导体层的一侧形成第二绝缘层；在所述第二绝缘层远离所述源极以及所述漏极的一侧且与沟道区对应的区域形成沟道区保护层，所述沟道区保护层在所述沟道区上的投影与所述沟道区重合。由此，可以简便地获得前面描述的薄膜晶体管。
根据本发明的实施例，该方法进一步包括：在所述栅极以及所述衬底之间形成栅极缓冲层。形成栅极缓冲层，由此可以增强Cu与衬底之间的结合力，提高稳定性。
在本发明的又一方面，本发明提出了一种制备前面所述的阵列基板的方法。该方法包括：提供衬底；在所述衬底上形成栅极缓冲层以及公共电极；在所述栅极缓冲层远离所述衬底的一侧形成栅极；形成第一绝缘层，所述第一绝缘层覆盖所述栅极以及所述公共电极；在所述第一绝缘层远离所述栅极的一侧形成半导体层；在所述半导体层远离所述第一绝缘层一侧沉积形成源极和漏极；由此，可以简便地获得前面描述的阵列基板。
根据本发明的实施例，在所述源极以及漏极远离所述半导体层的一侧形成第二绝缘层；在所述第二绝缘层远离所述源极以及所述漏极的一侧形成沟道区保护层以及像素电极。所形成的沟道区保护层，可以保护器件不受外部环境影响，且该沟道区保护层不与薄膜晶体管中除去第二绝缘层的其他结构接触，进而不会影响薄膜晶体管以及阵列基板的电学性能从而可以进一步提高阵列基板的性能。
根据本发明的实施例，所述公共电极以及所述栅极缓冲层同层设置且同步制备；由此，可以简便并且同层同步地获得公共电极和栅极缓冲层。
根据本发明的实施例，所述像素电极以及所述沟道区保护层同层设置且同步制备。由此，可以简便并同层同步地获得像素电极和沟道区保护层。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1显示了根据本发明一个实施例的薄膜晶体管的结构示意图；
图2显示了根据本发明另一个实施例的薄膜晶体管的结构示意图；
图3显示了根据本发明又一个实施例的薄膜晶体管的结构示意图；
图4显示了根据本发明一个实施例的阵列基板的结构示意图；
图5显示了根据本发明一个实施例的显示装置的结构示意图；
图6显示了根据本发明一个实施例的制备薄膜晶体管的方法的流程示意图；以及
图7显示了根据本发明一个实施例的制备阵列基板的方法的流程示意图。
附图标记说明：
100：衬底；200：栅极；300：第一绝缘层；400：半导体层；510：源极；520：漏极；600：第二绝缘层；700：沟道区保护层；800：栅极缓冲层；810：公共电极；900：像素电极；1000：阵列基板。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种薄膜晶体管。根据本发明的实施例，参考图1，该薄膜晶体管包括：衬底100、栅极200、第一绝缘层300、半导体层400、源极510、漏极520、第二绝缘层600、沟道区保护层700。其中，栅极200设置在衬底100上，第一绝缘层300覆盖栅极200，半导体层400设置在第一绝缘层300远离栅极200的一侧，源极510和漏极520分别设置在半导体层400远离第一绝缘层300的一侧，第二绝缘层600覆盖源极510以及漏极520，沟道区保护层700设置在第二绝缘层600远离源极510以及漏极520的一侧，沟道区保护层700在沟道区上的投影与沟道区重合。由此，沟道区保护层700可以保护器件不受外部环境影响，同时不影响器件的性能，使得薄膜晶体管稳定性提高，器件性能增强。
需要说明的是，在本发明中，沟道区保护层700在沟道区上的投影与沟道区重合，既包括沟道区保护层700在沟道区上的投影，与沟道区完全重合的情况，也包括沟道区保护层700在沟道区方向上的投影，大于沟道区的情况(参考图2)。也即是说，沟道区保护层700在沿着垂直方向的投影，只要能够完全覆盖沟道区即可。并且，在本发明中，沟道区保护层700不与该薄膜晶体管中，除去第二绝缘层600以外的结构接触。由此，可以避免对该薄膜晶体管的性能造成负面影响。还需要说明的是，在本发明中，源极510、漏极520以及沟道区保护层700等结构的具体形状、厚度均不受特别限制，本领域技术人员可以根据实际情况进行调节。例如，参考图2，第一绝缘层300在不同位置处，可以具有均一的厚度，以便节省生产成本，降低精度控制，提高生产效率。而由于第一绝缘层300覆盖了衬底100以及栅极200，因此，在设置有栅极200的位置处，第一绝缘层300形成向上凸起的结构。
根据本发明的实施例，形成绝缘层、半导体层以及衬底等结构的具体材料不受特别限制，本领域技术人员可以根据实际情况进行选择。例如，可以采用玻璃、PET等透明材料形成衬底100，只要该材料具有一定的机械强度，可以为构成该薄膜晶体管的其他结构提供足够的支撑即可。第一绝缘层300以及第二绝缘层600的材料可以为硅氧化物、氮硅化物、Al2O3等金属氧化物以及树脂等绝缘材料的至少之一，例如，可以为SiNx、SiO2或是有机树脂。半导体层400可以为氧化物半导体材料形成的，例如，根据本发明的具体实施例，可以为IGZO、ITZO等透明导电材料。由此，当采用该薄膜晶体管制备用于显示装置中的阵列基板时，首先，上述透明导电材料可以使得阵列基板中的薄膜晶体管也具有较好的透光率，进而可以提高该显示装置的开口率。此外，上述透明导电材料具有较大的载流子迁移率，因此有利于提高该薄膜晶体管的器件性能。IGZO、ITZO等透明导电材料在制备半导体层400时，不需要复杂的激光退火工艺即可实现半导体层400的制备，利于降低生产成本，并将其应用于生产大尺寸的显示装置。
根据本发明的实施例，为了进一步提高该薄膜晶体管的性能，根据本发明的具体实施例，栅极200可以是由Cu形成的。由此，可以利用Cu的电阻特性，降低该薄膜晶体管的器件电阻。本领域技术人员能够理解的是，源极510以及漏极520也可以由Cu形成。为了提高Cu形成的栅极200、源极510或是漏极520与其他结构的结合力，还可以在栅极200、源极510或是漏极520之前，增设缓冲层结构。例如，根据本发明的具体实施例，参考图3，该薄膜晶体管还可以进一步包括：栅极缓冲层800。栅极缓冲层800设置在栅极200以及衬底100之间。根据本发明的具体实施例，栅极缓冲层800可以是由透明导电材料形成的。发明人意外地发现，采用透明导电材料形成栅极缓冲层800，与常用的Cu缓冲层材料(如Al、Mo等金属或合金)相比，透明导电材料形成的栅极缓冲层800可以在不损器件的电学性能的前提下，有效提高栅极200以及衬底100之间的结合。并且，采用透明导电材料形成栅极缓冲层800，有利于提高该薄膜晶体管的透光率，进而可以提高采用该薄膜晶体管的显示装置的显示性能。根据本发明的具体实施例，形成栅极缓冲层800的透明导电材料可以包括ITO、IGZO、IZO、GZO、以及石墨烯的至少之一。由此，可以提高Cu与衬底100的结合力，提高薄膜晶体管的稳定性。
根据本发明的实施例，沟道区保护层的材料可以包括透明导电材料。透明导电材料可以包括ITO、IGZO、IZO、GZO以及石墨烯的至少之一。由此，可以在不影响显示的条件下，进一步提高器件稳定性与器件的性能。发明人意外地发现，采用上述材料制备沟道区保护层，首先可以起到保护作用；其次，透明材料不影响用于显示装置时的显示性能；最后，该材料可以用于形成电极，有利于利用现有的生产流程，实现电极的设置，利于降低生产成本。
在本发明的另一方面，本发明提出了一种阵列基板。根据本发明的实施例，参考图4，该阵列基板包括：衬底100、栅极缓冲层800、公共电极810、栅极200、第一绝缘层300、半导体层400、源极510、漏极520、第二绝缘层600、沟道区保护层700、像素电极900。栅极缓冲层800设置在衬底100上，栅极200设置在栅极缓冲层800上，公共电极810设置在衬底100上具有与栅极200的一侧，第一绝缘层300覆盖栅极200以及公共电极810，半导体层400设置在第一绝缘层300远离栅极200的一侧，源极510和漏极520分别设置在半导体层400远离第一绝缘层300的一侧，第二绝缘层600覆盖源极510以及漏极520，沟道区保护层700设置在第二绝缘层600远离源极510以及漏极520的一侧且与沟道区对应的区域，沟道区保护层700不与除第二绝缘层600以外的结构接触，像素电极900设置在第二绝缘层600远离源极510以及漏极520的一侧，像素电极900与源极510或漏极520连通。该阵列基板具有以下优点的至少之一：Cu与衬底100之间设置了栅极缓冲层800，由此，Cu与衬底100之间的结合力增强，可以提高阵列基板的稳定性；沟道区保护层700可以保护阵列基板中的薄膜晶体管不受外部环境影响，且该沟道区保护层700不与薄膜晶体管中除去第二绝缘层600的其他结构接触，进而不会影响薄膜晶体管以及阵列基板的电学性能。由此，可以提高器件的性能。
本领域技术人员能够理解的是，在该阵列基板中，栅极缓冲层800、栅极200、第一绝缘层300、半导体层400、源极510、漏极520、第二绝缘层600以及沟道区保护层700构成薄膜晶体管，用于实现对不同像素位点的电压进行控制。在该阵列基板1000中，可以包括多个阵列排布的薄膜晶体管。根据本发明的实施例，该阵列基板1000中的薄膜晶体管，可以具有与前面描述的薄膜晶体管相同的特征以及优点，在此不再赘述。
根据本发明的实施例，公共电极810以及栅极缓冲层800由同种材料形成且同层设置。由此，公共电极810和栅极缓冲层800可以进行同层同步制备，在不增加工艺和不改变器件基本结构的基础上，可以利用现有工艺进行制备，提高器件稳定性、增强器件性能、降低成本。根据本发明的具体实施例，同层同步设置的公共电极810和栅极缓冲层800均采用透明导电材料。透明导电材料的具体类型不受特别限制，只要能够用于形成公共电极810，且为可以起到缓冲层的作用材料即可。例如，根据本发明的具体实施例，该透明导电材料可以包括ITO、IGZO、IZO、GZO、以及石墨烯的至少之一。由此，有利于提高该阵列基板的透光率，进而可以提高采用该阵列基板的显示装置的显示性能。
根据本发明的实施例，像素电极900以及沟道区保护层700由同种材料形成且同层设置。由此，像素电极900以及沟道区保护层可以进行同层同步制备，在不增加工艺和不改变器件基本结构的基础上，可以利用现有工艺进行制备，提高器件稳定性、增强器件性能、降低成本。根据本发明的具体实施例，同层同步设置的像素电极900以及沟道区保护层均采用透明导电材料，该透明导电材料可以包括ITO、IGZO、IZO、GZO、以及石墨烯至少之一。由此，有利于提高该阵列基板的透光率，进而可以提高采用该阵列基板的显示装置的显示性能。
在本发明的又一方面，本发明提出了一种显示装置。根据本发明的实施例，参考图5，该显示装置包括前面描述的阵列基板1000。由此，该显示装置具有前面描述的阵列基板100所具有的全部特征以及优点，在此不再赘述。
在本发明的又一方面，本发明提出了一种制备前面所述的薄膜晶体管的方法。参考图6该方法包括：
S100：提供衬底
根据本发明的实施例，在该步骤中，提供衬底。形成衬底的结构的具体材料不受限制，具体的，可以采用玻璃、PET等透明材料形成衬底，只要该材料具有一定的机械强度，可以为构成该薄膜晶体管的其他结构提供足够的支撑即可。
S200：形成栅极
根据本发明的实施例，在该步骤中，在衬底上形成栅极。栅极可以是由Cu形成的。由此，可以利用Cu的电阻特性，降低该薄膜晶体管的器件电阻。
根据本发明的实施例，为了增强Cu栅极与衬底之间的结合力，提高薄膜晶体管的稳定性，该方法还可以进一步包括：在栅极以及衬底之间形成栅极缓冲层。由此可以增强Cu与衬底之间的结合力，提高薄膜晶体管稳定性。
需要说明的是，在该步骤中，形成栅极缓冲层的具体方法以及参数不受特别限制，只要能形成上述栅极缓冲层即可。例如，可以采用沉积或是真空蒸镀的方法，制备栅极缓冲层。
S300：形成第一绝缘层
根据本发明的实施例，在该步骤中，在栅极远离衬底的一侧形成第一绝缘层。形成第一绝缘层材料可以为硅氧化物、氮硅化物以及树脂的至少之一形成，例如，可以为SiNx、SiO2或是有机树脂。上述材料具有绝缘功能的同时稳定性高。同时形成第一绝缘层的具体方法不受特别限制，只要能形成上述第一绝缘层即可。例如，可以通过沉积无机材料或是涂布有机树脂的方式形成第一绝缘层。
S400：形成半导体层
根据本发明的实施例，在该步骤中，在第一绝缘层远离栅极的一侧形成半导体层。半导体层可以为氧化物半导体材料形成的，例如，根据本发明的具体实施例，可以为IGZO、ITZO等透明导电材料。上述透明导电材料具有较好的透光率，进而可以提高该显示装置的开口率。同时上述透明导电材料具有较大的载流子迁移率，有利于提高该薄膜晶体管的器件性能。IGZO、ITZO等透明导电材料在制备半导体层时，不需要复杂的激光退火工艺即可实现半导体层的制备，利于降低生产成本，并将其应用于生产大尺寸的显示装置。
S500：沉积形成源极和漏极
根据本发明的实施例，在该步骤中，在半导体层远离第一绝缘层一侧沉积形成源极和漏极。本领域技术人员能够理解的是，源极以及漏极可以由Cu形成，可以利用Cu的低电阻特性，降低该薄膜晶体管的器件电阻。本领域技术人员能够理解的是，为了增强源极、漏极与第一绝缘层的结合，可以在形成源极、漏极之前，设置缓冲层结构。
S600：形成第二绝缘层
根据本发明的实施例，在该步骤中，在源极以及漏极远离半导体层的一侧形成第二绝缘层。形成第二绝缘层的材料可以为硅氧化物、氮硅化物以及树脂的至少之一形成，例如，可以为SiNx、SiO2或是有机树脂。上述材料具有绝缘性能的同时稳定性高。同时形成第二绝缘层的具体方法不受特别限制，只要能形成上述第二绝缘层即可。例如，根据本发明的具体实施例，第二绝缘层的形成方法以及条件可以与形成第一绝缘层的方法以及条件相同，由此，可以利用相同的设备实现第一绝缘层以及第二绝缘层的制备，进而有利于节约设备成本。
S700：形成沟道区保护层
根据本发明的实施例，在该步骤中，在第二绝缘层远离源极以及漏极的一侧且与沟道区对应的区域形成沟道区保护层。由此，可以简便地获得前面描述的薄膜晶体管。所形成的沟道区保护层，可以保护器件不受外部环境影响，且该沟道区保护层不与薄膜晶体管中除去第二绝缘层的其他结构接触，进而不会影响薄膜晶体管以及阵列基板的电学性能从而可以进一步提高阵列基板的性能。关于沟道区保护层的位置、形状以及形成材料，前面已经进行了详细的描述，在此不再赘述。
在本发明的又一方面，本发明提出了一种制备前面所述的阵列基板的方法。参考图7，该方法包括：
S100：提供衬底
根据本发明的实施例，该步骤中，提供的衬底的具体结构、类型，前面已经进行了详细的描述，在此不再赘述。
S10：形成栅极缓冲层以及公共电极
根据本发明的实施例，在该步骤中，在衬底上形成栅极缓冲层以及公共电极。由此，公共电极和栅极缓冲层可以进行同层同步制备，在不增加工艺和不改变器件基本结构的基础上，可以利用现有工艺进行制备，提高器件稳定性、增强器件性能、降低成本。根据本发明的具体实施例，同层同步设置的栅极缓冲层和公共电极均采用透明导电材料，该透明导电材料可以包括ITO、IGZO、IZO、GZO、以及石墨烯的至少之一。由此，有利于提高该阵列基板的透光率，进而可以提高采用该阵列基板的显示装置的显示性能。
S200：形成栅极
根据本发明的实施例，该步骤与前面描述的制备薄膜晶体管的方法中，形成栅极的步骤具有相同的特征以及优点，在此不再赘述。
S300：形成第一绝缘层
根据本发明的实施例，该步骤与前面描述的制备薄膜晶体管的方法中，形成第一绝缘层的步骤具有相同的特征以及优点，在此不再赘述。
S400：形成半导体层
根据本发明的实施例，该步骤与前面描述的制备薄膜晶体管的方法中，形成半导体层的步骤具有相同的特征以及优点，在此不再赘述。
S500：沉积形成源极和漏极
根据本发明的实施例，该步骤与前面描述的制备薄膜晶体管的方法中，形成源极以及漏极的步骤具有相同的特征以及优点，在此不再赘述。
S600：形成第二绝缘层
根据本发明的实施例，该步骤与前面描述的制备薄膜晶体管的方法中，形成第二绝缘层的步骤具有相同的特征以及优点，在此不再赘述。
S20：形成沟道区保护层以及像素电极
根据本发明的实施例，在该步骤中，在第二绝缘层远离源极以及漏极的一侧且与沟道区对应的区域形成沟道区保护层以及像素电极。所形成的沟道区保护层，可以保护器件不受外部环境影响，且该沟道区保护层不与薄膜晶体管中除去第二绝缘层的其他结构接触，进而不会影响薄膜晶体管以及阵列基板的电学性能，从而可以进一步提高阵列基板的性能。像素电极以及沟道区保护层可以进行同层同步制备，在不增加工艺和不改变器件基本结构的基础上，可以利用现有工艺进行制备，提高器件稳定性、增强器件性能、降低成本。根据本发明的具体实施例，同层同步设置的像素电极以及沟道区保护层均采用透明导电材料，该透明导电材料可以包括ITO、IGZO、IZO、GZO、以及石墨烯至少之一。由此，有利于提高该阵列基板的透光率，进而可以提高采用该阵列基板的显示装置的显示性能。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种薄膜晶体管，其特征在于，包括：
衬底；
栅极，所述栅极设置在所述衬底上；
第一绝缘层，所述第一绝缘层覆盖所述栅极；
半导体层，所述半导体层设置在所述第一绝缘层远离所述栅极的一侧；
源极和漏极，所述源极和漏极分别设置在所述半导体层远离所述第一绝缘层的一侧；
第二绝缘层，所述第二绝缘层覆盖所述源极以及所述漏极；以及
沟道区保护层，所述沟道区保护层设置在所述第二绝缘层远离所述源极以及所述漏极的一侧且与沟道区对应的区域，所述沟道区保护层在所述沟道区上的投影与所述沟道区重合。
2.根据权利要求1所述的薄膜晶体管，其特征在于，进一步包括：栅极缓冲层，所述栅极缓冲层设置在所述栅极以及所述衬底之间，所述栅极缓冲层包括透明导电材料。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述栅极缓冲层以及所述沟道区保护层的材料分别包括透明导电材料，所述透明导电材料包括ITO、IGZO、IZO、GZO以及石墨烯的至少之一。
4.一种阵列基板，其特征在于，包括：
衬底；
栅极缓冲层，所述栅极缓冲层设置在所述衬底上；
栅极，所述栅极设置在所述栅极缓冲层上；
公共电极，所述公共电极设置在所述衬底上具有与所述栅极的一侧；
第一绝缘层，所述第一绝缘层覆盖所述栅极以及所述公共电极；
半导体层，所述半导体层设置在所述第一绝缘层远离所述栅极的一侧；
源极和漏极，所述源极和漏极分别设置在所述半导体层远离所述第一绝缘层的一侧；
第二绝缘层，所述第二绝缘层覆盖所述源极以及所述漏极；以及
沟道区保护层，所述沟道区保护层设置在所述第二绝缘层远离所述源极以及所述漏极的一侧且与沟道区对应的区域，所述沟道区保护层在所述沟道区上的投影与所述沟道区重合；以及
像素电极，所述像素电极设置在所述第二绝缘层远离所述源极以及所述漏极的一侧，所述像素电极与所述源极或所述漏极电连通。
5.根据权利要求4所述的阵列基板，其特征在于，所述公共电极以及所述栅极缓冲层由同种材料形成且同层设置；
任选地，所述像素电极以及所述沟道区保护层由同种材料形成且同层设置。
6.一种显示装置，其特征在于，包括权利要求4或5所述的阵列基板。
7.一种制备薄膜晶体管的方法，其特征在于，包括：
提供衬底；
在所述衬底上形成栅极；
在所述栅极远离所述衬底的一侧形成第一绝缘层；
在所述第一绝缘层远离所述栅极的一侧形成半导体层；
在所述半导体层远离所述第一绝缘层一侧沉积形成源极和漏极；
在所述源极以及漏极远离所述半导体层的一侧形成第二绝缘层；
在所述第二绝缘层远离所述源极以及所述漏极的一侧且与沟道区对应的区域形成沟道区保护层，所述沟道区保护层在所述沟道区上的投影与所述沟道区重合。
8.根据权利要求7所述的方法，其特征在于，进一步包括：
在所述栅极以及所述衬底之间形成栅极缓冲层。
9.一种制备权利要求4或5所述的阵列基板的方法，其特征在于，包括：
提供衬底；
在所述衬底上形成栅极缓冲层以及公共电极；
在所述栅极缓冲层远离所述衬底的一侧形成栅极；
形成第一绝缘层，所述第一绝缘层覆盖所述栅极以及所述公共电极；
在所述第一绝缘层远离所述栅极的一侧形成半导体层；
在所述半导体层远离所述第一绝缘层一侧沉积形成源极和漏极；
在所述源极以及漏极远离所述半导体层的一侧形成第二绝缘层；
在所述第二绝缘层远离所述源极以及所述漏极的一侧形成沟道区保护层以及像素电极。
10.根据权利要求9所述的方法，其特征在于，所述公共电极以及所述栅极缓冲层同层设置且同步制备；
任选地，所述像素电极以及所述沟道区保护层同层设置且同步制备。
CN201710221676.7A 2017-04-06 2017-04-06 薄膜晶体管、阵列基板及其制备方法和显示装置 Pending CN106910779A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710221676.7A CN106910779A (zh) 2017-04-06 2017-04-06 薄膜晶体管、阵列基板及其制备方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710221676.7A CN106910779A (zh) 2017-04-06 2017-04-06 薄膜晶体管、阵列基板及其制备方法和显示装置

Publications (1)

Publication Number Publication Date
CN106910779A true CN106910779A (zh) 2017-06-30

Family

ID=59195267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710221676.7A Pending CN106910779A (zh) 2017-04-06 2017-04-06 薄膜晶体管、阵列基板及其制备方法和显示装置

Country Status (1)

Country Link
CN (1) CN106910779A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1776513A (zh) * 2004-11-17 2006-05-24 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN1869797A (zh) * 2005-05-27 2006-11-29 三星电子株式会社 用于显示装置的布线、薄膜晶体管阵列面板及其制造方法
CN101997007A (zh) * 2009-08-07 2011-03-30 株式会社半导体能源研究所 半导体装置及制造半导体装置的方法
CN102456712A (zh) * 2010-10-30 2012-05-16 乐金显示有限公司 制造柔性显示器的方法
CN104538403A (zh) * 2014-12-30 2015-04-22 厦门天马微电子有限公司 阵列基板单元结构、阵列基板、显示装置以及制作方法
CN205789970U (zh) * 2016-05-03 2016-12-07 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN106356407A (zh) * 2016-10-26 2017-01-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1776513A (zh) * 2004-11-17 2006-05-24 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN1869797A (zh) * 2005-05-27 2006-11-29 三星电子株式会社 用于显示装置的布线、薄膜晶体管阵列面板及其制造方法
CN101997007A (zh) * 2009-08-07 2011-03-30 株式会社半导体能源研究所 半导体装置及制造半导体装置的方法
CN102456712A (zh) * 2010-10-30 2012-05-16 乐金显示有限公司 制造柔性显示器的方法
CN104538403A (zh) * 2014-12-30 2015-04-22 厦门天马微电子有限公司 阵列基板单元结构、阵列基板、显示装置以及制作方法
CN205789970U (zh) * 2016-05-03 2016-12-07 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN106356407A (zh) * 2016-10-26 2017-01-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板及其制备方法

Similar Documents

Publication Publication Date Title
WO2019071725A1 (zh) 顶栅自对准金属氧化物半导体tft及其制作方法
CN103208526B (zh) 一种半导体器件及其制造方法
WO2019071751A1 (zh) Tft基板及其制作方法与oled面板的制作方法
CN103489920B (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN104300003B (zh) 薄膜晶体管及其制造方法以及电子设备
CN104409462B (zh) 阵列基板及其制造方法、显示装置
CN105097948A (zh) 薄膜晶体管、阵列基板及其制作方法、显示面板和装置
CN109686794A (zh) 薄膜晶体管及其制造方法、显示装置
WO2013086909A1 (zh) 阵列基板及其制造方法、显示装置
CN107464820A (zh) Esl型tft基板及其制作方法
CN103700629A (zh) 一种阵列基板及其制备方法、显示装置
CN105810693A (zh) 阵列基板及其制作方法、显示装置
CN105742294A (zh) Tft基板的制作方法及制得的tft基板
CN117476662A (zh) 显示面板及其制作方法、显示装置
CN107195687B (zh) 一种tft及其制作方法、阵列基板、显示面板及显示装置
WO2022116313A1 (zh) 一种阵列基板、显示面板及其制备方法
CN109887968A (zh) 一种显示面板及其制作方法
CN105097950A (zh) 薄膜晶体管及制作方法、阵列基板、显示装置
CN111244110B (zh) 一种显示面板以及电子装置
CN103489900A (zh) 一种阻挡层及其制备方法、薄膜晶体管、阵列基板
CN110034131A (zh) 阵列基板及其制造方法、显示面板和显示装置
CN108807518B (zh) 电极结构及其制备方法、阵列基板
CN106910779A (zh) 薄膜晶体管、阵列基板及其制备方法和显示装置
CN104992949B (zh) 一种阵列基板及其制备方法、显示装置
CN111312826B (zh) 一种显示面板及其制作方法、显示模组及电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170630