[go: up one dir, main page]

TWI385803B - 薄膜電晶體陣列面板及其製造方法 - Google Patents

薄膜電晶體陣列面板及其製造方法 Download PDF

Info

Publication number
TWI385803B
TWI385803B TW094133282A TW94133282A TWI385803B TW I385803 B TWI385803 B TW I385803B TW 094133282 A TW094133282 A TW 094133282A TW 94133282 A TW94133282 A TW 94133282A TW I385803 B TWI385803 B TW I385803B
Authority
TW
Taiwan
Prior art keywords
layer
conductive oxide
forming
electrode
conductive
Prior art date
Application number
TW094133282A
Other languages
English (en)
Other versions
TW200618311A (en
Inventor
Je-Hun Lee
Yang-Ho Bae
Beom-Seok Cho
Chang-Oh Jeong
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200618311A publication Critical patent/TW200618311A/zh
Application granted granted Critical
Publication of TWI385803B publication Critical patent/TWI385803B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

薄膜電晶體陣列面板及其製造方法
本發明係關於一種用於一液晶顯示器(LCD)或一有機發光顯示器(OLED)之薄膜電晶體(TFT)陣列面板，及一種用於該薄膜電晶體陣列面板之製造方法。
液晶顯示器(LCD)係最廣泛使用之平板顯示器之一。LCD包括一插入於具備場產生電極之兩面板之間的液晶(LC)層。LCD藉由施加電壓至場產生電極以於LC層中產生一電場來顯示影像，其中該所產生之電場判定於其中之LC分子之定向以調節入射光之偏光。
一種LCD，其包括兩個分別具備場產生電極之面板，其中一面板具有以矩陣排列之複數個像素電極且另一面板具有覆蓋面板之整個表面之一共同電極，該種LCD在LCD市場中占主導地位。
LCD藉由施加一差異電壓至每一像素電極來顯示影像。為達成此目的，具有三個端子以切換實際至像素電極之電壓的薄膜電晶體(TFT)係連接至像素電極，且用以傳輸控制薄膜電晶體之訊號的閘極線及用以傳輸施加至像素電極之電壓的資料線形成於一薄膜電晶體陣列面板上。
TFT係一用於回應來自閘極線之掃描訊號而將影像訊號自資料線傳輸至像素電極之切換元件。
TFT作為一切換元件而應用於一主動式矩陣有機發光顯示器以控制個別發光元件。
同時，習知鉻(Cr)為用於TFT陣列面板之閘極線及資料線的主要材料。
考慮到LCD尺寸增加之趨勢，由於閘極線及資料線之長度隨LCD尺寸而增加，所以迫切要求一種具有低電阻率之材料。相應地，可限制將Cr應用於較大尺寸LCD。
銅(Cu)歸因於其低電阻率而為Cr之熟知替代品。然而，Cu與玻璃基板之不良黏附性及Cu難以被蝕刻係將Cu應用於閘極線及資料線中之障礙。
相應地，需要解決上述問題並提供一種具有低電阻率及良好可靠性之訊號線的薄膜電晶體陣列面板。
根據本發明，提供一種薄膜電晶體陣列面板。該薄膜電晶體陣列面板包含一絕緣基板；一形成於該絕緣基板上之閘極線；一形成於該閘極線上的閘極絕緣層；形成於該閘極絕緣層上的一汲電極及一具有一源電極的資料線，該汲電極係與該源電極相鄰且其間具有一間隙；及一耦接至該汲電極的像素電極，其中該閘極線、該資料線、及該汲電極中之至少一者包含一包含一導電氧化物的第一導電層及一包含銅(Cu)的第二導電層。
此處，該第一導電層含有選自ITO、ITON、IZO及IZON之至少一種材料。
根據本發明，提供一種製造一薄膜電晶體陣列面板的方法。該方法包含：於一絕緣基板上形成一具有一閘電極之閘極線；於該閘極線上依序沉積一閘極絕緣層及一半導體層；於該閘極絕緣層及該半導體上形成一汲電極及一具有一源電極之資料線，該汲電極係與該源電極相鄰且其間具有一間隙；及形成一耦接至該汲電極的像素電極，其中形成閘極線與形成資料線及汲電極中之至少一步驟包含形成一導電氧化物層及形成一含Cu之導電層。
形成閘極線與形成資料線及汲電極中之至少一個步驟可包含一在形成一含Cu導電層之後形成一導電氧化物層的步驟。
導電氧化物層可包含IZO或ITO。
形成導電氧化物層的步驟可包含將導電氧化物層曝露至一含氮氣體。
形成導電氧化物層之步驟可包含將導電氧化物材料曝露至氫(H2 )及水蒸氣(H2 O)中至少一者。
形成導電氧化物層的步驟可於25℃至150℃之間的溫度下執行。
現將參看隨附圖式在下文中更完整地描述本發明的較佳實施例，於該等隨附圖式中展示本發明的較佳實施例。然而，可以不同形式實施本發明且本發明不應被理解為限制於本文中所述之實施例。相反，提供此等實施例為使此揭示內容徹底且完整，並將本發明之範疇完全傳達給熟習此項技術者。
於圖式中，為清晰起見誇示了層、薄膜、及區的厚度。相同數字始終指示相同元件。應瞭解，當諸如層、薄膜、區、或基板之元件被稱為係於另一元件"上"時，其可直接在其它元件上或亦可存在介入元件。
現將參看隨附圖式詳細描述根據本發明之實施例之用於LCD及OLED之TFT陣列面板及其製造方法。
[實施例1]
首先，將參看圖1及圖2詳細描述根據本發明之一實施例之用於LCD的TFT陣列面板。
圖1為根據本發明之一實施例之用於LCD的TFT陣列面板之布局圖，且圖2為沿線II－II剖開之圖1中所示之TFT陣列面板的剖視圖。
用於傳輸閘極訊號之複數個閘極線121係形成於一絕緣基板110上。閘極線121主要形成於水平方向中且其局部部分形成複數個閘電極124。又，閘極線121向下方延伸之不同局部部分形成複數個擴展部分127。閘極線121之一末端部分129具有一加大寬度以與一諸如驅動電路之外部設備連接。
閘極線121具有第一層124p、127p及129p；及第二層124q、127q及129q；及第三層124r、127r及129r。第一層124p、127p及129p包含一諸如ITO(氧化銦錫)或IZO(氧化銦鋅)之導電氧化物，並形成於基板110上。第二層124q、127q及129q包含一諸如形成於第一層124p、127p及129p上之Cu及Cu合金的含Cu金屬。第三層124r、127r及129r包含諸如形成於第二層124q、127q及129q上之ITO或IZO之導電氧化物。
此處，第三層124r、127r及129r防止第二層124q、127q及129q之Cu擴散入一形成於第三層上之閘極絕緣層140。
當一導電氧化物安置於一Cu層與一基板之間時，應增強該Cu層與該基板之間的黏附性以防止Cu層剝落及提離。
當導電氧化物包含非晶系ITO時，Cu層與基板之間的黏附性較顯著增強。此係因為於一低溫下形成之非晶系ITO層隨後於形成閘極絕緣層140及半導體層151之過程中經受約200℃之高溫，藉此導致ITO層結晶。
可藉由相同蝕刻製程來蝕刻一Cu層及一導電氧化物層(諸如ITO層或IZO層)。由於酸性物會嚴重影響Cu，所以當曝露於酸性物時Cu被非常快速地蝕刻。相應地，通常使用弱酸蝕刻Cu層。然而，由於蝕刻其它金屬(諸如Mo、Cr及Ti)較Cu慢得多，因而當將此等金屬用作Cu層之底層時，需應用兩不同之蝕刻條件以圖案化彼等層。相反，由於非晶系ITO或IZO可藉由相同蝕刻製程與Cu層一起蝕刻，因而可同時將它們圖案化以形成閘極線121。
第一層124p、127p及129p及第三層124r、127r及129r可包含一ITON層或IZON層以防止在第二層124q、127q及129q與第一層124p、127p及129p及第三層124r、127r及129r之介面處之Cu氧化。ITON層或IZON層係藉由將ITO層或IZO層曝露於氮氣氛而形成並防止歸因於Cu氧化所導致的電阻快速增加。
第三層124r、127r及129r、第二層124q、127q及129q及第一層124p、127p及129p之側面係相對於基板110之一表面傾斜，且其傾斜角度範圍為自約30度至80度。
較佳包含氮化矽(SiNx )之閘極絕緣層140形成於閘極線121上。
較佳包含氫化非晶系矽(縮寫成"a－Si")之複數個半導體條紋151係形成於閘極絕緣層140。每一半導體條紋151大體上於縱向方向延伸並呈週期性地彎曲。每一半導體條紋151具有伸向閘電極124之複數個突出部154。在閘極線121附近每一半導體條紋151之寬度變得較大以使半導體條紋151覆蓋閘極線121之較大區域。
較佳包含重摻雜有一n型雜質之矽化物或n＋氫化a－Si之複數個歐姆接觸條紋161及歐姆接觸島狀物165係形成於半導體條紋151上。每一歐姆接觸條紋161具有複數個突出部163，且突出部163與歐姆接觸島狀物165係成對定位於半導體條紋151之突出部154上。
半導體條紋151及歐姆接觸161及165之側面呈楔形，且半導體條紋151及歐姆接觸161及165之側面傾斜角度較佳在約30度至80度範圍內。
複數個資料線171、複數個汲電極175及複數個儲存電容器導體177係形成於歐姆接觸161及165與閘極絕緣層140上。
用於傳輸資料電壓之資料線171大體上於縱向方向延伸並與閘極線121相交以界定呈矩陣排列之像素區域。具有伸向汲電極175之複數個分枝的每一資料線171形成複數個源電極173，並具有一有增大寬度之末端部分179。每對源電極173與汲電極175係於閘電極124處彼此分離，並彼此對立。
資料線171、汲電極175及儲存電容器導體177具有第一層171p、175p及177p、第二層171q、175q及177q及第三層171r、175r及177r。第一層171p、175p及177p及第三層171r、175r及177r係分別安置於第二層171q、175q及177q之下方及上方處。第一層171p、175p及177p及第三層171r、175r及177r包含一導電氧化物。第二層171q、175q及177q包含一諸如Cu或Cu合金之含Cu金屬。
第一層171p、175p及177p及第三層171r、175r及177r可包含ITO或IZO。此處第一層171p、175p及177p及第三層171r、175r及177r之導電氧化物防止第二層171q、175q及177q之Cu擴散入半導體層151及形成於其上之一像素電極190中。當導電氧化物層包含ITO時，非晶系ITO係較佳的。由於非晶系ITO或IZO可藉由相同蝕刻製程與Cu一起被蝕刻，因而可將它們同時圖案化以形成具有一無底切之平滑輪廓的資料線171。第一層171p、175p及177p及第三層171r、175r及177r較佳包含一ITON層或IZON層以防止在第二層171q、175q及177q與第一及第三層171p、175p、177p、171r、175r及177r之介面處的Cu氧化。ITON層或IZON層係藉由將ITO層或IZO層曝露於氮氣氛而形成，且有助於防止歸因於Cu氧化所導致之電阻快速增加。
閘電極124、源電極173及汲電極175，連同半導體條紋151之一突出部154一起形成一具有一安置於源電極173與汲電極175之間且形成於突出部154中的通道之TFT。儲存電容器導體177與閘極線121之擴展部分127重疊。
資料線171、汲電極175及儲存電容器導體177具有楔形側面，且側面之傾斜角度在約30度至80度範圍內。
歐姆接觸161及165僅插入於半導體條紋151與資料線171之間及汲電極175與半導體條紋151之突出部154之間以減少其間之接觸電阻。
半導體條紋151係部分曝露在源電極173與汲電極175之間的位置處及未由資料線171及汲電極175覆蓋之其它位置處。大部分半導體條紋151較資料線171窄，但半導體條紋151之寬度在鄰近半導體條紋151與閘極線121彼此彙集之位置處變寬以防止資料線171斷開。
鈍化層180係提供於資料線171、汲電極175、儲存電容器導體177、以及半導體條紋151之曝露區上，該鈍化層180包含一具有大體平面化特性及光敏性之有機材料或一具有低介電常數之絕緣材料，諸如a－Si：C：O、a－Si：O：F、等等。可藉由電漿增強化學氣相沉積(PECVD)形成此鈍化層180。為了防止鈍化層180之有機材料接觸曝露於資料線171與汲電極175之間的半導體條紋151，可用在有機材料層下方額外形成一由SiNx 或SiO2 製成之絕緣層之下方式來構造鈍化層180。
於鈍化層180中，形成複數個接觸孔181、185、187及182以分別曝露閘極線121之一末端部分129、汲電極175、儲存電容器導體177、以及資料線171之一末端部分179。
包含IZO或ITO之複數個像素電極190及複數個接觸助件81及82係形成於鈍化層180上。
由於像素電極190分別經由接觸孔185及187與汲電極175及儲存電容器導體177進行實體及電連接，因而像素電極190自汲電極175接收資料電壓並將該資料電壓傳輸至儲存電容器導體177。
施加有資料電壓之像素電極190利用一施加有一共同電壓之相對面板(未說明)之共同電極(未說明)產生一電場，以便重新排列液晶層中之液晶分子。
又，如上所述，像素電極190與共同電極形成一電容器以於關閉TFT之後儲存並保持所接收電壓。此電容器將被稱為一"液晶電容器"。為增強電壓儲存能力，提供另一電容器，該電容器與液晶電容器以並聯方式連接並將被稱為一"儲存電容器"。儲存電容器係形成於像素電極190與相鄰閘極線121之重疊部分處，該相鄰閘極線121被稱為"先前閘極線"。提供閘極線121之擴展部分127以確保最大可能之重疊區域並因此增加儲存電容器之儲存容量。儲存電容器導體177係連接至像素電極190並與擴展部分127重疊，且被提供於鈍化層180之下方以使像素電極190鄰近先前閘極線121。
接觸助件81及82係分別連接至閘極線121及資料線171之末端部分129及179。接觸助件81及82分別於閘極線121之末端部分129與外部設備(諸如驅動積體電路)之間及於資料線171之末端部分179與外部設備之間提供保護及補充黏著力。由於接觸助件81及82並非必需元件，因而應用該等接觸助件81及82係可選擇的。
現將參看圖3A至圖6B以及圖1及圖2詳細描述一TFT陣列面板之製造方法。
首先，如圖3A及圖3B中所示，導電氧化物之一第一層(諸如ITO或IZO)、含Cu金屬之一第二層及導電氧化物之一第三層(諸如ITO或IZO)係形成於一絕緣基板110上。
可藉由共同濺鍍沉積第一層及第二層。將兩目標安裝於用於共同濺鍍之相同濺鍍腔室中。一目標包含一導電氧化物，諸如ITO或IZO。另一目標包含一含Cu金屬，諸如Cu或Cu合金。下文，將描述一ITO目標及一Cu目標之實例。如下執行共同濺鍍。
首先，為沉積一第一ITO層，施加電力至ITO目標而不將電力施加至Cu目標。當於25℃與150℃之間的溫度下執行濺鍍的同時供應氫氣(H2 )或水蒸氣(H2 O)。此等條件導致形成一非晶系ITO層。該ITO層具有50至500之厚度。
接著，藉由切換電力以施加於Cu目標而不施加於ITO目標來沉積一Cu層。該Cu層具有50至2,000之厚度。
接著，藉由再次切換電力以施加於ITO目標而不施加於Cu目標來沉積一第二ITO層。當於25℃與150℃之間的溫度下執行濺鍍的同時供應氫氣(H2 )或水蒸氣(H2 O)。此等條件導致形成一非晶系ITO層。該第二ITO層具有50至500之厚度。
當濺鍍ITO目標以形成一ITON層時可應用氮氣(N2 )、一氧化二氮(N2 O)或氨(NH3 )。
當一導電氧化物層安置於一Cu層與一基板之間時，Cu層與基板之間之黏附性增強。塗覆於Cu層頂部之導電氧化物層防止Cu擴散入將形成於其上之一閘極絕緣層140中。
當導電氧化物層包含非晶系ITO時，Cu層與基板110之間的黏附性顯著增強。此係因為於低溫下形成之非晶系ITO在形成閘極絕緣層140及一半導體層151之過程中會經受約200℃之高溫，藉此導致ITO層結晶。
可藉由一弱酸來蝕刻非晶系ITO層或非晶系I之O層。由於酸性物會嚴重影響Cu，所以當曝露於酸性物時Cu被非常快速地蝕刻。相應地，通常使用弱酸來蝕刻Cu層。然而，由於蝕刻諸如Mo、Cr及Ti之其它金屬較Cu慢得多，因而當將此等金屬用作Cu層之底層，需應用兩個不同之蝕刻條件來圖案化彼等層。相反，由於可藉由弱酸將非晶系ITO或IZO與Cu層一起蝕刻，因而可將它們同時圖案化以形成閘極線121。
如在以上描述，當一非晶系ITO或IZO層安置於一Cu層與一基板之間時，該Cu層與該基板之間的黏附性增強。非晶系ITO或IZO層防止Cu擴散入其它層。
當於濺鍍ITO或IZO目標過程中應用氮氣(N2 )、一氧化二氮(N2 O)或氨(NH3 )時，可形成ITON或IZON層以防止在介面處之Cu層被氧化。
而後，將一光阻塗覆於第二ITO層上並利用經由一光罩之光來照明。接著，顯影該被照明之光阻。
使用諸如過氧化氫(H2 O2 )或一含有適量磷酸(H2 PO3 )、硝酸(HNO3 )及醋酸(CH3 COOH)之共同蝕刻劑之蝕刻劑同時蝕刻兩ITO層及Cu層以形成複數個閘極線121。
藉由上述製程，如圖3A及圖3B中所示，形成具有複數個閘電極124、擴展部分127及末端部分129之複數個閘極線121。
參看圖4A及圖4B，在相繼沉積一閘極絕緣層140、一本征a－Si層及一非本征a－Si層之後，光蝕刻非本征a－Si層及本征a－Si層以形成分別具有突出部164及154之複數個非本征半導體條紋161及複數個本征半導體條紋151。閘極絕緣層140較佳包含具有約2,000至約5,000之厚度的氮化矽，且沉積溫度較佳在約250℃與約500℃之間的範圍內。
由於在超過200℃之高溫下執行此製程，因而可使得閘極線121之非晶系ITO結晶。
接著，導電氧化物之一第一層(諸如ITO)、含Cu金屬之一第二層及導電氧化物之一第三層(諸如ITO)係相繼沉積於非本征半導體條紋161上。
導電氧化物之第一層及第三層防止第二層之Cu擴散入半導體層151及將形成於其上之一像素電極190中。
第一層及第三層可包含ITO或IZO。當第一層及第三層係由ITO形成時，在於25℃與150℃之間的溫度下執行濺鍍的同時應用氫氣(H2 )或水蒸氣(H2 O)。此操作條件導致形成一非晶系ITO層。
由於可藉由弱酸將非晶系ITO或IZO與Cu層一起蝕刻，因而可同時圖案化該等層。
當於濺鍍ITO或IZO目標過程中應用氮氣(N2 )、一氧化二氮(N2 O)、或氨(NH3 )時，形成ITON或IZON層以防止在介面處之Cu層被氧化。
形成第一及第三層具有約50至500之厚度並形成第二層具有約1,500至3,000之厚度。
而後，將一光阻塗覆於第三層上並利用經由一光罩之光來照明。接著，顯影該被照明之光阻。
使用諸如，過氧化氫(H2 O2 ))或一含有適量磷酸(H2 PO3 )、硝酸(HNO3 )及醋酸(CH3 COOH)之一共同蝕刻劑的蝕刻劑同時蝕刻第一至第三層以形成複數個資料線171。
藉由上述製程，如圖5A及圖5B中所示，形成具有複數個源電極173、複數個汲電極175、一末端部分179及儲存電容器導體177之複數個資料線171。
接著，藉由蝕刻移除非本征半導體條紋161之未由資料線171及汲電極175覆蓋之部分以形成複數個歐姆接觸163及165，並曝露本征半導體條紋151部分。氧電漿處理可跟隨其後進行以穩固半導體條紋151之曝露表面。
參看圖6A及圖6B，鈍化層180與閘極絕緣層140一起沉積並乾式蝕刻以形成複數個接觸孔181、185、187及182。較佳在閘極絕緣層140與鈍化層180具有大體上相同之蝕刻比率的蝕刻條件下蝕刻閘極絕緣層140及鈍化層180。
當鈍化層包含一光敏材料時，可僅使用光微影形成接觸孔，而無需隨後之蝕刻步驟。
接著，將一氧化銦錫(ITO)層在鈍化層180上沉積約400至1500之厚度並將其圖案化以形成複數個像素電極190及接觸組件81及82。
於本實施例中，ITO為主要導電氧化物，但諸如IZO之另一導電氧化物亦可用作本發明之一導電氧化物。
於本實施例中，導電氧化物係安置於Cu層之下方及上方。然而，可省略上方及下方導電氧化物層中之一者。
[實施例2]
現將描述根據本發明之另一實施例之用於主動式矩陣發光顯示器(AM－OLED)之一TFT面板。
圖7為根據本發明之另一實施例之用於OLED之TFT陣列面板的布局圖。圖8A及圖8B為分別沿線VIIIa－VIIIa'及線VIIIb－VIIIb'剖開之圖7所示之TFT陣列面板的剖視圖。
包括複數個閘極線121(其包括複數個第一閘電極124a及複數個第二閘電極124b)之複數個閘極導體係形成於一諸如透明玻璃之絕緣基板110上。
傳輸閘極訊號之閘極線121大體上於一橫向方向中延伸且彼此分離。如自圖7中所示之透視圖所檢視，第一閘電極124a向上突起。閘極線121可延伸以連接至一整合於基板110上之驅動電路(未圖示)。另外，閘極線121可具有一有一較大區域之一末端部分以與另一層或一安裝於基板110上或安置於諸如一可附著至基板110之可撓印刷電路薄膜(未圖示)之另一設備上的外部驅動電路連接(未圖示)。
每一第二閘電極124b係與閘極線121分離並包括一大體於在兩相鄰閘極線121之間的橫向方向延伸之儲存電極133。
閘極線121、第一及第二閘電極124a及124b及儲存電極133具有第一層124ap、124bp及133p、及形成於第一層124ap、124bp及133p上之第二層124aq、124bq及133q、及形成於第二層124aq、124bq及133q上之第三層124ar、124br及133r。第一層124ap、124bp及133p包含一諸如ITO或IZO之導電氧化物。第二層124aq、124bq及133q包含一諸如Cu或Cu合金之含Cu金屬。第三層124ar、124br及133r包含一諸如ITO或IZO之導電氧化物。
此處，第三層124ar、124br及133r防止第二層124aq、124bq及133q之Cu擴散入形成於第三層上之閘極絕緣層140中。
當將一導電氧化物層安置於Cu層與基板層之間時，Cu層與基板之間的黏附性增強以防止Cu層剝離及提離。
當導電氧化物層包含非晶系ITO時，Cu層與基板之間的黏附性顯著增強。此係因為於低溫下形成之非晶系ITO在形成閘極絕緣層140及一半導體層151之過程中經受約200℃之高溫，藉此導致ITO層結晶。
可藉由相同蝕刻製程蝕刻一Cu層及一導電氧化物層(諸如ITO層或IZO層)。由於酸性物會嚴重影響Cu，因而酸性物可非常快速地蝕刻Cu。相應地，通常弱酸用以蝕刻Cu層。然而，由於蝕刻諸如Mo、Cr及Ti之其它金屬較Cu慢得多，因而將當此等金屬用作Cu層之底層時，需應用兩不同之蝕刻條件以圖案化彼等層。相反，由於非晶系ITO或IZO與Cu層可藉由相同蝕刻製程一起蝕刻，藉此可同時圖案化該等層以形成閘極線121。
第一層124ap、124bp及133p及第三層124ar、124br及133r可包含一ITON層或IZON層以防止在第二層124aq、124bq及133q與第一層124ap、124bp及133p及第三層124ar、124br及133r之介面處的Cu氧化。ITON層或IZON層係藉由將ITO層或IZO層曝露於氮氣氛而形成，並有助於防止歸因於Cu氧化所導致之電阻快速增加。
此外，閘極導體121及124b之側面係相對於基板110之一表面傾斜，且其傾斜角度範圍為自約30度至80度。較佳包含氮化矽(SiNx )之閘極絕緣層140係形成於閘極導體121及124b上。
較佳包含氫化非晶系矽(縮寫成"a－Si")之複數個半導體條紋151及島狀物154b係形成於閘極絕緣層140。每一半導體條紋151大體上於縱向方向延伸，並具有伸向第一閘電極124a之複數個突出部154a。每一半導體島狀物154b橫過一第二閘電極124b並包括與第二閘電極124b之儲存電極133重疊之一部分157。
較佳包含重摻雜有一諸如磷之n型雜質的矽化物或n＋氫化a－Si之複數個歐姆接觸條紋161及歐姆接觸島狀物163b、165a及165b係形成於半導體條紋151及島狀物154b上。每一歐姆接觸條紋161具有複數個突出部163a，且突出部163a與歐姆接觸島狀物165a係成對定位於半導體條紋151之突出部154a上。歐姆接觸島狀物163b及165b係成對定位於半導體島狀物154b上。
半導體條紋151及島狀物154b以及歐姆接觸161、163b、165a及165b之側面係相對於基板之一表面傾斜，且其傾斜角度較佳在約30度至80度之間的範圍內。
包括複數個資料線171、複數個電壓傳輸線172及複數個第一及第二汲電極175a及175b之複數個資料導體係形成於歐姆接觸161、163b、165a及165b及閘極絕緣層140上。
用於傳輸資料訊號之資料線171大體上於縱向方向延伸並與閘極線121相交。每一資料線171包括複數個第一源電極173a、及一具有一大的區域以與另一層或一外部設備接觸之末端部分。資料線171可直接連接至用於產生閘極訊號之資料驅動電路，該資料驅動電路可整合於基板110上。
用於傳輸驅動電壓之電壓傳輸線172大體於縱向方向延伸並與閘極線121相交。每一電壓傳輸線172包括複數個第二源電極173b。電壓傳輸線172可彼此連接。電壓傳輸線172與半導體島狀物154b之儲存區157重疊。
第一及第二汲電極175a及175b係與資料線171及電壓傳輸線172分離，並彼此分離。每對第一源電極173a與第一汲電極175a相對於一第一閘電極124a彼此相對安置，且每對第二源電極173b及第二汲電極175b相對於一第二閘電極124b彼此相對安置。
一第一閘電極124a、一第一源電極173a、一第一汲電極175a、及半導體條紋151之一突出部154a形成一具有一安置於第一源電極173a與第一汲電極175a之間且形成於突出部154a中的通道之切換TFT。同時，一第二閘電極124b、一第二源電極173b、一第二汲電極175b及一半導體島狀物154b形成一具有一安置於第二源電極173b與第二汲電極175b之間且形成半導體島狀物154b中之通道的驅動TFT。
閘極導體171、172、175a及175b較佳具有第一層171p、172p、175ap及175bp、第二層171q、172q、175aq及175bq及第三層171r、172r、175ar及175br。第二層171q、172q、175aq及175bq包含諸如Cu或Cu合金之含Cu金屬。第一層171p、172p、175ap及175bp及第三層171r、172r、175ar及175br分別安置於第二層171q、172q、175aq及175bq之下方及上方。第一層171p、172p、175ap及175bp及第三層171r、172r、175ar及175br包含一導電氧化物。
第一層171p、172p、175ap及175bp及第三層171r、172r、175ar及175br可包含ITO或IZO。此處，第一層171p、172p、175ap及175bp及第三層171r、172r、175ar及175br包含一導電氧化物以防止第二層171q、172q、175aq及175bq之Cu擴散入半導體層151及形成於其上之一像素電極190中。當導電氧化物層包含ITO時，非晶系ITO係較佳的。由於非晶系ITO或IZO與Cu可藉由相同蝕刻製程一起蝕刻，因而可將它們同時圖案化以形成具有一平滑輪廓之資料線171。
第一層171p、172p、175ap及175bp及第三層171r、172r、175ar及175br較佳包含一ITON層或IZON層以防止在第二層171q、172q、175aq及175bq與第一及第三層171p、172p、175ap、175bp、171r、172r、175ar及175br之介面處之Cu氧化。ITON層或IZON層係藉由將ITO層或IZO層曝露於氮氣氛而形成，且其防止歸因於Cu氧化所導致之電阻快速增加。
如同閘極導體121及124b，資料導體171、172、175a及175b具有相對於基板110之表面呈楔形之側面，且其傾斜角度較佳在自約30度至80度範圍內。
歐姆接觸161、163b、165a及165b僅插入於底層半導體條紋151及島狀物154b與其上之覆蓋資料導體171、172、175a及175b之間，並減少其間之接觸電阻。半導體條紋151包括未由資料導體171、172、175a及175b覆蓋之複數個曝露部分。
如上所述，大部分半導體條紋151較資料線171窄，但半導體條紋151之寬度在半導體條紋151與閘極線121彼此彙集之位置附近變寬以防止資料線171斷開。
一鈍化層180係形成於資料導體171、172、175a及175b、以及半導體條紋151及島狀物154b之曝露部分上。鈍化層180較佳包含一無機材料(諸如氮化矽或氧化矽)、一具有良好平面特性之光敏有機材料、或一具有低於4.0之介電常數之低介電絕緣材料(諸如a－Si：C：O及a－Si：O：F)，且由藉由電漿增強化學氣相沉積(PECVD)而形成。鈍化層180可包括一無機絕緣體之下部薄膜及一有機絕緣體之上部薄膜。
鈍化層180具有分別曝露第一汲電極175a、一第二閘電極124b、第二汲電極175b、以及閘極線121及資料線171之末端部分129及179之部分的複數個接觸孔189、183、185、181及182。
接觸孔181及182曝露閘極線121及資料線171之末端部分129及179以提供閘極線121及資料線171與外部驅動電路之間的連接。各向異性導電薄膜係安置於外部驅動電路之輸出端子與末端部分129及179之間以輔助電連接及實體附著。然而，當直接於基板110上製造驅動電路時，不形成接觸孔。於直接於基板110上製造閘極驅動電路之實施例中，當資料驅動電路係形成為分離晶片時，僅形成曝露資料線171之末端部分179的接觸孔181。
複數個像素電極190、複數個連接部件192及複數個接觸助件81及82係形成於鈍化層180上。
像素電極190經由接觸孔185連接至第二汲電極175b。連接部件192經由接觸孔189及183連接第一汲電極175a與第二閘電極124b。接觸助件81及82分別經由接觸孔181及182連接至閘極線121及資料線171之末端部分129及179。像素電極190、連接部件192及接觸助件81及82包含一諸如ITO或IZO之透明導體。
一分隔區(partition)803、一輔助電極272、複數個發光部件70及一共同電極270係形成於鈍化層180及像素電極190上。
分隔區803包含一有機或無機絕緣材料並形成有機發光單元之圖框。分隔區803係沿像素電極190之邊界而形成並界定一充滿有機發光材料之空間。
發光部件70係安置於像素電極190上且由分隔區803包圍。發光部件70包含一發射紅、綠、或藍光之發光材料。相繼並重複安置發射紅、綠及藍光之部件70。
輔助電極272具有與分隔區803大體相同之平面圖案。輔助電極272與共同電極270接觸以減少共同電極270之電阻。
共同電極270形成於分隔區803、輔助電極272及發光部件70上。共同電極270包含一具有低電阻率之諸如Al的金屬。此實施例說明一背面發光OLED。然而，於倂入一前面發光OLED或一雙面發光OLED之實施例中，共同電極270包含一諸如ITO或IZO之透明導體。
現將參看圖9A至圖22B以及圖7至圖8B詳細描述根據本發明之一實施例之圖7至圖8B中所示的TFT陣列面板之製造方法。
圖9、圖11、圖13、圖15、圖17、圖19及圖21為根據本發明之一實施例之製造方法的中間步驟中圖7至8B所示之TFT陣列面板的布局圖。圖10A及10B為沿線Xa－Xa'及Xb－Xb'剖開之圖9所示之TFT陣列面板的剖視圖。圖12A及圖12B為沿線XIIa－XIIa'及XIIb－XIIb'剖開之圖11所示之TFT陣列面板的剖視圖。圖14A及圖14B為沿線XIVa－XIVa'及XIVb－XIVb'剖開之圖13所示之TFT陣列面板的剖視圖。圖16A及圖16B為沿線XVIa－XVIa'及XVIb－XVIb'剖開之圖15所示之TFT陣列面板的剖視圖。圖18A及圖18B為沿線XVIIIa－XVIIIa'及XVIIIb－XVIIIb'剖開之圖17所示中之TFT陣列面板的剖視圖。圖20A及圖20B為沿線XXa－XXa'及XXb－XXb'剖開之圖19所示之TFT陣列面板的剖視圖。圖22A及圖22B為沿線XXIIa－XXIIa'及XXIIb－XXIIb'剖開之圖21所示之TFT陣列面板的剖視圖。
首先，如圖9及圖10B中所示，一諸如ITO或IZO之導電氧化物之一第一層、含Cu金屬之一第二層及一諸如ITO或IZO之導電氧化物之一第三層係形成於一絕緣基板110上。
可藉由共同濺鍍沉積第一層及第二層。將兩目標安裝於用於共同濺鍍之相同濺鍍腔室中。一目標包含一諸如ITO或IZO之導電氧化物，且另一目標包含一諸如Cu或Cu合金之含Cu金屬。下文，將描述一ITO目標及一Cu目標之實例。
如下執行共同濺鍍。
首先，為沉積一第一ITO層，施加電力至ITO目標而不施加電力至Cu目標。當於25℃與150℃之間的溫度下執行濺鍍的同時供應氫氣(H2 )或水蒸氣(H2 O)時。此等條件導致形成一非晶系ITO層。該ITO層具有50至500之厚度。
接著，藉由切換電力以施加於Cu目標而不施加於ITO目標來沉積一Cu層。該Cu層具有50至2000之厚度。
接著，藉由再次切換電力以施加於ITO目標而不施加於Cu目標來沉積一第二ITO層。當於25℃與150℃之間之溫度下執行濺鍍的同時供應氫氣(H2 )或水蒸氣(H2 O)。此等條件導致形成一非晶系ITO層。該第二ITO層具有50至500之厚度。
於濺鍍ITO目標以形成一ITON層之過程中可施加氮氣(N2 )、一氧化二氮(N2 O)或氨(NH3 )。
當一導電氧化物層安置於一Cu層與一基板之間時，Cu層與基板之間的黏附性增強。塗覆於Cu層頂部之導電氧化物層防止Cu擴散入將形成於其上之一閘極絕緣層140中。
當導電氧化物層包含非晶系ITO時，Cu層與基板110之間的黏附性顯著增強。此係因為於低溫下形成之非晶系ITO在形成閘極絕緣層140及一半導體層151之過程中經受了約200℃之高溫，藉此導致ITO層結晶。
可藉由一弱酸蝕刻非晶系ITO層或非晶系IZO層。由於酸性物會嚴重影像Cu，因而酸性物可非常快速地蝕刻Cu。相應地，弱酸通常用以蝕刻Cu層。然而，由於蝕刻諸如Mo、Cr及Ti之其它金屬較Cu慢得多，因而當將此等金屬用作Cu層之底層時，需應用兩不同之蝕刻條件以圖案化彼等層。相反，由於非晶系ITO或IZO與Cu層可藉由弱酸一起蝕刻，因而可將該等層同時圖案化形成閘極線121、第二閘電極124b及電壓傳輸線172。
如在以上描述中，當一非晶系ITO或IZO層安置於一Cu層與一基板之間時，Cu層與基板之間的黏附性增強。非晶系ITO或IZO層防止Cu擴散至另一層。
當於濺鍍ITO或IZO目標過程中用於氮氣(N2 )、一氧化二氮(N2 O)或氨(NH3 )時，形成ITON或IZON層以防止在介面處之Cu層被氧化。
而後，將一光阻塗覆於第二ITO層上並利用經由一光罩之光來照明。接著，顯影該被照明之光阻。
使用一蝕刻劑同時蝕刻兩ITO層及Cu層以形成複數個閘極線121、第二閘電極124b及電壓傳輸線172。蝕刻劑可為過氧化氫(H2 O2 )或一含有適量磷酸(H2 PO3 )、硝酸(HNO3 )及醋酸(CH3 COOH)之共同蝕刻劑中之一者。
參看圖11至圖12B，在相繼沉積一閘極絕緣層140、一本征a－Si層及一非本征a－Si層之後，光蝕刻非本征a－Si層及本征a－Si層以形成複數個非本征半導體條紋164、及包括閘極絕緣層140上之突出部154a之複數個本征半導體條紋151及島狀物154b。閘極絕緣層140較佳包含具有約2,000至約5,000之厚度的氮化矽，且沉積溫度較佳在約250℃與約500℃之間的範圍內。
由於在超過200℃之高溫下執行此製程，因而使得閘極線121之非晶系ITO結晶。
接著，參看圖13至圖14B，諸如ITO之導電氧化物之一第一層、含Cu金屬之一第二層及諸如ITO之導電氧化物之一第三層係相繼沉積於非本征半導體條紋161上。
導電氧化物之第一層及第三層防止第二層之Cu擴散入半導體層151及將形成於其上之一像素電極190中。
第一層及第三層可包含ITO或IZO。當第一層及第三層係由ITO形成時，在於25℃與150℃之間之溫度下執行濺鍍的同時供應氫氣(H2 )或水蒸氣(H2 O)。此操作條件導致形成一非晶系ITO層。
由於非晶系ITO或IZO與Cu層可藉由弱酸一起蝕刻，因而可同時圖案化該等層。
當於濺鍍ITO或IZO目標過程中供應氮氣(N2 )、一氧化二氮(N2 O)或氨(NH3 )時，可形成ITON或IZON層以防止在介面處之Cu層被氧化。
形成第一及第三層具有約50至500之厚度，並形成第二層以具有約1,500至3,000之厚度。
而後，將一光阻塗覆於第三ITO層上並利用經由一光罩之光來照明。接著，顯影該被照明之光阻。
使用一諸如，過氧化氫(H2 O2 )或一含有適量磷酸(H2 PO3 )、硝酸(HNO3 )及醋酸(CH3 COOH)之共同蝕刻劑的蝕刻劑同時蝕刻第一至第三層以形成複數個資料線171。
藉由上述製程，如圖13至圖14B中所示，形成具有複數個第一源電極173a、複數個第一及第二電極175a及175b、及形成有第二源電極173b之複數個電壓傳輸線172之複數個資料線171。
在移除光阻之前或之後，藉由蝕刻移除非本征半導體條紋164之未被資料導體171、172、175a及175b覆蓋之部分以形成包括突出部163a之複數個歐姆接觸條紋161、以及複數個歐姆接觸島狀物163b、165a及165b，並曝露本征半導體條紋151及島狀物154b之部分。
氧電漿處理可跟隨其後進行以穩固半導體條紋151之曝露表面。
參看圖15至圖16B，一鈍化層180係由一有機絕緣材料或一無機絕緣材料形成。由於在超過200℃之高溫下執行此製程，因而使得資料導體171、172、175a及175b之非晶系ITO結晶。
圖案化鈍化層180以形成曝露第一及第二汲電極175a及175b、第二閘電極124b、閘極線121之一末端部分129及資料線171之一末端部分179之複數個接觸孔189、185、183、181及182。
參看圖17至圖18B，包含ITO或IZO之複數個像素電極190、複數個連接部件192及接觸助件81及82係形成於鈍化層180上。
參看圖19至圖20B，單一蝕刻步驟之前可使用單一光微影步驟形成一分隔區803及一輔助電極272。最後，在遮蔽之後藉由沉積或噴墨印刷將較佳包含多層之複數個有機發光部件70形成於開口中，且隨後形成一共同電極270，其如圖21至圖22B中所示。
根據本發明，由於導電氧化物層係安置於一Cu層與一基板之間，因而增強了該Cu層與該基板之間的黏著力及蝕刻效率。此外，導電氧化物層防止Cu擴散至另一層。相應地，改良了訊號線之可靠性。
於本實施例中，ITO為主要導電氧化物，但諸如IZO之另一導電氧化物亦可用作本發明之一導電氧化物。
於本實施例中，導電氧化物係安置於Cu層之下方及上方。然而，可省略上方及下方之導電氧化物層中之一者。
儘管在上文已詳細描述了本發明之較佳實施例，但應清楚瞭解，可呈現於熟習此項技術者之本文所教授之基本發明概念的許多變化及/或修正仍將屬於隨附申請專利範圍所界定之本發明的精神及範疇。
110．．．絕緣基板
121．．．閘極線
124．．．閘電極
131．．．儲存電極線
140．．．閘極絕緣層
150．．．本征非晶系矽層
160．．．非本征非晶系矽層
171．．．資料線
173．．．源電極
175．．．汲電極
177．．．儲存電容器導體
180．．．鈍化層
181、182、185、187．．．接觸孔
190．．．像素電極
81、82．．．接觸助件
圖1為根據本發明之一實施例用於一LCD之TFT陣列面板的布局圖；圖2為沿線II－II獲得之圖1中所示之TFT陣列面板的剖視圖；圖3A、圖4A、圖5A、及圖6A為相繼說明根據圖1及圖2中實施例之製造用於一LCD之TFT陣列面板方法之中間步驟的布局圖；圖3B為沿線IIIb－IIIb'獲得之圖3A中所展示的TFT陣列面板的剖視圖；圖4B為於圖3B中所展示之步驟之後之步驟中沿線IVb－IVb'獲得之展示於圖4A中之TFT陣列面板的剖視圖；圖5B為於圖4B中所展示之步驟之後之步驟中沿線Vb－Vb'獲得之圖5A中所展示之TFT陣列面板的剖視圖；圖6B為於圖5B中所展示之步驟之後之步驟中沿線VIb－VIb'獲得之圖6A中所展示之TFT陣列面板的剖視圖；圖7為根據本發明之另一實施例之用於一OLED之TFT陣列面板的布局圖；圖8A及圖8B為分別沿線VIIIa－VIIIa'及線VIIIb－VIIIb'剖開之圖7中所示之TFT陣列面板的剖視圖；圖9、圖11、圖13、圖15、圖17、圖19及圖21為於根據本發明之一實施例之製造方法之中間步驟中圖7至圖8B中所示之TFT陣列面板的布局圖；圖10A及圖10B為沿線Xa－Xa'及Xb－Xb'剖開之圖9中所示之TFT陣列面板的剖視圖；圖12A及圖12B為沿線XIIa－XIIa'及XIIb－XIIb'剖開之圖11中所示之TFT陣列面板的剖視圖；圖14A及圖14B為沿線XIVa－XIVa'及XIVb－XIVb'剖開之圖13中所示之TFT陣列面板的剖視圖；圖16A及圖16B為沿線XVIa－XVIa'及XVIb－XVIb'剖開之圖15中所示之TFT陣列面板的剖視圖；圖18A及圖18B為沿線XVIIIa－XVIIIa'及XVIIIb－XVIIIb'剖開之圖17中所示之TFT陣列面板的剖視圖；圖20A及圖20B為沿線XXa－Xxa'及XXb－XXb'剖開之圖19中所示之TFT陣列面板的剖視圖；且圖22A及圖22B為沿線XXIIa－XXIIa'及XXIIb－XXIIb'剖開之圖21中所示之TFT陣列面板的剖視圖。
81、82．．．接觸助件
110．．．絕緣基板
124．．．閘電極
127．．．擴展部分
129、179．．．末端部分
124p、127p、129p、171p、173p、175p、177p、179p．．．第一層
124q、127q、129q、171q、173q、175q、177q、179q．．．第二層
124r、127r、129r、171r、173r、175r、177r、179r．．．第三層
140．．．閘極絕緣層
151．．．半導體層/半導體條紋
154．．．突出部
161．．．歐姆接觸條紋/非本征半導體條紋
163．．．突出部/歐姆接觸
165．．．歐姆接觸/歐姆接觸島狀物
171．．．資料線
173．．．源電極
175．．．汲電極
177．．．儲存電容器導體
180．．．鈍化層
181、182、185、187．．．接觸孔
190．．．像素電極

Claims (19)

  1. 一種薄膜電晶體陣列面板，其包含：一絕緣基板；一形成於該絕緣基板上之閘極線；一形成於該閘極線上之閘極絕緣層；形成於該閘極絕緣層上之一汲電極及一具有一源電極之資料線，該汲電極係與該源電極相鄰且其間具有一間隙；及一耦接至該汲電極之像素電極，其中該閘極線、該資料線、及該汲電極中之至少一者包含：一包含一導電氧化物之第一導電層及一包含銅且與該第一導電層接觸之第二導電層。
  2. 如請求項1之薄膜電晶體陣列面板，其中該第一導電層包含ITO、ITON、IZO及IZON中之至少一者。
  3. 如請求項2之薄膜電晶體陣列面板，其中該第一導電層係在一非晶系形態。
  4. 如請求項1之薄膜電晶體陣列面板，其中該第一導電層係安置於該第二導電層之一下側或上側中之至少一側上。
  5. 如請求項1之薄膜電晶體陣列面板，其中該第二導電層較該第一導電層厚。
  6. 一種製造一薄膜電晶體陣列面板之方法，其包含：於一絕緣基板上形成一具有一閘電極之閘極線；於該閘極線上依序沉積一閘極絕緣層及一半導體層；於該閘極絕緣層及該半導體層上形成一汲電極及一具 有一源電極之資料線，該汲電極係與該源電極相鄰且其間具有一間隙；及形成一耦接至該汲電極之像素電極，其中形成該閘極線與形成該資料線及汲電極中之至少一者包含：形成一導電氧化物層及形成一包含銅且與該導電氧化物層接觸之導電層。
  7. 如請求項6之方法，其中形成該閘極線與形成該資料線及汲電極中之至少一者包含一在形成包含銅之該導電層之後形成該導電氧化物層之步驟。
  8. 如請求項6之方法，其中該導電氧化物層包含IZO或ITO。
  9. 如請求項6之方法，其中形成該導電氧化物層包含將該導電氧化物層曝露至一含氮氣體。
  10. 如請求項9之方法，其中該含氮氣體係選自氮氣(N2 )、一氧化二氮(N2 O)及氨(NH3 )中之至少一者。
  11. 如請求項6之方法，其中形成該導電氧化物層包含將一用於該導電氧化物層之導電氧化物材料曝露至氫(H2 )及水蒸氣(H2 O)中之至少一者。
  12. 如請求項6之方法，其中該導電氧化物層的形成在25℃至150℃之間的一溫度下執行。
  13. 如請求項6之方法，其中形成該閘極線與形成該資料線及汲電極中之至少一者包含使用一單一蝕刻劑蝕刻該導電氧化物層及該導電層。
  14. 如請求項7之方法，其中該導電氧化物層包含IZO或ITO。
  15. 如請求項7之方法，其中形成該導電氧化物層包含將該導 電氧化物層曝露至一含氮氣體。
  16. 如請求項15之方法，其中該含氮氣體係選自氮氣(N2 )、一氧化二氮(N2 O)及氨(NH3 )中之至少一者。
  17. 如請求項7之方法，其中形成該導電氧化物層包含將一用於該導電氧化物層之導電氧化物材料曝露於氫(H2 )及水蒸氣(H2 O)中之至少一者。
  18. 如請求項7之方法，其中該導電氧化物層的形成在25℃至150℃之間的一溫度下執行。
  19. 如請求項7之方法，其中形成該閘極線與形成該資料線及汲電極中之至少一者包含使用一單一蝕刻劑蝕刻該導電氧化物層及該導電層。
TW094133282A 2004-11-17 2005-09-26 薄膜電晶體陣列面板及其製造方法 TWI385803B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040093887A KR101054344B1 (ko) 2004-11-17 2004-11-17 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW200618311A TW200618311A (en) 2006-06-01
TWI385803B true TWI385803B (zh) 2013-02-11

Family

ID=36385321

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094133282A TWI385803B (zh) 2004-11-17 2005-09-26 薄膜電晶體陣列面板及其製造方法

Country Status (5)

Country Link
US (5) US7619254B2 (zh)
JP (1) JP2006148040A (zh)
KR (1) KR101054344B1 (zh)
CN (1) CN1776513B (zh)
TW (1) TWI385803B (zh)

Families Citing this family (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI326379B (en) * 2005-09-20 2010-06-21 Au Optronics Corp A double-sided liquid crystal display
KR20080008562A (ko) * 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
JP4438789B2 (ja) * 2006-11-17 2010-03-24 ソニー株式会社 画素回路および表示装置、並びに画素回路の製造方法
JP4353237B2 (ja) 2006-11-17 2009-10-28 ソニー株式会社 画素回路および表示装置、並びに画素回路の製造方法
JP4438790B2 (ja) 2006-11-17 2010-03-24 ソニー株式会社 画素回路および表示装置、並びに画素回路の製造方法
EP2101346A4 (en) * 2006-12-28 2015-11-18 Ulvac Inc METHOD FOR FORMING A WIRING FILM, TRANSISTOR AND ELECTRONIC COMPONENT
JP5017282B2 (ja) * 2006-12-28 2012-09-05 株式会社アルバック 配線膜の形成方法
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP4496237B2 (ja) * 2007-05-14 2010-07-07 株式会社 日立ディスプレイズ 液晶表示装置
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP2009020199A (ja) 2007-07-10 2009-01-29 Mitsubishi Electric Corp 表示パネル及びその製造方法
JP2009088049A (ja) * 2007-09-28 2009-04-23 Hitachi Displays Ltd 液晶表示装置
CN100550325C (zh) * 2007-11-07 2009-10-14 友达光电股份有限公司 一种薄膜晶体管及其制造方法
JP4956461B2 (ja) * 2008-02-20 2012-06-20 株式会社 日立ディスプレイズ 液晶表示装置及びその製造方法
JP5303155B2 (ja) * 2008-02-20 2013-10-02 株式会社ジャパンディスプレイ 液晶表示装置とその製造方法
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101488925B1 (ko) * 2008-06-09 2015-02-11 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법, 및 이를 갖는 표시장치
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR100936881B1 (ko) * 2008-11-26 2010-01-14 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101801500B1 (ko) * 2009-07-10 2017-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI700810B (zh) * 2009-08-07 2020-08-01 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101065317B1 (ko) * 2009-11-13 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101399610B1 (ko) 2010-02-05 2014-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
JP4852663B2 (ja) * 2010-02-09 2012-01-11 富士フイルム株式会社 光電変換素子及び撮像素子並びにそれらの駆動方法
TWI565079B (zh) * 2010-10-20 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8569754B2 (en) * 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
US9103012B2 (en) 2011-02-11 2015-08-11 Headway Technologies, Inc. Copper plating method
KR20120138074A (ko) * 2011-06-14 2012-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
JP5778786B2 (ja) 2012-01-17 2015-09-16 株式会社Ｊｏｌｅｄ 薄膜トランジスタアレイ装置及びそれを用いたｅｌ表示装置
KR20130126240A (ko) 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR20130139438A (ko) * 2012-06-05 2013-12-23 삼성디스플레이 주식회사 박막 트랜지스터 기판
CN102769040B (zh) * 2012-07-25 2015-03-04 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
KR101953215B1 (ko) * 2012-10-05 2019-03-04 삼성디스플레이 주식회사 식각 조성물, 금속 배선 및 표시 기판의 제조방법
KR20140068918A (ko) * 2012-11-02 2014-06-09 보에 테크놀로지 그룹 컴퍼니 리미티드 박막 트랜지스터(tft), 그 제조 방법, 어레이 기판, 디스플레이 장치 및 장벽층
CN113259565B (zh) 2012-11-28 2023-05-19 核心光电有限公司 多孔径成像系统
CN103000627A (zh) 2012-12-06 2013-03-27 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103984171A (zh) * 2013-02-22 2014-08-13 上海天马微电子有限公司 一种阵列基板及其制造方法、液晶显示器
EP3008890A4 (en) 2013-06-13 2016-05-04 Corephotonics Ltd ZOOM OF A DIGITAL CAMERA WITH DUAL IRIS
EP4379443A3 (en) 2013-07-04 2024-09-04 Corephotonics Ltd. Miniature telephoto lens assembly
CN105917641B (zh) 2013-08-01 2018-10-19 核心光电有限公司 具有自动聚焦的纤薄多孔径成像系统及其使用方法
KR20150027342A (ko) * 2013-08-30 2015-03-12 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR102247048B1 (ko) * 2013-12-04 2021-05-03 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR102166898B1 (ko) * 2014-01-10 2020-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103915452B (zh) * 2014-03-28 2016-04-06 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN103915451B (zh) * 2014-03-28 2016-05-18 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
US9392188B2 (en) 2014-08-10 2016-07-12 Corephotonics Ltd. Zoom dual-aperture camera with folded lens
CN104157611B (zh) * 2014-08-21 2017-04-05 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及其结构
US10288840B2 (en) 2015-01-03 2019-05-14 Corephotonics Ltd Miniature telephoto lens module and a camera utilizing such a lens module
KR20160087024A (ko) * 2015-01-12 2016-07-21 삼성디스플레이 주식회사 박막트랜지스터 및 그의 제조방법
US10109651B2 (en) * 2015-03-19 2018-10-23 Shenzhen China Star Optoelectronics Technology Co., Ltd Manufacture method of TFT substrate and sturcture thereof
CN111061041B (zh) 2015-04-16 2021-02-26 核心光电有限公司 紧凑型折叠式相机中的自动对焦和光学图像稳定
KR102007379B1 (ko) 2015-05-28 2019-08-05 코어포토닉스 리미티드 이중-조리개 디지털 카메라의 광학식 손떨림 방지 및 자동-초점을 위한 양-방향성 강성
CN105161523B (zh) * 2015-08-13 2018-09-25 京东方科技集团股份有限公司 一种电极、薄膜晶体管、阵列基板及显示设备
KR102017976B1 (ko) 2015-08-13 2019-09-03 코어포토닉스 리미티드 비디오 지원 및 스위칭/비스위칭 동적 제어 기능이 있는 듀얼-애퍼처 줌 카메라
CN105226016B (zh) * 2015-10-14 2018-11-23 京东方科技集团股份有限公司 阵列基板及其制作方法
TWI569426B (zh) * 2015-12-24 2017-02-01 財團法人工業技術研究院 畫素陣列結構、顯示面板以及畫素陣列結構的製作方法
EP4024842A3 (en) 2015-12-29 2022-08-31 Corephotonics Ltd. Dual-aperture zoom digital camera with automatic adjustable tele field of view
US9806179B2 (en) * 2016-01-14 2017-10-31 Hon Hai Precision Industry Co., Ltd. Method for fabricating conducting structure and thin film transistor array panel
US10263114B2 (en) * 2016-03-04 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
KR101973163B1 (ko) * 2016-03-22 2019-04-29 삼성디스플레이 주식회사 디스플레이 장치
US10488631B2 (en) 2016-05-30 2019-11-26 Corephotonics Ltd. Rotational ball-guided voice coil motor
KR102521406B1 (ko) 2016-06-19 2023-04-12 코어포토닉스 리미티드 듀얼 애퍼처 카메라 시스템에서의 프레임 동기화
KR102657464B1 (ko) 2016-07-07 2024-04-12 코어포토닉스 리미티드 폴디드 옵틱용 선형 볼 가이드 보이스 코일 모터
WO2018007951A1 (en) 2016-07-07 2018-01-11 Corephotonics Ltd. Dual-camera system with improved video smooth transition by image blending
CN106784013A (zh) * 2016-11-29 2017-05-31 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示装置
CN114051092B (zh) 2016-12-28 2024-07-26 核心光电有限公司 具有延伸光折叠元件扫描范围的致动器及含其的折叠相机
EP3395056B1 (en) 2017-01-12 2021-06-09 Corephotonics Ltd. Compact folded camera
US10645286B2 (en) 2017-03-15 2020-05-05 Corephotonics Ltd. Camera with panoramic scanning range
CN106910779A (zh) * 2017-04-06 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法和显示装置
TWI630590B (zh) * 2017-07-05 2018-07-21 Industrial Technology Research Institute 畫素結構以及顯示面板
US10904512B2 (en) 2017-09-06 2021-01-26 Corephotonics Ltd. Combined stereoscopic and phase detection depth mapping in a dual aperture camera
US10951834B2 (en) 2017-10-03 2021-03-16 Corephotonics Ltd. Synthetically enlarged camera aperture
CN113075776B (zh) 2017-11-23 2023-08-29 核心光电有限公司 移动电子设备
EP4472224A3 (en) 2018-02-05 2025-02-19 Corephotonics Ltd. Reduced height penalty for folded camera
WO2019155289A1 (en) 2018-02-12 2019-08-15 Corephotonics Ltd. Folded camera with optical image stabilization
US10694168B2 (en) 2018-04-22 2020-06-23 Corephotonics Ltd. System and method for mitigating or preventing eye damage from structured light IR/NIR projector systems
KR102299752B1 (ko) 2018-04-23 2021-09-08 코어포토닉스 리미티드 연장된 2 자유도 회전 범위를 갖는 광학 경로 폴딩 요소
CN108520856A (zh) * 2018-05-18 2018-09-11 中国科学院微电子研究所 一种ito薄膜的图案化方法
EP3652728B1 (en) 2018-08-04 2023-06-07 Corephotonics Ltd. Switchable continuous display information system above camera
US11635596B2 (en) 2018-08-22 2023-04-25 Corephotonics Ltd. Two-state zoom folded camera
CN109273458A (zh) * 2018-09-21 2019-01-25 惠科股份有限公司 阵列基板及其制作方法，以及显示面板
US10360825B1 (en) * 2018-09-24 2019-07-23 Innolux Corporation Flexible electronic device
WO2020144528A1 (en) 2019-01-07 2020-07-16 Corephotonics Ltd. Rotation mechanism with sliding joint
KR20200089789A (ko) * 2019-01-17 2020-07-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102494006B1 (ko) 2019-03-09 2023-01-30 코어포토닉스 리미티드 동적 입체 캘리브레이션을 위한 시스템 및 방법
US11056666B2 (en) * 2019-04-29 2021-07-06 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel, fabricating method thereof, and display device
KR20240027858A (ko) 2019-07-31 2024-03-04 코어포토닉스 리미티드 카메라 패닝 또는 모션에서 배경 블러링을 생성하는 시스템 및 방법
US11659135B2 (en) 2019-10-30 2023-05-23 Corephotonics Ltd. Slow or fast motion video using depth information
US11949976B2 (en) 2019-12-09 2024-04-02 Corephotonics Ltd. Systems and methods for obtaining a smart panoramic image
WO2021116851A2 (en) 2019-12-09 2021-06-17 Corephotonics Ltd. Systems and methods for obtaining a smart panoramic image
US12007668B2 (en) 2020-02-22 2024-06-11 Corephotonics Ltd. Split screen feature for macro photography
CN115580780A (zh) 2020-04-26 2023-01-06 核心光电有限公司 摄像机致动器及其移动装置
CN114651275B (zh) 2020-05-17 2023-10-27 核心光电有限公司 全视场参考图像的图像拼接
US11770609B2 (en) 2020-05-30 2023-09-26 Corephotonics Ltd. Systems and methods for obtaining a super macro image
US11910089B2 (en) 2020-07-15 2024-02-20 Corephotonics Lid. Point of view aberrations correction in a scanning folded camera
US11637977B2 (en) 2020-07-15 2023-04-25 Corephotonics Ltd. Image sensors and sensing methods to obtain time-of-flight and phase detection information
KR102675907B1 (ko) 2020-07-31 2024-06-14 코어포토닉스 리미티드 큰 스트로크 선형 위치 감지를 위한 홀 센서-자석 구조
US11968453B2 (en) 2020-08-12 2024-04-23 Corephotonics Ltd. Optical image stabilization in a scanning folded camera
US12101575B2 (en) 2020-12-26 2024-09-24 Corephotonics Ltd. Video support in a multi-aperture mobile camera with a scanning zoom camera
EP4127808A4 (en) 2021-03-11 2024-05-15 Corephotonics Ltd. Systems for pop-out camera
EP4204885A4 (en) 2021-06-08 2024-03-06 Corephotonics Ltd. SYSTEMS AND CAMERAS FOR TILTING A FOCAL PLANE OF A SUPER MACRO-IMAGE

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW508594B (en) * 1999-05-18 2002-11-01 Sharp Kk Method for fabricating electric interconnections and interconnection substrate having electric interconnections fabricated by the same method
US6649936B1 (en) * 1999-03-16 2003-11-18 Lg. Philips Lcd Co., Ltd. Thin-film transistor substrate and liquid crystal display

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05150259A (ja) * 1991-11-27 1993-06-18 Fujitsu Ltd 液晶表示装置及びその製造方法
JPH06139844A (ja) * 1992-10-23 1994-05-20 Sharp Corp Ｉｔｏ導電膜およびその製造方法
JPH0818058A (ja) 1994-06-27 1996-01-19 Furontetsuku:Kk 薄膜トランジスタアレイおよび液晶表示装置
JPH08167608A (ja) 1994-12-15 1996-06-25 Furon Tec:Kk 配線構造および液晶素子
JPH1062816A (ja) * 1996-08-26 1998-03-06 Toppan Printing Co Ltd 液晶表示装置用電極板
CN1148600C (zh) 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
US6333518B1 (en) 1997-08-26 2001-12-25 Lg Electronics Inc. Thin-film transistor and method of making same
KR100269521B1 (ko) 1997-11-01 2000-10-16 구본준 박막트랜지스터 및 그의 제조방법
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP2000002892A (ja) * 1998-04-17 2000-01-07 Toshiba Corp 液晶表示装置、マトリクスアレイ基板およびその製造方法
JP3955156B2 (ja) 1998-08-31 2007-08-08 エルジー フィリップス エルシーディー カンパニー リミテッド 電子機器用構成基板と電子機器
JP4382181B2 (ja) * 1998-11-25 2009-12-09 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタアレイ基板の製造方法
KR100480368B1 (ko) 1998-12-19 2005-09-05 엘지.필립스 엘시디 주식회사 박막트랜지스터및그의제조방법
KR100303141B1 (ko) 1999-02-23 2001-09-26 구본준, 론 위라하디락사 박막트랜지스터의 제조방법
KR100596468B1 (ko) 1999-07-28 2006-07-03 엘지.필립스 엘시디 주식회사 박막트랜지스터의 게이트전극 및 그 제조방법
JP4238956B2 (ja) * 2000-01-12 2009-03-18 エルジー ディスプレイ カンパニー リミテッド 銅配線基板及びその製造方法並びに液晶表示装置
JP4224661B2 (ja) * 2000-02-10 2009-02-18 エルジー ディスプレイ カンパニー リミテッド 銅配線基板及びその製造方法並びに液晶表示装置
JP2001281698A (ja) 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
KR100672623B1 (ko) 2000-08-30 2007-01-23 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
KR100710142B1 (ko) 2000-08-30 2007-04-20 엘지.필립스 엘시디 주식회사 저저항 배선 액정표시장치
JP2002141512A (ja) * 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
KR100843472B1 (ko) 2001-03-20 2008-07-03 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
JP2002353222A (ja) * 2001-05-29 2002-12-06 Sharp Corp 金属配線、それを備えた薄膜トランジスタおよび表示装置
JP4391126B2 (ja) 2002-05-15 2009-12-24 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4620340B2 (ja) 2002-10-23 2011-01-26 信越半導体株式会社 発光素子及びその製造方法
KR100897505B1 (ko) * 2002-11-19 2009-05-15 삼성전자주식회사 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법
KR100904524B1 (ko) * 2002-12-31 2009-06-25 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR20040062193A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그 제조방법
KR100537375B1 (ko) 2002-12-31 2005-12-19 엘지.필립스 엘시디 주식회사 인듐-틴-옥사이드를 포함하는 금속적층구조
KR100968560B1 (ko) * 2003-01-07 2010-07-08 삼성전자주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의금속배선 형성방법
JP4278034B2 (ja) * 2003-03-10 2009-06-10 シャープ株式会社 表示装置用基板及びその製造方法及びそれを備えた表示装置
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649936B1 (en) * 1999-03-16 2003-11-18 Lg. Philips Lcd Co., Ltd. Thin-film transistor substrate and liquid crystal display
TW508594B (en) * 1999-05-18 2002-11-01 Sharp Kk Method for fabricating electric interconnections and interconnection substrate having electric interconnections fabricated by the same method

Also Published As

Publication number Publication date
US20130056740A1 (en) 2013-03-07
US20100022041A1 (en) 2010-01-28
US9111802B2 (en) 2015-08-18
US20150357349A1 (en) 2015-12-10
US20140167054A1 (en) 2014-06-19
TW200618311A (en) 2006-06-01
KR101054344B1 (ko) 2011-08-04
US20060102907A1 (en) 2006-05-18
US9431426B2 (en) 2016-08-30
US8372701B2 (en) 2013-02-12
CN1776513A (zh) 2006-05-24
US8637869B2 (en) 2014-01-28
KR20060053505A (ko) 2006-05-22
US7619254B2 (en) 2009-11-17
CN1776513B (zh) 2012-07-04
JP2006148040A (ja) 2006-06-08

Similar Documents

Publication Publication Date Title
TWI385803B (zh) 薄膜電晶體陣列面板及其製造方法
TWI394279B (zh) 薄膜電晶體陣列面板及其製造方法
JP5240964B2 (ja) 薄膜トランジスタ表示板及びその製造方法
TWI383447B (zh) 用於導電材料之蝕刻劑以及使用該蝕刻劑製造薄膜電晶體陣列面板之方法
US7586197B2 (en) Wire structure, method of forming wire, thin film transistor substrate, and method of manufacturing thin film transistor substrate
TWI396885B (zh) 線路結構，製造線路之方法，薄膜電晶體基板，以及製造薄膜電晶體基板之方法
US8164097B2 (en) Thin film transistor array panel and manufacturing method thereof
CN100521189C (zh) 薄膜晶体管阵列面板及其制造方法
US7524706B2 (en) Method of fabricating a thin film transistor array panel
US7352004B2 (en) Thin film transistor array panel and method for manufacturing the same
KR20060070334A (ko) 박막 트랜지스터 표시판의 제조 방법