[go: up one dir, main page]

KR20060070334A - 박막 트랜지스터 표시판의 제조 방법 - Google Patents

박막 트랜지스터 표시판의 제조 방법 Download PDF

Info

Publication number
KR20060070334A
KR20060070334A KR1020040109039A KR20040109039A KR20060070334A KR 20060070334 A KR20060070334 A KR 20060070334A KR 1020040109039 A KR1020040109039 A KR 1020040109039A KR 20040109039 A KR20040109039 A KR 20040109039A KR 20060070334 A KR20060070334 A KR 20060070334A
Authority
KR
South Korea
Prior art keywords
forming
layer
diffusion barrier
copper
photosensitive resin
Prior art date
Application number
KR1020040109039A
Other languages
English (en)
Inventor
이제훈
배양호
조범석
정창오
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040109039A priority Critical patent/KR20060070334A/ko
Publication of KR20060070334A publication Critical patent/KR20060070334A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • H10D86/0231Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막 및 반도체층을 순차적으로 형성하는 단계, 상기 게이트 절연막 및 반도체층 위에 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 소정 간격을 두고 마주하고 있는 드레인 전극을 형성하는 단계 및 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며, 상기 게이트선을 형성하는 단계와 상기 데이터선 및 드레인 전극을 형성하는 단계 중 적어도 어느 하나는 확산 방지층 및 구리를 포함하는 금속층을 순차적으로 형성하는 단계, 상기 구리를 포함하는 금속층 위에 감광성 수지막을 형성하고 패터닝하는 단계, 상기 감광성 수지막을 마스크로 하여 상기 구리를 포함하는 금속층을 습식 식각하는 단계 및 상기 확산 방지층을 건식 식각하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법을 제공한다.
구리, 습식 식각, 건식 식각, 감광성 수지막

Description

박막 트랜지스터 표시판의 제조 방법{Method for manufacturing thin film transistor array panel}
도 1은 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선에 따라 자른 단면도이고,
도 3 내지 도 15b는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 일실시예에 따라 제조하는 방법을 순차적으로 도시한 박막 트랜지스터 표시판의 배치도 또는 단면도이다.
*도면의 주요부분에 대한 부호의 설명
110: 기판 121: 게이트선
124: 게이트 전극 81, 82: 접촉 보조 부재
140: 게이트 절연막 151: 진성 비정질 규소층
161: 불순물 비정질 규소층 171: 데이터선
173: 소스 전극 175: 드레인 전극
177: 유지 축전기용 도전체 180: 보호막
181, 182, 185, 187: 접촉구 190: 화소 전극
본 발명은 박막 트랜지스터 표시판의 제조 방법에 관한 것으로, 보다 상세하게는 저저항성 배선을 포함하는 박막 트랜지스터 표시판의 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 것이다. 이 중에서도, 한 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조가 주류이다. 이러한 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 전압을 전달하는 데이터선(data line)을 표시판에 각각 형성한다. 상기 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데 이터선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자로서의 역할을 한다. 이러한 박막 트랜지스터는, 자발광소자인 능동형 유기 발광 표시 소자(AM-OLED)에서도 각 발광 소자를 개별적으로 제어하는 스위칭 소자로서 역할을 한다.
이러한 박막 트랜지스터에서, 게이트 전극을 포함하는 게이트선, 소스 전극을 포함하는 데이터선 및 드레인 전극 등의 재료로서 크롬(Cr)이 주로 이용되었다.
그러나, 액정 표시 장치의 면적이 점점 대형화되는 추세에 따라 게이트선 및 데이터선의 길이가 점점 길어지게 되고, 이에 따라 기존의 크롬 배선을 이용하는 경우 상대적으로 높은 저항에 의해 신호 지연 등의 문제가 발생한다.
이러한 문제점을 극복하기 위하여, 낮은 비저항을 가지는 구리(Cu)가 대면적 액정 표시 장치에 적합한 금속으로 알려져 있으나, 구리(Cu)는 기판과의 접착성(adhesion) 및 식각 공정의 어려움 등에 따라 실제 공정에 적용하기에는 신뢰성이 떨어지는 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위한 것으로써, 배선의 저저항성 및 신뢰성을 동시에 확보할 수 있는 표시 장치용 배선의 형성 방법 및 상기 방법으로 형성된 배선을 포함하는 박막 트랜지스터 표시판의 제조 방법을 제공한다.
본 발명에 따른 표시 장치용 배선의 형성 방법은, 기판 위에 확산 방지층 및 구리를 포함하는 도전층을 순차적으로 형성하는 단계, 상기 구리를 포함하는 도전 층 위에 감광성 수지막을 형성하고 패터닝하는 단계, 상기 감광성 수지막을 마스크로 하여 상기 구리를 포함하는 도전층을 습식 식각하는 단계, 및 상기 확산 방지층을 건식 식각하는 단계를 포함한다.
또한, 상기 확산 방지층은 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta), 바나듐(V), 텅스텐(W), 코발트(Co), 니켈(Ni), 백금(Pt) 및 팔라듐(Pd)에서 선택된 어느 하나 또는 이들의 합금으로 형성하는 것이 바람직하다.
또한, 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막 및 반도체층을 순차적으로 형성하는 단계, 상기 게이트 절연막 및 반도체층 위에 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 소정 간격을 두고 마주하고 있는 드레인 전극을 형성하는 단계 및 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며, 상기 게이트선을 형성하는 단계와 상기 데이터선 및 드레인 전극을 형성하는 단계 중 적어도 어느 하나는 확산 방지층 및 구리를 포함하는 도전층을 순차적으로 형성하는 단계, 상기 구리를 포함하는 도전층 위에 감광성 수지막을 형성하고 패터닝하는 단계, 상기 감광성 수지막을 마스크로 하여 상기 구리를 포함하는 도전층을 습식 식각하는 단계 및 상기 확산 방지층을 건식 식각하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 대하여 도면을 참조하여 상세하게 설명한다.
[실시예 1]
먼저, 도 1 및 도 2를 참조하여 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선에 따라 자른 단면도이다.
도 1 및 도 2에서 보는 바와 같이, 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(124)을 이룬다. 또한 각 게이트선(121)의 다른 일부는 아래 방향으로 돌출하여 복수의 확장부(expansion)(127)를 이룬다.
게이트선(121)은, 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta), 바나듐(V), 텅스텐 (W), 코발트(Co), 니켈(Ni), 백금(Pt) 및 팔라듐(Pd)에서 선택된 어느 하나 또는 이들의 합금 또는 이들의 질화물로 이루어지는 하부 도전층(124p, 127p, 129p)과 구리(Cu) 또는 구리 합금(Cu-alloy)으로 이루어진 상부 도전층(124q, 127q, 129q)으로 형성되어 있다.
상기 하부 도전층(124p, 127p, 129p) 및 상부 도전층(124q, 127q, 129q)의 측면은 약 30 내지 80도의 경사각으로 형성되어 있다.
게이트선(121) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 이루어진 복수의 선형 반도체층(151)이 형성되어 있다. 선형 반도체층(151)은 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다. 또한, 선형 반도체층(151)은 게이트선(121)과 만나는 지점 부근에서 폭이 커져서 게이트선(121)의 넓은 면적을 덮고 있다.
반도체층(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질규소 따위의 물질로 이루어지는 선형 저항성 접촉층(ohmic contact)(161) 및 복수의 섬형 저항성 접촉층(163, 165)이 형성되어 있다. 섬형 저항성 접촉층(163, 165)은 쌍을 이루어 반도체층(151)의 돌출부(154) 위에 위치되어 있다. 반도체층(151, 154)과 저항성 접촉층(161, 163, 165)의 측면 역시 경사져 있으며 경사각은 기판(110)에 대해서 30 내지 80°이다.
섬형 저항성 접촉층(163, 165) 및 게이트 절연막(140) 위에는 각각 소스 전극(source electrode)(173), 복수의 데이터선(data line)(171), 복수의 드레인 전극(drain electrode)(175) 및 복수의 유지 축전기용 도전체(storage capacitor conductor)(177)가 형성되어 있다.
데이터선(171)은 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치한다.
상기 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)은 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta), 바나듐(V), 텅스텐(W), 코발트(Co), 니켈(Ni), 백금(Pt) 및 팔라듐(Pd)에서 선택된 어느 하나 또는 이들의 합금 또는 이들의 질화물로 이루어지는 하부 도전층(171p, 173p, 175p, 177p, 179p)과 구리(Cu) 또는 구리 합금(Cu-alloy)으로 이루어진 상부 도전층(171q, 173q, 175q, 177q, 179q)으로 이루어져 있다.
상기 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(Thin Film Transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체의 돌출부(154)의 표면에 형성된다. 유지 축전기용 도전체(177)는 게이트선(121)의 확장부(127)와 중첩되어 있다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)도 게이트선(121)과 마찬가지로 그 측면이 기판(110)에 대해서 약 30 내지 80°의 각도로 각각 경사져 있다.
섬형 저항성 접촉층(163, 165)은 하부의 반도체층(154)과 그 상부의 소스 전극(173) 및 드레인 전극(175) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 또한, 선형 반도체층(151)은 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 영역에서 선형 반도체층(151)의 폭이 데이터선(171)의 폭보다 작지만 전술한 바와 같이 게이트선(121)과 만나는 부분에서 폭이 커져서 게이트선(121)과 데이터선(171) 사이의 절연을 강화한다.
데이터선(171), 드레인 전극(175), 유지 축전기용 도전체(177) 및 노출된 반도체층(151) 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물질, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연물질, 또는 무기 물질인 질화규소 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다. 또한, 상기 보호막(180)을 유기 물질로 형성하는 경우에는, 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)이 드러난 부분으로 보호막(180)의 유기 물질이 접촉하는 것을 방지하기 위하여, 유기막의 하부에 질화규소(SiNx) 또는 산화규소(SiO2)로 이루어진 절연막(도시하지 않음)이 추가로 형성될 수도 있다.
보호막(180)에는 게이트선의 끝부분(129), 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선의 끝부분(179)을 각각 드러내는 복수의 접촉구(contact hole)(181, 185, 187, 182)가 형성되어 있다.
보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
화소 전극(190)은 접촉구(185, 187)를 통하여 드레인 전극(175) 및 유지 축전기용 도전체(177)와 각각 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받고 유지 축전기용 도전체(177)에 데이터 전압을 전달한다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 액정층의 액정 분자들을 재배열시킨다.
접촉 보조 부재(81, 82)는 접촉구(181, 182)를 통하여 게이터선의 끝부분(129)과 데이터선의 끝부분(179)에 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선의 끝부분(129) 또는 데이터선의 끝부분(179)과 구동 집적 회로와 같은 외부 장치의 접착성을 보완하고 이들을 보호한다.
그러면, 도 1 및 도 2에 도시한 상기 박막 트랜지스터 표시판을 본 발명의 일실시예에 따라 제조하는 방법에 대하여 도 3a 내지 도 15b와 도 1 및 도 2를 참조하여 상세히 설명한다.
먼저, 도 3에서 보는 바와 같이, 절연 기판(110) 위에 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta), 바나듐(V), 텅스텐(W), 코발트(Co), 니켈(Ni), 백금(Pt) 및 팔라듐(Pd)에서 선택된 어느 하나 또는 이들의 합금으로 이루어지는 하부 도전층(120p)과 구리 또는 구리 합금으로 이루어지는 상부 도전층(120q)(이하, '구리층'이라 함)을 순차적으로 적층한다.
여기서, 도전체는 공동 스퍼터링(Co-sputtering)으로 형성한다. 본 실시예에서는 공동 스퍼터링의 타겟으로 탄탈늄(Ta)과 구리(Cu)를 사용하였다.
공동 스퍼터링은, 초기에 구리(Cu) 타겟에는 파워를 인가하지 않으며 탄탈늄(Ta) 타겟에만 파워를 인가하여 기판(110) 위에 탄탈늄층을 형성한다. 또한, 탄탈늄 스퍼터링시, 예컨대 질소(N2) 기체, 암모니아(NH3) 기체 또는 아산화질소(N2 O)와 같은 질소 공급 기체에 노출시켜 질화탄탈늄(TaN)을 형성할 수도 있다. 이 경우, 탄탈늄층과 이후 형성되는 구리층 사이에 질화성을 나타내어 구리층이 탄탈늄층으로 확산(diffusion)되는 것을 방지할 수 있다. 탄탈늄층은 약 50 내지 500Å의 두께로 형성한다.
그 다음, 탄탈늄 타겟에 인가되는 파워를 오프(off)한 후, 구리(Cu)에 인가되는 파워를 인가하여 구리층을 형성한다. 이 경우, 상기 구리층은 약 1500 내지 3000Å의 두께로 형성한다.
그 다음, 도 4에서 보는 바와 같이, 감광성 수지막(40)을 스핀 코팅(spin coating) 방법으로 도포한다.
이어서, 소정 패턴이 형성되어 있는 마스크(50)를 이용하여 상기 감광성 수지막(40)을 노광한 후 현상하여 감광성 수지 패턴(40a)을 형성한다.
그 다음, 도 5에서 보는 바와 같이, 감광성 수지 패턴(40a)이 남아있는 부분을 제외한 영역의 구리층(120q)을 식각액을 이용하여 식각한다. 이 때, 식각액으로는 인산(H3PO4), 질산(HNO3), 아세트산(CH3COOH) 및 탈염수를 적정비율로 포함하는 식각액 또는 과산화수소(H2O2)계 식각액을 이용한다.
상기 구리층(120q)은 내화학성이 약하여 약산(weak acid)의 조건에서 식각하여야 한다. 그러나, 이러한 약산 식각액으로는 구리를 제외한 대부분의 다른 금속으로 이루어진 하부 도전층(120p)을 식각할 수 없다. 일반적으로, 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta), 바나듐(V), 텅스텐(W), 코발트(Co), 니켈(Ni), 백금(Pt) 또는 팔라듐(Pd) 등과 같은 금속은 인산, 질산 및 아세트산으로 이루어진 식각액, 과산화수소 식각액 등과 같은 약산의 조건에서는 식각될 수 없다. 상기 금속들은 예외적으로 불산(HF)에서 식각될 수 있지만, 불산의 경우 유리 기판과 접촉하여 유리와 반응하기 때문에 실제 공정에서 이용할 수 없다.
기존에는 상기 금속 외에 구리와 동일한 식각액으로 일괄 식각할 수 있는 몰리브덴(Mo)을 하부막으로 이용하는 경우가 있었다. 그러나, 몰리브덴은 상기 금속들에 비하여 확산 방지(diffusion barrier) 특성이 약하다.
본 발명에서는 구리를 이용한 저저항 배선의 이점을 활용하기 위하여, 몰리브덴보다 확산 방지 특성이 현저하게 우수한 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta), 바나듐(V), 텅스텐(W), 코발트(Co), 니켈(Ni), 백금(Pt) 또는 팔라듐(Pd) 등과 같은 금속 또는 이들의 합금을 확산 방지층으로 이용한다.
다만, 상기 금속들은 구리층과 동일한 식각액을 이용한 습식 식각을 할 수 없기 때문에 다음과 같은 방법으로 하부 도전층(120p)을 식각한다.
도 6에서 보는 바와 같이, 구리층(120p)의 습식 식각 후 남아있는 감광성 수지 패턴(40a)과 구리층 패턴(124q, 127q, 129q)을 마스크로 하여 플라즈마를 이용한 건식 식각(dry etching)을 수행한다. 또는, 감광성 수지 패턴(40a)을 제거한 후, 구리층 패턴(124q, 127q, 129q)을 마스크로 하여 건식 식각을 수행할 수도 있다. 식각 기체로는 Cl2 와 O2 의 혼합 기체나 HCl과 O2 의 혼합 기체 등을 사용할 수 있다. 이로써, 하부 도전층(120p)이 식각되어, 도 7과 같은 패턴이 형성된다.
그 다음, 감광성 수지 박리제를 이용하여 상기 감광성 수지 패턴(40a)을 제거함으로써, 도 8a 및 도 8b에서 보는 바와 같이 게이트 전극(124), 확장부(127) 및 게이트선의 끝부분(129)을 포함하는 게이트선(121)이 형성된다.
다음, 도 9a 및 도 9b에 도시한 바와 같이, 게이트 전극(124), 확장부(127) 및 게이트선의 끝부분(129)을 포함한 게이트선(121)을 덮도록 질화규소(SiNx) 또는 산화규소(SiO2)를 증착하여 게이트 절연막(140)을 형성한다. 게이트 절연막(140)의 적층 온도는 약 250 내지 500℃, 두께는 2,000 내지 5,000Å 정도인 것이 바람직하다.
그리고, 게이트 절연막(140) 위에 진성 비정질 규소층(intrinsic amorphous silicon), 불순물이 도핑된 비정질 규소층(extrinsic amorphous silicon)의 삼층막을 연속하여 적층하고, 불순물이 도핑된 비정질 규소층과 진성 비정질 규소층을 사진 식각하여 복수의 돌출부(154)와 복수의 불순물 반도체 패턴(164)을 각각 포함하는 선형 진성 반도체층(151) 및 불순물이 도핑된 비정질 규소층(161)을 형성한다.
그 다음, 도 10에서 보는 바와 같이, 불순물이 도핑된 비정질 규소층(161) 위에 스퍼터링 등의 방법으로 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta), 바나듐(V), 텅스텐(W), 코발트(Co), 니켈(Ni), 백금(Pt) 및 팔라듐(Pd)에서 선택된 어느 하나 또는 이들의 합금으로 이루어지는 하부 도전층(170p)과 구리 또는 구리 합금으로 이루어지는 상부 도전층(170q)(이하, '구리층'이라 함)을 형성한다.
하부 도전층(170p) 및 구리층(170q)도 게이트선과 마찬가지로 공동 스퍼터링으로 형성한다.
그 다음, 도 11에서 보는 바와 같이, 구리층(120q) 위에 스핀 코팅 등의 방법으로 감광성 수지막(41)을 도포한다. 이어서, 마스크(51)를 이용하여 노광한 후 현상하여 감광성 수지 패턴(41a)을 형성한다.
이어서, 감광성 수지 패턴(41a)이 남아있는 부분을 제외한 영역의 구리층(170q)을 식각한다. 이 때, 식각액은 인산(H3PO4), 질산(HNO3), 아세트산(CH 3COOH) 및 탈염수이 적정 비율로 함유되어 있는 식각액 또는 과산화수소계 식각액이 적합하다.
그 다음, 도 12에서 보는 바와 같이, 구리층(170q)의 습식 식각 후 남아있는 감광성 수지 패턴(41a)과 구리층 패턴(171q, 173q, 175q, 177q, 179q)을 마스크로 하여 하부 금속층(170p)을 플라즈마를 이용하여 건식 식각(dry etching)을 수행한다. 또는, 감광성 수지 패턴(41a)을 제거한 후 구리층 패턴(171q, 173q, 175q, 177q, 179q)만을 마스크로 하여 건식 식각을 수행할 수도 있다. 식각 기체로는 Cl2 와 O2 의 혼합 기체나 HCl과 O2 의 혼합 기체 등을 사용할 수 있다. 이로써, 하부 도전층(170p)이 식각되어 소스 전극(173), 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선의 끝부분(179)이 형성된다.
이어서, 소스 전극(173), 드레인 전극(175) 및 유지 축전기용 도전체(177)로 덮이지 않고 노출된 불순물로 도핑된 반도체층(164)을 플라즈마를 이용한 건식 식각으로 제거하여 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉층(161)과 복수의 섬형 저항성 접촉층(165)을 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출시킨다. 이 경우, 노출된 진성 반도체(154) 부분의 표면을 안정화시키기 위하여 산소(O2) 플라즈마를 실시하는 것이 바람직하다.
이어서, 감광성 수지 박리제를 이용하여 상기 감광성 수지막 패턴(41a)을 제거하여, 도 14a 및 도 14b에서 보는 바와 같이 데이터선 패턴을 완성한다.
다음으로, 도 15a 및 도 15b에 도시한 바와 같이, 평탄화 특성이 우수하며 감광성을 가지는 유기물질, 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연물질, 또는 무기물질인 질화규소(SiNx) 따위를 단일층 또는 복수층으로 형성하여 보 호막(passivation layer)(180)을 형성한다.
그 다음 보호막(180) 위에 감광막을 코팅한 후 광마스크를 통하여 감광막에 빛을 조사한 후 현상하여 복수의 접촉구(181, 185, 187, 182)를 형성한다. 이 때 감광성을 가지는 유기막일 경우에는 사진 공정만으로 접촉구를 형성할 수 있으며, 게이트 절연막(140)과 보호막(180)에 대하여 실질적으로 동일한 식각비를 가지는 식각 조건으로 실시하는 것이 바람직하다.
다음, 마지막으로 도 1 및 도 2에 도시한 바와 같이, 기판 위에 ITO 또는 IZO를 스퍼터링으로 적층하고 사진 식각 공정으로 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)를 형성한다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기와 같이, 구리층 및 확산방지층으로 이루어지는 배선에 대하여 습식 식각과 건식 식각을 연속적으로 수행함으로써, 기존에 구리층의 하부층으로 몰리브덴(Mo) 등과 같이 일괄 습식 식각할 수 있는 금속으로 한정되는 것을 극복하고 효과적인 확산 방지 특성을 확보할 수 있다.

Claims (15)

  1. 기판 위에 확산 방지층 및 구리를 포함하는 금속층을 순차적으로 형성하는 단계,
    상기 구리를 포함하는 금속층 위에 감광성 수지막을 형성하고 패터닝하는 단계,
    상기 감광성 수지막을 마스크로 하여 상기 구리를 포함하는 금속층을 습식 식각하는 단계, 및
    상기 확산 방지층을 건식 식각하는 단계를 포함하는 표시 장치용 배선의 형성 방법.
  2. 제1항에서, 상기 확산 방지층은 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta), 바나듐(V), 텅스텐(W), 코발트(Co), 니켈(Ni), 백금(Pt) 및 팔라듐(Pd), 이들의 합금 또는 이들의 질화물에서 선택된 어느 하나로 형성하는 표시 장치용 배선의 형성 방법.
  3. 제1항에서, 상기 구리를 포함하는 금속층을 습식 식각하는 단계는 과산화수소계 식각액 또는 인산, 질산 및 아세트산이 함유된 식각액을 이용하는 표시 장치용 배선의 형성 방법.
  4. 제1항에서, 상기 확산 방지층을 건식 식각하는 단계는 패터닝된 상기 감광성 수지막을 마스크로 하여 식각하는 표시 장치용 배선의 형성 방법.
  5. 제1항에서, 상기 구리를 포함하는 금속층을 습식 식각하는 단계 후에 패터닝된 감광성 수지막을 제거하는 단계를 더 포함하는 표시 장치용 배선의 형성 방법.
  6. 기판 위에 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막 및 반도체층을 순차적으로 형성하는 단계,
    상기 게이트 절연막 및 반도체층 위에 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 소정 간격을 두고 마주하고 있는 드레인 전극을 형성하는 단계, 및
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며,
    상기 게이트선을 형성하는 단계와 상기 데이터선 및 드레인 전극을 형성하는 단계 중 적어도 어느 하나는 확산 방지층 및 구리를 포함하는 금속층을 순차적으로 형성하는 단계, 상기 구리를 포함하는 금속층 위에 감광성 수지막을 형성하고 패터닝하는 단계, 상기 감광성 수지막을 마스크로 하여 상기 구리를 포함하는 금속층을 습식 식각하는 단계 및 상기 확산 방지층을 건식 식각하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  7. 제6항에서, 상기 확산 방지층은 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta), 바나듐 (V), 텅스텐(W), 코발트(Co), 니켈(Ni), 백금(Pt) 및 팔라듐(Pd)에서 선택된 어느 하나 또는 이들의 합금으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  8. 제7항에서, 상기 확산 방지층을 형성하는 단계에서 상기 금속을 질소 공급 기체에 노출시키는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  9. 제6항에서, 상기 구리를 포함하는 금속층을 습식 식각하는 단계는 과산화수소계 식각액 또는 인산, 질산 및 아세트산이 함유된 식각액을 이용하는 박막 트랜지스터 표시판의 제조 방법.
  10. 제6항에서, 상기 확산 방지층을 건식 식각하는 단계는 패터닝된 상기 감광성 수지막을 마스크로 하여 식각하는 박막 트랜지스터 표시판의 제조 방법.
  11. 제6항에서, 상기 구리를 포함하는 금속층을 습식 식각하는 단계 후에 패터닝된 감광성 수지막을 제거하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  12. 제6항에서, 상기 반도체층을 형성하는 단계 후에 불순물이 도핑된 반도체층을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  13. 제12항에서, 상기 확산 방지층을 건식 식각하는 단계 후에 상기 불순물이 도핑된 반도체층을 건식 식각하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  14. 기판,
    상기 기판 위에 형성되어 있는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하고 있는 드레인 전극, 및
    상기 드레인 전극과 연결되어 있는 화소 전극을 포함하며,
    상기 게이트선과 상기 데이터선 및 드레인 전극 중 적어도 하나는 확산 방지층 및 구리를 포함하는 금속층을 포함하는 박막 트랜지스터 표시판.
  15. 제14항에서, 상기 확산 방지층은 크롬(Cr), 티타늄(Ti), 탄탈늄(Ta), 바나듐(V), 텅스텐(W), 코발트(Co), 니켈(Ni), 백금(Pt), 팔라듐(Pd), 이들의 합금 또는 이들의 질화물에서 선택된 어느 하나로 형성되어 있는 박막 트랜지스터 표시판.
KR1020040109039A 2004-12-20 2004-12-20 박막 트랜지스터 표시판의 제조 방법 KR20060070334A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040109039A KR20060070334A (ko) 2004-12-20 2004-12-20 박막 트랜지스터 표시판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040109039A KR20060070334A (ko) 2004-12-20 2004-12-20 박막 트랜지스터 표시판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20060070334A true KR20060070334A (ko) 2006-06-23

Family

ID=37164094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040109039A KR20060070334A (ko) 2004-12-20 2004-12-20 박막 트랜지스터 표시판의 제조 방법

Country Status (1)

Country Link
KR (1) KR20060070334A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101300971B1 (ko) * 2008-01-24 2013-08-27 동우 화인켐 주식회사 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물
WO2019195435A1 (en) * 2018-04-03 2019-10-10 Texas Instruments Incorporated Method of fabricating transistors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101300971B1 (ko) * 2008-01-24 2013-08-27 동우 화인켐 주식회사 박막트랜지스터의 제조방법, 및 상기 방법에 이용되는식각액 조성물
WO2019195435A1 (en) * 2018-04-03 2019-10-10 Texas Instruments Incorporated Method of fabricating transistors
US10566200B2 (en) 2018-04-03 2020-02-18 Texas Instruments Incorporated Method of fabricating transistors, including ambient oxidizing after etchings into barrier layers and anti-reflecting coatings

Similar Documents

Publication Publication Date Title
KR101282397B1 (ko) 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR101054344B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7948570B2 (en) Thin film transistor array substrate and manufacturing method thereof
TWI396885B (zh) 線路結構,製造線路之方法,薄膜電晶體基板,以及製造薄膜電晶體基板之方法
CN100521189C (zh) 薄膜晶体管阵列面板及其制造方法
US9349760B2 (en) Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer
KR20060064264A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20010029818A (ko) 박막트랜지스터와 그 제조방법
KR101160829B1 (ko) 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법
KR20060062913A (ko) 표시 장치용 배선과 상기 배선을 포함하는 박막트랜지스터 표시판 및 그 제조 방법
KR100303443B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR20060070334A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060042425A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100750914B1 (ko) 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100695301B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20060067334A (ko) 표시 장치용 배선의 형성 방법 및 배선을 포함하는 박막트랜지스터 표시판의 제조 방법
KR20060064263A (ko) 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법
KR20060079706A (ko) 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법
KR20060036634A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041220

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid