[go: up one dir, main page]

KR100750914B1 - 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100750914B1
KR100750914B1 KR1020000043506A KR20000043506A KR100750914B1 KR 100750914 B1 KR100750914 B1 KR 100750914B1 KR 1020000043506 A KR1020000043506 A KR 1020000043506A KR 20000043506 A KR20000043506 A KR 20000043506A KR 100750914 B1 KR100750914 B1 KR 100750914B1
Authority
KR
South Korea
Prior art keywords
gate
pad
data
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020000043506A
Other languages
English (en)
Other versions
KR20020010213A (ko
Inventor
정창오
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000043506A priority Critical patent/KR100750914B1/ko
Publication of KR20020010213A publication Critical patent/KR20020010213A/ko
Application granted granted Critical
Publication of KR100750914B1 publication Critical patent/KR100750914B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/244—Electrodes made of transparent conductive layers, e.g. transparent conductive oxide [TCO] layers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

먼저, 알루미늄 계열의 도전 물질을 적층하고 패터닝하여 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 가로 방향의 게이트 배선을 형성한다. 다음, 게이트 절연막, 반도체층 및 저항 접촉층을 차례로 형성한다. 이어, 알루미늄 계열의 도전 물질을 포함하는 금속을 적층하고 패터닝하여 게이트선과 교차하는 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선을 형성한다. 이어, 보호막을 적층하고 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드 표면의 반응층을 각각 드러내는 접촉 구멍을 형성한다. 이어 비정질 ITO 및 IZO를 적층하고 패터닝하여 드레인 전극, 게이트 패드 및 데이터 패드와 각각 전기적으로 연결되는 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다.
비정질ITO, IZO, 크롬식각액, 알루미늄식각액

Description

화소 전극용 투명 도전막 및 이를 포함하는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법{A THIN FILM TRANSISTOR ARRAY PANEL FOR LIQUID CRYSTAL PANEL AND METHOD MANUFACTURING THE SAME}
도 1은 액정 표시 장치에서 투명 도전막으로 사용하는 ITO 및 IZO의 투과율 특성을 나타낸 그래프이고,
도 2 및 도 3은 산소(O2) 공급량에 따른 크롬 식각액과 알루미늄 식각액에 대한 비정질 ITO막의 식각비를 나타낸 그래프이고,
도 4 및 도 5는 본 발명의 실시예에 따른 비정질 ITO막의 비저항 및 투과율을 나타낸 그래프이고,
도 6은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고,
도 7은 도 6에 도시한 박막 트랜지스터 기판을 VⅡ-VⅡ' 선을 따라 잘라 도시한 단면도이고,
도 8a, 9a, 10a 및 11a는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 박막 트랜지스터 기판의 배치도이고,
도 8b는 도 8a에서 VIIIb-VIIIb' 선을 따라 절단한 단면도이고,
도 9b는 도 9a에서 IXb-IXb' 선을 따라 잘라 도시한 도면으로서 도 8b의 다음 단계를 도시한 단면도이고,
도 10b는 도 10a에서 Xb-Xb' 선을 따라 잘라 도시한 도면으로서 도 9b의 다음 단계를 도시한 단면도이고,
도 11b는 도 11a에서 XIb-XIb' 선을 따라 잘라 도시한 도면으로서 도 10b의 다음 단계를 도시한 단면도이고,
도 12는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 13 및 도 14는 도 12에 도시한 박막 트랜지스터 기판을 XIII-XIII' 선 및 XIV-XIV'선을 따라 잘라 도시한 단면도이고,
도 15a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 15b 및 15c는 각각 도 15에서 XVb-XVb' 선 및 XVc-XVc' 선을 따라 잘라 도시한 단면도이며,
도 16a 및 16b는 각각 도 15a에서 XVb-XVb' 선 및 XVc-XVc' 선을 따라 잘라 도시한 단면도로서, 도 15b 및 도 15c 다음 단계에서의 단면도이고,
도 17a는 도 16a 및 16b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 17b 및 17c는 각각 도 17a에서 XVIIb-XVIIb' 선 및 XVIIc-XVIIc' 선을 따 라 잘라 도시한 단면도이며,
도 18a, 19a, 20a와 도 18b, 19b, 20b는 각각 도 17a에서 XVIIb-XVIIb' 선 및 XVIIc-XVIIc' 선을 따라 잘라 도시한 단면도로서 도 17b 및 17c 다음 단계들을 공정 순서에 따라 도시한 것이고,
도 21a는 도 20a 및 도 20b의 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 21b 및 21c는 각각 도 21a에서 XXIb-XXIb' 선 및 XXIc-XXIc' 선을 따라 잘라 도시한 단면도이다.
본 발명은 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 장치에서 배선은 신호가 전달되는 수단으로 사용되므로 신호 지연을 최소화하는 것이 요구된다.
이때, 신호 지연을 방지하기 위하여 배선은 저저항을 가지는 금속 물질, 특히 알루미늄(Al) 또는 알루미늄 합금(Al alloy) 등과 같은 알루미늄 계열의 금속 물질을 사용하는 것이 일반적이다. 그러나, 알루미늄 계열의 배선은 물리적 또는 화학적인 특성이 약하기 때문에 부식이 발생하여 반도체 소자의 특성을 저하시키는 문제점을 가지고 있다. 특히, 액정 표시 장치에서와 같은 표시 장치에서 투명한 도전 물질로 ITO(indium tin oxide)로 화소 전극을 형성하는 경우에는 ITO를 패터닝하기 위한 ITO 식각액에 대하여 알루미늄 계열의 배선이 쉽게 부식되는 문제점이 발생한다.
또한, 액정 표시 장치에서 투명한 도전 물질로 사용하는 ITO 또는 IZO는 가시 광선의 파장대에서 파장의 변화에 따라 다른 투과율을 나타내므로 균일한 광특성을 얻기가 어렵다.
한편, 액정 표시 장치를 제조 방법 중에서, 박막 트랜지스터가 형성되어 있는 기판은 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이다. 이때, 생산 비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하다.
본 발명이 이루고자 하는 기술적 과제는 균일한 투과율을 확보할 수 있는 화소 전극용 투명 도전막을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 저저항을 가지는 배선의 부식을 방지할 수 있는 박막 트랜지스터 기판 및 그 제조 방법을 제조하는 방법을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 박막 트랜지스터 기판의 제조 방법을 단순화하는 것이다.
이러한 문제점을 해결하기 위하여 본 발명에서는 화소 전극을 형성하기 위한 투명한 도전막을 비정질 ITO(amorphous indium tin oxide) 및 IZO(indium zinc oxide)를 함께 이용하여 형성한다.
이때, 비정질 ITO 및 IZO는 크롬 식각액 또는 알루미늄 식각액을 이용하여 습식 식각으로 함께 패터닝하는 것이 바람직하며, 투명 도전막을 어닐링할 수 있다. 또한, 비정질 ITO 및 IZO는 각각 300-600 Å 및 800-1,200 Å 범위의 두께로 적층하는 것이 바람직하다.
이러한 투명 도전막은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에서 화소 전극으로 이용될 수 있다.
구체적으로는, 절연 기판 위에 게이트선 및 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 절연막 및 반도체층을 형성한다. 이어, 게이트선과 교차하는 데이터선, 데이터선과 연결되어 있으며 게이트 전극에 인접하는 소스 전극 및 게이트 전극에 대하여 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선을 형성하고, 보호막을 적층한다. 이어, 비정질 ITO 및 IZO를 적층하고 패터닝하여 드레인 전극과 연결되는 투명 도전막의 화소 전극을 형성한다.
여기서, 데이터 배선 및 반도체층은 부분적으로 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성할 수 있으며, 감광막 패턴은 제1 두께를 가지는 제1 부분, 제1 두께보다 두꺼운 제2 부분, 두께를 가지지 않으며 제1 및 제2 부분을 제외한 제3 부분을 포함하는 것이 바람직하다. 이러한 감광막 패턴을 형성하기 위해 사진 식각 공정에서 제1 영역, 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하는 광마스크를 이용 하여 형성하며, 사진 식각 공정에서 상기 제1 부분은 소스 전극과 드레인 전극 사이, 제2 부분은 데이터 배선 상부에 위치하도록 형성하는 것이 바람직하다.
게이트 배선은 게이트선에 연결되어 있는 게이트 패드를 더 포함하고, 데이터 배선은 데이터선에 연결되어 있는 데이터 패드를 더 포함하며, 화소 전극과 동일한 층에 형성되어 있으며 게이트 패드와 연결되는 보조 게이트 패드 및 데이터 패드와 연결되는 보조 데이터 패드를 더 포함할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
화상을 표시하기 위해 광원을 이용하는 액정 표시 장치에서는 화소 전극으로 투명한 도전 물질인 ITO 또는 IZO를 사용한다. 그러나, ITO 또는 IZO는 가시 광선의 파장대에서 투과율이 다양하게 변하게 나타나기 때문에 균일한 광특성을 확보하기가 매우 어렵다. 그러면 첨부한 도면을 참고로 하여 액정 표시 장치에서 화소 전극으로 사용하는 ITO 및 IZO의 투과율 특성에 대하여 상세하게 설명하기로 한다.
도 1은 액정 표시 장치에서 투명 도전막으로 사용하는 ITO 및 IZO의 투과율 특성을 나타낸 그래프이다. 도 1에서 A는 액정 표시 장치의 박막 트랜지스터 기판에 약 400 Å 두께로 형성된 ITO막의 투과율을 나타낸 것이고, B는 액정 표시 장치의 컬러 필터 기판에 약 1200 Å 두께로 형성된 ITO막의 투과율을 나타낸 것이고, C 내지 F 각각은 0.6, 0.6, 0.6 및 2.2 sccm으로 산소를 공급하고 445, 510, 800, 800 W의 전력 조건에서 IZO막을 약 600, 800, 1,200, 1,200 Å의 두께로 형성한 IZO막의 투과율을 나타낸 것이다.
도 1에서 보는 바와 같이, 가시 광선의 파장대에서 다양한 투과율을 가지는 것을 알 수 있다. 이때, 도면을 보면 약 550 nm의 파장대를 기준으로 A의 투과율 곡선을 보면, ITO는 단파장에서 낮은 투과율을 가지며 장파장에서 높은 투과율을 가지는 것을 알 수 있다. 이에 반하여 E의 투과율 곡선을 보면, IZO는 단파장에서 높은 투과율을 가지며, 장파장에서 낮은 투과율을 가지는 것을 알 수 있다. 따라서, ITO와 IZO를 함께 이용하여 투명 도전막을 형성하면 대부분의 파장대에서 일정한 투과율을 확보할 수 있다. 그러나, ITO와 IZO로 이루어진 투명 도전막은 하나의 식각 조건에서 패터닝이 가능해야 하는데 ITO 식각액을 이용하는 경우에는 종래 기술의 문제점에서 지적한 바와 같이, 알루미늄 계열의 배선을 부식시키는 문제점을 가지고 있으며, ITO 식각액을 이용하여 IZO를 패터닝하는 경우에는 식각의 정도를 조절할 수 없을 만큼 식각이 빠르게 진행된다. 따라서, 본 발명에서는 표시 장치용 투명 도전막을 형성할 때 ITO와 IZO로 적층하여 형성하는데 ITO는 결정(crystalline) ITO가 아닌 비정질(amorphous) ITO를 사용한다. 비정질 ITO와 IZO는 모두 크롬의 금속막을 식각하기 위한 크롬 식각액과 알루미늄 계열의 금속막을 식각하기 위한 알루미늄 식각액으로 식각이 가능하기 때문이다. 그러면 첨부한 도면을 참고로 하여 크롬 식각액과 알루미늄 식각액에 대한 비정질 ITO막의 식각비에 대하여 구체적으로 설명하기로 한다.
도 2 및 도 3은 산소(O2) 공급량에 따른 크롬 식각액과 알루미늄 식각액에 대한 비정질 ITO막의 식각비를 나타낸 그래프이다. 도 2 및 도 3은 모두 상온(약 25-30 ℃)에서 1,000Å 정도의 두께로 증착하였으며, 도 2는 H2O 및 Ar을 공급한 경우이고, 도 3은 Ar만을 공급한 경우이다. 이때, 크롬 식각액은 (NH4)2Ce(NO3 )6+HNO3을 사용하였으며, 알루미늄 식각액은 H3PO4+CH3COOH+H2O+HNO 3을 사용하였다.
도 2 및 도 3에서 보는 바와 같이 비정질 ITO막의 식각비를 측정한 결과, 비정질 ITO막의 식각비는 약 200 Å/min으로 측정되었으며 산소의 유량이 증가함에 따가 감소하는 것으로 나타났다. 이때, IZO는 크롬 식각액과 알루미늄 식각액에 대하여 약 ~600 Å/min과 1,800 Å/min의 식각비를 가지므로 화소 전극용 투명 도전막은 1,200 Å의 IZO와 400 Å의 비정질 ITO로 형성하면 일정한 식각 속도로 패터닝할 수 있으며, 비정질 ITO는 300~600 Å 정도의 범위에서 IZO는 800~1,400 Å 정도로 형성하는 것이 바람직하다.
여기서, 비정질 ITO막을 화소 전극으로 사용하기 위해서는 비저항 및 투과율 특성에 대하여 구체적으로 알아보기로 한다.
도 4 및 도 5는 본 발명의 실시예에 따른 비정질 ITO막의 비저항 및 투과율을 나타낸 그래프이다. 도 4 및 도 5는 H2O를 첨가하면서 비정질 ITO막을 1,000 Å 정도의 두께로 형성하였으며, 어닐링은 230 ℃ 정도에서 1시간 동안 실시하였으며, 각각 어닐링을 실시하기 전과 후 및 비정질 ITO막 형성시 산소의 공급량에 따라 비저항 및 투과율을 측정하였다. 도 5에서
Figure 112000015796170-pat00001
,
Figure 112000015796170-pat00002
,
Figure 112000015796170-pat00003
는 산소 공급량이 0, 0.6 및 1.5 sccm인 경우 어닐링을 실시한 다음의 투과율을 측정한 그래프이며,
Figure 112000015796170-pat00004
,
Figure 112000015796170-pat00005
,
Figure 112000015796170-pat00006
는 산소 공급량이 0, 0.6 및 1.5 sccm인 경우 어닐링을 실시하기 전의 투과율을 측정한 그래프이다.
도 4에서 보는 바와 같이, 어닐링 전에는 비정질 ITO막의 비저항이 산소의 공급량이 증가할수록 감소하는 것으로 나타났으며, 어닐링 후에는 산소의 공급량이 증가할수록 증가하는 것으로 나타났다.
도 5에서 보는 바와 같이, 산소 공급량의 변화 및 어닐링의 실시 여부에 따라 투과율이 파장대에 따라 변하는 것을 알 수 있다. 이러한 실험을 통하여 비정질 ITO막을 이용하여 화소 전극을 형성하는 경우에 높은 투과율을 확보하기 위해서는 어닐링을 실시하는 것이 바람직함을 알 수 있다.
다음은, 앞에서 설명한 바와 같이 비정질 ITO와 IZO로 이루어진 투명 도전막을 화소 전극으로 가지는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 대하여 구체적으로 설명하기로 한다.
먼저, 도 6 및 도 7을 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 6은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고, 도 7은 도 6에 도시한 박막 트랜지스터 기판을 VII-VII' 선을 따라 잘라 도시한 단면도이다.
절연 기판(10) 위에 저저항을 가지는 알루미늄 계열의 금속 물질로 이루어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다.
기판(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있다.
게이트 전극(24)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 섬 모양으로 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항 접촉층(55, 56)이 각각 형성되어 있다.
저항 접촉층(55, 56) 및 게이트 절연막(30) 위에는 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속으로 이루어진 데이터 배선(62, 65, 66, 68)이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항 접촉층(55)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다.
여기서, 데이터 배선(62, 65, 66, 68)을 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 알루미늄 계열의 도전 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다. 그 예로는 Cr/Al(또는 Al 합금) 또는 Al/Mo 등을 들 수 있다.
데이터 배선(62, 65, 66, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 질화 규소로 이루어진 보호막(70)이 형성되어 있다.
보호막(70)에는 드레인 전극(66) 및 데이터 패드(68)를 각각 드러내는 접촉 구멍(76, 78)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)이 형성되어 있다.
보호막(70) 위에는 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되어 있으며 화소에 위치하는 화소 전극(82)이 형성되어 있다. 또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트 패드(24) 및 데이터 패드(68)와 연결되어 있는 보조 게이트 패드(86) 및 보조 데이터 패드(88)가 형성되어 있다. 여기서, 화소 전극(82)과 보조 게이트 패드 및 보조 데이터 패드(86, 88)는 비정질 ITO(amorphous indium tin oxide) 및 IZO(indium zinc oxide)로 이루어져 있다.
이러한 본 발명의 제1 실시예에 따른 박막 트랜지스터 어레이(array) 기판에서는 화소 전극(82)이 비정질 ITO 및 IZO로 이루어져 있어 다양한 파장대에서 균일한 투과율을 확보할 수 있다.
여기서, 화소 전극(82)은 도1 및 도 2에서 보는 바와 같이, 게이트선(22)과 중첩되어 유지 축전기를 이루며, 유지 용량이 부족한 경우에는 게이트 배선(22, 24, 26)과 동일한 층에 유지 용량용 배선을 추가할 수도 있다. 또한, IZO 패턴(82, 86, 88)을 보호막(70)보다 먼저 형성할 수도 있으며, 데이터 배선(62, 65, 66, 68)보다 먼저 형성할 수도 있다.
이러한 본 발명의 실시예에 따른 구조에서는 게이트 배선(22, 24, 26)을 저저항을 가지는 알루미늄 계열로 이루어져 있어 대화면 고정세의 액정 표시 장치에 적용할 수 있다.
그러면, 이러한 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법에 대하여 도 6 및 도 7과 도 8a 내지 도 11b를 참고로 하여 상세히 설명한다.
먼저, 도 8a 및 8b에 도시한 바와 같이, 기판(10) 위에 저저항을 가지는 알루미늄 계열의 금속으로 이루어진 단일막을 2,500Å 정도의 두께로 적층하고 패터닝하여 게이트선(22), 게이트 전극(26) 및 게이트 패드(24)를 포함하는 가로 방향의 게이트 배선을 형성한다.
다음, 도 9a 및 도 9b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 비정질 규소로 이루어진 반도체층(40), 도핑된 비정질 규소층(50)의 삼층막을 연속하여 적층하고 마스크를 이용한 패터닝 공정으로 반도체층(40)과 도핑된 비정질 규소층(50)을 패터닝하여 게이트 전극(24)과 마주하는 게이트 절연막(30) 상부에 섬 모양의 반도체층(40)과 저항 접촉층(50)을 형성한다. 여기서, 게이트 절연막(30)은 300℃ 이상의 온도 범위에서 5분 이상의 시간 동안 적층하는 것이 바람직하다.
다음, 도 10a 내지 도 10b에 도시한 바와 같이, 크롬, 몰리브덴, 몰리브덴 합금, 티타늄, 탄탈륨 등으로 이루어진 금속막을 적층한 후, 마스크를 이용한 사진 공정으로 패터닝하여 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)은 한쪽 끝에 연결되어 있는 데이터 패드(68) 및 소스 전극(64)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66)을 포함하는 데이터 배선을 형성한다.
이어, 데이터 배선(62, 65, 66, 68)으로 가리지 않는 도핑된 비정질 규소층 패턴(50)을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(55, 56) 사이의 반도체층 패턴(40)을 노출시킨다. 이어, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
다음으로, 도 11a 및 11b에서 보는 바와 같이, 질화 규소와 같은 무기 절연막을 적층하여 보호막(70)을 형성한다. 이때에도, 게이트 절연막(30) 형성시와 유사하게 보호막(70)은 300℃ 이상의 온도 범위에서 5분 이상의 시간 동안 적층하는 것이 바람직하다. 이어, 보호막(70)을 패터닝하여 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)를 각각 드러내는 접촉 구멍(74, 76, 78)을 형성한다.
다음, 마지막으로 도 1 및 2에 도시한 바와 같이, 비정질 ITO와 IZO막을 300-600 Å 및 800-1,400 Å 정도의 두께, 바람직하게는 400 Å 및 1,200 Å의 두께로 적층하고 마스크를 이용한 패터닝을 실시하여 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 접촉 구멍(74, 78)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드(88)를 각각 형성한다. 여기서, 비정질 ITO 및 IZO의 투명 도전막 패턴(82, 86, 88)은 습식 식각 또는 건식 식각으로 한번에 패터닝할 수 있으며, 습식 식각을 이용하는 경우에는 알루미늄 식각액 또는 크롬 식각액을 이용한다. 이러한 제조 방법에서는 결정의 ITO를 식각하기 위한 왕수 계열의 식각액을 사용하지 않아도 되므로 배선이 침식되는 것을 방지할 수 있다. 비정질 ITO 및 IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체는 접촉 구멍(74, 76, 78)을 드러난 금속막(24, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위해 질소를 이용하는 것이 바람직하다.
이러한 방법은 앞에서 설명한 바와 같이, 5매의 마스크를 이용하는 제조 방법에 적용할 수 있지만, 4매 마스크를 이용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 12 내지 도 14를 참고로 하여 본 발명의 실시예에 따른 4매 마스크를 이용하여 완성된 액정 표시 장치용 박막 트랜지스터 기판의 단위 화소 구조에 대하여 상세히 설명한다.
도 12는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 13 및 도 14는 각각 도 12에 도시한 박막 트랜지스터 기판을 XIII-XIII' 선 및 XIV-XIV' 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 제1 실시예와 동일하게 알루미늄 계열의 금속으로 이루어진 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 게이트 배선이 형성되어 있다. 그리고, 게이트 배선은 기판(10) 상부에 게이트선(22)과 평행하며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가받는 유지 전극(28)을 포함한다. 유지 전극(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(64)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(22, 24, 26, 28) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26, 28)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.
저항성 접촉층 패턴(55, 56, 58) 위에는 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 탄탈륨 또는 티타늄 등의 금속으로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(62, 68, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 유지 전극(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(64)도 포함한다. 유지 전극(28)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(64) 또한 형성하지 않는다.
데이터 배선(62, 64, 65, 66, 68)은 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 탄탈륨 또는 티타늄으로 이루어진 도전막과 알루미늄 계열의 금속으로 이루어진 도전막을 포함하는 이중막으로 형성될 수도 있다.
접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 68, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도전체 패턴(64)과 동일하다.
한편, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 저항성 접촉층 패턴(55, 56, 58)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체 패턴(64) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르 다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 68, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(62, 64, 65, 66, 68) 위에는 질화 규소로 이루어진 보호막(70)이 형성되어 있다.
보호막(70)은 드레인 전극(66), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)을 드러내는 접촉구멍(76, 78, 72)을 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)을 가지고 있다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 비정질 ITO와 IZO의 투명한 도전 물질로 만들어지며, 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(82)은 접촉 구멍(72)을 통하여 유지 축전기용 도전체 패턴(64)과도 연결되어 화상 신호를 전달한다. 한편, 게이트 패드(24) 및 데이터 패드(68) 위에는 접촉 구멍(74, 78)을 통하여 각각 이들과 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드(88)가 형성되어 있으며, 이들은 패드(24, 68)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
그러면, 도 12 내지 도 14의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 기판을 4매 마스크를 이용하여 제조하는 방법에 대하여 상세하게 도 12 내지 도 14와 도 15a 내지 도 22c를 참조하여 설명하기로 한다.
먼저, 도 15a 내지 15c에 도시한 바와 같이, 제1 실시예와 동일하게 알루미늄 계열의 금속을 단일막으로 적층하고 마스크를 이용한 사진 식각 공정으로 기판(10) 위에 게이트선(22), 게이트 패드(24), 게이트 전극(26) 및 유지 전극(28)을 포함하는 게이트 배선을 형성한다.
다음, 도 16a 및 16b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 크롬으로 이루어진 금속막을 포함하는 도전체층(60)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 그 위에 감광막(110)을 1 μm 내지 2 μm의 두께로 도포한다. 이때에도 게이트 절연막(30)은 300℃ 이상의 온도 범위에서 5분 이상의 시간 동안 적층하는 것이 바람직하다.
그 후, 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여 도 17b 및 17c에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선부(A), 즉 데이터 배선(62, 64, 65, 66, 68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감 광막(114)의 두께와 데이터 배선부(A)에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, A 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(114)은 리플로우가 가능한 물질로 이루어진 감광 막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 중간층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 18a 및 18b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 중간층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막 패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(60)만을 식각하고 감광막 패턴(112, 114)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두껍게 하여 이 과정에서 제1 부분(114)이 제거되어 하부의 도전체층(60)이 드러나는 일이 생기지 않도록 한다.
도전체층(60)이 Mo 또는 MoW 합금, Al 또는 Al 합금, Ta 중 어느 하나인 경우에는 건식 식각이나 습식 식각 중 어느 것이라도 가능하다. 그러나 Cr은 건식 식각 방법으로는 잘 제거되지 않기 때문에 도전체층(60)이 Cr이라면 습식 식각만을 이용하는 것이 좋다. 도전체층(60)이 Cr인 습식 식각의 경우에는 식각액으로 CeNHO3을 사용할 수 있고, 도전체층(60)이 Mo나 MoW인 건식 식각의 경우의 식각 기체로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 사용할 수 있으며 후자의 경우 감광막에 대한 식각비도 거의 비슷하다.
이렇게 하면, 도 18a 및 도 18b에 나타낸 것처럼, 채널부(C) 및 데이터 배선부(B)의 도전체층, 즉 소스/드레인용 도전체 패턴(67)과 유지 축전기용 도전체 패턴(64)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 중간층(50)이 드러난다. 이때 남은 도전체 패턴(67, 64)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 64, 65, 66, 68)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다.
이어, 도 19a 및 19b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(50) 및 그 하부의 반도체층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 중간층(50) 및 반도체층(40)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 반도체층(40)과 중간층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 19a 및 19b에 나타낸 바와 같이, 채널부(C)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(67)이 드러나고, 기타 부분(B)의 중간층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(42, 48)이 완성된다. 도면 부호 57과 58은 각각 소스/드레인용 도전체 패턴(67) 하부의 중간층 패턴과 유지 축전기용 도전체 패턴(64) 하부의 중간층 패턴을 가리킨다.
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(67) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 20a 및 20b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(67) 및 그 하부의 소스/드레인용 중간층 패턴(57)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(67)에 대해서는 습식 식각으로, 중간층 패턴(57)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(42)의 두께를 조절하기가 쉽지 않기 때문이다. 예를 들면, SF6과 O2의 혼합 기체를 사용하여 소스/드레인용 도전체 패턴(67)을 식각하는 것을 들 수 있다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(67)의 측면은 식각되지만, 건식 식각되는 중간층 패턴(57)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 중간층 패턴(57) 및 반도체 패턴(42)을 식각할 때 사용하는 식각 기체의 예로는 앞에서 언급한 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 반도체 패턴(42)을 남길 수 있다. 이때, 도 20b에 도시한 것처럼 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(112)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거한다. 그러나, 제2 부분(112)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(67)을 제거한 후 그 밑의 중간층 패턴(57)을 제거하기 전에 이루어질 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교 적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다.
이와 같이 하여 데이터 배선(62, 64, 65, 66, 68)을 형성한 후, 도 21a 및 21c에 도시한 바와 같이 질화 규소를 CVD 방법으로 증착하여 보호막(70)을 형성한다. 이때에도, 게이트 절연막(30) 형성시와 유사하게 보호막(70)은 300℃ 이상의 온도 범위에서 5분 이상의 시간 동안 적층하는 것이 바람직하다. 이어, 마스크를 이용하여 보호막(70)을 게이트 절연막(30)과 함께 식각하여 드레인 전극(66), 게이트 패드(24), 데이터 패드(68) 및 유지 축전기용 도전체 패턴(64)을 각각 드러내는 접촉 구멍(76, 74, 78, 72)을 형성한다.
마지막으로, 도 12 내지 도 14에 도시한 바와 같이, 제1 실시예와 동일하게 IZO 및 비정질 ITO를 증착하고 마스크를 사용하여 건식 또는 알루미늄 식각액 또는 크롬 식각액으로 패터닝하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(64)과 연결된 화소 전극(82), 게이트 패드(24)와 연결된 보조 게이트 패드(86) 및 데이터 패드(68)와 연결된 보조 데이터 패드(88)를 형성한다. 이때, 화소 전극(82), 보조 게이트 패드(86) 및 보조 데이터 패드(88)의 비정질 ITO 및 IZO를 패터닝하기 위한 식각액은 크롬 식각액 또는 알루미늄 식각액을 사용하는데, 이는 알루미늄 계열의 금속을 부식시키지 않아 접촉 구조에서 드러난 알루미늄 계열의 금속이 부식되는 것을 방지할 수 있다. 여기서도, 비정질 ITO 및 IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체는 접촉 구멍(72, 74, 76, 78)을 드러난 금속막(24, 64, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위해 질 소를 이용하는 것이 바람직하다.
이러한 본 발명의 제2 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58) 및 반도체 패턴(42, 48)을 하나의 마스크를 이용하여 형성하고 이 과정에서 소스 전극(65)과 드레인 전극(66)이 분리하여 제조 공정을 단순화할 수 있다.
이와 같이, 본 발명에 따르면 비정질 ITO와 IZO를 이용하여 투명 도전막 패턴을 형성하면 균일한 투과율을 확보할 수 있으며, 배선을 부식시키지 않는 조건에서 패터닝할 수 있다. 또한, 제조 공정을 단순화하여 액정 표시 장치용 박막 트랜지스터 기판을 제조함으로 제조 공정을 단순화하고 제조 비용을 줄일 수 있다.

Claims (21)

  1. 비정질 ITO층과 IZO층이 적층되어 있는 표시 장치용 투명 도전막.
  2. 비정질 ITO와 IZO를 적층하고 크롬 식각액 또는 알루미늄 식각액을 이용하여 습식 식각으로 함께 패터닝하는 단계를 포함하는 표시 장치용 투명 도전막의 제조 방법.
  3. 삭제
  4. 제2항에서,
    상기 표시 장치용 투명 도전막을 어닐링하는 단계를 더 포함하는 표시 장치용 투명 도전막의 제조 방법.
  5. 제2항에서,
    상기 비정질 ITO 및 IZO는 각각 300-600 Å 및 800-1,200 Å 범위의 두께로 적층하는 표시 장치용 투명 도전막의 제조 방법.
  6. 절연 기판 위에 게이트선 및 상기 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    게이트 절연막을 적층하는 단계,
    반도체층을 형성하는 단계,
    상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극 및 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,
    보호막을 적층하는 단계,
    비정질 ITO 및 IZO를 적층하고 크롬 식각액 또는 알루미늄 식각액을 사용하는 습식 식각을 이용하여 함께 패터닝하여 상기 드레인 전극과 연결되는 투명 도전막의 화소 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  7. 제6항에서,
    상기 투명 도전막을 어닐링하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  8. 삭제
  9. 제6항에서,
    상기 비정질 ITO 및 IZO는 각각 300-600 Å 및 800-1,200 Å 범위의 두께로 적층하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  10. 제6항에서,
    상기 게이트 배선은 상기 게이트선에 연결되어 있는 게이트 패드를 더 포함하고, 상기 데이터 배선은 상기 데이터선에 연결되어 있는 데이터 패드를 더 포함하며,
    상기 화소 전극 형성 단계에서 상기 게이트 패드와 연결되는 보조 게이트 패드 및 상기 데이터 패드와 연결되는 보조 데이터 패드를 더 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  11. 제10항에서,
    상기 게이트 절연막 및 상기 보호막에 상기 드레인 전극, 상기 게이트 패드 및 상기 데이터 패드를 각각 드러내는 접촉 구멍을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  12. 제6항에서,
    상기 데이터 배선 및 상기 반도체층은 부분적으로 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  13. 제12항에서,
    상기 감광막 패턴은 제1 두께를 가지는 제1 부분, 상기 제1 두께보다 두꺼운 제2 부분, 두께를 가지지 않으며 상기 제1 및 제2 부분을 제외한 제3 부분을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  14. 제13항에서,
    상기 사진 식각 공정에서 상기 감광막 패턴은 제1 영역, 상기 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 상기 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하는 광마스크를 이용하여 형성하는 박막 트랜지스터 기판의 제조 방법.
  15. 제14항에서,
    상기 사진 식각 공정에서 상기 제1 부분은 상기 소스 전극과 상기 드레인 전극 사이, 상기 제2 부분은 상기 데이터 배선 상부에 위치하도록 형성하는 박막 트랜지스터 기판의 제조 방법.
  16. 제15항에서,
    상기 제1 내지 제3 영역의 투과율을 다르게 조절하기 위해서 상기 광마스크 에는 반투명막 또는 노광기의 분해능보다 작은 슬릿 패턴이 형성되어 있는 박막 트랜지스터 기판의 제조 방법.
  17. 제16항에서,
    상기 반도체층과 상기 데이터 배선 사이에 저항성 접촉층을 형성하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
  18. 제17항에서,
    상기 데이터 배선과 상기 접촉층 및 상기 반도체층을 하나의 마스크를 사용하여 형성하는 박막 트랜지스터 기판의 제조 방법.
  19. 절연 기판 위에 형성되어 있으며, 게이트선 및 게이트 전극을 포함하는 게이트 배선,
    상기 게이트 배선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 상부에 형성되어 있으며, 상기 게이트선과 절연되어 교차하여 화소를 정의하는 데이터선, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극 및 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선,
    상기 화소에 형성되어 있으며, 비정질 ITO층 및 IZO층으로 이루어져 있는 화소 전극
    을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  20. 제19항에서,
    상기 게이트 배선은 상기 게이트선에 연결되어 있는 게이트 패드를 더 포함하고, 상기 데이터 배선은 상기 데이터선에 연결되어 있는 데이터 패드를 더 포함하며,
    상기 화소 전극과 동일한 층에 형성되어 있으며, 상기 게이트 패드와 연결되는 보조 게이트 패드 및 상기 데이터 패드와 연결되는 보조 데이터 패드를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  21. 제20항에서,
    상기 데이터 배선 상부에 형성되어 있는 보호막을 더 포함하며,
    상기 화소 전극, 상기 보조 게이트 패드 및 상기 보조 데이터 패드는 상기 보호막 상부에 형성되어 있는 되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
KR1020000043506A 2000-07-27 2000-07-27 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 Expired - Fee Related KR100750914B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000043506A KR100750914B1 (ko) 2000-07-27 2000-07-27 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000043506A KR100750914B1 (ko) 2000-07-27 2000-07-27 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20020010213A KR20020010213A (ko) 2002-02-04
KR100750914B1 true KR100750914B1 (ko) 2007-08-22

Family

ID=19680404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000043506A Expired - Fee Related KR100750914B1 (ko) 2000-07-27 2000-07-27 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100750914B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100783608B1 (ko) * 2002-02-26 2007-12-07 삼성전자주식회사 인듐징크옥사이드 식각액 조성물 및 이를 이용한 액정표시 장치의 박막 트랜지스터 기판의 제조방법
KR100853718B1 (ko) * 2002-06-04 2008-08-25 삼성전자주식회사 몰리브덴-텅스텐 박막 패턴의 형성 방법 및 이를 이용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법
JP2007506139A (ja) 2003-09-18 2007-03-15 サムスン エレクトロニクス カンパニー リミテッド 薄膜トランジスタ表示板、これを含む平板ディスプレイ表示装置及びその製造方法
KR102807165B1 (ko) * 2024-01-24 2025-05-13 충북대학교 산학협력단 어닐링 공정을 포함하는 포토트랜지스터 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990009891A (ko) * 1997-07-12 1999-02-05 구자홍 횡전계방식 액정표시장치
KR19990077818A (ko) * 1998-03-13 1999-10-25 니시무로 타이죠 표시장치용 어레이 기판의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990009891A (ko) * 1997-07-12 1999-02-05 구자홍 횡전계방식 액정표시장치
KR19990077818A (ko) * 1998-03-13 1999-10-25 니시무로 타이죠 표시장치용 어레이 기판의 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1019990077818

Also Published As

Publication number Publication date
KR20020010213A (ko) 2002-02-04

Similar Documents

Publication Publication Date Title
KR100720095B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100366768B1 (ko) 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
US20080299712A1 (en) Manufacturing method of a thin film transistor array panel
KR20020083249A (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR20020010212A (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP2004226975A (ja) 薄膜トランジスタ表示板及びその製造方法
JP4996789B2 (ja) 配線の接触構造形成方法、薄膜トランジスタ基板の製造方法
KR20000033047A (ko) 박막트랜지스터의제조방법
KR100840333B1 (ko) 배선용 식각액 및 이를 이용한 배선의 제조 방법 및 이를이용한 박막 트랜지스터 어레이 기판의 제조 방법
KR100750914B1 (ko) 화소 전극용 투명 도전막 및 이를 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100623988B1 (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100750913B1 (ko) 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100656917B1 (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100375497B1 (ko) 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR100750919B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100656913B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100635949B1 (ko) 저저항 배선 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100709706B1 (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100709707B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100729776B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100695347B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20010017529A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100783696B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000727

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20050722

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20000727

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20061113

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20070201

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20061113

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20070305

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20070201

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20070711

Appeal identifier: 2007101002524

Request date: 20070305

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20070402

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20070305

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20070108

Patent event code: PB09011R02I

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070504

Patent event code: PE09021S01D

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20070711

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20070409

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070814

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070816

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
PR1001 Payment of annual fee

Payment date: 20100714

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110719

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120713

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120713

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130731

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170705