[go: up one dir, main page]

KR100695301B1 - 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 Download PDF

Info

Publication number
KR100695301B1
KR100695301B1 KR1020000039998A KR20000039998A KR100695301B1 KR 100695301 B1 KR100695301 B1 KR 100695301B1 KR 1020000039998 A KR1020000039998 A KR 1020000039998A KR 20000039998 A KR20000039998 A KR 20000039998A KR 100695301 B1 KR100695301 B1 KR 100695301B1
Authority
KR
South Korea
Prior art keywords
film
layer
gate
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020000039998A
Other languages
English (en)
Other versions
KR20020006371A (ko
Inventor
최용우
노남석
최재호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000039998A priority Critical patent/KR100695301B1/ko
Publication of KR20020006371A publication Critical patent/KR20020006371A/ko
Application granted granted Critical
Publication of KR100695301B1 publication Critical patent/KR100695301B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • H10D86/0231Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441Interconnections, e.g. scanning lines

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

절연 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성하고, 게이트 절연막을 형성한다. 다음, 비정질규소층, 도핑된 비정질규소층, MoW막 및 Al-Nd막을 차례로 증착하고 슬릿 패턴 또는 반투과막을 포함하는 마스크를 이용하여 이중막으로 이루어진 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선과 그 하부의 저항성 접촉층 및 반도체층을 형성한다. 다음, 드레인 전극, 게이트 패드 및 데이터 패드를 드러내는 접촉 구멍을 갖는 보호막을 형성한 후 열처리를 실시한다. 다음, IZO로 이루어진 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다. 이와 같이 본 발명에서는 데이터 배선과 저항성 접촉층 및 반도체층을 한 번의 사진 공정으로 형성하며 이때 MoW막과 Al-Nd막을 한 번의 습식 식각으로 식각할 수 있으므로 공정을 단순화할 수 있고, 데이터 배선을 MoW막과 Al-Nd막의 이중막으로 형성하고 보호막을 형성한 후 실시하는 열처리를 통해 그 위에 형성되는 IZO막과의 접촉 저항을 줄일 수 있다.
MoW, Al-Nd, 열처리, 슬릿 패턴, 반투과막, IZO, 접촉 저항

Description

액정 표시 장치용 박막 트랜지스터 기판의 제조 방법{manufacturing method of thin film transistor array panel for liquid crystal display}
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 2는 도 1에서 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이고,
도 3a는 본 발명의 실시예에 따라 제조하는 첫 단계에서의 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 3b는 도 3a에서 Ⅲb-Ⅲb 선을 따라 잘라 도시한 단면도이고,
도 4는 도 3a 다음 단계에서의 단면도이고,
도 5a 내지 도 5d는 도 4 다음 단계에서의 공정 순서를 차례로 도시한 단면도이고,
도 6a는 도 5d 다음 단계에서의 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 6b는 도 6a에서 Ⅵb-Ⅵb 선을 따라 잘라 도시한 단면도이고,
도 7a는 도 6a 다음 단계에서의 배치도이고,
도 7b는 도 7a에서 Ⅶb-Ⅶb 선을 따라 잘라 도시한 단면도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것으로, 더욱 상세하게는 접촉 저항을 줄이는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전기장을 생성하는 다수의 전극이 형성되어 있는 두 장의 기판과 두 기판 사이의 액정층, 각각의 기판의 바깥 면에 부착되어 빛을 편광시키는 두 장의 편광판으로 이루어지며, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치의 한 기판에는 박막 트랜지스터가 형성되어 있는데, 이는 전극에 인가되는 전압을 스위칭하는 역할을 한다. 박막 트랜지스터가 형성되는 기판에는 다수의 배선, 즉 다수의 게이트선 및 데이터선이 각각 행과 열 방향으로 형성되어 있다. 게이트선과 데이터선의 교차로 정의되는 화소 영역에는 화소 전극이 형성되어 있으며, 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 화상 신호를 제어하여 화소 전극으로 내보낸다.
최근에는 액정 표시 장치가 대형화되면서 배선의 길이가 길어져 신호 지연이 발생하므로 이를 줄이기 위해 배선의 재료로 저저항 금속을 사용해야 하며, 그 예로 알루미늄 또는 알루미늄 합금을 들 수 있다. 이때, 알루미늄 합금의 예로 Al-Nd(알루미늄-네오디뮴)을 들 수 있는데, 특히 데이터 배선을 Al-Nd 단일막으로 형 성하는 경우에는 그 하부의 저항성 접촉층의 규소와 Al-Nd막의 알루미늄과의 반응으로 인하여 접촉 부분에서 저항이 커지기 때문에 데이터 배선과 그 하부의 저항성 접촉층 사이에 크롬(Cr)과 같은 버퍼막을 써서 데이터 배선을 Cr/Al-Nd의 이중막으로 형성해야 한다.
그러나, Cr/Al-Nd의 이중막을 사용하는 경우에는 두 막의 식각 공정이 다르므로 식각 공정 수가 증가하게 되고 이로 인해 감광막 패턴이 식각액에 노출되는 시간도 길어지게 되어 감광막 패턴이 쉽게 벗겨질 수 있으므로 데이터 배선과 반도체층을 한 번의 사진 공정으로 형성하는데 어려움이 있다.
본 발명이 이루고자 하는 기술적 과제는 공정을 단순화하는 것이다.
이러한 과제를 달성하기 위하여 본 발명에서는 데이터 배선을 하부의 MoW막과 상부의 Al-Nd막을 포함하는 이중막으로 형성한다.
본 발명에 따르면, 절연 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 절연막을 형성한다. 다음, 반도체층과 저항성 접촉층 및 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성한다. 다음, 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막을 형성한 후 열처리한다. 다음. 드레인 전극과 연결되는 화소 전극을 형성한다. 이때, 데이터 배선은 동일한 식각 조건으로 식각되는 이중막으로 형성한다.
여기서, 하부막은 몰리브덴 합금으로 형성하고 상부막은 알루미늄 합금막으 로 형성하는 것이 바람직하다.
한편, 식각 조건은 습식 식각을 이용하며 식각액은 H3PO4, HNO3와 CH3 COOH를 포함하는 것이 바람직하다.
또한, 게이트 배선을 Al-Nd막으로 형성할 수도 있으며, 화소 전극은 IZO로 형성하는 것이 바람직하다.
여기서, 게이트 배선은 게이트선에 연결되어 있는 게이트 패드를 더 포함하며 데이터 배선은 데이터선에 연결되어 있는 데이터 패드를 더 포함하고, 보호막은 게이트 패드 및 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 가지고 있으며, 화소 전극과 동일한 층으로 게이트 패드 및 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 형성할 수도 있다.
여기서, 반도체층, 저항성 접촉층, 데이터 배선을 한 번의 사진 공정으로 형성할 수도 있다. 이때, 사진 공정에 사용하는 마스크는 위치에 따라 투과율이 다르며, 마스크는 반투과막 또는 슬릿 패턴을 포함하는 것이 바람직하다.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
먼저, 도 1 및 도 2를 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고, 도 2는 도 1에서 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2에서와 같이, 절연 기판(10) 위에 알라미늄 또는 알루미늄 합금으로 이루어진 게이트 배선(21, 22, 23)이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(21), 게이트선(21)의 일부인 게이트 전극(22), 게이트선(21)의 끝에 연결되어 외부로부터 주사 신호를 인가받아 게이트선(21)으로 전달하는 게이트 패드(23)를 포함한다.
여기서, 게이트 배선(21, 22, 23)은 단일층으로 형성되어 있지만, 이중층이나 삼중층 이상으로 형성되어 있을 수도 있다. 이중층 이상의 경우에 한 층은 저항이 작은 물질로 형성되어 있고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 형성되어 있는 것이 바람직하며, 그 예로 Cr/Al 또는 Al/Mo을 들수 있다.
게이트 배선(21, 22, 23)은 질화규소(SiNX) 따위로 이루어진 게이트 절연막(30)으로 덮여 있다.
게이트 절연막(30) 위에는 비정질규소 따위의 반도체로 이루어진 반도체층(41)이 형성되어 있으며, 반도체층(41) 위에는 인(P)과 같은 n형 불순물이 도핑되어 있는 비정질규소 따위의 반도체로 이루어진 저항성 접촉층(52, 53)이 게이트 전극(22)을 중심으로 양쪽으로 분리되어 형성되어 있다.
저항성 접촉층(52, 53) 위에는 몰리브덴 합금으로 이루어진 하부막(68)과 알루미늄 계열의 상부막(69)을 포함하며 동일한 식각 조건으로 식각된 이중막으로 이루어진 데이터 배선(61, 62, 63, 64)이 형성되어 있다. 데이터 배선은 세로 방향 으로 뻗어 있는 데이터선(61), 데이터선(61)의 일부인 소스 전극(62), 게이트 전극(22)을 중심으로 소스 전극(62)과 마주하는 드레인 전극(63), 데이터선(61)에 연결되어 외부로부터 화상 신호를 인가받아 데이터선(61)에 전달하는 데이터 패드(64)를 포함한다. 이때, 데이터 배선(61, 62, 63, 64)은 동일한 식각 조건에서 테이퍼(taper) 구조를 취하는 것이 바람직하다.
여기서, 데이터 배선(61, 62, 63, 64)은 이중막(68, 69)으로 있으나, 게이트 배선(21, 22, 23)과 마찬가지로 단일층 또는 삼중층으로 형성되어 있을 수도 있다.
한편, 저항성 접촉층(52, 53)은 데이터 배선(61, 62, 63, 64)과 동일한 모양을 가지며, 반도체층(41)과 데이터 배선(61, 62, 63, 64)의 접촉 저항을 낮추어 주는 역할을 한다. 또한, 반도체층(41)은 소스 전극(62)과 드레인 전극(63) 사이를 제외하고 데이터 배선(61, 62, 63, 64)과 저항성 접촉층(52, 53)의 모양과 동일하다.
데이터 배선(61, 62, 63, 64) 및 게이트 절연막(30) 위에는 질화규소 또는 유기 절연막으로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)은 게이트 절연막(30)과 함께 게이트 패드(23)를 드러내는 접촉 구멍(73)을 가지고 있을 뿐만 아니라, 데이터 패드(64)를 드러내는 접촉 구멍(74)과 드레인 전극(63)을 드러내는 접촉 구멍(72)을 가지고 있다.
보호막(70) 위에는 IZO(indium zinc oxide)와 같은 투명 도전 물질로 이루어진 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있다.
화소 전극(80)은 접촉 구멍(72)을 통하여 드레인 전극(63)과 연결되어 화상 신호를 전달받는다. 보조 게이트 패드(83)와 보조 데이터 패드(84)는 접촉 구멍(73, 74)을 통해 게이트 패드(23) 및 데이터 패드(64)와 각각 연결되어 있으며, 이들은 패드(23, 64)와 외부 회로 장치와의 접착성을 보완하고 패드(23, 64)를 보호하는 역할을 한다.
이러한 구조를 갖는 액정 표시 장치용 박막 트랜지스터 기판에서, 보호막(70) 형성 후에 실시하는 열처리를 통해 접촉 구멍(72, 73, 74)에서 Al-Nd막으로 형성되어 있는 게이트 배선(21, 22, 23) 및 데이터 배선(61, 62, 63, 64)과 IZO로 이루어진 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)와의 접촉 저항을 줄일 수 있다.
그러면, 이와 같은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 내지 도 7b, 앞서의 도 1 및 도 2를 참조하여 설명한다.
먼저, 도 3a 및 도 3b에서와 같이 절연 기판(10) 위에 알루미늄 계열의 금속 중에서 Al-Nd와 같은 게이트 배선용 도전체층을 스퍼터링 따위의 방법으로 1,000Å 내지 3,000Å의 두께로 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트 배선(21, 22, 23)을 형성한다.
다음, 도 4에서와 같이 게이트 절연막(30), 비정질규소층(40) 및 n형 불순물이 도핑된 비정질규소층(50)을 화학 기상 증착법 따위를 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 1,500Å 및 300Å 내지 600Å의 두께로 차례로 증착하고, MoW의 하부막(68) 및 Al-Nd의 상부막(69)을 스퍼터링 따위의 방법으로 각각 500Å 과 2,000Å 내지 2,500Å의 두께로 차례로 증착한다. 다음, 감광막(110)을 도포하고 마스크(100)로 노광한 후 현상하여 도 5a에서와 같은 감광막 패턴(112, 114)을 형성한다. 이때, 사용하는 마스크(100)는 도 4에서와 같이, C 부분에 반투과막이나 노광기의 해상도보다 작은 슬릿 패턴을 포함하고 A 부분에 불투명 부분을 포함하며 B 부분에 투명 부분을 포함하여 위치에 따라 빛의 투과율이 다른 광마스크이다. 감광막 패턴(112, 114) 중에서 소스 전극(62)과 드레인 전극(63) 사이(C)에 위치한 감광막 패턴(114)은 데이터 배선(61, 62, 63, 64)이 형성될 부분(A)에 위치한 감광막 패턴(112)보다 두께가 얇고, 그 외 기타 부분(B)의 감광막은 두께가 없거나 다른 부분보다 얇다.
다음, 도 5b에서와 같이 감광막 패턴(112, 114)을 마스크로 하여 기타 부분(B)의 상부막(69)과 하부막(68)을 동일한 식각 조건으로 패터닝하여 저항성 접촉층(50)을 드러낸다. 이때는 식각 조건은 습식 식각을 사용하며, 알루미늄을 포함하는 금속막을 식각하기 위해 사용하는 알루미늄 식각액을 이용하면 상부막(69)과 함께 MoW의 하부막(68)도 식각할 수 있다. 이때의 식각액은 H3PO4, HNO3와 CH3COOH의 혼합액에 탈이온수(deionized water)를 섞어 희석시킨 용액을 사용하는 것이 바람직하며, 상부막(69)과 하부막(68)은 동일한 식각 조건에서 20-70° 정도의 각을 가지는 테이퍼 구조를 가지는 것이 바람직하다.
다음, 도 5c에서와 같이 감광막 패턴(114)과 드러난 저항성 접촉층(50)과 그 하부의 반도체층(40)을 함께 식각하여 기타 부분(B)의 게이트 절연막(30)과 C 부분 의 상부막(69)을 드러낸다.
다음, 도 5d에서와 같이 C 부분에 드러나 있는 상부막(69)과 그 하부의 하부막(68)을 앞서의 알루미늄 식각액을 사용하여 한 번에 식각하고, 드러난 저항성 접촉층(50)을 제거하여 두 부분(52, 53)으로 분리한다.
다음, 남아 있는 감광막 패턴(112)을 제거하여 도 6a 및 도 6b에서와 같이 데이터 배선(61, 62, 63, 64)과 그 하부의 저항성 접촉층(52, 53) 및 반도체층(41)을 완성한다.
다음, 도 7a 및 도 7b에서와 같이 질화규소를 화학 기상 증착법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 3,000Å 이상의 두께를 갖는 보호막(70)을 형성하고 열처리를 실시한 후 사진 식각 공정으로 패터닝하여 접촉 구멍(72, 73, 74)을 형성한다.
다음, 도 1 및 도 2에서와 같이 IZO와 같은 투명 도전 물질을 스퍼터링 따위의 방법으로 400Å 내지 500Å 의 두께로 증착하고 사진 식각 공정으로 패터닝하여 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.
이와 같이 본 발명에서는 데이터 배선(61, 62, 63, 64)과 저항성 접촉층(52, 53) 및 반도체층(41)을 한 번의 사진 공정으로 형성하며 이때 상부막(68)과 하부막(69)을 동일한 식각 조건으로 식각할 수 있으므로 공정을 단순화할 수 있고, 데이터 배선(61, 62, 63, 64)을 이중막으로 형성하고 보호막(70)을 형성한 후 실시하는 열처리를 통해 그 위에 형성되는 IZO막과의 접촉 저항을 줄일 수 있다.
이와 같이 본 발명에서는 데이터 배선을 형성할 때 동일한 식각 조건을 이용하여 이중막을 한번에 패터닝함으로써 공정을 단순화할 수 있으며, 보호막을 형성한 후 열처리를 실시하여 알루미늄 계열의 금속막과 IZO막과의 접촉 저항을 줄일 수 있다.

Claims (19)

  1. 절연 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 규소층, 도핑된 규소층 및 금속층을 형성하는 단계,
    상기 금속층, 상기 도핑된 규소층 및 상기 규소층을 한 번의 사진 식각 공정으로 패터닝하여 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선, 저항성 접촉층 및 반도체층을 형성하는 단계,
    상기 데이터 배선 위에 보호막을 형성하는 단계,
    상기 보호막을 열처리하는 단계,
    상기 보호막에 제1 접촉 구멍을 형성하는 단계,
    상기 보호막 위에 상기 드레인 전극과 제1 접촉 구멍을 통해 연결되는 화소 전극을 형성하는 단계
    를 포함하며,
    상기 데이터 배선은 몰리브덴 합금막과 상기 몰리브덴 합금막 상부에 형성되어 있는 알루미늄 합금막의 이중막으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 삭제
  3. 삭제
  4. 제1항에서,
    상기 이중막은 습식 식각으로 패터닝하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  5. 제4항에서,
    상기 습식 식각의 식각액은 H3PO4, HNO3와 CH3COOH를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제1항에서,
    상기 사진 공정에 사용하는 마스크는 위치에 따라 투과율이 다른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  11. 제10항에서,
    상기 마스크는 반투과막 또는 슬릿 패턴을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  12. 절연 기판,
    상기 기판 위에 형성되어 있으며, 게이트선 및 게이트 전극을 포함하는 게이트 배선,
    상기 게이트 배선을 덮는 게이트 절연막,
    상기 게이트 절연막 상부에 형성되어 있는 반도체층,
    상기 반도체층 상부에 형성되어 있는 저항성 접촉층,
    상기 저항성 접촉층 상부에 형성되어 있으며, 몰리브덴 합금막과 상기 몰리브덴 합금막 상부에 형성되어 있는 알루미늄 합금막의 이중막으로 이루어지는 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선,
    상기 반도체층을 덮고 있으며 상기 드레인 전극을 드러내는 보호막,
    상기 드레인 전극과 연결되는 화소 전극
    를 포함하며,
    상기 소스 전극 및 상기 드레인 전극 사이를 제외한 상기 반도체층은 상기 저항성 접촉층 및 상기 데이터 배선과 동일한 평면 패턴으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  13. 삭제
  14. 삭제
  15. 제12항에서,
    상기 이중막은 20-70°각을 가지는 테이퍼 구조로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020000039998A 2000-07-12 2000-07-12 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 Expired - Fee Related KR100695301B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000039998A KR100695301B1 (ko) 2000-07-12 2000-07-12 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000039998A KR100695301B1 (ko) 2000-07-12 2000-07-12 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20020006371A KR20020006371A (ko) 2002-01-19
KR100695301B1 true KR100695301B1 (ko) 2007-03-14

Family

ID=19677671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000039998A Expired - Fee Related KR100695301B1 (ko) 2000-07-12 2000-07-12 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR100695301B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100701658B1 (ko) * 2001-06-14 2007-03-30 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 제조방법
KR101046920B1 (ko) * 2003-10-14 2011-07-06 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101171187B1 (ko) 2005-11-07 2012-08-06 삼성전자주식회사 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990025890A (ko) * 1997-09-19 1999-04-06 윤종용 몰리브덴 또는 몰리브덴 합금을 이용한 배선의제조 방법 및 이를 이용한 박막 트랜지스터의 제조 방법
JP2000047240A (ja) * 1998-05-29 2000-02-18 Hitachi Ltd 液晶表示装置
KR20000014539A (ko) * 1998-08-21 2000-03-15 윤종용 액정 표시 장치 및 그 제조 방법
KR20000050885A (ko) * 1999-01-15 2000-08-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990025890A (ko) * 1997-09-19 1999-04-06 윤종용 몰리브덴 또는 몰리브덴 합금을 이용한 배선의제조 방법 및 이를 이용한 박막 트랜지스터의 제조 방법
KR100471773B1 (ko) * 1997-09-19 2005-07-07 삼성전자주식회사 몰리브덴또는몰리브덴합금을이용한배선의제조방법및이를이용한박막트랜지스터의제조방법
JP2000047240A (ja) * 1998-05-29 2000-02-18 Hitachi Ltd 液晶表示装置
KR20000014539A (ko) * 1998-08-21 2000-03-15 윤종용 액정 표시 장치 및 그 제조 방법
KR20000050885A (ko) * 1999-01-15 2000-08-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20020006371A (ko) 2002-01-19

Similar Documents

Publication Publication Date Title
KR100686228B1 (ko) 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
KR100720099B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100729763B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20010010117A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100767357B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20020080559A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100740937B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100695301B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20060028519A (ko) 박막트랜지스터 표시판 및 그 제조 방법
KR100623981B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100709710B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100695295B1 (ko) 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법
KR100720086B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100796747B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100740930B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100878263B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100720089B1 (ko) 배선의 접촉 구조 제조 방법, 이를 포함하는 박막트랜지스터 기판의 제조 방법 및 그에 사용되는 스퍼터링장비
KR100670059B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100777695B1 (ko) 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법
KR20080030761A (ko) 박막 트랜지스터 표시판의 제조 방법
KR100656909B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20020043860A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100783699B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000712

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20050629

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20000712

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060928

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070223

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070308

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070309

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100216

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110215

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120215

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130228

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140303

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150227

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170209