KR20020043860A - 액정 표시 장치용 어레이 기판 및 그 제조 방법 - Google Patents
액정 표시 장치용 어레이 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20020043860A KR20020043860A KR1020000073007A KR20000073007A KR20020043860A KR 20020043860 A KR20020043860 A KR 20020043860A KR 1020000073007 A KR1020000073007 A KR 1020000073007A KR 20000073007 A KR20000073007 A KR 20000073007A KR 20020043860 A KR20020043860 A KR 20020043860A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- layer
- pad
- data
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정 표시 장치용 어레이 기판 및 그 제조 방법에 대한 것이다.
마스크 수를 감소시켜 액정 표시 장치용 어레이 기판을 제조하는데 있어서, 게이트 배선을 저저항 물질인 구리로 형성할 경우, 구리 재질의 게이트 패드가 노출되는 구조로 인해 이후 공정에서 게이트 패드의 부식이 일어날 수 있다.
이러한 문제를 방지하기 위해 본 발명에서는 구리를 증착하고 패터닝하여 게이트 배선과 게이트 전극 및 게이트 패드를 형성한 다음, 제 1 절연막과 반도체층, 불순물 반도체층 및 금속층을 순차적으로 증착하고 패터닝하여 데이터 배선과 소스 및 드레인 전극, 데이터 패드, 그리고 오믹 콘택층을 형성한다. 이어, 제 2 절연막을 증착하고 감광막을 도포한 후, 노광 및 현상하여 서로 다른 두께를 가지는 감광막 패턴을 형성한다. 다음, 감광막 패턴 및 그 하부의 막들을 식각하여 데이터 배선과 소스 및 드레인 전극, 그리고 데이터 패드를 덮는 보호층, 상기 보호층과 동일한 모양을 가지는 액티브층, 그리고 게이트 패드를 덮으며 콘택홀을 가지는 게이트 절연막을 형성한다. 다음, 투명 도전 물질을 증착하고 패터닝하여 화소 전극을 형성한다.
따라서, 공정수를 감소시켜 제조 비용을 절감하고 게이트 배선의 신호 지연을 방지하면서 게이트 패드의 부식을 방지할 수 있다.
Description
본 발명은 액정 표시 장치용 어레이 기판 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 저저항 배선을 가지는 액정 표시 장치용 어레이 기판 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치는 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직임으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
액정 표시 장치는 다양한 형태로 이루어질 수 있는데, 현재 박막 트랜지스터와 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정 표시 장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.
이러한 액정 표시 장치는 하부 기판에 화소 전극이 형성되어 있고 상부 기판인 색 필터 기판에 공통 전극이 형성되어 있는 구조로, 상하로 걸리는 기판에 수직한 방향의 전기장에 의해 액정 분자를 구동하는 방식이다. 이는, 투과율과 개구율 등의 특성이 우수하며, 상판의 공통 전극이 접지 역할을 하게 되어 정전기로 인한액정셀의 파괴를 방지할 수 있다.
액정 표시 장치의 하부 기판은 화소 전극에 신호를 인가하기 위한 박막 트랜지스터를 포함하는 어레이 기판으로, 박막을 증착하고 마스크를 이용하여 사진 식각하는 공정을 여러 번 반복함으로써 형성되는데, 통상적으로 마스크 수는 5장 내지 6장이 사용되고 있으며, 마스크의 수가 공정수를 대표한다.
이하, 첨부한 도면을 참조하여 종래의 액정 표시 장치용 어레이 기판 및 그 제조 방법에 대하여 설명한다.
도 1은 종래의 액정 표시 장치용 어레이 기판의 평면도이고, 도 2는 도 1에서 Ⅱ-Ⅱ선을 따라 자른 단면도이다.
기판(10) 위에 가로 방향의 게이트 배선(21)과 게이트 배선(21)으로부터 연장된 게이트 전극(22) 및 게이트 배선(21)의 일끝단에 위치하는 게이트 패드(23)가 형성되어 있다.
게이트 배선(21)과 게이트 전극(22) 및 게이트 패드(23) 상부에는 게이트 절연막(30)이 형성되어 있으며, 그 위에 액티브층(41)이 형성되어 있다.
액티브층(41) 위에는 오믹 콘택층(51, 52)이 형성되어 있고, 그 위에 게이트 배선(21)과 직교하는 데이터 배선(61), 데이터 배선(61)에서 연장된 소스 전극(62), 게이트 전극(22)을 중심으로 소스 전극(62)과 마주 대하고 있는 드레인 전극(63), 그리고 데이터 배선(61)의 일끝단에 위치하는 데이터 패드(64) 및 게이트 배선(21)과 중첩되어 있는 캐패시터 전극(65)이 형성되어 있다.
이어, 보호층(70)이 데이터 배선(61), 소스 및 드레인 전극(62, 63), 데이터패드(64), 그리고 캐패시터 전극(65)을 덮고 있고, 보호층(70)은 드레인 전극(63)과 캐패시터 전극(65)을 각각 드러내는 제 1 및 제 2 콘택홀(71, 72), 데이터 패드(64)를 드러내는 제 4 콘택홀(74)을 가지며, 또한, 게이트 절연막(30)과 함께 게이트 패드(23)를 드러내는 제 3 콘택홀(73)을 가진다.
보호층(70) 상부에는 화소 전극(81)과 보조 게이트 패드(82) 및 보조 데이터 패드(83)가 형성되어 있다. 화소 전극(81)은 제 1 및 제 2 콘택홀(71, 72)을 통해 드레인 전극(63) 및 캐패시터 전극(65)과 각각 연결되어 있고, 보조 게이트 패드(82)와 보조 데이터 패드(83)는 제 3 및 제 4 콘택홀(73, 74)을 통해 각각 게이트 패드(23) 및 데이터 패드(64)와 연결되어 있다.
도 3a 내지 도 3e는 이러한 액정 표시 장치용 어레이 기판의 제조 과정을 도시한 것으로, 도 1의 Ⅱ-Ⅱ선을 따라 자른 단면에 해당한다. 그러면, 도 3a 내지 도 3e를 참조하여 종래의 액정 표시 장치용 어레이 기판의 제조 방법에 대하여 설명한다.
도 3a에 도시한 바와 같이, 기판(10) 상에 금속 물질을 증착하고 제 1 마스크를 이용하여 패터닝함으로써, 게이트 배선(21)과 게이트 전극(22) 및 게이트 패드(23)를 형성한다.
다음, 도 3b에 도시한 바와 같이 게이트 절연막(30), 비정질 실리콘, 불순물이 함유된 비정질 실리콘을 순차적으로 증착한 후, 제 2 마스크를 이용한 사진 식각(photolithography) 공정으로 액티브층(41)과 불순물 반도체층(53)을 형성한다.
이어, 도 3c에 도시한 바와 같이 금속층을 증착하고 제 3 마스크를 이용하여패터닝함으로써, 데이터 배선(61)과 소스 전극(62), 드레인 전극(63), 데이터 패드(64) 및 캐패시터 전극(65)을 형성하고, 소스 전극(62)과 드레인 전극(63) 사이에 드러난 불순물 반도체층(53)을 식각하여 오믹 콘택층(51, 52)을 완성한다.
다음, 도 3d에 도시한 바와 같이 보호층(70)을 증착하고 제 4 마스크를 이용하여 보호층(70)과 게이트 절연막(30)을 패터닝함으로써, 드레인 전극(63)과 캐패시터 전극(65), 게이트 패드(23) 및 데이터 패드(64)를 드러내는 제 1 내지 제 4 콘택홀(71, 72, 73, 74)을 형성한다.
다음, 도 3e에 도시한 바와 같이 투명 도전 물질을 증착하고 제 5 마스크를 이용하여 패터닝함으로써, 제 1 및 제 2 콘택홀(71, 72)을 통해 드레인 전극(63) 및 캐패시터 전극(65)과 접촉하는 화소 전극(81)과 제 3 콘택홀(73)을 통해 게이트 패드(23)와 접촉하는 보조 게이트 패드(82), 그리고 제 4 콘택홀(74)을 통해 데이터 패드(64)와 접촉하는 보조 데이터 패드(83)를 형성한다.
여기서, 보조 게이트 패드(83) 및 보조 데이터 패드(82)는 패드(23, 64)와 외부 회로 장치와의 접착성을 보완하고, 패드를 보호하는 역할을 한다.
이와 같이, 5장의 마스크를 이용하여 어레이 기판을 제조할 수 있는데, 어레이 기판을 제조하는데 있어서 사용되는 마스크 공정에는 세정, 증착, 베이킹, 식각 등 여러 공정을 수반하고 있다. 따라서, 마스크 공정을 한번만 단축해도 제조 시간이 상당히 많이 줄어들고 제조 비용을 감소시킬 수 있으므로, 마스크 수를 줄이기 위한 연구가 활발하게 이루어지고 있다.
한편, 최근 액정 표시 장치가 대형화되고 고해상도가 요구됨에 따라 배선의 길이가 길어지고 배선의 폭은 좁아지게 되었다. 이에 따라 배선 저항이 증가하여 신호 지연과 같은 문제가 발생하므로, 이를 방지하기 위해 저저항 물질로 배선을 형성해야 한다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 제조 비용을 줄이고 배선의 신호 지연을 방지할 수 있는 액정 표시 장치용 어레이 기판 및 그 제조 방법을 제공하는 것이다.
도 1은 종래의 액정 표시 장치용 어레이 기판의 평면도.
도 2는 도 1에서 Ⅱ-Ⅱ선을 따라 자른 단면도.
도 3a 내지 도 3e는 종래의 액정 표시 장치용 어레이 기판을 제조하는 과정을 도시한 단면도.
도 4는 본 발명의 제 1 실시예에 따른 액정 표시 장치용 어레이 기판의 평면도.
도 5와 도 6은 도 4에서 각각 Ⅴ-Ⅴ선 및 Ⅵ-Ⅵ선을 따라 자른 단면도.
도 7a 내지 도 7d와 도 8a 내지 도 8d는 본 발명의 제 1 실시예에 따라 어레이 기판을 제조하는 과정을 도시한 단면도.
도 9는 본 발명의 제 2 실시예에 따른 액정 표시 장치용 어레이 기판의 평면도.
도 10과 도 11은 도 9에서 각각 Ⅹ-Ⅹ선 및 ⅩⅠ-ⅩⅠ선을 따라 자른 단면도.
도 12a 내지 도 12e와 도 13a 내지 도 13e는 본 발명의 제 2 실시예에 따라어레이 기판을 제조하는 과정을 도시한 단면도.
상기 목적을 달성하기 위한 본 발명에 따른 액정 표시 장치용 어레이 기판에서는 기판 위에 일 방향을 가지며 구리로 이루어진 다수의 게이트 배선과 상기 게이트 배선의 일끝단에 위치하는 게이트 패드가 형성되어 있고, 게이트 패드를 덮으며, 게이트 패드 상부에 제 1 콘택홀을 가지는 게이트 절연막이 형성되어 있다. 게이트 절연막 상부에는 반도체층이 형성되어 있고, 그 위에 게이트 배선과 직교하는 다수의 데이터 배선 및 데이터 배선의 일끝단에 위치하는 데이터 패드가 형성되어 있다. 이어, 게이트 배선 및 데이터 배선과 전기적으로 연결되어 있으며, 게이트 전극과 소스 전극 및 드레인 전극으로 이루어진 박막 트랜지스터가 형성되어 있고, 보호층이 데이터 배선 및 박막 트랜지스터를 덮고 있다. 게이트 배선과 데이터 배선이 교차하여 정의되는 영역에는 드레인 전극과 연결되어 있는 화소 전극이 형성되어 있다. 여기서, 반도체층은 소스 및 드레인 전극 사이를 제외하고 데이터 배선, 그리고 소스 및 드레인 전극과 같은 모양을 가지며, 보호층과 동일한 모양으로 이루어져 있다.
이때, 게이트 절연막은 게이트 패드부를 제외하고 보호층과 동일한 모양을 가질 수 있고, 또는 기판 전면에 형성되어 있을 수도 있다.
한편, 본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 방법은 기판을 구비한 다음, 기판 상에 구리를 증착하고 패터닝하여 게이트 배선과 게이트 배선에 연결된 게이트 패드를 형성한다. 이어, 게이트 배선 및 게이트 패드 상부에 제 1 절연막, 반도체층, 불순물 반도체층 및 금속층을 순차적으로 증착한 후, 금속층 및 불순물 반도체층을 패터닝하여 데이터 배선과 데이터 패드 및 오믹 콘택층을 형성한다. 다음, 데이터 배선과 데이터 패드 상부에 제 2 절연막을 증착하고, 제 2 절연막과 반도체층 및 제 1 절연막을 패터닝하여 보호층과 액티브층, 게이트 절연막을 형성한다. 다음, 보호층 상부에 투명 도전 물질을 증착하고 패터닝하여 화소 전극을 형성한다. 여기서, 게이트 절연막은 게이트 패드를 덮으며, 게이트 패드 상부에 콘택홀을 가진다.
본 발명에서, 보호층과 액티브층 및 게이트 절연막을 형성하는 단계는 감광막 패턴을 이용한 사진 식각 공정으로 이루어지며, 감광막 패턴은 보호층이 형성될 위치에 대응하며 제 1 두께를 가지는 제 1 부분, 콘택홀이 형성될 위치에 대응하며 두께가 없는 제 2 부분, 그리고 게이트 패드 상부에 위치하고 제 1 두께보다 작은 두께를 가지는 제 3 부분을 포함한다.
이와 같이 본 발명에서는 마스크 수를 적게 하여 제조 비용을 감소시키고, 구리를 배선에 사용하여 배선의 신호 지연을 방지하면서도 패드 부분이 절연막으로 덮이도록 함으로써 패드의 부식을 방지할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치에 대하여 상세히 설명한다.
먼저, 도 4와 도 5 및 도 6을 참조하여 본 발명의 제 1 실시예에 따른 액정 표시 장치용 어레이 기판에 대하여 설명한다.
도 4는 본 발명의 제 1 실시예에 따른 액정 표시 장치용 어레이 기판의 평면도이고, 도 5와 도 6은 도 4에서 각각 Ⅴ-Ⅴ선 및 Ⅵ-Ⅵ선을 따라 자른 단면도이다.
도 4와 도 5 및 도 6에 도시한 바와 같이, 기판(110) 위에 구리(Cu)로 이루어진 가로 방향의 게이트 배선(121)과 게이트 배선(121)에서 연장된 게이트 전극(122), 그리고 게이트 배선(121)의 일끝단에 위치하는 게이트 패드(123)가 형성되어 있다.
그 위에, 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)과 같은 물질로 이루어진 게이트 절연막(130)이 형성되어 있다. 게이트 절연막(131, 132)은 상부에 형성되는 보호층(171, 172)과 같은 모양을 가진다.
게이트 절연막(131, 132) 위에는 비정질 실리콘으로 이루어진 반도체층(141, 145)이 각각 형성되어 있고, 그 위에 불순물이 도핑된 비정질 실리콘으로 이루어진불순물 반도체층(151, 152, 155)이 형성되어 있다. 게이트 전극(122) 상부의 반도체층(141)은 박막트랜지스터의 액티브층(141)이며, 액티브층(141) 상부의 불순물 반도체층(151, 152)은 오믹 콘택층(151, 152)으로서, 이후 형성되는 소스 및 드레인 전극(162, 163)과 액티브층(141)의 접촉 특성을 향상시킨다.
그 위에 게이트 배선(121)과 직교하는 데이터 배선(161), 데이터 배선(161)에 연결되어 있는 박막트랜지스터의 소스 전극(162), 그리고 게이트 전극(122)을 중심으로 소스 전극(162)과 마주 대하고 있는 드레인 전극(163)이 형성되어 있다. 한편, 데이터 배선(161)과 같은 물질로 게이트 배선(121)과 중첩되도록 캐패시터 전극(165)이 형성되어 있어 게이트 배선(121)과 함께 스토리지 캐패시터를 이룬다.
데이터 배선(161)과 소스 및 드레인 전극(162, 163), 데이터 패드(164), 그리고 캐패시터 전극(165) 상부에는 보호층(171, 172)이 각각 형성되어 있다. 제 1 보호층(171)은 박막 트랜지스터를 보호하기 위한 것으로 데이터 배선(161)과 소스 및 드레인 전극(162, 163), 그리고 데이터 패드(164)를 덮고 있으며, 드레인 전극(163)과 데이터 패드(164)를 각각 드러내는 제 1 및 제 3 콘택홀(175, 177)을 가진다. 제 2 보호층(172)은 캐패시터 전극(165)을 덮고 있고, 캐패시터 전극(165)을 드러내는 제 2 콘택홀(176)을 가진다.
여기서, 보호층(171, 172) 및 반도체층(141, 145)은 박막트랜지스터의 채널부(C)를 제외하고는 데이터 배선(161)과 소스 및 드레인 전극(162, 163), 데이터 패드(164) 그리고 캐패시터 전극(165)과 같은 형태를 가지며, 앞서 언급한 바와 같이 게이트 절연막(131, 132)은 보호층(171, 172)과 같은 형태를 가진다. 따라서,게이트 배선(121)과 게이트 전극(122) 및 게이트 패드(123)는 데이터 배선(161)과 소스 및 드레인 전극(162, 163), 데이터 패드(164), 그리고 캐패시터 전극(165)과 중첩된 부분을 제외하고 모두 노출되어 있다.
다음, 게이트 배선(121)과 데이터 배선(161)이 교차함으로써 정의되는 화소 영역에는 ITO(indium-tin-oxide)와 같은 투명 도전 물질로 이루어진 화소 전극(181)이 형성되어 있고, 게이트 패드(123)와 데이터 패드(164) 상부에는 각각 보조 게이트 패드(182) 및 보조 데이터 패드(183)가 형성되어 있다. 화소 전극(181)은 제 1 콘택홀(175)을 통해 드레인 전극(163)에 연결되어 있고, 캐패시터 전극(165) 및 게이트 배선(121)과 일부가 중첩되어 있으며, 제 2 콘택홀(176)을 통해 캐패시터 전극(165)과 접촉하고 있다.
이어, 도 7a 내지 도 7d와 도 8a 내지 도 8d를 참조하여 본 발명의 제 1 실시예에 따른 액정 표시 장치용 어레이 기판의 제조 과정에 대하여 상세히 설명한다. 여기서, 도 7a 내지 도 7d는 도 4에서 Ⅴ-Ⅴ선을 따라 자른 단면에 해당하고, 도 8a 내지 도 8d는 도 4에서 Ⅵ-Ⅵ선을 따라 자른 단면에 해당한다.
먼저, 도 7a와 도 8a에 도시한 바와 같이 제 1 마스크를 이용하여 투명 기판(110) 위에 가로 방향의 게이트 배선(121)과 게이트 배선(121)에서 연장된 게이트 전극(122), 그리고 게이트 배선(121)의 일끝단에 위치하는 게이트 패드(123)를 형성한다.
최근 액정 표시 장치가 대형화됨에 따라 발생할 수 있는 배선의 신호 지연을 방지하기 위해 배선으로 사용되는 물질은 낮은 비저항을 가져야 하는데, 비교적 비저항이 작은 알루미늄(Al)이 배선에 많이 이용되어 왔다. 알루미늄은 실온에서의 비저항이 2.75 μΩ·㎝인데, 이는 은(Ag)이나 구리(Cu)에 비해 큰 편으로 구리 비저항의 약 1.5 배에 해당한다. 금속 중 은의 비저항이 가장 작지만, 은은 그 단가가 높아 배선에 적용하기 어려우므로, 본 발명에서는 알루미늄보다 비저항이 작고 저렴한 구리를 이용하여 게이트 배선(121)을 형성한다.
이때, 구리는 기판(110)과의 밀착성(adhesion)이 다소 떨어지므로, 구리층 하부에 기판(110)과 밀착성이 좋은 도전 물질을 증착하여 게이트 배선(121)을 이중층으로 형성하는 것이 좋다.
이어, 도 7b와 도 8b에 도시한 바와 같이 게이트 절연막(130)과 비정질 실리콘층(140) 및 불순물이 도핑된 비정질 실리콘층을 차례로 증착하고, 금속층을 스퍼터링과 같은 방법으로 증착한 후, 제 2 마스크를 이용한 사진 식각 공정으로 금속층과 불순물 실리콘층을 패터닝하여 게이트 배선(121)과 직교하는 데이터 배선(161), 데이터 배선(161)에서 연장된 소스 전극(162), 게이트 전극(122)을 중심으로 소스 전극(162)과 마주 대하고 있는 드레인 전극(163), 데이터 배선(161)의 일끝단에 위치하는 데이터 패드(164) 및 게이트 배선(121)과 중첩하는 캐패시터 전극(165), 그리고 불순물 반도체층(151, 152, 155)을 형성한다.
다음, 도 7c와 도 8c에 도시한 바와 같이 실리콘 질화막이나 실리콘 산화막과 같은 물질로 보호층을 증착한 후, 제 3 마스크를 이용한 사진 식각 공정으로 보호층과 비정질 실리콘층(140) 및 게이트 절연막(130)을 패터닝하여 보호층(171, 172)과 반도체층(141, 145) 및 게이트 절연막(131, 132)을 각각 형성한다. 이때,드레인 전극(163)과 캐패시터 전극(165) 및 데이터 패드(164)를 드러내는 제 1 내지 제 3 콘택홀(175, 176, 177)도 함께 형성한다.
이어, 도 7d와 도 8d에 도시한 바와 같이 ITO와 같은 투명 도전 물질을 증착하고 제 4 마스크를 이용한 사진 식각 공정으로 패터닝하여 화소 전극(181)과 보조 게이트 패드(182) 및 보조 데이터 패드(183)를 형성한다. 화소 전극(181)은 제 1 콘택홀(175)을 통해 드레인 전극(163)과 접촉하고, 게이트 배선(121) 및 캐패시터 전극(165)과 일부 중첩되어 있으며, 제 2 콘택홀(176)을 통해 캐패시터 전극(165)과 접촉한다. 한편, 보조 게이트 패드(182) 및 보조 데이터 패드(183)는 각각 게이트 패드(123) 및 데이터 패드(164)와 연결된다.
이와 같이 본 발명에서는 액정 표시 장치용 어레이 기판을 4장의 마스크를 이용하여 제조함으로써 제조 비용을 감소시킬 수 있으며, 게이트 배선(121)을 비저항이 작은 구리를 이용하여 형성함으로써, 배선의 신호 지연을 방지할 수 있다.
그런데, 본 발명의 제 1 실시예에서는 4장의 마스크를 이용하여 어레이 기판을 제조하기 때문에, 액티브층의 형성과 패드 부분의 노출이 하나의 공정에서 이루어지므로 게이트 절연막(130)도 함께 식각되어 게이트 패드(123)가 완전히 노출된다. 본 발명에서 게이트 패드(123)는 구리로 이루어지는데, 구리는 산화가 잘 되어 표면이나 그레인 경계(grain boundary) 부분에 산화구리(CuO)가 생성 및 분포하게 된다. 이러한 CuO는 내산성이나 내습성이 약하기 때문에, 제 3 마스크 공정에서 노출된 게이트 패드(123)가 이후 화소 전극(181) 형성 공정시 화소 전극(181)의 식각액과 접촉하게 되면 부식이 발생할 수 있다. 또한, 노출된 채로 이후 공정을 수행하게 되므로 구리의 물성이 변하여 구리의 저저항 특성이 약화되기 쉽다.
이러한 문제를 해결하기 위한 본 발명의 제 2 실시예에 대해 도면을 참조하여 상세히 설명한다.
본 발명의 제 2 실시예는 게이트 패드 부분의 게이트 절연막을 제외하고 앞선 제 1 실시예와 동일하므로, 동일한 부분에 대해서는 간략히 설명한다.
도 9는 본 발명의 제 2 실시예에 따른 액정 표시 장치용 어레이 기판의 평면도이고, 도 10과 도 11은 도 9에서 각각 Ⅹ-Ⅹ선 및 ⅩⅠ-ⅩⅠ선을 따라 자른 단면도이다.
도시한 바와 같이, 기판(110) 위에 게이트 배선(121)과 게이트 전극(122) 및 게이트 패드(123)가 형성되어 있고, 그 위에 게이트 절연막(131, 132, 133)이 형성되어 있다. 게이트 절연막(133)은 게이트 패드(123)를 덮고 있으며, 게이트 패드(123)를 드러내는 제 1 콘택홀(135)을 가진다.
게이트 절연막(131, 132, 133) 상부에는 반도체층(141, 145)이 형성되어 있고, 그 위에 오믹 콘택층(151, 152, 155)이 형성되어 있다.
오믹 콘택층(151, 152, 155) 상부에는 데이터 배선(161)과 소스 전극(162), 드레인 전극(163), 데이터 패드(164) 및 캐패시터 전극(165)이 형성되어 있고, 그 위에 보호층(171, 172)이 형성되어 이들을 덮고 있다. 보호층(171, 172)은 드레인 전극(163)과 캐패시터 전극(165), 데이터 패드(164)를 각각 드러내는 제 2 내지 제 4 콘택홀(175, 176, 177)을 가진다.
오믹 콘택층(151, 152, 155)은 데이터 배선(161), 소스 전극(162), 드레인전극(163), 데이터 패드(164) 및 캐패시터 전극(165)과 같은 모양을 가지며, 보호층(171, 172)과 반도체층(141, 145)은 소스 전극(162)과 드레인 전극(163) 사이를 제외하고 이들과 같은 모양을 가진다. 한편, 게이트 절연막(131, 132, 133)은 게이트 패드(123) 상부의 절연막(133)을 제외하고 보호층(171, 172)과 같은 형태로 이루어진다.
게이트 배선(121)과 데이터 배선(161)이 교차하여 정의되는 화소 영역에는 화소 전극(181)이 형성되어 있고, 게이트 패드(123)와 데이터 패드(164) 상부에는 각각 보조 게이트 패드(182)와 보조 데이터 패드(183)가 형성되어 있다. 화소 전극(181)은 제 2 및 제 3 콘택홀(175, 176)을 통해 드레인 전극(163) 및 캐패시터 전극(165)과 연결되어 있고, 보조 게이트 패드(182) 및 보조 데이터 패드(183)는 각각 제 1 및 제 4 콘택홀(135, 177)을 통해 게이트 패드(123) 및 데이터 패드(164)와 연결되어 있다.
이와 같이 본 발명에서는 게이트 패드(123) 상부에 게이트 절연막(133)이 존재하도록 함으로써, 이후 공정에 의해 게이트 패드(123)가 손상되는 것을 방지할 수 있다.
이하, 첨부한 도 12a 내지 도 12e와 도 13a 내지 도 13e를 참조하여 본 발명의 제 2 실시예에 따른 액정 표시 장치용 어레이 기판의 제조 방법에 대하여 설명한다. 도 12a 내지 도 12e는 도 9에서 Ⅹ-Ⅹ선을 따라 자른 단면에 해당하고, 도 13a 내지 도 13e는 도 9에서 ⅩⅠ-ⅩⅠ선을 따라 자른 단면에 해당한다.
먼저, 도 12a 및 도 12a에 도시한 바와 같이 구리층을 증착하고 제 1 마스크를 이용한 사진 식각 공정으로 패터닝하여 기판(110) 상에 일방향의 게이트 배선(121)과 게이트 배선(121)에서 연장된 게이트 전극(122) 및 게이트 배선(121)의 일끝단에 위치하는 게이트 패드(123)를 형성한다. 앞서 언급한 바와 같이 구리는 비저항이 작으나 기판(110)과의 접착성이 떨어지므로, 기판(110)과의 접착성이 좋은 도전 물질을 먼저 증착한 후 구리층을 증착하여 게이트 배선(121)을 이중층으로 형성하는 것이 좋다.
다음, 도 12b 및 도 13b에 도시한 바와 같이 게이트 절연막(130)과 비정질 실리콘층(140) 및 불순물로 도핑된 비정질 실리콘층을 차례로 증착하고, 금속층을 스퍼터링과 같은 방법으로 증착한 후, 제 2 마스크를 이용한 사진 식각 공정으로 금속층과 불순물 실리콘층을 패터닝하여 게이트 배선(121)과 직교하는 데이터 배선(161), 데이터 배선(161)에서 연장된 소스 전극(162), 게이트 전극(122)을 중심으로 소스 전극(162)과 마주 대하고 있는 드레인 전극(163), 데이터 배선(161)의 일끝단에 위치하는 데이터 패드(164) 및 게이트 배선(121)과 중첩하는 캐패시터 전극(165), 그리고 불순물 반도체층(151, 152, 155)을 형성한다.
다음, 도 12c와 도 13c에 도시한 바와 같이 실리콘 질화막이나 실리콘 산화막과 같은 물질로 보호층(170)을 증착한 후, 보호층(170) 상부에 감광막을 도포하고 제 3 마스크를 이용하여 노광한다. 이어, 노광된 감광막을 현상하여 감광막 패턴(211, 212)을 형성한다. 여기서, 감광막 패턴(211, 212)은 두께가 다르게 형성되는데, 이후 보호층(171, 172)이 형성될 위치에 대응하는 제 1 감광막 패턴(211)은 가장 두꺼운 두께를 가지고, 제 2 내지 제 4 콘택홀(175, 176, 177)이 형성될 위치및 제 1 콘택홀(171) 상부를 제외한 게이트 패드(123)부에 대응하는 제 2 감광막 패턴(212)은 제 1 감광막 패턴(211)보다 두께가 작으며, 그 외의 부분에서는 감광막 패턴이 모두 제거되어 있다. 이는 제 3 사진 식각 공정에서 여러 층의 막을 한꺼번에 식각해야 하므로, 감광막 패턴(211, 212)의 두께를 다르게 형성하여 각 영역에서의 식각되는 정도를 동일하게 함으로써, 식각 후 위치에 따라 남는 막들의 두께가 다르게 되도록 하기 위한 것이다.
이와 같이 두께가 다른 감광막 패턴(211, 212)을 형성하기 위해 노광 공정에 사용되는 마스크(도시하지 않음)는 세 영역으로 나누어지는데, 제 1 감광막 패턴(211)에 대응하는 제 1 영역은 빛이 투과되지 않고, 제 2 감광막 패턴(212)에 대응하는 제 2 영역은 빛이 일부만 투과되며, 그 외의 제 3 영역은 빛이 모두 투과된다. 이렇게 영역에 따라 빛을 선택적으로 투과시키기 위해, 마스크의 제 2 영역에는 빛을 일부만 투과시키는 반투명막을 형성하거나 슬릿과 같이 미세한 패턴을 형성할 수 있다.
다음, 도 12d와 도 13d에 도시한 바와 같이 사진 식각 공정으로 감광막 패턴(211, 212)과 보호층(170), 비정질 실리콘층(140) 및 게이트 절연막(130)을 식각하여 보호층(171, 172)과 반도체층(141, 145) 및 게이트 절연막(131, 132, 133)을 각각 형성한다. 이때, 제 1 감광막 패턴(211) 하부의 막들은 식각되지 않으며, 제 2 내지 제 4 콘택홀(175, 176, 177)이 형성되는 부분과 게이트 패드(123) 부분에서는 제 2 감광막 패턴(212)과 보호층(170)이 식각되고, 감광막 패턴(211, 212)이 형성되지 않은 부분에서는 보호층(170)과 비정질 실리콘층(140) 및 게이트 절연막(130)이 모두 식각되어 그 하부의 게이트 패드(123), 게이트 전극(121) 또는 기판(110)이 드러난다. 따라서, 게이트 패드(123) 상부의 게이트 절연막(133)은 게이트 패드(123)를 드러내는 제 1 콘택홀(135)을 가진다.
이어, 도 12e와 도 13e에 도시한 바와 같이 ITO와 같은 투명 도전 물질을 증착하고 제 4 마스크를 이용한 사진 식각 공정으로 패터닝하여 화소 전극(181)과 보조 게이트 패드(182) 및 보조 데이터 패드(183)를 형성한다. 화소 전극(181)은 드레인 전극(163)과 일부 중첩되어 제 2 콘택홀(175)을 통해 접촉하고, 게이트 배선(121) 및 캐패시터 전극(165)과도 일부 중첩되어 제 3 콘택홀(176)을 통해 캐패시터 전극(165)과 접촉한다. 또한, 보조 게이트 패드(182)와 보조 데이터 패드(183)는 제 1 콘택홀 및 제 4 콘택홀(135, 177)을 통해 게이트 패드(123) 및 데이터 패드(164)와 각각 연결된다.
이와 같이, 본 발명의 제 2 실시예에서는 4장의 마스크를 이용하여 어레이 기판을 제조하여 공정수를 감소시키고 게이트 배선 및 게이트 패드를 저저항 물질인 구리를 이용하여 배선의 신호 지연을 방지하는데, 게이트 절연막이 게이트 패드를 덮도록 하여 게이트 패드가 이후 공정에서 손상되는 것을 방지할 수 있다.
본 발명에서는 게이트 절연막이 보호층 하부와 게이트 패드부에만 남도록 하였으나, 제 1 콘택홀을 가진 게이트 절연막이 기판 전면에 형성되도록 할 수도 있다.
본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
본 발명에 따른 액정 표시 장치용 어레이 기판 및 그 제조 방법에서는 구리를 게이트 배선에 사용하여 4장의 마스크로 기판을 제조하는데 있어서, 게이트 패드 상부에 콘택홀을 가지는 게이트 절연막이 위치하도록 함으로써, 게이트 패드의 부식을 막고 배선의 신호지연을 방지하며 공정수를 감소시켜 제조 비용을 줄일 수 있다.
Claims (5)
- 기판;상기 기판 위에 일 방향을 가지며 구리로 이루어진 다수의 게이트 배선과 상기 게이트 배선의 일끝단에 위치하는 게이트 패드;상기 게이트 패드를 덮으며, 상기 게이트 패드 상부에 제 1 콘택홀을 가지는 게이트 절연막;상기 게이트 절연막 상부에 형성되어 있는 반도체층;상기 반도체층 상부에 형성되어 있으며, 상기 게이트 배선과 직교하는 다수의 데이터 배선 및 상기 데이터 배선의 일끝단에 위치하는 데이터 패드;상기 게이트 배선 및 상기 데이터 배선과 전기적으로 연결되어 있으며, 게이트 전극과 소스 전극 및 드레인 전극으로 이루어진 박막 트랜지스터;상기 데이터 배선 및 상기 박막 트랜지스터를 덮는 보호층;상기 게이트 배선과 데이터 배선이 교차하여 정의되는 영역에 형성되어 있고, 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하며,상기 반도체층은 상기 소스 및 드레인 전극 사이를 제외하고 상기 데이터 배선, 그리고 상기 소스 및 드레인 전극과 같은 모양을 가지며, 상기 보호층과 동일한 모양으로 이루어진 액정 표시 장치용 어레이 기판.
- 제 1 항에서,상기 게이트 절연막은 게이트 패드부를 제외하고 상기 보호층과 동일한 모양을 가지는 액정 표시 장치용 어레이 기판.
- 제 1 항에서,상기 게이트 절연막은 상기 기판 전면에 형성되어 있는 액정 표시 장치용 어레이 기판.
- 기판을 구비하는 단계;상기 기판 상에 구리를 증착하고 패터닝하여 게이트 배선과 상기 게이트 배선에 연결된 게이트 패드를 형성하는 단계;상기 게이트 배선 및 게이트 패드 상부에 제 1 절연막, 반도체층, 불순물 반도체층 및 금속층을 순차적으로 증착하는 단계;상기 금속층 및 상기 불순물 반도체층을 패터닝하여 데이터 배선과 데이터 패드 및 오믹 콘택층을 형성하는 단계;상기 데이터 배선과 데이터 패드 상부에 제 2 절연막을 증착하는 단계;상기 제 2 절연막과 상기 반도체층 및 상기 제 1 절연막을 패터닝하여 보호층과 액티브층, 게이트 절연막을 형성하는 단계;상기 보호층 상부에 투명 도전 물질을 증착하고 패터닝하여 화소 전극을 형성하는 단계를 포함하고,상기 게이트 절연막은 상기 게이트 패드를 덮으며, 상기 게이트 패드 상부에 콘택홀을 가지는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 4 항에서,상기 보호층과 액티브층 및 게이트 절연막을 형성하는 단계는 감광막 패턴을 이용한 사진 식각 공정으로 이루어지며, 상기 감광막 패턴은 상기 보호층이 형성될 위치에 대응하며 제 1 두께를 가지는 제 1 부분, 상기 콘택홀이 형성될 위치에 대응하며 두께가 없는 제 2 부분, 그리고 상기 게이트 패드 상부에 위치하고 제 1 두께보다 작은 두께를 가지는 제 3 부분을 포함하는 액정 표시 장치용 어레이 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000073007A KR20020043860A (ko) | 2000-12-04 | 2000-12-04 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000073007A KR20020043860A (ko) | 2000-12-04 | 2000-12-04 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020043860A true KR20020043860A (ko) | 2002-06-12 |
Family
ID=27679393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000073007A Ceased KR20020043860A (ko) | 2000-12-04 | 2000-12-04 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020043860A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100874643B1 (ko) * | 2002-09-17 | 2008-12-17 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100904264B1 (ko) * | 2002-12-20 | 2009-06-25 | 엘지디스플레이 주식회사 | 액정표시장치 |
| US8294150B2 (en) | 2008-10-17 | 2012-10-23 | Samsung Electronics Co., Ltd. | Panel structure including transistor and connecting elements, display device including the same, and methods of manufacturing panel structure and display device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990075405A (ko) * | 1998-03-20 | 1999-10-15 | 윤종용 | 알루미늄막과 아이티오막의 접촉 구조 및 이를 이용한 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20000027714A (ko) * | 1998-10-29 | 2000-05-15 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 |
| KR20010017529A (ko) * | 1999-08-12 | 2001-03-05 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20010029164A (ko) * | 1999-09-29 | 2001-04-06 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20010084855A (ko) * | 2000-02-29 | 2001-09-06 | 윤종용 | 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법 |
-
2000
- 2000-12-04 KR KR1020000073007A patent/KR20020043860A/ko not_active Ceased
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990075405A (ko) * | 1998-03-20 | 1999-10-15 | 윤종용 | 알루미늄막과 아이티오막의 접촉 구조 및 이를 이용한 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20000027714A (ko) * | 1998-10-29 | 2000-05-15 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 |
| KR20010017529A (ko) * | 1999-08-12 | 2001-03-05 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20010029164A (ko) * | 1999-09-29 | 2001-04-06 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20010084855A (ko) * | 2000-02-29 | 2001-09-06 | 윤종용 | 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100874643B1 (ko) * | 2002-09-17 | 2008-12-17 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100904264B1 (ko) * | 2002-12-20 | 2009-06-25 | 엘지디스플레이 주식회사 | 액정표시장치 |
| US8294150B2 (en) | 2008-10-17 | 2012-10-23 | Samsung Electronics Co., Ltd. | Panel structure including transistor and connecting elements, display device including the same, and methods of manufacturing panel structure and display device |
| US8698159B2 (en) | 2008-10-17 | 2014-04-15 | Samsung Electronics Co., Ltd. | Panel structure including transistor and connecting elements, display device including same, and methods of manufacturing panel structure and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333273B1 (ko) | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 | |
| US6642580B1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US5998230A (en) | Method for making liquid crystal display device with reduced mask steps | |
| JP4131297B2 (ja) | 液晶表示装置の製造方法 | |
| KR100650401B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| US7425476B2 (en) | Manufacturing method of a thin film transistor array panel | |
| JP4117369B2 (ja) | アクティブマトリクス方式液晶表示装置 | |
| KR101061844B1 (ko) | 박막 표시판의 제조 방법 | |
| KR100783702B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20010010117A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100767357B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100626600B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR20060028519A (ko) | 박막트랜지스터 표시판 및 그 제조 방법 | |
| KR100623981B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20020043860A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| KR100330097B1 (ko) | 액정표시장치용박막트랜지스터기판및그제조방법 | |
| KR100695301B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100796757B1 (ko) | 배선의 접촉 구조와 이를 포함하는 박막 트랜지스터 기판 | |
| KR100709710B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100870009B1 (ko) | 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100695295B1 (ko) | 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법 | |
| KR100670059B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100878263B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100920352B1 (ko) | 박막 트랜지스터 표시판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20001204 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20030423 Patent event code: PE09021S01D |
|
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20031218 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20030423 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
| J201 | Request for trial against refusal decision | ||
| PJ0201 | Trial against decision of rejection |
Patent event date: 20040116 Comment text: Request for Trial against Decision on Refusal Patent event code: PJ02012R01D Patent event date: 20031218 Comment text: Decision to Refuse Application Patent event code: PJ02011S01I Appeal kind category: Appeal against decision to decline refusal Decision date: 20050923 Appeal identifier: 2004101000204 Request date: 20040116 |
|
| AMND | Amendment | ||
| PB0901 | Examination by re-examination before a trial |
Comment text: Amendment to Specification, etc. Patent event date: 20040213 Patent event code: PB09011R02I Comment text: Request for Trial against Decision on Refusal Patent event date: 20040116 Patent event code: PB09011R01I Comment text: Amendment to Specification, etc. Patent event date: 20030623 Patent event code: PB09011R02I |
|
| B601 | Maintenance of original decision after re-examination before a trial | ||
| PB0601 | Maintenance of original decision after re-examination before a trial |
Comment text: Report of Result of Re-examination before a Trial Patent event code: PB06011S01D Patent event date: 20040330 |
|
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040116 Effective date: 20050923 |
|
| PJ1301 | Trial decision |
Patent event code: PJ13011S01D Patent event date: 20050927 Comment text: Trial Decision on Objection to Decision on Refusal Appeal kind category: Appeal against decision to decline refusal Request date: 20040116 Decision date: 20050923 Appeal identifier: 2004101000204 |