[go: up one dir, main page]

CN101750825A - 用于显示设备的阵列基板及其制造方法 - Google Patents

用于显示设备的阵列基板及其制造方法 Download PDF

Info

Publication number
CN101750825A
CN101750825A CN200910261521A CN200910261521A CN101750825A CN 101750825 A CN101750825 A CN 101750825A CN 200910261521 A CN200910261521 A CN 200910261521A CN 200910261521 A CN200910261521 A CN 200910261521A CN 101750825 A CN101750825 A CN 101750825A
Authority
CN
China
Prior art keywords
barrier metal
metal layer
layer
gate
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910261521A
Other languages
English (en)
Other versions
CN101750825B (zh
Inventor
文教浩
安炳龙
崔熙敬
金哲泰
洪星旭
郑胜宇
赵容秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN101750825A publication Critical patent/CN101750825A/zh
Application granted granted Critical
Publication of CN101750825B publication Critical patent/CN101750825B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开一种用于显示设备的阵列基板及其制造方法。用于显示设备的阵列基板包括：形成在基板上的选通线和连接到所述导线的栅极；形成在所述栅极上的栅绝缘层；位于所述栅极上的堆叠的有源层和障碍金属层，其中所述栅绝缘层夹在所述栅极与所述堆叠的有源层和障碍金属层之间；形成在所述障碍金属层上的数据线以及连接到所述数据线的源极和漏极；钝化膜，其形成在所述源极和漏极以及所述数据线上，并具有露出所述漏极的一部分和障碍金属层以及有源层的接触孔；以及像素电极，其形成在所述钝化膜上，并与所述漏极和包括有源层的障碍金属层接触。

Description

用于显示设备的阵列基板及其制造方法
技术领域
本发明涉及一种用于显示设备的阵列基板，更具体地涉及一种用于显示设备的阵列基板及其制造方法，其能够通过使金属导线(例如，包括源极/漏极、栅焊盘(gate pad)、数据焊盘(data pad)、驱动电路、GIP(板内栅极)或ESD电路中的金属导线)与障碍(barrier)金属接触来降低像素电极和金属导线之间的接触电阻。
背景技术
总体而言，金属导线用于向元件中继信号。用于中继信号的金属导线价格较低，并具有低电阻值，并且由于金属具有很强的抗腐蚀性，其能够对产品的高可靠性和价格竞争做出贡献。
在大多数情况下，液晶显示器(LCD)的阵列基板(即第一基板)的质量根据用于各个元件的材料或各个元件的设计规格来确定。
例如，对于小LCD设备关系不大，但在具有18英寸或更大尺寸的大规模高分辨率LCD设备的情况下，用于选通线和数据线的材料的特定电阻值是确定画面质量的优越性的关键因素。
因此，在大规模/高分辨率LCD设备的情况下，优选地使用例如铝或铝合金的具有低电阻的金属作为选通线或数据线的材料。
纯铝具有化学上较弱的抗腐蚀性，在随后的高温工序中从选通线和栅极的表面上产生小丘(hillock，H)。小丘(H)会诱发覆盖选通线和栅极的栅绝缘层的异常增长，并会由于有源层和栅极之间的绝缘失效而造成短路，导致不能用作开关元件。
由此，在铝导线的情况下，以合金形式进行使用，或使用层叠结构。然而，当选通线被形成为层叠时，不利的是应额外地进行处理。
最近，在避免该问题的努力中，建议使用铜(Cu)，其可以通过简单工艺形成导线，并具有低电阻以及低价格。
下面将参照图1和图2描述相关技术的用于显示设备的使用铜的阵列基板。
图1是相关技术的用于显示设备的阵列基板的示意截面图。
图2是相关技术的用于显示设备的阵列基板的示意截面图，示出了在漏极和像素电极彼此接触的表面上形成的铜氧化物膜。
参照图1，相关技术的用于显示设备的阵列基板包括被形成为在透明基板11上沿一个方向延伸的选通线(未示出)，以及垂直地与选通线交叉以限定像素区域(未示出)的数据线(未示出)，栅绝缘层15夹在其间。
在此，尽管未示出，在选通线(未示出)和数据线(未示出)的交叉处形成薄膜晶体管(TFT)(未示出)，即开关元件。TFT包括从选通线延伸的栅极13、从数据线延伸的源极21、以及通过与源极21隔开特定距离的漏极23而形成沟道的有源层17。源极21和漏极23由具有低电阻和低价格的铜(Cu)制成。有源层17在栅极13上方形成在栅绝缘层15上，并由纯非晶硅层形成。
钼钛(MoTi)层19形成为源极21和漏极23与有源层17之间的障碍金属层。钼钛(MoTi)层19用于防止构成源极21和漏极23的铜(Cu)与有源层17彼此直接接触以相互作用。
用于保护TFT、选通线以及数据线的钝化层25形成在基板11上。
像素电极29形成在像素区域的钝化层25上，并经由通过蚀刻钝化层25而形成的接触孔27与漏极23电接触。像素电极29由例如ITO(或IZO)的透明金属材料制成。
同时，像素电极与金属导线(包括源极/漏极、栅焊盘、数据焊盘、驱动电路的焊盘部分、GIP(板内栅极)或ESD电路中的金属导线)接触。在焊盘部分的金属导线(未示出)的情况下，在金属导线和像素电极之间形成铜氧化物膜(Cu2O)，使得像素电极和金属导线之间的接触特性恶化。
如上所述，相关技术的用于显示设备的阵列基板具有以下问题。
也就是说，在相关技术的用于显示设备的阵列基板中，如图2所示，当在钝化膜中形成接触孔之后形成像素电极时，由于H2O气体的影响，在与像素电极接触的漏极上产生铜氧化物膜(Cu2O)，以至于使得像素电极和漏极之间的接触特性劣化。即，向像素电极传输的信号经由源极和漏极数据线传输。并且，在金属导线和像素电极之间形成铜氧化物膜(Cu2O)，使得像素电极和金属导线之间的接触特性恶化。
在相同电压被施加到选通线的情形下，向像素电极输入的电流由沟道的电阻以及像素电极与漏极之间的接触部分的电阻来确定。
因此，尽管铜导线和像素电极之间的接触电阻很低，但是因为铜导线的表面由于工艺条件被氧化，导致接触电阻增加。
因而，因为漏极、铜导线、以及像素电极之间的接触电阻增加，当施加低Vgs电压时，与应用例如铝的不同金属的情况相比，TFT充电特性不好。
因而，在相关技术的用于显示设备的阵列基板中，漏极和像素电极之间的接触电阻或者铜导线(包括源极/漏极、驱动电路的焊盘部分、GIP(板内栅极)或ESD电路中的金属导线)和像素电极之间的接触电阻的增加造成信号延迟。
发明内容
本发明的实施方式的目的是提供一种用于显示设备的阵列基板及其制造方法，其通过使像素电极与金属导线(例如，包括源极/漏极、栅焊盘、数据焊盘、驱动电路、GIP或ESD电路中的金属导线)接触以由此降低金属导线和像素电极之间的接触电阻而能够改善薄膜晶体管(TFT)的电学特性。
根据本发明的一个方面，提供一种用于显示设备的阵列基板，该阵列基板包括：形成在基板上的选通线和连接到所述选通线的栅极；形成在包括所述栅极的基板上的栅绝缘层；位于所述栅极上的堆叠的有源层和障碍金属层，其中所述栅绝缘层夹在所述栅极与所述堆叠的有源层和障碍金属层之间；形成在所述障碍金属层上的数据线以及连接到所述数据线的源极和漏极；钝化膜，其形成在所述源极和漏极以及所述数据线上，并具有露出所述漏极和障碍金属层的接触孔；以及像素电极，其形成在所述钝化膜上，并与所述漏极和包括有源层的障碍金属层接触。
根据本发明的另一方面，提供一种制造用于显示设备的阵列基板的方法，该方法包括以下步骤：在基板上形成选通线和连接到所述选通线的栅极；在所述栅极上形成栅绝缘层；在所述栅极上形成有源层，其中所述栅绝缘层夹在所述栅极和所述有源层之间；在所述有源层上形成障碍金属层、数据线、以及连接到所述数据线的源极和漏极；在所述源极和漏极以及所述数据线上形成钝化膜；选择性地蚀刻所述钝化膜的一部分和所述漏极的一部分以形成露出所述漏极的一部分和包括有源层的障碍金属层的接触孔；以及在所述钝化膜上形成像素电极，该像素电极与所述漏极和障碍金属层以及有源层接触。
根据本发明的一个方面，提供一种用于显示设备的阵列基板，该阵列基板包括：形成在基板上的障碍金属层和金属导线；形成在包括所述金属导线和所述障碍金属层的所述基板上的绝缘层；形成在所述绝缘层上的钝化膜，该钝化膜具有露出所述有源层的一部分、所述漏极以及所述障碍金属层的接触孔；以及形成在所述钝化膜上的导电层图案，该导电层图案通过所述接触孔与露出的金属导线和包括所述有源层的所述障碍金属层接触。
根据本发明的另一方面，提供一种制造用于显示设备的阵列基板的方法，该方法包括以下步骤：在基板上形成障碍金属层和金属导线；在包括所述金属导线和所述障碍金属层的所述基板上形成绝缘层和钝化层；选择性地蚀刻所述钝化膜和所述绝缘层，以形成露出所述金属导线的一部分和所述障碍金属层的接触孔；以及在所述钝化膜上形成导电层，该导电层通过所述接触孔与露出的所述金属导线和包括所述有源层的所述障碍金属层接触。
本发明的实施方式的附加特征和优点将在下面的描述中描述且将从描述中部分地显现，或者可以通过本发明的实施方式的实践来了解。通过书面的说明书及其权利要求以及附图中特别指出的结构可以实现和获得本发明的实施方式的目的和其它优点。
应当理解，上述一般描述和下述详细描述是示例性和说明性的，且旨在提供所要求保护的实施方式的进一步解释。
附图说明
附图被包括在本说明书中以提供对本发明的进一步理解，并结合到本说明书中且构成本说明书的一部分，附图示出了本发明的实施方式，且与说明书一起用于解释本发明的原理。
附图中：
图1是根据相关技术的用于显示设备的阵列基板的示意截面图；
图2是根据相关技术的用于显示设备的阵列基板的示意截面图，示出了在漏极和像素电极的接触面上形成的铜氧化物膜；
图3是根据本发明的实施方式的用于显示设备的阵列基板的示意截面图；
图4a到4o是顺序地示出了根据本发明的实施方式的用于显示设备的阵列基板的制造工艺的截面图；
图5是根据本发明的另一不同实施方式的用于显示设备的阵列基板和在金属导线与像素电极之间进行接触的结构的示意性截面图；以及
图6a至图6f是顺序地示出了根据本发明的另一不同实施方式的阵列基板的制造工序和在金属导线与像素电极之间进行接触的结构的截面图。
具体实施方式
下面将参照附图详细描述根据本发明的示例性实施方式的用于显示设备的阵列基板及其制造方法。
图3是根据本发明的实施方式的用于显示设备的阵列基板的示意截面图。
参照图3，根据本发明的实施方式的用于显示设备的阵列基板包括被形成为在透明基板101上沿一个方向延伸的选通线(未示出)、以及垂直地与选通线(未示出)交叉以限定像素区域(未示出)的数据线(未示出)，栅绝缘层105夹在其间。在形成选通线(未示出)的过程中，同时形成栅焊盘/数据焊盘、驱动电路部分、GIP中的金属导线(未示出)或ESD(静电放电)电路部分的金属导线。
在此，尽管未示出，薄膜晶体管(TFT)(未示出)形成在选通线(未示出)和数据线(未示出)的各个交叉处。TFT包括从选通线延伸的栅极103、从数据线延伸的源极111a、与源极111a隔开特定距离的漏极111b、以及形成沟道的有源层107。金属导线(例如，选通线、栅焊盘/数据焊盘、驱动电路部分、GIP或ESD电路部分中的金属导线)以及源极111a和漏极111b由铜制成，即一种具有低电阻和低价格的金属。
有源层107在栅极103的上部形成在栅绝缘层105上，并由纯非晶硅层形成。
由钼合金制成的障碍金属层109形成在源极111a、漏极111b与有源层107之间。此时，障碍金属层109用于防止构成源极111a和漏极111b的铜(Cu)与有源层107直接接触以相互作用。并且，虽然在图中未示出，但是在选通线、栅焊盘/数据焊盘、驱动电路部分的焊盘(未示出)、GIP的金属导线或者ESD(静电放电)电路部分的金属导线下方可以形成障碍金属导线。
构成障碍金属层109的钼合金可以是从钛(Ti)、钽(Ta)、铬(Cr)镍(Ni)、铟(In)、以及铝(Al)组成的组中选择的一种。在此，将描述钛(Ti)被用作钼合金的情况。
钝化膜115形成在基板101上以保护TFT、选通线以及数据线。
像素电极123a形成在像素区域的钝化膜115上，并连同漏极111b一起，经由通过蚀刻钝化膜115和漏极111b的一部分而形成的接触孔(见图4m中的121)与障碍金属层109电接触。像素电极123a由ITO(或IZO)，即一种透明金属材料制成。铜氧化物膜125形成在与像素电极123a接触的漏极111b上，并且不在与漏极111b接触的障碍金属层109上形成。
由此，在本发明的实施方式中，因为铜氧化物膜125不在像素电极123a和由MoTi制成的障碍金属层109之间形成，所以能够降低低电压下的高电阻成分。
另外，在本发明中，通过使用障碍金属层109和像素电极123a的欧姆接触特性，能够改善在低Vds电压下的TFT充电特性，还能够改善线性迁移率以极大地影响模型产品的特性。
下面将参照图4a到4o描述根据本发明的实施方式的用于显示设备的阵列基板的制造方法。
图4a到4o是顺序地示出了根据本发明的实施方式的用于显示设备的阵列基板的制造工艺的截面图。
如图4a所示，将从由铝(Al)、铝合金(AlNd)、铬(Cr)、钨(W)、钼(Mo)、以及铜(Cu)组成的导电金属组中选择的一种沉积在透明基板101上，并对其构图以在一个方向上形成多条选通线(未示出)以及被形成为从选通线突出的多个栅极103。在形成选通线(未示出)的过程中，可以形成栅焊盘/数据焊盘、驱动电路部份中的焊盘(未示出)、GIP的金属导线或ESD(静电放电)电路部分中的金属导线。
并且，虽然在图中未示出，但是在选通线、栅焊盘/数据焊盘、驱动电路部分的焊盘、GIP中的金属导线(未示出)和ESD(静电放电)电路部分的金属导线下方可以形成由钼钛(MoTi)构成的障碍金属导线。
从由氧化硅膜(SiO2)、氮化硅膜(SiNx)组成的无机绝缘材料组中选择的一种，或根据情况从由苯并环丁烯以及丙烯酸基树脂组成的有机绝缘材料组中选择的一种被沉积或涂敷以形成栅绝缘层105。
随后，在栅绝缘层105上形成用作沟道区的由非晶硅(a-Si:H)形成的有源层107。
接着，尽管未示出，在有源层107上涂敷第一光敏膜，通过利用曝光掩模的光刻法进行曝光和蚀刻工序以形成限定有源区的第一光敏膜图案(未示出)。
随后，如图4b所示，通过使用第一光敏膜图案作为掩模选择性地对有源层107构图并去除第一光敏膜图案。
之后，如图4c所示，通过溅射法，在基板101的包括被构图的有源层107的整个表面上沉积钼合金，以形成障碍金属层109。此时，障碍金属层109用于防止构成要在后续工序中形成的源极和漏极的铜(Cu)与有源层107之间由于它们直接彼此接触而导致的相互作用。对于钼合金，可从由钛(Ti)、钽(Ta)、铬(Cr)、镍(Ni)、铟(In)、以及铝(Al)组成的组中选择一种。在本发明中，将描述利用钛(Ti)作为钼合金的情况。
随后，通过溅射在障碍金属层109上沉积铜(Cu)以形成铜金属层111，并且在铜金属层111上涂敷第二光敏膜113。
接着，如图4d所示，通过利用衍射掩模(或狭缝掩模)(未示出)的光刻工序曝光和蚀刻第二光敏膜113，以形成第二光敏膜图案113a。在此情况下，使用半色调掩模作为衍射掩模，另外，也可使用狭缝掩模。
第二光敏膜图案113a包括光阻挡区和半色调区。对应于半色调区的图案部分的厚度比对应于光阻挡区的图案部分薄。这是因为：尽管未示出，铬膜图案形成在与半色调掩模(未示出)的光阻挡区对应的位置，而半透明膜图案形成在与半色调掩模的半色调区对应的位置。另外，第二光敏膜图案113a的半色调区对应于沟道区，而第二光敏膜图案113a的光阻挡区对应于源区和漏区。
之后，如图4e所示，通过利用第二光敏膜图案113a作为掩模，选择性地蚀刻铜金属层111。此时，当蚀刻铜金属层111时，障碍金属层109也被蚀刻。
接着，如图4f所示，通过灰化工序选择性地蚀刻第二光敏膜图案113a，以露出铜金属层111的与沟道区的位置对应的上表面。
随后，如图4g所示，利用被灰化的第二光敏膜图案113a选择性地蚀刻露出的铜金属层111，以形成垂直地与选通线(未示出)交叉以限定像素区域的数据线(未示出)、被形成为从数据线在栅极103的一侧向上突出的源极111a、以及与源极111a隔开特定距离的漏极111b。此时，当铜金属层111被蚀刻时也对障碍金属层109进行蚀刻以露出有源层107的沟道区。
接着，如图4h所示，在去除第二光敏膜图案113a之后，从有机绝缘材料组中选择的一种，或根据情况从无机绝缘材料组中选择的一种被沉积以形成钝化膜115，接着，涂敷第三光敏膜117。此时，作为用于形成钝化膜115的材料，如上所述，从由氧化硅膜(SiO2)、氮化硅膜(SiNx)组成的无机绝缘材料组中选择的一种，或根据情况从由苯并环丁烯以及丙烯酸基树脂组成的有机绝缘材料组中选择的一种被沉积或涂敷。
随后，如图4i所示，通过使用半色调掩模130的光刻法曝光和蚀刻第三光敏膜117以形成第三光敏膜图案117a。此时，除了半色调掩模，还可使用狭缝掩模。
第三光敏膜图案117a包括光阻挡区和半色调区。对应于半色调区的图案部分的厚度比对应于光阻挡区的图案部分薄。这是因为半透明膜图案130a被形成在与半色调掩模130的半色调区对应的位置，而铬膜图案130b被形成在与半色调掩模130的光阻挡区对应的位置。而且，第三光敏膜图案117a的半色调区对应于漏接触孔形成区域，而第三光敏膜图案117a的半色调区完全开放以露出钝化膜115的一部分。
接着，如图4j和4k所示，通过使用第三光敏膜图案117a作为掩模选择性地蚀刻钝化膜115，接着，选择性地蚀刻钝化膜115下面的漏极111b的一部分以形成第一接触孔119。此时，使钝化膜115经历干刻(dryetching)工序，接着使漏极111b和障碍金属层109经历湿刻工序。当形成第一接触孔119时，障碍金属层109的侧面和位于漏极111b下面的有源层107被露出。
具体地，在形成第一接触孔119的过程中，当蚀刻漏极111b和障碍金属层109时，蚀刻障碍金属层109的一部分以露出其侧面和有源层107。即，在蚀刻漏极111b和由钼钛(MoTi)构成的障碍金属层109的过程中，由于构成障碍金属层109的钼钛(MoTi)比构成漏极111b的铜(Cu)蚀刻地慢，因此障碍金属层109的侧面的一部分未被完全蚀刻，并且部分地保留下来。
随后，如图41所示，进行灰化工序以蚀刻第三光敏膜图案117a，直至与第三光敏膜图案117a的半色调区对应的部分被去除。
接着，如图4m所示，通过使用第三光敏膜图案113a作为掩模，选择性地蚀刻钝化膜115以形成露出漏极111b的上表面的第二接触孔121。此时，第二接触孔121包括第一接触孔119，并具有比第一接触孔119大的直径。
之后，如图4n所示，通过溅射，在包括第一接触孔119的第二接触孔121以及钝化膜115上沉积导电材料层123，以形成导电材料层123。此时，导电材料可从ITO、AZO、ZnO、IZO、其它透明金属材料或钼钛(MoTi)中选择。
尽管未示出，在导电材料层123上涂敷第四光敏膜(未示出)，并通过光刻工序将其曝光和蚀刻以形成第四光敏膜图案(未示出)。
接着，如图4o所示，通过使用第四光敏膜图案(未示出)作为掩模选择性地蚀刻导电材料层123，以形成经由第一和第二接触孔119和121与障碍金属层109和漏极111b电连接的像素电极123a，并且去除剩余的第四光敏膜图案(未示出)以由此完成用于显示设备的阵列基板的制造。此时，在漏极111b与像素电极123a接触的界面上产生铜氧化物膜125。同时，在障碍金属层109与像素电极123a接触的界面上不产生铜氧化物膜125。
如上所述，构成障碍金属层109的钼合金(即，钼钛(MoTi))与构成像素电极123a的ITO接触。
同时，下面将参照图5详细描述根据另一不同实施方式的用于显示设备的阵列基板和在本发明的金属导线(包括栅焊盘/数据焊盘、驱动电路部分的焊盘、GIP中的金属导线(未示出)或ESD(静电放电)电路部分的金属导线)和像素电极之间进行接触的结构。
图5是根据本发明的另一不同实施方式的用于显示设备的阵列基板和在金属导线与像素电极之间进行接触的结构的示意性截面图。
参照图5，根据本发明的另一不同实施方式的用于显示设备的阵列基板包括形成在透明基板201上的障碍金属层图案203a和金属导线205a(例如，栅焊盘/数据焊盘、驱动电路部分的焊盘、GIP或ESD电路部分的金属导线)，形成在包括障碍金属层图案203a和金属导线205a的透明基板201上的钝化层215，形成在钝化层215中并且露出障碍金属层图案203a的一部分和金属导线205的一部分的接触孔217；以及形成在钝化层215上并且与露出的障碍金属层图案203a和金属导线205a接触的像素电极223a。
在此，构成障碍金属层图案203a的钼合金可以是从由钛(Ti)、钽(Ta)、铬(Cr)、镍(Ni)、铟(In)、以及铝(Al)组成的组中选择的一种。在此，将描述钛(Ti)被用作钼合金的情况。
并且，由从铝(Al)、铝合金(AlNd)、铬(Cr)、钨(W)、钼(Mo)和铜(Cu)组成的导电金属组中选择的一种来形成栅焊盘/数据焊盘、驱动电路、GIP或者ESD电路的金属导线205a，并且将其沉积在透明基板201上，并对其构图以形成多条选通线(未示出)。
在此，在形成由铜(Cu)构成的金属导线205a和障碍金属层图案203a的过程中，由于钼钛(MoTi)比构成金属导线205a的铜(Cu)蚀刻地慢，因此障碍金属层图案203a的侧面的一部分未被完全蚀刻，并且部分地保留下来。
并且，通过从ITO、AZO、ZnO、IZO、其它透明金属材料或钼钛(MoTi)合金中选择的导电材料来形成像素电极223a。
因此，由于由钼钛(MoTi)构成的障碍金属层、铜导线和像素电极直接互相接触以降低铜导线(被用作驱动电路的焊盘、GIP或ESD的金属导线)和像素电极之间的接触电阻，并且能够降低漏极和像素电极之间的接触电阻。
同时，下面将参照图6a至图6f描述根据另一不同实施方式的用于显示设备的阵列基板的制造方法和在本发明的金属导线(包括栅焊盘/数据焊盘、驱动电路部分的焊盘、GIP的金属导线(未示出)或ESD(静电放电)电路部分的金属导线)和像素电极之间进行接触的结构。
图6a至图6f是顺序地示出了根据本发明的另一不同实施方式的阵列基板的制造工序和在金属导线与像素电极之间进行接触的结构的截面图。
如图6a所示，在透明基板201上沉积障碍金属层203和金属层205。由钼合金形成障碍金属层203，并且该钼合金可以从由钛(Ti)、钽(Ta)、铬(Cr)、镍(Ni)、铟(In)和铝(Al)组成的组中选择。并且，从由铝(Al)、铝合金(AlNd)、铬(Cr)、钨(W)、钼(Mo)和铜(Cu)组成的导电金属组中选择一种来形成金属层205。
之后，如图6b所示，蚀刻金属层205和障碍金属层203，并且形成障碍金属导线205a和障碍金属层图案203a。在此，在形成由铜(Cu)构成的金属导线205a和障碍金属层图案203a的过程中，由于钼钛(MoTi)比构成金属导线205a的铜(Cu)蚀刻地慢，因此障碍金属层图案203a的侧面的一部分未被完全蚀刻，并且部分地保留下来。并且，金属导线205a可以用作驱动电路的焊盘、GIP的铜导线、或者ESD的金属导线。
之后，如图6c所示，在包括金属导线205a和障碍金属层图案203a的基板上沉积栅绝缘层207和钝化层215。
之后，如图6d所示，蚀刻钝化层215和栅绝缘层207，并且形成了露出金属导线205a的一部分、障碍金属层图案203a的一部分和基板201的一部分的接触孔217。
之后，如图6e所示，在包括接触孔217的钝化层217上沉积导电层223。此时，可以从ITO、AZO、ZnO、IZO、其它透明金属材料或钼钛(MoTi)合金中选择用于导电层223的导电材料。并且，导电层223与金属导线205a和障碍金属层图案203a接触。
之后，如图6f所示，蚀刻导电层223，并且形成导电层图案223a。此时，导电层图案223a可以用作像素电极。并且可以在钝化层215上部形成并延伸导电层图案223a。
由此，由于钼钛(MoTi)、铜障碍金属和像素电极直接互相接触以降低铜导线(用作驱动电路的焊盘、GIP中的金属导线、ESD的金属导线)和像素电极之间的接触电阻。并且，提高了薄膜晶体管的特性，并在低电压的情况下降低金属导线和像素电极之间的接触电阻，以使得电流增加。
同时，在障碍金属层和像素电极之间进行连接的结构可以用作在金属导线(用在驱动电路的焊盘、GIP或ESD的金属导线中)和像素电极之间进行连接的结构。
如至此所描述的，用于显示设备的阵列基板及其制造方法具有以下优点。
也就是说，因为钼钛(MoTi)、铜障碍金属、以及像素电极直接彼此接触以降低漏极(即，铜导线)与像素电极之间的接触电阻，并且能够降低铜导线(用作驱动电路的焊盘、GIP中的金属导线、ESD的金属导线)和像素电极之间的接触电阻。并且，提高了薄膜晶体管的特性，并在低电压的情况下降低金属导线和像素电极之间的接触电阻，以使得电流增加。
因而，通过利用障碍金属层和像素电极的欧姆接触特性，能够改善低Vds电压下的TFT充电特性。另外，能够改善线性迁移率，从而对应用响应时间的模型的产品特性产生很大影响。
由于本发明可通过多种形式来实现而不脱离其精神或本质特征，应当理解上述实施方式不受限于上述描述的任何细节，除非另有规定，而应在所附权利要求限定的精神和范围内宽泛地进行理解，并且因此落入权利要求的边界和范围内的或落入所述边界和范围的等同物内的全部变化和修改由所附权利要求包含。

Claims (30)

1.一种用于显示设备的阵列基板，该阵列基板包括：
形成在基板上的选通线和栅极，所述栅极连接到所述选通线；
形成在包括所述栅极的所述基板上的栅绝缘层；
位于所述栅极上的堆叠的有源层和障碍金属层，其中所述栅绝缘层夹在所述栅极与所述堆叠的有源层和障碍金属层之间；
形成在所述障碍金属层上的数据线以及连接到所述数据线的源极和漏极；
钝化膜，其形成在所述源极和漏极以及所述数据线上，并具有露出所述漏极的一部分、所述障碍金属层的一部分、以及所述有源层的一部分的接触孔；以及
像素电极，其形成在所述钝化膜上，并与所述漏极以及包括所述有源层的所述障碍金属层接触。
2.根据权利要求1所述的阵列基板，其中所述障碍金属层由钼合金制成，该钼合金使用从由钛(Ti)、钽(Ta)、铬(Cr)、镍(Ni)、铟(In)、以及铝(Al)组成的组中选择的一种。
3.根据权利要求1所述的阵列基板，其中所述像素电极由基于ITO的透明材料制成，该基于ITO的透明材料使用从由ITO、AZO、ZnO、IZO和钼钛(MoTi)合金组成的组中选择的一种。
4.根据权利要求1所述的阵列基板，其中所述像素电极与所述障碍金属层的侧表面接触。
5.根据权利要求1所述的阵列基板，其中所述选通线、所述数据线以及所述源极和漏极由铜形成。
6.根据权利要求1所述的阵列基板，其中在所述漏极和所述像素电极之间形成铜氧化物。
7.一种用于显示设备的阵列基板，该阵列基板包括：
形成在基板上的障碍金属层和金属导线；
形成在包括所述金属导线和所述障碍金属层的所述基板上的绝缘层；
形成在所述绝缘层上的钝化膜，该钝化膜具有露出所述有源层的一部分、所述漏极以及所述障碍金属层的接触孔；以及
形成在所述钝化膜上的导电层图案，该导电层图案通过所述接触孔与露出的金属导线和包括所述有源层的所述障碍金属层接触。
8.根据权利要求7所述的阵列基板，其中所述障碍金属层由钼合金制成，该钼合金使用从由钛(Ti)、钽(Ta)、铬(Cr)、镍(Ni)、铟(In)、以及铝(Al)组成的组中选择的一种。
9.根据权利要求7所述的阵列基板，其中所述导电层图案由基于ITO的透明材料制成，该基于ITO的透明材料使用从由ITO、AZO、ZnO、IZO和钼钛(MoTi)合金组成的组中选择的一种。
10.根据权利要求7所述的阵列基板，其中所述导电层图案与所述障碍金属层的侧表面接触。
11.根据权利要求7所述的阵列基板，其中所述金属导线被用作栅焊盘和数据焊盘、驱动电路、板内栅极GIP和静电放电ESD电路的金属导线。
12.根据权利要求7所述的阵列基板，其中所述金属导线由铜形成。
13.根据权利要求7所述的阵列基板，其中在所述金属导线和所述导电层图案之间形成铜氧化物。
14.一种制造用于显示设备的阵列基板的方法，该方法包括以下步骤：
在基板上形成选通线和连接到所述选通线的栅极；
在包括所述栅极的所述基板上形成栅绝缘层；
在所述栅极上形成有源层，其中所述栅绝缘层夹在所述栅极和所述有源层之间；
在所述有源层上形成障碍金属层、数据线、以及连接到所述数据线的源极和漏极；
在所述源极和漏极以及所述数据线上形成钝化膜；
选择性地蚀刻所述钝化膜的一部分和所述漏极的一部分以形成露出所述漏极的一部分和包括所述有源层的所述障碍金属层的接触孔；以及
在所述钝化膜上形成像素电极，该像素电极通过所述接触孔与露出的所述漏极、所述障碍金属层以及所述有源层接触。
15.根据权利要求14所述的方法，其中所述障碍金属层由钼合金制成，该钼合金使用从由钛(Ti)、钽(Ta)、铬(Cr)、镍(Ni)、铟(In)、以及铝(Al)组成的组中选择的一种。
16.根据权利要求14所述的方法，其中所述像素电极由基于ITO的透明材料制成，该基于ITO的透明材料使用从由ITO、AZO、ZnO、IZO和钼钛(MoTi)合金组成的组中选择的一种。
17.根据权利要求14所述的方法，其中所述像素电极与所述障碍金属层的侧表面接触。
18.根据权利要求14所述的方法，其中所述选通线、所述数据线以及所述源极和漏极由铜形成。
19.根据权利要求14所述的方法，其中在所述像素电极和所述漏极之间形成铜氧化物。
20.根据权利要求14所述的方法，其中选择性地蚀刻所述钝化膜的一部分和所述漏极的一部分以形成露出所述漏极的一部分和第二障碍金属层的一部分的接触孔的步骤通过使用衍射掩模的光刻工序来进行。
21.根据权利要求20所述的方法，其中所述衍射掩模包括半色调掩模和狭缝掩模。
22.根据权利要求21所述的方法，其中通过使用所述半色调掩模来形成所述接触孔的步骤包括以下步骤：
通过使用半色调掩模的曝光和蚀刻工序对涂敷在所述源极和漏极以及所述数据线上所形成的所述钝化膜上的光敏膜进行构图，以形成光敏膜图案，所述光敏膜图案的与对应于所述漏极的一部分的区域对应的光敏膜部分已被完全去除，并且所述光敏膜在对应于所述半色调区的区域的部分厚度已被去除；
通过使用所述光敏膜图案作为掩模顺序地去除所述钝化膜的一部分、所述漏极的一部分以及所述第二障碍金属层的一部分，以形成露出所述漏极的一部分、所述第二障碍金属层的一部分和所述有源层的一部分的第一接触孔；
对所述光敏膜图案进行灰化直至与所述半色调区对应的区域的所述光敏膜部分被去除；以及
通过使用灰化的光敏膜图案作为掩模来蚀刻所述钝化膜，以形成露出所述漏极的上表面并且包括所述第一接触孔的第二接触孔。
23.一种制造用于显示设备的阵列基板的方法，该方法包括以下步骤：
在基板上形成障碍金属层和金属导线；
在包括所述金属导线和所述障碍金属层的所述基板上形成绝缘层和钝化膜；
选择性地蚀刻所述钝化膜和所述绝缘层，以形成露出所述金属导线的一部分和所述障碍金属层的接触孔；以及
在所述钝化膜上形成导电层，该导电层通过所述接触孔与露出的所述金属导线和包括所述有源层的所述障碍金属层接触。
24.根据权利要求23所述的方法，其中所述障碍金属层由钼合金制成，该钼合金使用从由钛(Ti)、钽(Ta)、铬(Cr)、镍(Ni)、铟(In)、以及铝(Al)组成的组中选择的一种。
25.根据权利要求23所述的方法，其中所述导电层图案由基于ITO的透明材料制成，该基于ITO的透明材料使用从由ITO、AZO、ZnO、IZO和钼钛(MoTi)合金组成的组中选择的一种。
26.根据权利要求23所述的方法，其中所述导电层图案与所述障碍金属层的侧表面接触。
27.根据权利要求23所述的方法，其中所述金属导线被用作栅焊盘和数据焊盘、驱动电路、板内栅极GIP和静电放电ESD电路的金属导线。
28.根据权利要求23所述的方法，其中所述金属导线由铜形成。
29.根据权利要求23所述的方法，其中在所述金属导线和所述导电层图案之间形成铜氧化物。
30.根据权利要求23所述的方法，其中所述导电层图案被用作像素电极。
CN200910261521.1A 2008-12-18 2009-12-18 用于显示设备的阵列基板及其制造方法 Active CN101750825B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20080129601 2008-12-18
KR10-2008-0129601 2008-12-18
KR1020090119349A KR101324169B1 (ko) 2008-12-18 2009-12-03 표시장치용 어레이기판 및 그 제조방법
KR10-2009-0119349 2009-12-03

Publications (2)

Publication Number Publication Date
CN101750825A true CN101750825A (zh) 2010-06-23
CN101750825B CN101750825B (zh) 2014-05-14

Family

ID=42368647

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200910150955A Withdrawn CN101752361A (zh) 2008-12-18 2009-06-29 用于显示设备的阵列基板及其制造方法
CN200910261521.1A Active CN101750825B (zh) 2008-12-18 2009-12-18 用于显示设备的阵列基板及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200910150955A Withdrawn CN101752361A (zh) 2008-12-18 2009-06-29 用于显示设备的阵列基板及其制造方法

Country Status (4)

Country Link
KR (1) KR101324169B1 (zh)
CN (2) CN101752361A (zh)
DE (1) DE102009058245B4 (zh)
TW (1) TWI405017B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254928A (zh) * 2011-05-17 2011-11-23 友达光电股份有限公司 像素结构及电性桥接结构
CN103762218A (zh) * 2014-01-16 2014-04-30 北京京东方光电科技有限公司 阵列基板及其制造方法和显示装置
CN103915451A (zh) * 2014-03-28 2014-07-09 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN107275343A (zh) * 2017-06-15 2017-10-20 深圳市华星光电技术有限公司 底栅型tft基板的制作方法
CN110018352A (zh) * 2018-01-10 2019-07-16 三星显示有限公司 显示装置
CN114326231A (zh) * 2021-12-14 2022-04-12 广州华星光电半导体显示技术有限公司 显示面板及其制备方法与显示装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629586B (zh) * 2011-11-24 2013-12-25 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示装置
CN103137628B (zh) * 2011-11-30 2015-12-16 上海中航光电子有限公司 一种用于显示装置的薄膜晶体管阵列基板及其制造方法
KR101887691B1 (ko) * 2011-12-09 2018-09-07 엘지디스플레이 주식회사 프린지 필드형 액정표시장치의 제조방법
KR101897747B1 (ko) * 2011-12-14 2018-10-05 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101898624B1 (ko) * 2011-12-14 2018-10-05 엘지디스플레이 주식회사 프린지 필드형 액정표시장치 및 그의 제조방법
DE102015001168A1 (de) 2014-02-14 2015-08-20 Wilhelm König Laserstrahlführung in einer Arbeitsspindel im wesentlichen zur Materialabnahme-Unterstützung und im besonderen zur Material- Re-Schmelzung bis Verdampfung.
KR102283812B1 (ko) 2015-02-04 2021-08-02 삼성디스플레이 주식회사 반도체 소자 및 반도체 소자를 포함하는 유기 발광 표시 장치
DE102016001624A1 (de) 2015-10-26 2017-04-27 Wilhelm König Laserstrahlführung in einer Arbeitsspindel und weiter in 2 Typen Werkzeuge im wesentlichen zur duktilen Materialabnahme-Unterstützung und im besonderen zur Material- Re-Schmelzung bis Verdampfung.
KR102448522B1 (ko) * 2015-12-22 2022-09-27 엘지디스플레이 주식회사 액정표시장치
CN105977151A (zh) * 2016-06-03 2016-09-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN116936601B (zh) * 2023-07-21 2024-06-11 深圳市思坦科技有限公司 集成芯片及其制备方法以及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673331B1 (ko) * 2000-02-19 2007-01-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
JP2004302466A (ja) * 2003-03-29 2004-10-28 Lg Philips Lcd Co Ltd 水平電界印加型液晶表示装置及びその製造方法
KR100617031B1 (ko) * 2003-12-30 2006-08-30 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그 제조방법
JP4191641B2 (ja) * 2004-04-02 2008-12-03 三菱電機株式会社 半透過型液晶表示装置およびその製造方法
KR101086477B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
KR101126396B1 (ko) * 2004-06-25 2012-03-28 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
KR101097610B1 (ko) * 2005-03-07 2011-12-22 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
KR101168728B1 (ko) * 2005-07-15 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
TWI304267B (en) * 2006-05-18 2008-12-11 Au Optronics Corp Method for forming tft array substrate
KR20080084084A (ko) * 2007-03-14 2008-09-19 엘지디스플레이 주식회사 박막트랜지스터와 이를 포함하는 액정표시장치용 어레이기판의 제조방법

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254928B (zh) * 2011-05-17 2014-08-13 友达光电股份有限公司 像素结构及电性桥接结构
CN102254928A (zh) * 2011-05-17 2011-11-23 友达光电股份有限公司 像素结构及电性桥接结构
US9653484B2 (en) 2014-01-16 2017-05-16 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, display device, thin-film transistor (TFT) and manufacturing method thereof
CN103762218A (zh) * 2014-01-16 2014-04-30 北京京东方光电科技有限公司 阵列基板及其制造方法和显示装置
CN103915451A (zh) * 2014-03-28 2014-07-09 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
WO2015143818A1 (zh) * 2014-03-28 2015-10-01 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103915451B (zh) * 2014-03-28 2016-05-18 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN107275343A (zh) * 2017-06-15 2017-10-20 深圳市华星光电技术有限公司 底栅型tft基板的制作方法
CN107275343B (zh) * 2017-06-15 2019-12-24 深圳市华星光电技术有限公司 底栅型tft基板的制作方法
CN110018352A (zh) * 2018-01-10 2019-07-16 三星显示有限公司 显示装置
CN110018352B (zh) * 2018-01-10 2023-06-09 三星显示有限公司 显示装置
CN114326231A (zh) * 2021-12-14 2022-04-12 广州华星光电半导体显示技术有限公司 显示面板及其制备方法与显示装置
CN114326231B (zh) * 2021-12-14 2023-10-13 广州华星光电半导体显示技术有限公司 显示面板及其制备方法与显示装置
US12164202B2 (en) 2021-12-14 2024-12-10 Guangzhou China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel, manufacturing method thereof, and display device

Also Published As

Publication number Publication date
CN101750825B (zh) 2014-05-14
CN101752361A (zh) 2010-06-23
DE102009058245B4 (de) 2018-02-01
TW201024882A (en) 2010-07-01
KR101324169B1 (ko) 2013-11-05
TWI405017B (zh) 2013-08-11
DE102009058245A1 (de) 2010-09-02
KR20100070991A (ko) 2010-06-28

Similar Documents

Publication Publication Date Title
CN101750825A (zh) 用于显示设备的阵列基板及其制造方法
US8519399B2 (en) Array substrate for display device and method for fabricating the same
TWI278710B (en) Thin film transistor array substrate and manufacturing method of the same
CN102446925B (zh) 阵列基板、液晶显示器及阵列基板的制造方法
JP2004133422A (ja) 液晶表示装置用アレイ基板とその製造方法
KR20080082253A (ko) 박막 트랜지스터 기판의 제조 방법
US5998230A (en) Method for making liquid crystal display device with reduced mask steps
CN101021656A (zh) 用于液晶显示器件的阵列基板及其制造方法
TWI527118B (zh) 薄膜的製造方法及使用該方法的顯示器金屬線薄膜電晶體陣列面板及該面板的製造方法
CN104516166A (zh) 用于制造液晶显示器的方法
KR20030016051A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
TWI252955B (en) Array substrate of liquid crystal display device and manufacturing method thereof
TW415109B (en) Structure and fabrication of thin-film transistor (TFT) array
CN101645423A (zh) 薄膜晶体管基板及其制造方法
CN102655117B (zh) 阵列基板及制造方法、显示装置
KR100750913B1 (ko) 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
JP4152396B2 (ja) 薄膜トランジスタアレイの製造方法
KR100695300B1 (ko) 배선의 구조 및 그 형성 방법과 이를 이용한 박막트랜지스터 기판 및 그 제조 방법
KR100750919B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20040046384A (ko) 액정표시장치 및 그 제조방법
KR100870009B1 (ko) 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법
KR20080030798A (ko) 박막 트랜지스터 표시판의 제조 방법
KR100709707B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100878264B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant