[go: up one dir, main page]

KR100695300B1 - 배선의 구조 및 그 형성 방법과 이를 이용한 박막트랜지스터 기판 및 그 제조 방법 - Google Patents

배선의 구조 및 그 형성 방법과 이를 이용한 박막트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100695300B1
KR100695300B1 KR1020000058865A KR20000058865A KR100695300B1 KR 100695300 B1 KR100695300 B1 KR 100695300B1 KR 1020000058865 A KR1020000058865 A KR 1020000058865A KR 20000058865 A KR20000058865 A KR 20000058865A KR 100695300 B1 KR100695300 B1 KR 100695300B1
Authority
KR
South Korea
Prior art keywords
layer
wiring
gate
data
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020000058865A
Other languages
English (en)
Other versions
KR20020028005A (ko
Inventor
노남석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000058865A priority Critical patent/KR100695300B1/ko
Publication of KR20020028005A publication Critical patent/KR20020028005A/ko
Application granted granted Critical
Publication of KR100695300B1 publication Critical patent/KR100695300B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 배선 및 이를 이용한 박막 트랜지스터 기판에 관한 것으로, 물리적 또는 화학적 특성이 우수하고 저저항을 가지는 배선을 형성하기 위하여, Ag 계열의 배선을 이용한다. 구체적으로는, 기판 위에 완충용 도전층을 증착한 후, 완충용 도전층 위에 Ag 계열의 도전층을 증착한 다음, 완충용 도전층과 Ag 계열의 도전층을 식각하여 Ag 계열 도전층을 포함하는 배선의 구조를 완성한다. 그리고, 이러한 배선의 구조를 박막 트랜지스터 기판에 적용하여, 기판 위에 Ag 계열의 금속 물질층을 포함하는 이중층 구조의 게이트 배선을 형성한 후, 게이트 배선을 덮는 게이트 절연막을 형성한다. 이어, 게이트 절연막 위에 반도체층 및 게이트선에 교차하는 데이터선, 반도체의 일부분에 접촉되는 소스 전극, 소스 전극에 대응되어 반도체층의 다른 부분에 접촉되는 드레인 전극을 포함하는 데이터 배선을 형성한 다음, 데이터 배선 및 반도체층을 덮는 보호막을 형성한다. 이어, 보호막에 드레인 전극을 노출시키는 접촉 구멍을 형성한 후, 드레인 전극에 연결되는 화소 전극을 형성한다.
Ag 계열, 저저항 배선, Mo 계열, 접착 특성, 대면적

Description

배선의 구조 및 그 형성 방법과 이를 이용한 박막 트랜지스터 기판 및 그 제조 방법{STRUCTURE OF WIRE AND METHOD FOR MANUFACTURING THE WIRE, AND THIN FILM TRANSISTOR SUBSTRATE AND METHOD FOR MANUFACTURING THE SUBSTRATE USING THE SAME}
도 1은 본 발명에 따른 배선의 구조에 대한 간략한 단면도이고,
도 2는 본 발명의 제 1 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 3은 도 2에서 절단선 Ⅱ-Ⅱ'을 따라 잘라 도시한 단면도이고,
도 4a 부터 도 7b는 본 발명의 제 1 실시예에 따른 박막 트랜지스터 기판의제조 공정도이고,
도 8은 본 발명의 제 2 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 9 및 도 10은 도 8에 도시한 박막 트랜지스터 기판을 절단선 Ⅸ-Ⅸ' 및 Ⅹ-Ⅹ'선을 따라 각각 나타낸 단면도이고,
도 11a 부터 도 17c는 본 발명의 제 2 실시예에 따른 박막 트랜지스터 기판의 제조 공정도이다.
본 발명은 배선의 구조 및 그 제조 방법과 이를 이용한 박막 트랜지스터 기판 및 그 제조방법에 관한 것이다.
일반적으로 반도체 장치에서 배선은 신호가 전달되는 수단으로 사용되므로 신호 지연을 최소화하는 것이 요구된다.
특히, 액정 표시 장치에 사용되는 박막 트랜지스터 기판에서는 대면적화와 고정세화에 따라 저저항 배선의 필요성이 중요시 되고 있다. 현재, 신호 지연을 방지하기 위하여 소자의 배선 물질로 저저항을 가지는 금속 물질, 특히 Al 또는 Al 합금과 같은 Al 계열의 금속 물질을 사용하고 있다.
그러나, Al 계열의 배선은 물리적 또는 화학적인 특성이 약하기 때문에 접촉부에서 다른 도전 물질과 연결되는 과정에서 부식이 발생하여 소자의 특성을 저하시키는 문제점을 가지고 있다.
본 발명이 이루고자 하는 기술적 과제는 물리적 또는 화학적 특성이 우수하고 저저항을 가지는 배선을 형성하고 이를 박막 트랜지스터 기판에 채용하여 대면적화에 따른 신호 지연을 방지하고자 한다.
이러한 과제를 해결하기 위하여 본 발명에서는 기판 위에 위치하는 배선을 Al보다 저저항 특성이 있는 Ag 계열로 형성하고, 이러한 배선을 박막 트랜지스터 기판의 게이트 배선 혹은, 데이터 배선에 적용한다.
상세하게는, 본 발명에 따른 배선의 구조는 기판 위에 완충용 도전층이 형성 되어 있고, 완충용 도전층 위에 Ag 계열의 도전층이 형성되어 있다.
이 때, 완충용 도전층은 Mo 계열, Si 계열, ITO 계열 중의 하나로 형성될 수 있고, Ag 계열의 도전층은 30도 이하의 테이퍼 프로파일을 가지도록 형성될 수 있다.
이러한 배선의 구조를 제조하기 위하여, 기판 위에 완충용 도전층을 증착하고, 완충용 도전층 위에 Ag 계열의 도전층을 증착하고, 완충용 도전층과 Ag 계열의 도전층을 식각한다.
이 때, 완충용 도전층을 Mo 계열 물질로 형성하고, 완충용 도전층과 Ag 계열의 도전층을 동시에 식각할 수 있으며, 식각 공정에는 인산+질산+초산+D.I의 혼합액을 사용하는 것이 바람직하다.
또한, 본 발명에 따른 박막 트랜지스터 기판은, 기판 위에 Ag 계열의 금속층을 포함하는 이중층 구조로 형성되는 게이트 전극 및 게이트선을 포함하는 게이트 배선이 형성되어 있고, 게이트 배선을 덮는 게이트 절연막이 형성되어 있다. 게이트 절연막 위에는 반도체층이 형성되어 있고, 게이트선에 절연되게 교차하는 데이터선, 데이터선에서 연장되어 반도체층에 접촉되는 소스 전극, 소스 전극에 대응되어 반도체층에 접촉되는 드레인 전극을 포함하는 데이터 배선이 형성되어 있으며, 데이터 배선과 반도체층을 덮는 보호막이 형성되어 있다. 보호막에는 드레인 전극을 노출시키는 접촉 구멍이 형성되어 있고, 드레인 전극에는 화소 전극이 연결되어 있다. 이 때, 이중층 구조의 게이트 배선에서 다른 금속층은 Mo 계열, Si 계열, ITO 계열 중의 하나로 형성되는 것이 바람직하다.
데이터 배선은 Ag 계열의 금속층을 포함하는 이중층 구조로 형성되거나, Ag 계열, Cr 계열, Mo 계열, Ta 계열, Ti 계열 중의 하나로 이루어지는 단일층 구조로 형성될 수 있다.
본 발명에 따른 박막 트랜지스터 기판은, 게이트선의 끝단에 연결되는 게이트 패드, 데이터선의 끝단에 연결되는 데이터 패드, 보호막과 게이트 절연막에 게이트 패드를 노출시키는 제 1 접촉 구멍, 보호막에 데이터 패드를 노출시키는 제 2 접촉 구멍, 제 1 접촉 구멍을 통하여 게이트 패드를 덮는 보조 게이트 패드, 제 2 접촉 구멍을 통하여 상기 데이터 패드를 덮는 보조 데이터 패드를 더 포함할 수 있다.
또한, 게이트 배선은 게이트선과 평행하게 형성되어 유지 축적기의 한 도전층을 이루는 유지 전극을 더 포함하고, 데이터 배선은 유지 전극에 중첩되어 유지 축적기의 다른 도전층을 이루는 유지 축전기용 도전체 패턴을 더 포함할 수 있다.
본 발명에 따른 박막 트랜지스터 기판을 제조하기 위하여, 기판 위에 Ag 계열의 금속 물질층을 포함하는 이중층 구조의 게이트 배선을 형성하고, 게이트 배선을 덮는 게이트 절연막을 형성한다. 이어, 게이트 절연막 위에 반도체층을 형성하고, 게이트선에 교차하는 데이터선, 반도체의 일부분에 접촉되는 소스 전극, 소스 전극에 대응되어 반도체층의 다른 부분에 접촉되는 드레인 전극을 포함하는 데이터 배선을 형성한 다음, 데이터 배선 및 반도체층을 덮는 보호막을 형성하다. 이어, 보호막에 드레인 전극을 노출시키는 접촉 구멍을 형성하고, 드레인 전극에 연결되는 화소 전극을 형성한다.
여기서, 게이트 배선은 기판 위에 Mo 계열로 이루어진 하부 금속층과 Ag 계열로 이루어진 상부 금속층을 연속적으로 증착한 후, 금속층과 하부 금속층을 인산+질산+초산+D.I의 혼합 식각액을 사용하여 동시에 식각하여 형성할 수 있다.
데이터 배선을 Ag 계열로 이루어지는 단일층 구조로 형성하거나, Ag 계열의 금속 물질층을 포함하는 이중층 구조로 형성할 수 있는데, 이 경우, Mo 계열로 이루어진 하부 금속층과 Ag 계열로 이루어진 상부 금속층을 연속적으로 증착한 후, 금속층과 하부 금속층을 인산+질산+초산+D.I의 혼합 식각액을 사용하여 동시에 식각할 수 있다.
반도체층 및 데이타 배선은 부분적으로 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성할 수 있다. 이 때, 감광막 패턴은 제 1 두께를 가지는 제 1 부분, 제 1 두께보다 두꺼운 제 2 부분, 두께를 가지지 않으며 제 1 및 제 2 부분을 제외한 제 3 부분을 포함할 수 있으며, 감광막 패턴은 제 1 영역, 제 1 영역보다 낮은 투과율을 가지는 제 2 영역 및 제 1 영역보다 높은 투과율을 가지는 제 3 영역을 포함하는 광마스크를 이용하여 형성할 수 있다. 감광막 패턴에서, 제 1 부분은 소스 전극과 드레인 전극 사이, 제 2 부분은 테이터 배선 상부에 위치하도록 형성할 수 있으며, 제 1 내지 제 3 영역의 투과율을 다르게 조절하기 위해서 광마스크에 반투명막 또는 노광기의 분해능보다 작은 슬릿 패턴이 형성할 수 있다. 또한, 감광막 패턴에서, 제 1 부분의 두께는 제 2 부분의 두께에 대하여 1/2 이하로 형성할 수 있다.
본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 반도체층과 데이타 배 선 사이에 저항성 접촉층을 형성하는 단계를 더 포함할 수 있는데, 데이타 배선, 저항성 접촉층 및 반도체층을 하나의 감광막 패턴을 사용하여 함께 형성할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 배선의 구조 및 그 제조 방법과 이를 이용한 박막 트랜지스터 기판 및 그 제조 방법에 대하여 상세히 설명한다.
표시 소자에서는 신호를 전달하는 배선으로 신호의 지연을 최소화할 수 있도록 낮은 비저항을 가지는 Al 계열의 금속 물질이 통상적으로 사용된다. 현재 사용 중인 Al 합금의 경우, 비저항이 4.7μΩcm 정도로 낮은 편이지만, Ag이나 Cu의 저항에 비하면 2배 정도 높다. 그러므로 좀더 낮은 비저항을 가지는 배선이 요구되는 시점에서 Ag이나 Cu 등의 금속이 필요시 되고 있다.
Cu의 경우 비저항은 낮지만 부식에 대한 내성이 좋지 않아 공정 적용에 어려움이 있다. 반면, Ag이나 Ag 합금과 같은 Ag 계열은 Al 계열보다 내식성이 우수하다. 그러므로 차세대 저저항 배선 물질로 Al 계열의 뒤를 이어 Ag 계열이 요구되고 있다.
한 편, Ag 계열은 유리와 접착 특성이 좋지 않은데, 유리 기판 위에 Ag 계열의 배선을 형성하는 경우 단일층 구조보다는 도 1에 보인 바와 같이, 유리 기판(10)과 Ag 계열의 배선(202) 사이에 완충막(201)을 개재하여 이루어진 이중층 구조로 형성하는 것이 바람직하다.
특히, Mo 계열과 Ag 계열은 Ag 계열의 식각액에 의하여 동시에 식각하는 것 이 가능하기 때문에, Mo 계열의 완충막을 사용하는 경우에는 한 번의 식각 공정으로 이중층 구조의 배선을 형성할 수 있다는 장점이 있다.
이러한 배선의 형성 방법을 도 1을 참조하여 간단히 설명하면, 다음과 같다.
우선, 유리 기판(10) 위에 Mo 또는 Mo 합금과 같은 Mo 계열의 금속층(201)을 500Å 정도의 두께로 증착하고, 그 위에 Ag 또는 Ag 합금과 같은 Ag 계열의 금속층(202)을 1500Å 정도의 두께로 적층한다. 이어, 마스크를 이용한 사진 식각 공정으로 두 금속층(201, 202)을 건식 또는 습식 식각한다.
이 때, Ag 계열 식각액인 인산+질산+초산+D.I의 혼합액을 사용할 경우에 Mo 계열의 금속층(201)과 Ag 계열의 금속층(202)을 동시에 식각할 수 있어서 제조 공정을 단순화할 수 있다.
한편, Ag 계열 식각액인 인산+질산+초산+D.I의 혼합액은 Mo 계열의 금속층(201) 보다 Ag 계열의 금속층(202)을 더 빠르게 식각하기 때문에 도면에 보인 바와 같은 양호한 테이퍼 프로파일(taper profile)을 얻을 수 있다. 이 때, Ag 계열 금속층(202)의 테이퍼 프로파일을 30도 이하로도 형성할 수 있어서, 후속막 증착을 양호하게 할 수 있다.
한 편, 완충막으로 Mo 계열 이외에, 유리 기판(10) 및 Ag 계열의 금속층과 접착 특성이 좋은 Si 계열, ITO 계열 중의 하나를 사용하여 형성될 수 있는데, 이 경우에는 Ag 계열의 식각액에 의하여 Si 계열 혹은, ITO 계열을 식각하는 것이 어려우므로 두 번의 식각 공정에 의하여 이중층의 배선을 형성한다.
그러나, 유리 기판이 아닌 다른 물질층 예를 들어, Si 계열인 반도체층 위에 Ag 계열의 배선을 형성하는 경우에는 완충막의 개재없이 단일층 구조로도 배선을 형성할 수 있다.
그러면, 이러한 Ag 계열의 배선을 채용하는 박막 트랜지스터 기판에 대하여 설명한다.
먼저, 도 2와 도 3을 참조하여 본 발명의 제 1 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 2는 본 발명의 제 1 실시예에 따른 박막 트랜지스터 기판의 배치도를 나타낸 것이고, 도 3은 도 2에 보인 절단선 Ⅲ-Ⅲ'을 따라 나타낸 박막 트랜지스터 기판의 단면도를 나타낸 것이다. 본 발명의 제 1 실시예에 따른 박막 트랜지스터를 제조에는 5매의 마스크가 사용된다.
절연 기판(10) 위에 Mo 또는 Mo 합금과 같은 Mo 계열의 하부 금속층(201)과 저저항 특성이 있는 Ag 또는 Ag 합금과 같은 Ag 계열의 상부 금속층(202)으로 구성된 이중층 구조의 게이트 배선(22, 24, 26)이 형성되어 있다.
게이트 배선(22, 24, 26)은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(24) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26)을 포함한다.
이와 같이, 게이트 배선(22, 24, 26)이 저저항 특성이 우수한 Ag 계열의 금속 물질로 형성되기 때문에 주사 신호를 빠르게 전달할 수 있다.
절연 기판(10)이 유리 기판일 경우에 있어서, 유리 기판 위에 Ag 계열의 배 선을 형성하는 경우에는 Ag 계열이 유리 기판과 접착 특성이 좋지 않음을 고려하여, 이 실시예서와 같이, Ag 계열과 유리 기판의 사이에 Ag 및 유리 기판과 접착 특성이 좋은 완충막이 개재된 이중층 구조의 배선을 채용하는 것이 좋다. 이 실시예에서는 완충막 즉, 게이트 배선(22, 24, 26)의 하부 금속층(201)을 이루는 물질로 Mo 계열을 예로 하였지만, Si 계열 혹은, ITO 계열도 이용될 수 있다.
절연 기판(10) 위에는 질화 규소 또는 산화 규소와 같은 절연 물질로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있다.
게이트 절연막(30) 위에는 게이트 전극(26)에 중첩되는 수소화 비정질 규소(hydrogenated amorphous silicon)와 같은 반도체 물질로 이루어진 반도체 패턴(42)이 형성되어 있으며, 반도체 패턴(42) 위에는 n형 불순물이 고농도로 도핑되어 있는 비정질 규소와 같은 불순물이 도핑되어 있는 반도체 물질층으로 이루어진 저항성 접촉층(ohmic contact layer)(55, 56)이 형성되어 있다.
저항성 접촉층(55, 56)과 게이트 절연막(30) 위에는 Mo 또는 Mo 합금과 같은 Mo 계열의 하부 금속층(601)과 저저항 특성이 있는 Ag 또는 Ag 합금과 같은 Ag 계열의 상부 금속층(602)으로 구성된 이중층 구조의 데이타 배선(62, 64, 65, 66)이 형성되어 있다. 이와 같이, 데이터 배선(62, 64, 65, 66)은 게이트 배선(22, 24, 26)과 같이, Ag 계열의 금속층과 다른 금속층의 이중층 구조로 형성될 수 있는데, 다른 금속층은 Mo 계열, Si 계열 또는, ITO 계열의 물질로 형성될 수 있다.
데이터 배선(62, 64, 65, 66)은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(64), 데이터선(62)에서 돌출되어 하나의 저항성 접촉층(55)에 접촉되어 박막 트랜지스터의 일부를 구성하는 소스 전극(65)과 소스 전극(65)에 대응되어 다른 하나의 저항성 접촉층(56)에 접촉되어 박막 트랜지스터의 일부를 구성하는 드레인 전극(66)을 포함한다.
데이터 배선(62, 64, 65, 66)도 게이트 배선(22, 24, 26)과 같이, Al 계열보다 저저항 특성을 가지는 Ag 계열로 이루어져서 화상 신호를 빠르게 전달할 수 있다.
데이터 배선(62, 64, 65, 66)은 Ag 계열로 이루어진 단일층 구조로 형성할 수 있는데, 이는 데이터 배선(62, 64, 65, 66)이 Ag 계열과 접착 특성이 불량한 유리 기판(10)이 아니라, Ag 계열과 접착 특성이 양호한 실리콘 계열로 이루어진 반도체 패턴(42) 또는 질화 규소 따위로 이루어진 게이트 절연막(30) 위에 위치하기 때문이다. 이 경우, Ag 계열 이외에, Cr 계열, Mo 계열, Ta 계열, Ti 계열 등과 같은 금속 물질을 사용하여 형성할 수 있다. 그러나, 저저항의 데이터 배선을 위해서는 Ag 계열로 형성하는 것이 유리하다.
데이터 배선(62, 64, 65, 66) 위에는 질화 규소 또는 산화 규소와 같은 절연물질로 이루어진 이루어진 보호막(70)이 형성되어 있다.
그리고, 보호막(70)에는 드레인 전극(66)늘 노출시키는 접촉 구멍(72)과 데이터 패드(64)를 노출시키는 접촉 구멍(76)이 형성되어 있다. 또한, 보호막(70)과 게이트 절연막(30)에는 게이트 패드(24)를 노출시키는 접촉 구멍(74)이 형성되어 있다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극(도시하지 않음)과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(72)을 통하여 드레인 전극(66)과 연결되어 화상 신호를 전달받는다.
도면에서 화소 전극(82)은 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다.
한편, 보호막(70) 위에는 게이트 패드(24)를 노출시키는 접촉 구멍(74)을 통하여 게이트 패드(24)에 연결되는 보조 게이트 패드(84)가 형성되어 있고, 데이터 패드(64)를 노출시키는 접촉 구멍(76)을 통하여 데이터 패드(64)에 연결되는 보조 데이터 패드(86)가 형성되어 있다. 이들 보조 패드(84, 86)는 외부 회로 장치와의 접착성을 보완하고 게이트 패드(24) 및 데이타 패드(64)를 보호하는 역할을 하는 것으로, 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
그러면, 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 내지 도 7b와 앞서의 도 1 및 도 2를 참고로 하여 상세히 설명한다.
우선, 도 4a 내지 4b에 보인 바와 같이, 기판(10) 위에 Mo 또는 Mo 합금과 같은 Mo 계열의 하부 금속층(201)을 500Å정도 두께로 증착하고, 그 위에 Ag 또는 Ag 합금과 같은 Ag 계열의 상부 금속층(202)을 1500Å 정도의 두께로 적층한다. 이어, 마스크를 이용한 사진 식각 공정으로 이 두 금속층(201, 202)을 식각하여, 기판(10) 위에 이중층 구조의 게이트선(22), 게이트 패드(24), 게이트 전극(26)을 포함하는 게이트 배선(22, 24, 26)을 형성한다.
이 때, Ag 계열 식각액인 인산+질산+초산+D.I의 혼합액을 사용할 경우에 Mo 계열의 하부 금속층(201)과 Ag 계열의 상부 금속층(202)을 동시에 식각할 수 있어서, 공정 단순화에 있어서 유리하다. 이 때, Ag 계열 식각액에 의하여 Ag 계열 금속층의 테이퍼 프로파일을 30도 이하로도 형성할 수 있어서, 후속막 증착을 양호하게 할 수 있다.
한 편, 게이트 배선의 하부 금속층(201)을 기판(10) 및 Ag 계열의 상부 금속층(202)과 양호한 접착 특성을 가지는 물질로 형성하는 데, 실시예에서 보인 바와 같은 Mo 계열 이외에, Si 계열이나 ITO 계열로 형성할 수 있다. 그러나, Si 계열이나 ITO 계열은 Ag 계열 식각액에 대하여 식각되는 정도가 느리기 때문에 Ag 계열과는 동시에 식각하여 이중 게이트 배선을 형성하기 어렵다. 그래서, Si 계열이나 ITO 계열로 하부 금속층을 형성하고자 하는 경우에는 Ag 계열의 식각액을 사용하는 식각 공정과 Si 계열이나 ITO 계열의 식각액을 사용하는 식각 공정을 각각 실시하여 이중층 구조의 게이트 배선을 형성한다.
다음, 도 5a 내지 도 5b에 보인 바와 같이, 게이트 절연막(30), 수소화 비정질 규소층, n형 불순물로 고농도로 도핑되어 있는 비정질 규소층을 순차적으로 적층하고, 마스크를 이용한 사진 식각 공정으로 불순물이 도핑된 비정질 규소층과 비정질 규소층을 차례로 패터닝하여 섬 모양의 반도체 패턴(42)과 저항성 접촉층 패턴(52)을 형성한다.
이어, 도 6a 내지 도 6b에 보인 바와 같이, Mo 또는 Mo 합금과 같은 Mo 계열 의 하부 금속층(601)을 500Å정도 두께로 증착하고, 그 위에 Ag 또는 Ag 합금과 같은 Ag 계열의 상부 금속층(602)을 1500Å 정도의 두께로 적층한다. 이어, 마스크를 이용한 사진 식각 공정으로 이 두 금속층(601, 602)을 식각하여, 이중층 구조의 데이터선(62), 데이타 패드(64), 소스 전극(65), 드레인 전극(66)을 포함하는 데이터 배선(62, 64, 65, 66)을 형성한다.
이 때, Ag 계열 식각액인 인산+질산+초산+D.I의 혼합액을 사용할 경우에 Mo 계열의 하부 금속층(601)과 Ag 계열의 상부 금속층(602)을 동시에 식각할 수 있어서, 공정 단순화에 있어서 유리하다.
또한, 데이타 배선(62, 64, 65, 66)을 이루는 하부 금속층(601)은 Mo 계열 대신에, Si 계열, ITO 계열과 같은 Ag 계열과 접착 특성이 우수한 물질로 형성할 수 있다.
또한, 데이타 배선(62, 64, 65, 66)을 하나의 층으로도 형성될 수 있는데, 이 경우, Ag 계열, Cr 계열, Mo 계열, Ta 계열, Ti 계열 등과 같은 금속 물질을 사용하여 형성할 수 있다. 그러나, 저저항의 데이터 배선을 위해서는 Ag 계열로 형성하는 것이 유리하다.
이어, 소스 전극(65)과 드레인 전극(66)을 마스크로 하여 분리되지 않은 저항성 접촉층 패턴(52)을 식각하여 소스 전극(65)에 접촉되는 하나의 저항성 접촉층(55) 및 드레인 전극(66)에 접촉되는 다른 하나의 저항성 접촉층(56)으로 분리한다.
도 7a 및 도 7b를 참조하면, 질화 규소 또는 산화 규소와 같은 무기 절연 물 질을 증착하여 보호막(70)을 기판 전면에 형성한 후, 마스크를 이용한 사진 식각 공정으로 게이트 절연막(30)과 함께 패터닝하여, 드레인 전극(66)을 노출시키는 접촉 구멍(72), 게이트 패드(24)를 노출시키는 접촉 구멍(74) 및 데이터 패드(64)를 노출시키는 접촉 구멍(76)을 형성한다.
이어, 다시, 도 2 및 도 3을 참조하면, ITO 또는 IZO와 같은 투명 도전 물질로 이루어진 투명 도전 물질층을 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여, 접촉 구멍(72)을 통하여 드레인 전극(66)에 연결되는 화소 전극(82), 접촉 구멍(74, 76)을 통하여 게이트 패드(24) 및 데이터 패드(64)에 각각 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(86)를 각각 형성한다.
상술한 본 발명의 제 1 실시예에 따른 박막 트랜지스터 기판은 게이트 배선 혹은, 데이터 배선을 Al 계열보다 저저항 특성을 가지는 Ag 계열로 형성하기 때문에 주사 신호 혹은, 영상 신호를 빠르게 전달할 수 있어서 대면적 표시 장치에 적용할 수 있다. 한편, 유리 기판 위에 Ag 계열 금속층으로 배선을 형성하는 경우에는 유리기판과 Ag 계열 금속층의 사이에 두 층의 안정적인 접착을 위하여 완충막으로서 Si 계열, ITO 계열의 물질층을 형성하는 것이 유리하다.
이러한 방법은 4매의 마스크를 이용하는 박막 트랜지스터 기판의 제조 방법에서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 8 내지 도 10을 참고로 하여 본 발명의 제 2 실시예에 따른 4매 마스크를 이용하여 완성된 박막 트랜지스터 기판의 단위 화소 구조에 대하여 상세히 설명한다.
도 8은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 9 및 도 10은 각각 도 8에 도시한 박막 트랜지스터 기판을 절단선 IX-IX' 및 Ⅹ-Ⅹ'을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 제 1 실시예와 동일하게 Mo 또는 Mo 합금과 같은 Mo 계열의 하부 금속층(201) 위에 저저항 특성이 있는 Ag 또는 Ag 합금과 같은 Ag 계열의 상부 금속층(202)으로 구성된 이중층 구조의 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 게이트선부(22, 24, 26)와 기판(10) 상부에 게이트선(22)과 평행하며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가받는 유지 축전기용 유지 전극(28)을 포함하는 게이트 배선(22, 24, 26, 28)이 형성되어 있다.
유지 축전기용 유지 전극(28)은 후술될 화소 전극(82)에 연결되는 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술될 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
이와 같이, 게이트선부(22, 24, 26)가 저저항 특성이 우수한 Ag 계열의 금속 물질층을 가지고 있어서, 주사 신호를 빠르게 전달할 수 있다.
절연 기판(10)이 유리 기판일 경우에 있어서, 유리 기판 위에 Ag 계열의 배선을 형성한 경우에는 Ag 계열이 유리 기판과 접착 특성이 좋지 않음을 고려하여, 이 실시예와 같이, Ag 계열과 유리 기판의 사이에 Ag 및 유리 기판과 접착 특성이 좋은 완충막이 개재된 이중층 구조의 배선을 채용하는 것이 좋다. 이 실시예에서는 완충막 즉, 게이트 배선(22, 24, 26, 28)의 하부 금속층(201)을 이루는 물질로 Mo 계열을 예로 하였지만, Si 계열 혹은, ITO 계열도 이용될 수 있다.
게이트 배선(22, 24, 26, 28) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26, 28)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)와 같은 반도체 물질로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소와 같은 불순물이 도핑된 반도체 물질로 이루어진 저항성 접촉층 패턴(ohmic contact layer)(55, 56, 58)이 형성되어 있다. 여기서, 반도체 패턴(42, 48)은 박막 트랜지스터용 반도체 패턴(42)과 유지 축전기용 반도체 패턴(48)을 포함하고 있다.
저항성 접촉층 패턴(55, 56, 58) 위에는 Mo 또는 Mo 합금과 같은 Mo 계열의 하부 금속층(601)과 저저항 특성이 있는 Ag 또는 Ag 합금과 같은 Ag 계열의 상부 금속층(602)으로 구성된 이중층 구조의 데이타 배선(62, 64, 65, 66, 68)이 형성되어 있다. 이와 같이, 데이터 배선(62, 64, 65, 66, 68)은 게이트 배선(22, 24, 26)과 같이, Ag 계열의 금속층과 다른 금속층의 이중층 구조로 형성될 수 있는데, 다른 금속층은 Mo 계열, Si 계열 또는, ITO 계열의 물질로 형성될 수 있다.
데이터 배선(62, 64, 65, 66, 68)은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(64), 그리고 데이터선(62)에서 돌출된 소스 전극(65) 및 소스 전극(65)에 대응되는 드레인 전극(66)을 포함하는 데이터선부(62, 64, 65, 66)와 유지 축전기용 유지 전극(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(68)을 포함한다.
데이터 배선(62, 64, 65, 66, 68)도 게이트 배선(22, 24, 26)과 같이, Al 계열보다 저저항 특성을 가지는 Ag 계열로 이루어져서 화상 신호를 빠르게 전달할 수 있다.
데이터 배선(62, 64, 65, 66, 68)은 Ag 계열로 이루어진 단일층 구조로 형성할 수 있는데, 이는 데이터 배선(62, 64, 65, 66, 68)이 Ag 계열과 접착 특성이 불량한 유리 기판(10)이 아니라, Ag 계열과 접착 특성이 양호한 실리콘 계열로 이루어진 반도체 패턴(42, 48) 또는 질화 규소 따위로 이루어진 게이트 절연막(30) 위에 위치하기 때문이다.
데이터 배선(62, 64, 65, 66, 68)은 Ag 계열로 이루어진 단일층 구조로 형성할 수 있는데, 이는 데이터 배선(62, 64, 65, 66)이 Ag 계열과 접착 특성이 불량한 유리 기판(10)이 아니라, Ag 계열과 접착 특성이 양호한 실리콘 계열로 이루어진 반도체 패턴(42, 48) 또는 질화 규소 따위로 이루어진 게이트 절연막(30) 위에 위치하기 때문이다. 이 경우, Ag 계열 이외에 Cr 계열, Mo 계열, Ta 계열, Ti 계열 등과 같은 금속 물질을 사용하여 형성할 수 있다. 그러나, 저저항의 데이터 배선을 위해서는 Ag 계열로 형성하는 것이 유리하다.
저항성 접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상 부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 동일한 형태를 가진다.
한편, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 저항성 접촉층 패턴(55, 56, 58)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48), 유지 축전기용 도전체 패턴(68) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터선(62), 데이터 패드(68), 소스 전극(65) 및 드레인 전극(66)을 포함하는 데이터선부(62, 68, 65, 66)와 동일하되, 소스 전극(65)과 드레인 전극(66)의 사이에 위치하는 박막 트랜지스터의 채널로 정의되는 영역을 더 포함하고 있다.
데이터 배선(62, 64, 65, 66, 68) 위에는 질화 규소로 이루어진 보호막(70)이 형성되어 있다.
보호막(70)에는 드레인 전극(66)을 드러내는 접촉 구멍(72), 데이터 패드(64)를 드러내는 접촉 구멍(76) 및 유지 축전기용 도전체 패턴(68)을 드러내는 접촉구멍(78)이 형성되어 있으며, 또한, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)이 형성되어 있다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 IZO(indium tin oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(72)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 또한, 화소 전극(82)은 접촉 구멍(78)을 통하여 유지 축전기용 도전체 패턴(68)과도 연결되어 도전체 패턴(68)으로 화상 신호를 전달한다. 이 때, 화소 전극(82)은 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다.
한편, 보호막(70) 위에는 접촉 구멍(74, 76)을 통하여 각각 이들과 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(86)가 형성되어 있으며, 이들은 패드(24, 64)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
그러면, 도 8 내지 도 10의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 기판을 4매 마스크를 이용하여 제조하는 방법에 대하여 상세하게 도 8 내지 도 10과 도 10a 내지 도 17c를 참조하여 설명하기로 한다.
먼저, 도 11a 내지 11c에 도시한 바와 같이, 기판(10) 위에 Mo 또는 Mo 합금과 같은 Mo 계열의 하부 금속층(201)을 500Å정도 두께로 증착하고, 그 위에 Ag 또는 Ag 합금과 같은 Ag 계열의 상부 금속층(202)을 1500Å 정도의 두께로 적층한다.
이어, 마스크를 이용한 사진 식각 공정으로 이 두 금속층(201, 202)을 식각하여, 기판(10) 위에 이중층 구조의 게이트선(22), 게이트 전극(26), 게이트 패드(24)를 가지는 게이트선부 및 유지 전극(28)을 포함하는 게이트 배선(22, 24, 26, 28)을 형성한다.
이 때, Ag 계열 식각액인 인산+질산+초산+D.I의 혼합액을 사용할 경우에 Mo 계열의 하부 금속층(201)과 Ag 계열의 상부 금속층(202)을 동시에 식각할 수 있어서, 공정 단순화에 있어서 유리하다. 이 때, Ag 계열 식각액에 의하여 Ag 계열 금속층의 테이퍼 프로파일을 30도 이하로도 형성할 수 있어서, 후속막 증착을 양호하게 할 수 있다.
한 편, 게이트 배선의 하부 금속층(201)을 기판(10) 및 Ag 계열의 상부 금속층(202)과 양호한 접착 특성을 가지는 물질로 형성하는 데, 실시예에서 보인 바와 같은 Mo 계열 이외에, Si 계열이나 ITO 계열로 형성할 수 있다. 그러나, Si 계열이나 ITO 계열은 Ag 계열 식각액에 대하여 식각되는 정도가 느리기 때문에 Ag 계열과는 동시에 식각하여 이중 게이트 배선을 형성하기 어렵다. 그래서, Si 계열이나 ITO 계열로 하부 금속층을 형성하고자 하는 경우에는 Ag 계열의 식각액을 사용하는 식각 공정과 Si 계열이나 ITO 계열의 식각액을 사용하는 식각 공정을 각각 실시하여 이중층 구조의 게이트 배선을 형성한다.
다음, 도 12a 내지 도 12c에 보인 바와 같이, 게이트 배선(22, 24, 26, 28) 및 기판(10) 위에 게이트 질화 규소와 같은 절연 물질을 증착하여 게이트 절연막(30)을 형성한다.
이어, 게이트 절연막(30) 위에 데이터선(62), 데이터 패드(64), 소스 전극(65) 및 드레인 전극(66)을 포함하는 데이터선부(62, 64, 65, 66) 및 유지 축전기용 도전체 패턴(68)을 포함하는 데이터 배선(62, 64, 65, 66, 68), 그 하부에 위치하여 데이터 배선(62, 64, 65, 66, 68)과 동일한 패턴으로 이루어지는 저항성 접촉층(55, 56, 58) 및 데이터 배선(62, 64, 65, 66, 68)과 동일한 패턴에 소스 전 극(65)과 드레인 전극(66)의 사이에 위치하여 박막 트랜지스터의 채널(C)로 정의되는 부분이 더하여 이루어지는 반도체 패턴(42, 48)을 형성한다.
여기서, 하나의 저항성 접촉층(56)은 드레인 전극(66)의 하단과 접촉되어 있고, 다른 하나의 저항성 접촉층(55)은 소스 전극(65), 데이터선(62) 및 데이터 패드(64)의 하단과 접촉되어 있고, 또 다른 하나의 접촉층(58)은 유지 축전기용 접촉층(58)이 되어 유지 축전기용 도전체 패턴(68)에 접촉되어 있다.
이러한 데이터 배선(62, 64, 65, 66, 68), 저항성 접촉층(55, 56, 58) 및 반도체 패턴(42, 48)은 하나의 마스크를 사용하여 형성하는데, 이를 도 13a 내지 도 17b를 참조하여 자세히 설명한다.
우선, 도 13a 및 도 13b에 보인 바와 같이, 게이트 배선(22, 24, 26, 28)을 포함하는 노출된 전면에 질화 규소로 이루어진 게이트 절연막(30), 반도체층(40), 불순물이 도핑된 반도체층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착한다.
이어서, 연속적으로 Mo 또는 Mo 합금과 같은 Mo 계열의 하부 금속층(601)을 500Å정도 두께로 증착하고, 그 위에 Ag 또는 Ag 합금과 같은 Ag 계열의 상부 금속층(602)을 1500Å 정도의 두께로 적층한다. 그리고, 그 위에 감광막을 1 μm 내지 2 μm의 두께로 도포한다.
이어, 마스크를 통하여 감광막에 빛을 조사한 후, 현상하여 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114)은 데이터 배선 부분(A)에 위치한 감광막의 제1 부분(112)이 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 감광막의 제2 부분(114)보다 두껍게 되도록 형성하며, 기타 부분(B)은 잔류하지 않도록 형성된다. 감광막의 제2 부분(114)의 감광막의 제1 부분(112)의 두께의 비는 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제2 부분(114)의 두께를 제 1 부분(112) 두께의 1/2 이하로 하는 것이 바람직하다.
이와 같이, 부분적으로 다른 두께를 가지는 감광막 패턴은 부분적으로 다른 투과율을 가지는 하나의 마스크를 사용하여 형성한다. 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴, 혹은 반투명막이 있는 마스크를 사용한다. 이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분(C)에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막에 대응되는 부분(B)에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분(A)에서는 고분자가 거의 분해되지 않는다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이와 같이 선택 노광된 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남는다.
다음, 도 14a 및 도 14b에 도시한 바와 같이, 감광막 패턴(112, 114)을 마스크로하여 기타 부분(B)의 노출되어 있는 Ag 계열의 상부 도전층(602)과 Mo 계열의 하부 도전층(601)을 제거하여 그 하부의 불순물이 도핑된 반도체층(50)을 노출시킨다.
이렇게 하면, 채널부(C) 및 데이터 배선부(A)에 있는 도전체 패턴(67, 68)만이 남고, 기타 부분(B)의 도전층은 제거되어 그 하부에 위치하는 불순물이 도핑된 반도체층(50)이 드러난다. 도전체 패턴(68)은 유지 축전기용 도전체 패턴이고, 도전체 패턴(67)은 소스 전극(65)과 드레인 전극(66)이 아직 분리되지 않아 일체인 상태로 존재하는 데이터 배선 금속층이다.
다음, 도 15a 및 도 15b에 도시한 바와 같이, 기타 부분(B)의 노출된 불순물이 도핑된 반도체층(50) 및 그 하부의 반도체층(40)을 감광막의 제 2 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 불순물이 도핑된 반도체층(50) 및 반도체층(40)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다.
감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우, 감광막의 제 2 부분(114)의 두께는 반도체층(40)과 불순물이 도핑된 반도체층(50)의 두 께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 채널부(C)에 위치한 감광막의 제 2 부분(114)이 제거되어 채널부(C)의 도전체 패턴(67)이 드러나고, 기타 부분(B)의 불순물이 도핑된 반도체층(50) 및 반도체층(40)은 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 감광막의 제 1 부분(112) 역시 식각되므로 두께가 얇아진다.
이 단계에서 박막 트랜지스터용 반도체 패턴(42)과 유지 축전기용 반도체 패턴(48)을 포함하는 반도체 패턴(42, 48)이 완성된다.
그리고, 박막 트랜지스터용 반도체 패턴(42) 위에는 저항성 접촉층(57)이 반도체 패턴(42)과 동일한 패턴으로 형성되어 있고, 유지 축전기용 반도체 패턴(48) 위에도 저항성 접촉층(58)이 반도체 패턴(48)과 동일한 패턴으로 형성되어 있다.
이어, 애싱(ashing)을 통하여 채널부(C)의 도전체 패턴(67) 표면에 남아 있는 감광막의 제 2 부분의 잔류물을 제거하여 한다.
다음, 도 16a 및 16b에 도시한 바와 같이, 남아 있는 감광막 패턴의 제 1 부분(112)을 마스크로하여 채널부(C)에 위치하는 이중층의 도전체 패턴(67) 및 그 하부의 저항성 접촉층 패턴(57) 부분을 식각하여 제거한다.
이때, 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제1 부분(112)도 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 감광막 패턴의 제1 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일 이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 도전체 패턴(67)에서 소스 전극(65)과 드레인 전극(66)이 분리되어 데이터선(62), 소스 전극(65) 및 드레인 전극(68)이 완성되고, 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 패턴의 제1 부분(112)을 에싱 작업에 의하여 제거하면, 도 12b 및 도 12c에 보인 바와 같은 단면 구조를 얻을 수 있다.
다음, 도 17a 내지 도 17c에 도시한 바와 같이, 데이터 배선(62, 64, 65, 66, 68) 위에 질화 규소를 CVD 방법으로 증착하여 보호막(70)을 형성한다.
이어, 마스크를 이용하는 사진 식각 공정에 의하여 보호막(70)을 게이트 절연막(30)과 함께 식각하여 드레인 전극(66), 게이트 패드(24), 데이터 패드(68) 및 유지 축전기용 도전체 패턴(64)을 각각 드러내는 접촉 구멍(72, 74, 76, 78)을 형성한다.
다음, 다시, 도 8, 도 9 및 도 10에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 IZO 또는, ITO층을 증착하고 마스크를 사용하여 식각하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(68)과 연결된 화소 전극(82), 접촉 구멍(74)을 통하여 게이트 패드(24)에 연결되는 보조 게이트 패드(84) 및 접촉 구멍(76)을 통하여 데이터 패드(64)와 연결된 보조 데이터 패드(86)를 형성한다.
상술한 본 발명의 제 2 실시예에 따른 박막 트랜지스터 기판은 게이트 배선 혹은, 데이터 배선을 Al보다 저저항 특성을 가지는 Ag 계열로 형성하기 때문에 주 사 신호 혹은, 영상 신호를 빠르게 전달할 수 있어서 대면적 표시 장치에 적용이 가능하다. 한편, 유리 기판 위에 Ag 계열 금속층으로 배선을 형성하는 경우에는 유리기판과 Ag 계열 금속층의 사이에 두 층의 안정적인 접착을 위하여 완충막으로서 Si 계열, ITO 계열의 물질층을 형성하는 것이 유리하다.
본 발명에서는 Al 계열 보다 저저항을 가지는 Ag 계열을 사용하여 게이트 배선 혹은 데이터 배선을 형성하기 때문에 대면적화에 따른 주사 신호 혹은, 영상 신호의 지연을 방지할 수 있다. 또한, 유리 기판 위에 기판과 접착 특성이 좋고 Ag 계열 식각액에 의하여 식각되는 금속 물질 예를 들어, Mo 계열로 하부 금속층을 형성하고, 그 위에 Ag 계열로 상부 금속층을 형성할 경우, 상부 금속층과 하부 금속층을 동시에 식각하여 이중측 구조의 배선을 형성할 수 있어서, 공정 단순화에 있어서 유리하다.

Claims (25)

  1. 기판,
    상기 기판 위에 형성되는 완충용 도전층,
    상기 완충용 도전층 위에 30도 이하의 테이퍼 프로파일을 가지도록 형성되는 Ag 계열의 도전층,
    을 포함하는 배선의 구조.
  2. 청구항 1에 있어서,
    상기 완충용 도전층은 Mo 계열, Si 계열, ITO 계열 중의 하나로 형성되는 배선의 구조.
  3. 삭제
  4. 기판 위에 Mo 계열의 완충용 도전층을 증착하는 단계,
    상기 완충용 도전층 위에 Ag 계열의 도전층을 증착하는 단계,
    상기 완충용 도전층과 상기 Ag 계열의 도전층을 단일의 식각액을 사용하여 동시에 식각하는 단계
    를 포함하는 배선의 구조를 형성하는 방법.
  5. 삭제
  6. 청구항 4에 있어서,
    상기 단일의 식각액은 인산+질산+초산+D.I의 혼합액인 배선의 구조를 형성하는 방법.
  7. 기판과,
    상기 기판 위에 Ag 계열의 금속층을 포함하는 이중층 구조로 형성되는 게이트 전극 및 게이트선을 포함하는 게이트 배선,
    상기 게이트 배선을 덮는 게이트 절연막,
    상기 게이트 절연막 위에 형성되는 반도체층,
    상기 게이트선에 절연되게 교차하는 데이터선, 상기 데이터선에서 연장되어 반도체층에 접촉되는 소스 전극, 상기 소스 전극에 대응되어 상기 반도체층에 접촉되는 드레인 전극을 포함하는 데이터 배선,
    상기 데이터 배선과 상기 반도체층을 덮는 보호막,
    상기 보호막에 상기 드레인 전극을 노출시키는 접촉 구멍,
    상기 드레인 전극에 연결되는 화소 전극을 포함하는 박막 트랜지스터 기판.
  8. 청구항 7에 있어서,
    상기 이중층 구조의 게이트 배선에서 다른 금속층은 Mo 계열, Si 계열, ITO 계열 중의 하나로 이루어지는 박막 트랜지스터 기판.
  9. 청구항 7에 있어서,
    상기 데이터 배선은 Ag 계열의 금속층을 포함하는 이중층 구조로 형성되는 박막 트랜지스터 기판.
  10. 청구항 7에 있어서,
    상기 데이터 배선은 Ag 계열, Cr, Mo, Ta, Ti중의 하나의 금속 물질로 이루어진 단일층 구조인 박막 트랜지스터 기판.
  11. 청구항 7에 있어서,
    상기 게이트선의 끝단에 연결되는 게이트 패드,
    상기 데이터선의 끝단에 연결되는 데이터 패드,
    상기 보호막과 상기 게이트 절연막에 상기 게이트 패드를 노출시키는 제 1 접촉 구멍,
    상기 보호막에 상기 데이터 패드를 노출시키는 제 2 접촉 구멍,
    상기 제 1 접촉 구멍을 통하여 상기 게이트 패드를 덮는 보조 게이트 패드,
    상기 제 2 접촉 구멍을 통하여 상기 데이터 패드를 덮는 보조 데이터 패드
    를 더 포함하는 박막 트랜지스터 기판.
  12. 청구항 7에 있어서,
    상기 게이트 배선은 게이트선과 평행하게 형성되어 유지 축적기의 한 도전층을 이루는 유지 전극을 더 포함하고,
    상기 데이터 배선은 상기 유지 전극에 중첩되어 유지 축적기의 다른 도전층을 이루는 유지 축전기용 도전체 패턴을 더 포함하는 박막 트랜지스터 기판.
  13. 기판 위에 Ag 계열의 금속 물질층을 포함하는 이중층 구조의 게이트 배선을 형성하는 단계,
    상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계,
    상기 게이트선에 교차하는 데이터선, 상기 반도체의 일부분에 접촉되는 소스 전극, 상기 소스 전극에 대응되어 상기 반도체층의 다른 부분에 접촉되는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,
    상기 데이터 배선 및 상기 반도체층을 덮는 보호막을 형성하는 단계,
    상기 보호막에 상기 드레인 전극을 노출시키는 접촉 구멍을 형성하는 단계,
    상기 드레인 전극에 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조방법.
  14. 청구항 13에 있어서, 상기 게이트 배선의 형성은,
    상기 기판 위에 Mo 계열로 이루어진 하부 금속층과 Ag 계열로 이루어진 상부 금속층을 연속적으로 증착하는 단계,
    상부 금속층과 하부 금속층을 인산+질산+초산+D.I의 혼합 식각액을 사용하여 동시에 식각하는 단계를 포함하는 박막 트랜지스터 기판의 제조방법.
  15. 청구항 13 있어서,
    상기 데이터 배선을 Ag 계열로 이루어지는 단일층 구조로 형성하는 박막 트랜지스터 기판의 제조방법.
  16. 청구항 13에 있어서,
    상기 데이터 배선을 Ag 계열의 금속 물질층을 포함하는 이중층 구조로 형성하는 박막 트랜지스터 기판의 제조방법.
  17. 청구항 16에 있어서, 상기 데이터 배선의 형성은,
    Mo 계열로 이루어진 하부 금속층과 Ag 계열로 이루어진 상부 금속층을 연속적으로 증착하는 단계,
    상부 금속층과 하부 금속층을 인산+질산+초산+D.I의 혼합 식각액을 사용하여 동시에 식각하는 단계를 포함하는 박막 트랜지스터 기판의 제조방법.
  18. 청구항 13에 있어서,
    상기 반도체층 및 상기 데이타 배선은 부분적으로 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 함께 형성하는 박막 트랜지스터 기판의 제조 방법.
  19. 청구항 18에 있어서,
    상기 감광막 패턴은 제 1 두께를 가지는 제 1 부분, 상기 제 1 두께보다 두꺼운 제 2 부분, 두께를 가지지 않으며 상기 제 1 및 제 2 부분을 제외한 제 3 부분을 포함하는 박막 트랜지스터 기판의 제조 방법.
  20. 청구항 18에 있어서,
    상기 사진 식각 공정에서 상기 감광막 패턴은 제 1 영역, 상기 제 1 영역보다 낮은 투과율을 가지는 제 2 영역 및 상기 제 1 영역보다 높은 투과율을 가지는 제 3 영역을 포함하는 광마스크를 이용하여 형성하는 박막 트랜지스터 기판의 제조 방법.
  21. 청구항 19에 있어서,
    상기 사진 식각 공정에서 상기 제 1 부분은 상기 소스 전극과 상기 드레인 전극 사이, 상기 제 2 부분은 상기 테이터 배선 상부에 위치하도록 형성하는 박막 트랜지스터 기판의 제조 방법.
  22. 청구항 20에 있어서,
    상기 제 1 내지 제 3 영역의 투과율을 다르게 조절하기 위해서 상기 광마스크에는 반투명막 또는 노광기의 분해능보다 작은 슬릿 패턴이 형성되어 있는 박막 트랜지스터 기판의 제조 방법.
  23. 청구항 19에 있어서,
    상기 제 1 부분의 두께는 상기 제 2 부분의 두께에 대하여 1/2 이하로 형성하는 박막 트랜지스터 기판의 제조 방법.
  24. 청구항 13에 있어서,
    상기 반도체층과 상기 데이타 배선 사이에 저항성 접촉층을 형성하는 단계를 더 포함하는 박막 트랜지스터 기판의 제조 방법.
  25. 청구항 22에 있어서,
    상기 데이타 배선, 상기 저항성 접촉층 및 상기 반도체층을 하나의 감광막 패턴을 사용하여 함께 형성하는 박막 트랜지스터 기판의 제조 방법.
KR1020000058865A 2000-10-06 2000-10-06 배선의 구조 및 그 형성 방법과 이를 이용한 박막트랜지스터 기판 및 그 제조 방법 Expired - Fee Related KR100695300B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000058865A KR100695300B1 (ko) 2000-10-06 2000-10-06 배선의 구조 및 그 형성 방법과 이를 이용한 박막트랜지스터 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000058865A KR100695300B1 (ko) 2000-10-06 2000-10-06 배선의 구조 및 그 형성 방법과 이를 이용한 박막트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20020028005A KR20020028005A (ko) 2002-04-15
KR100695300B1 true KR100695300B1 (ko) 2007-03-14

Family

ID=19692237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000058865A Expired - Fee Related KR100695300B1 (ko) 2000-10-06 2000-10-06 배선의 구조 및 그 형성 방법과 이를 이용한 박막트랜지스터 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100695300B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393044B1 (ko) * 2000-11-14 2003-07-31 삼성에스디아이 주식회사 배선 전극 단선 방지용 보상 전극 패턴을 채용한 터치 패널
KR100493381B1 (ko) * 2002-08-16 2005-06-07 엘지.필립스 엘시디 주식회사 액정표시패널
KR100499376B1 (ko) * 2003-10-10 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250207A (ja) * 1993-02-22 1994-09-09 Toshiba Corp アクティブマトリクス型液晶表示装置の製造方法
KR19980023377A (ko) * 1996-09-30 1998-07-06 엄길용 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법
KR19980036499A (ko) * 1996-11-18 1998-08-05 김광호 이중 게이트를 갖는 tft 기판
KR100635949B1 (ko) * 2000-09-04 2006-10-18 삼성전자주식회사 저저항 배선 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250207A (ja) * 1993-02-22 1994-09-09 Toshiba Corp アクティブマトリクス型液晶表示装置の製造方法
KR19980023377A (ko) * 1996-09-30 1998-07-06 엄길용 박막 트랜지스터 액정표시장치의 박막 트랜지스터 제조방법
KR19980036499A (ko) * 1996-11-18 1998-08-05 김광호 이중 게이트를 갖는 tft 기판
KR100635949B1 (ko) * 2000-09-04 2006-10-18 삼성전자주식회사 저저항 배선 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20020028005A (ko) 2002-04-15

Similar Documents

Publication Publication Date Title
KR100333273B1 (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
JP4801828B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
KR100366768B1 (ko) 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
JP4928665B2 (ja) 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法
US8519399B2 (en) Array substrate for display device and method for fabricating the same
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
JP2000131719A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR101474774B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
JP2006343755A (ja) 薄膜トランジスタ表示板
KR101648806B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100646783B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100580398B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100695300B1 (ko) 배선의 구조 및 그 형성 방법과 이를 이용한 박막트랜지스터 기판 및 그 제조 방법
JP2006503435A (ja) 薄膜トランジスタアレイ基板及びその製造方法
TW584908B (en) Method of manufacturing IPS-LCD by using 4-mask process
KR100629685B1 (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
KR100623988B1 (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100750913B1 (ko) 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100816343B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100686224B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100590755B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100878263B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20200309

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20200309

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000