[go: up one dir, main page]

KR100493381B1 - 액정표시패널 - Google Patents

액정표시패널 Download PDF

Info

Publication number
KR100493381B1
KR100493381B1 KR10-2002-0048490A KR20020048490A KR100493381B1 KR 100493381 B1 KR100493381 B1 KR 100493381B1 KR 20020048490 A KR20020048490 A KR 20020048490A KR 100493381 B1 KR100493381 B1 KR 100493381B1
Authority
KR
South Korea
Prior art keywords
wiring
liquid crystal
layer
crystal display
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR10-2002-0048490A
Other languages
English (en)
Other versions
KR20040016222A (ko
Inventor
홍순광
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2002-0048490A priority Critical patent/KR100493381B1/ko
Priority to US10/420,462 priority patent/US7092061B2/en
Priority to CNB031492738A priority patent/CN100399167C/zh
Publication of KR20040016222A publication Critical patent/KR20040016222A/ko
Application granted granted Critical
Publication of KR100493381B1 publication Critical patent/KR100493381B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시패널에서 사용되는 전기적 배선을 다수의 수직 층으로 형성하여 낭비되는 부가면적을 최소화할 수 있는 액정표시패널에 관한 것으로, 화상을 표시하는 화상표시영역과 상기 화상표시영역에 각 신호를 인가하기 위한 다수 개의 배선들이 배열되는 배선영역을 포함하는 액정표시패널에 있어서, 상기 화상표시영역은 각 화소영역을 정의하기 위해 서로 수직한 방향으로 형성된 다수의 게이트 라인 및 데이터 라인과, 상기 각 화소영역에 형성된 화소전극을 포함하고, 상기 배선영역은 그 사이에 절연막을 개재하여 수직 구조로 형성된 적어도 2개의 배선층으로 이루어지고, 상기 각 층의 배선층들은 인접한 층의 배선층들과 서로 동일한 위치에 배열되며, 상기 각 층의 배선층들은 신호전달을 위한 신호전달용 배선층과 접지용 배선층으로 구분되는 것을 특징으로 한다.

Description

액정표시패널{LIQUID CRYSTAL DISPLAY PANEL}
본 발명은 액정표시패널에 관한 것으로, 특히 다결정 실리콘 박막트랜지스터용 액정표시패널에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display)등 여러 가지 평판 표시 소자가 연구되어 왔고 일부는 이미 여러 장비에서 표시소자로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특장점으로 인하여 이동형 화상 표시장치의 용도로 브라운관(Cathode Ray Tube)을 대체하면서 LCD(이하, 액정표시소자라 칭함)가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 텔레비전 모니터 등으로 다양하게 개발되고 있다.
이러한 액정표시소자는 서로 마주 보도록 결합되어 있는 두 기판과 그 사이에 주입되어 온도의 변화나 농도의 변화에 따라 상 전이를 발생하는 액정 물질로 이루어져 있다.
상기 액정은 액체의 유동성과 고체의 장거리 질서(Long Range Order) 성질을 가지는 액체와 고체의 중간 성질을 갖는 물질이다. 즉, 고체인 결정이 녹아서 액체가 되기 전에 고체결정이나 액체가 아닌 중간 상태로 되는 것을 말한다. 이러한 액정에 빛을 쪼이거나 전계 또는 자계를 부가시키면 광학적인 이방성 결정에 특유한 복굴절성을 나타내고, 어떠한 온도 범위내에서는 액체와 결정의 쌍방의 성질을 나타낸다.
이와 같은 액정표시소자는 영상을 표시하는 액정표시패널과 영상신호를 발생하는 구동회로로 구성되어 있는데, 상기 액정표시패널의 구조는 도 1에 나타낸 것과 같다.
먼저 제 1 기판(21)에는 복수개의 게이트 라인(Gate Line)(14)과 복수개의 데이터 라인(Data Line)(16)이 매트릭스 형태로 형성되어 있고, 그 교차점에는 화소전극(26)과 박막트랜지스터(13)(Thin Film Transistor)가 형성되어 있다. 그리고, 상기 제 1 기판(21)과 대향하는 제 2 기판(22)에는 공통전극(24)과 컬러필터(23)가 형성되어 있고, 상기 제 1 기판과 상기 제 2 기판 사이에 액정(25)이 주입된 구조로 되어 있다.
상기 액정을 사이에 두고 공통전극과 마주보고 있는 화소전극이 액정표시소자의 화소(畵素)로서의 역할을 하게된다.
상기 박막트랜지스터는 도 2에 나타낸 것과 같이 알루미늄, 크롬, 몰리브덴 등의 금속으로 된 게이트전극(30)과 알루미늄, 크롬, 몰리브덴 등의 금속으로 된 소스전극(32)과 드레인전극(33), 및 반도체층(34)과 불순물반도체층(36)으로 구성되어 있다. 그리고, 상기 게이트전극(30)은 도 1에 나타낸 게이트 라인(14)에 연결되어 있고, 상기 소스전극은 상기 도 1에 나타낸 신호선(16)에 연결되어 있으며, 상기 드레인전극(33)은 화소전극(26)에 연결되어 있다. 이러한 구조를 가진 상기 박막트랜지스터는 게이트 라인(14)을 통해 주사전압이 게이트전극(30)에 인가되면, 상기 데이터 라인(16)에 흐르는 데이터 전압이 소스전극(32)에서 드레인전극(33)으로 반도체층(34)을 통해 인가되도록 동작한다.
상기 소스전극에 데이터 전압이 인가되면, 소스전극과 연결된 화소전극에 데이터 전압이 인가됨으로써 상기 화소의 화소전극(26)과 공통전극(24)사이에 전압차가 발생한다. 그러면, 이러한 전압차로 인해 상기 화소전극과 공통전극 사이에 존재하고 있는 액정(25)의 분자배열이 변화되는데, 이 액정의 분자배열이 변화됨으로 인하여 화소의 광투과량이 변하게 되어 데이터 전압이 인가된 화소와 인가되지 않은 화소의 시각적인 차이가 발생한다. 이러한 시각적인 차이가 있는 화소들이 모임으로써 상기 액정표시소자는 표시장치의 역할을 하게 된다.
이러한 액정표시소자는 고밀도, 대면적화되고, 디스플레이 부분과 구동회로 부분을 동일 기판 위에 제작하기 위한 노력이 시도되고 있다. 이를 위해서는 스위칭 소자인 상기 박막트랜지스터의 이동도(Mobility) 증가가 절실히 요구되고 있지만, 현재 상기 반도체층(34)을 비정질 수소화 실리콘(a-Si:H)으로 사용하고 있는 박막트랜지스터로는 이점을 만족하기가 어렵다.
최근에 이런 문제점을 효과적으로 해결할 수 있는 방법으로 다결정 실리콘 박막트랜지스터(Polycrystalline silicon TFT ; Poly-Si TFT)가 많은 주목을 받고 있다. 즉, 액정표시패널 상에 다결정 실리콘 박막트랜지스터가 집적되는 방식이 주로 사용되고 있다. 이는 비정질 수소화 실리콘 박막트랜지스터에 비해 구동회로를 액정표시패널위에 집적시킬 수 있다는 장점을 가지고, 화소부의 활성층(도 2의 반도체층)으로 다결정 실리콘을 사용함으로써 비정질 수소화 실리콘 박막트랜지스터(a-Si:H TFT)의 단점인 화상 퍼짐이 없고, 구동회로(드라이버 IC)를 액정표시패널에 추가로 연결해주는 COG(Chip On Glass) 또는, TAB(Tape Automated Bonding) 등의 공정이 필요 없으므로 원가를 절감할 수 있기 때문이다.
이하, 종래 다결정 실리콘 박막트랜지스터가 적용된 액정표시패널을 설명하면 다음과 같다.
도 3에 도시된 바와 같이, 종래 다결정 실리콘 박막트랜지스터용 액정표시패널은, 액정표시패널(1)상에 좌우 방향으로 집적되며 데이터 라인(5)의 데이터를 구동시켜 주는 데이터 구동회로부(2)와, 액정표시패널(1)상에 상하 방향으로 집적되며 게이트 라인(6)을 구동시켜주는 게이트 구동회로부(3)와, 각 구동회로부(2)(3)에 전원을 공급하는 전원단(4)으로 구성된다. 상기 데이터 구동회로부(2)와 게이트 구동회로부(3)는 서로 분리되어 형성되어 있으며 상기 데이터 라인(5)과 게이트 라인(6)에 개별적으로 신호를 인가하도록 동작이 이루어진다.
여기서, 데이터 구동회로부(2)를 좀더 자세히 살펴보면, 도 4에 도시된 바와 같이, 상기 각 데이터 라인(45)을 m 블록으로 나누어 구동하기 위해 각 블록에 하나의 쉬프트 레지스터(43)와 버퍼(44)가 위치되어 있고, 디지털/아날로그 변환기(도시되지 않음)에서 출력된 영상신호를 각 데이터 라인(45)에 전달하기 위한 복수개의 신호 라인(S1-Sn)과, 상기 쉬프트 레지스터(43) 및 버퍼(44)에서 출력된 구동신호에 의해 각 블록별로 순차적으로 상기 신호 라인(S1-Sn)의 영상신호를 데이터 라인(45)에 인가하는 복수개의 스위칭소자(46)들로 구성된다. 이때, 상기 각 데이터 라인(45)을 m 블록으로 나누어 구동할 수 있는 이유는 화소부의 활성층을 전자 이동도가 뛰어난 다결정 실리콘을 사용하기 때문이다.
이와 같이, 상기 다결정 실리콘 박막트랜지스터 액정표시패널의 구동회로는 기존의 비정질 실리콘 회로와 달리 외부 회로와 패널 간의 접촉선 수를 줄이기 위해 게이트 라인이 선택되어 있는 동안 복수개의 데이터 라인들을 m 블록으로 나누어 순차적으로 데이터 라인에 디스플레이 전압을 공급한다.
그러나, 종래의 다결정 실리콘 박막트랜지스터용 액정표시패널의 구동회로는 다음과 같은 문제점이 있다.
상기 액정표시패널이 예를 들어 반사형 액정표시패널이라면, 게이트 금속, 소스/드레인 금속, 반사용 금속 및 화소전극의 다층의 금속층과 절연층이 이용되어 액정표시패널이 형성된다.
이때, 도 4의 복수개의 신호 라인(S1-Sn)은 상기 게이트 금속을 포함한 금속 중 어느 하나의 금속층을 이용하여 이차원적으로 형성된다. 즉, 도 5의 (a), (b)에 도시된 바와 같이, 상기 복수 개의 신호 라인(S1-Sn)이 동일 평면상에서 동일한 금속층으로 형성되면, 상기 신호 라인(S1-Sn) 수가 증가할수록 신호 라인 수에 비례하여 화상표시영역 이외의 부가면적이 증가하는 단점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위해 안출된 것으로, 액정표시패널에서 데이터 라인 또는 게이트 라인에 신호를 인가하기 위한 신호라인 사이에 절연막을 개재하여 수직으로 적층된 구조로 형성하여 낭비되는 부가면적을 최소화할 수 있는 다결정 실리콘 박막트랜지스터용 액정표시패널을 제공하는 것을 그 목적으로 한다.
상기 목적 달성을 위한 본 발명은 화상을 표시하는 화상표시영역과 상기 화상표시영역에 각 신호를 인가하기 위한 다수 개의 배선들이 배열되는 배선영역을 포함하는 액정표시패널에 있어서, 상기 화상표시영역은 각 화소영역을 정의하기 위해 서로 수직한 방향으로 형성된 다수의 게이트 라인 및 데이터 라인과, 상기 각 화소영역에 형성된 화소전극을 포함하고, 상기 배선영역은 그 사이에 절연막을 개재하여 수직 구조로 형성된 적어도 2개의 배선층으로 이루어지고, 상기 각 층의 배선층들은 인접한 층의 배선층들과 서로 동일한 위치에 배열되며, 상기 각 층의 배선층들은 신호전달을 위한 신호전달용 배선층과 접지용 배선층으로 구분되는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하도록 한다.
도 6a 내지 도 6f는 본 발명에 따른 다결정 실리콘 박막트랜지스터용 액정표시패널의 제조방법을 설명하기 위한 단면도이고, 도 7 내지 도 11은 본 발명의 실시예에 따른 제 1 내지 제 4 실시예를 설명하기 위한 구조도이다.
도 6a 내지 도 6f를 참조하여 다결정 실리콘 박막트랜지스터용 액정표시패널의 단면은 다음과 같다. 도면상에는 하나의 단위픽셀을 기준으로 그 제조공정을 도시하였다.
도 6a에 도시한 바와 같이, 유리기판(201) 상에 화학기상증착법을 이용하여 실리콘 산화막(SiO2) 재질의 버퍼층(202)과 비정질 실리콘층(a-Si:H)(203)을 순차적으로 형성한다. 상기 버퍼층(202)은 유리기판의 불순물 성분이 비정질 실리콘층(203)으로 확산되는 것을 방지한다.
다음, 도 6b에 도시한 바와 같이 상기 비정질 실리콘층을 결정화하여 다결정 실리콘층(206)을 형성한다.
상기 결정화하는 방법 중 최근 들어 에너지원을 레이저로 하여 실리콘 결정의 측면성장을 유도하여 거대한 단결정 실리콘을 제조하는 SLS(sequential lateral solidification)(연속적인 측면 고상화 라함.)기술이 제안되고 있다.
상기 SLS 기술은 실리콘 그레인이 액상 실리콘과 고상 실리콘의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저 에너지의 크기와 레이저빔(laser beam)의 조사범위의 이동을 적절하게 조절하여 실리콘 그레인을 소정의 길이만큼 측면성장 시킴으로서 비정질 실리콘 박막을 결정화시키는 것이다.
다음, 도 6c에 도시된 바와 같이, 상기 다결정 실리콘층(206)을 섬모양으로 패터닝한 다음, 상기 다결정 실리콘층(206)을 포함한 기판 전면에 실리콘 산화막 또는 실리콘 질화막 재질의 게이트 절연막(207)을 형성한다. 이후, 상기 게이트 절연막(207) 상에 금속층을 스퍼터링(Sputtering)법 등을 이용하여 게이트 전극(208)을 형성한다.
이어, 도 6d에 도시한 바와 같이, 상기 게이트 전극(208)을 마스크로 하는 이온주입 공정을 통해 상기 게이트 전극(208) 양측의 다결정 실리콘층(206)에 n+ 이온을 주입하여 소스/드레인 영역을 형성하고, 상기 게이트 전극(208)을 포함한 기판 전면에 층간절연막(209)을 형성한다.
이어서, 도 6e에 도시한 바와 같이, 상기 n+ 이온이 도핑된 다결정 실리콘층(206)의 소정영역이 노출되도록 층간절연막(209)과 게이트 절연막(207)을 식각하여 비아 홀(Via hole)을 형성하고, 상기 비아 홀이 충분히 채워지도록 금속층을 적층한 후, 패터닝하여 소스/드레인 전극(210, 211)을 형성한다. 다음 기판 전면에 제 1 절연막(212) 및 제 2 절연막(213)을 차례로 증착한다.
다음 도 6f에 도시된 바와 같이, 상기 제 1 절연막(212) 및 제 2 절연막(213)을 상기 드레인 전극(211)이 소정부분 노출되도록 식각하고, 상기 식각부위에 드레인 전극(211)과 콘택하는 화소전극(214)을 형성한다.
이와 같은 구조의 단위픽셀이 복수 개로 조합되어 도 3과 같은 화상표시영역을 이룬다.
상기 제조 공정에서 금속(Metal)층으로는 게이트 전극(208), 소스/드레인 전극(210, 211), 화소전극(214)이 사용되며, 도면에 도시하지 않았지만, 반사형 액정표시패널에 있어서 반사전극용 금속층도 하나의 금속층으로 사용된다.
이때, 본 발명의 실시예에 있어서, 상기 다수의 금속층을 상기 절연기판(201)에 형성할 때, 도 4에서 설명된 복수개의 신호 라인(S1-Sn)을 상기 다수의 금속층을 이용하여 삼차원적으로 배선 구조를 형성함으로써, 종래의 문제점이었던 화상표시영역 이외의 부가면적 증대를 방지할 수 있다.
도 7은 본 발명의 제 1 실시예에 따른 다결정 실리콘 박막트랜지스터용 액정표시패널의 배선 구조를 도시한 것이다.
도시된 바와 같이, 절연기판(201)상에 절연막(400, 402)을 개재하여 다층의 수직 구조로 형성된 다수의 금속 배선(300a, 300b)이 서로 대향하여 형성되어 있다. 상기 다수의 금속 배선(300a, 300b)은 도 4의 다수의 데이터 라인(45)에 신호를 인가하기 위한 복수개의 신호 라인(S1-Sn)이다.
상기 상 하층의 다수의 금속 배선(300a, 300b)은 서로 다른 금속층을 사용한다. 다시 말해서, 금속 배선(300a)이 도 6e의 드레인 전극(211) 형성시의 금속층이라면, 금속 배선(300b)은 도 6f의 화소전극(214) 형성시의 금속층으로 이루어진다.
또한, 상기 금속 배선(300a, 300b)은 도면에서 2개의 층으로 형성되어 있는 것으로 도시되어 있지만, 게이트 라인 형성 시의 금속층을 이용하여 3개의 층으로 형성할 수 있으며, 아울러, 상기 반사용 액정표시패널에 있어서는 상기 반사용 금속층을 이용하여 4개의 층으로도 형성할 수 있다. 또한 이에 한정하지 않고, 또 다른 금속층을 이용하여 다수의 층으로도 상기 신호 라인을 형성할 수도 있다.
이와 같이 복수개의 신호 라인(S1-Sn) 사이에 절연막을 개재하여 수직적으로 형성하면, 화상표시 영역 이외의 배선 영역을 최소화할 수 있고, 이로 인해 액정표시패널 사이즈가 줄어들어 제품 경쟁력을 높일 수 있다.
하지만, 상기 제 1 실시예에서의 배선 구조에 있어서는 상기 금속 배선(300a, 300b)이 서로 대향하여 형성되어 있으므로 금속 배선(300a, 300b)간에 신호 간섭 및 절연막 파괴로 인한 전기적 단락이 발생할 수 있다.
도 8은 본 발명의 제 2 실시예로서, 도시된 바와 같이, 절연막(400, 402)을 사이에 두고 이웃하는 다수의 금속 배선(300a, 300b) 각각이 서로 오버랩되지 않도록 형성한다. 즉, 금속 배선(300a)의 일단부와 금속 배선(300b)의 타단부가 이격될수 있도록 형성한다. 이는 상하 수직으로 마주보는 신호간의 간섭을 회피하는 구조이고, 또한 공정 불량으로 인한 상하 배선간의 전기적 단락을 줄일 수 있는 배선 구조이다. 이때, 본 발명에 따른 제 2 실시예에서도 각 층의 배선들이 인접한 층의 배선들과 서로 오버랩되지 않도록 다수의 층으로 배열할 수 있다.
도 9는 본 발명의 제 3 실시예에 따른 배선 구조로서, 도시된 바와 같이 도 7의 배선 구조를 이용하여 절연막(404) 개재 하에 상기 금속 배선(300a, 300b) 사이에 또 다른 금속층을 접지용 배선(500)으로 삽입한 구조이다.
일례로, 반사형 액정표시패널을 예를 들면, 상기 금속 배선(300a, 300b)을 드레인 전극용 금속층과 화소전극용 금속층으로 형성하였다면, 상기 접지용 배선(500)은 반사전극용 금속층을 이용하여 형성할 수 있다.
또한, 상기 반사전극용 금속층이 도 6f의 화소전극(214) 상부에 형성되어 있다면, 상기 금속 배선(300a, 300b)을 드레인 전극용 금속층과 반사전극용 금속층으로 형성하고, 상기 접지용 배선(500)은 화소전극용 금속층을 이용하여 형성할 수도 있다.
이때, 접지용 배선(500)의 위치는 상하의 금속 배선(300a, 300b)의 중심과 일치하게 형성하며, 그 폭(D)은 상하의 금속 배선(300a, 300b)의 폭(W)보다 동일하거나 그 이상의 폭을 갖게 한다.(D ≥W) 이러한 접지용 배선(500)을 이용하여 상하 수직으로 마주보는 신호간의 간섭을 회피할 수 있다.
또한, 상기 접지용 배선(500)을 도 10과 같이, 플레이트(Plate) 형상으로 형성하여 신호간의 간섭을 근본적으로 차단할 수 있다.
상기와 같은 구조의 액정표시패널은 상기 각 층의 배선들을 신호전달을 위한 신호전달용 배선과 접지용 배선으로 구분하여 서로의 층마다 교차하여 형성함으로써 신호 간섭을 방지할 수 있다.
다음, 도 11은 본 발명의 제 4 실시예에 따른 배선 구조이다. 도시된 바와 같이 도 8의 배선 구조를 이용하여 도 10과 같은 플레이트 형상의 접지용 배선(600)을 상기 금속 배선(300a, 300b) 사이에 삽입한 구조로서, 신호간의 간섭을 근본적으로 차단할 수 있는 구조이다.
상술한 실시예에서는 전술한 바와 같이, 두 개의 금속 배선(300a, 300b)을 일례를 들어 설명하였지만, 그 이상의 다층의 금속 배선을 수직적으로 그 사이 사이에 절연막을 개재하여 형성함으로써, 불필요한 부가 면적을 줄일 수 있다.
또한, 본 발명의 실시예에서는 데이터 라인에 신호를 인가하는 신호 라인을 예를 들어 설명하였지만, 게이트 라인에 신호를 인가하는 신호라인을 상술한 바와 같은 다층의 수직 구조를 갖는 배선 구조를 형성함으로써, 신호 라인의 증가에 따른 부가 면적의 발생을 방지할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상술한 다결정 실리콘 박막트랜지스터용 액정표시패널은 다음과 같은 효과가 있다.
첫째, 액정표시패널 상에 형성되는 전기적 배선을 수직적으로 다층화하여 액정표시패널의 사이즈를 줄임으로써, 화상표시 영역 이외의 배선 영역을 최소화하여 제품 경쟁력을 높일 수 있다.
둘째, 전기적 배선간에 접지용 배선을 삽입하여 수직으로 맞선 배선 간의 신호 간섭을 제거할 수 있다.
도 1은 종래 액정 패널의 사시도.
도 2는 종래 박막트랜지스터의 단면도.
도 3은 종래의 다결정 실리콘 박막트랜지스터용 액정표시패널의 구성도.
도 4는 도 1의 데이터 구동부의 상세도.
도 5는 도 2의 신호 라인의 배치도.
도 6a 내지 도 6f는 본 발명에 따른 다결정 실리콘 박막트랜지스터용 액정표시패널의 제조공정도.
도 7 내지 도 11은 본 발명의 제 1 내지 제 4 실시예에 따른 액정표시패널의 배선구조도.
* 도면의 주요 부분에 대한 부호 설명 *
201 : 기판 300a, 300b : 금속 패턴
400, 402, 404 : 절연막 500 : 접지용 배선
600 : 접지용 금속층

Claims (11)

  1. 화상을 표시하는 화상표시영역과 상기 화상표시영역에 각 신호를 인가하기 위한 다수 개의 배선들이 배열되는 배선영역을 포함하는 액정표시패널에 있어서,
    상기 화상표시영역은 각 화소영역을 정의하기 위해 서로 수직한 방향으로 형성된 다수의 게이트 라인 및 데이터 라인과, 상기 각 화소영역에 형성된 화소전극을 포함하고,
    상기 배선영역은 그 사이에 절연막을 개재하여 수직 구조로 형성된 적어도 2개의 배선층으로 이루어지고, 상기 각 층의 배선층들은 인접한 층의 배선층들과 서로 동일한 위치에 배열되며, 상기 각 층의 배선층들은 신호전달을 위한 신호전달용 배선층과 접지용 배선층으로 구분되는 것을 특징으로 하는 액정표시패널.
  2. 제 1항에 있어서,
    상기 배선층들은 상기 게이트 라인, 데이터 라인 또는 화소전극의 금속층을 이용하여 형성됨을 특징으로 하는 액정표시패널.
  3. 제 2항에 있어서,
    상기 배선층들은 반사형 액정표시패널에 있어서의 반사형 금속층을 더 포함하여 이루어지는 것을 특징으로 하는 액정표시패널.
  4. 삭제
  5. 제 1 항 또는 제 3 항에 있어서,
    상기 각 층의 배선층들은 인접한 층의 배선층들과 서로 오버랩되지 않도록 배열됨을 특징으로 하는 액정표시패널.
  6. 삭제
  7. 제 1항에 있어서,
    상기 접지용 배선층은 절연막 개재하에서 상기 신호전달용 배선층 사이에 삽입되며, 상기 신호전달용 배선층과 동일 형상을 갖는 것을 특징으로 하는 액정표시패널.
  8. 제 7항에 있어서,
    상기 접지용 배선층은 상기 신호전달용 배선층들의 폭보다 적어도 더 넓은 것을 특징으로 하는 액정표시패널.
  9. 제 1항에 있어서,
    상기 접지용 배선층은 절연막 개재하에서 상기 신호전달용 배선층 사이에 삽입되며, 플레이트(Plate) 형상을 갖는 것을 특징으로 하는 액정표시패널.
  10. 삭제
  11. 제 1항에 있어서,
    상기 접지용 배선층은 절연막 개재하에서 상기 신호전달용 배선층 사이에 삽입되며, 플레이트(Plate) 형상을 갖는 것을 특징으로 하는 액정표시패널.
KR10-2002-0048490A 2002-08-16 2002-08-16 액정표시패널 Expired - Lifetime KR100493381B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0048490A KR100493381B1 (ko) 2002-08-16 2002-08-16 액정표시패널
US10/420,462 US7092061B2 (en) 2002-08-16 2003-04-23 Flat display device
CNB031492738A CN100399167C (zh) 2002-08-16 2003-06-20 平板显示器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0048490A KR100493381B1 (ko) 2002-08-16 2002-08-16 액정표시패널

Publications (2)

Publication Number Publication Date
KR20040016222A KR20040016222A (ko) 2004-02-21
KR100493381B1 true KR100493381B1 (ko) 2005-06-07

Family

ID=31492885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0048490A Expired - Lifetime KR100493381B1 (ko) 2002-08-16 2002-08-16 액정표시패널

Country Status (3)

Country Link
US (1) US7092061B2 (ko)
KR (1) KR100493381B1 (ko)
CN (1) CN100399167C (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4214946B2 (ja) * 2004-04-20 2009-01-28 セイコーエプソン株式会社 電気光学装置および電子機器
JP2006071861A (ja) * 2004-09-01 2006-03-16 Seiko Epson Corp 電気光学装置及び電子機器
US20060139551A1 (en) * 2004-12-27 2006-06-29 Yohei Kimura Display device
KR100809608B1 (ko) 2006-12-15 2008-03-04 삼성전자주식회사 신호 왜곡을 줄일 수 있는 연결 구조체
JP4589973B2 (ja) * 2008-02-08 2010-12-01 株式会社日立製作所 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
JP6590505B2 (ja) * 2015-04-06 2019-10-16 三菱電機株式会社 液晶表示装置
CN108598095A (zh) 2018-05-23 2018-09-28 京东方科技集团股份有限公司 显示基板及其制作方法、检测方法
CN110908199A (zh) * 2019-11-15 2020-03-24 武汉华星光电技术有限公司 阵列基板及液晶显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970059789A (ko) * 1996-01-11 1997-08-12 김주용 액정 표시 장치의 전극배선 형성방법
US6094250A (en) * 1997-12-08 2000-07-25 Hyundai Electronics Industries Co., Ltd. IPS mode TFT-LCD and method for fabricating the same
KR20000061176A (ko) * 1999-03-24 2000-10-16 구본준 박막트랜지스터 및 그의 제조방법
KR20000075227A (ko) * 1999-05-31 2000-12-15 윤종용 차동 신호 배선 방법 및 차동 신호 배선을 갖는 인쇄회로기판이 실장된 액정 표시 장치
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
KR20020028005A (ko) * 2000-10-06 2002-04-15 윤종용 배선의 구조 및 그 형성 방법과 이를 이용한 박막트랜지스터 기판 및 그 제조 방법
KR20020056622A (ko) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 반사형 또는 반투과형 액정표시장치 및 그 제조방법
KR20030051918A (ko) * 2001-12-20 2003-06-26 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정표시패널 및 그 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961818A (ja) * 1982-10-01 1984-04-09 Seiko Epson Corp 液晶表示装置
JPS61190315A (ja) * 1985-02-20 1986-08-25 Sharp Corp カラ−液晶表示装置
US5822026A (en) * 1994-02-17 1998-10-13 Seiko Epson Corporation Active matrix substrate and color liquid crystal display
JPH09127556A (ja) * 1995-10-31 1997-05-16 Sony Corp 表示装置及びその駆動方法
JPH09311342A (ja) * 1996-05-16 1997-12-02 Semiconductor Energy Lab Co Ltd 表示装置
KR100315911B1 (ko) * 1997-10-10 2002-09-25 삼성전자 주식회사 액정 표시 장치 패널, 그 제조 방법 및 정렬 방법
KR100333274B1 (ko) 1998-11-24 2002-04-24 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
TW518650B (en) 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
KR100482469B1 (ko) * 2000-11-25 2005-04-14 비오이 하이디스 테크놀로지 주식회사 크로스 토크 방지용 액정표시장치 제조방법
US6545731B2 (en) * 2001-04-13 2003-04-08 Koninklijke Philips Electronics N.V. Liquid crystal display device having light isolation structure
CN100378551C (zh) * 2001-10-22 2008-04-02 三星电子株式会社 液晶显示器及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970059789A (ko) * 1996-01-11 1997-08-12 김주용 액정 표시 장치의 전극배선 형성방법
US6094250A (en) * 1997-12-08 2000-07-25 Hyundai Electronics Industries Co., Ltd. IPS mode TFT-LCD and method for fabricating the same
KR20000061176A (ko) * 1999-03-24 2000-10-16 구본준 박막트랜지스터 및 그의 제조방법
KR20000075227A (ko) * 1999-05-31 2000-12-15 윤종용 차동 신호 배선 방법 및 차동 신호 배선을 갖는 인쇄회로기판이 실장된 액정 표시 장치
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
KR20020028005A (ko) * 2000-10-06 2002-04-15 윤종용 배선의 구조 및 그 형성 방법과 이를 이용한 박막트랜지스터 기판 및 그 제조 방법
KR20020056622A (ko) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 반사형 또는 반투과형 액정표시장치 및 그 제조방법
KR20030051918A (ko) * 2001-12-20 2003-06-26 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정표시패널 및 그 제조방법

Also Published As

Publication number Publication date
CN100399167C (zh) 2008-07-02
KR20040016222A (ko) 2004-02-21
US7092061B2 (en) 2006-08-15
CN1475853A (zh) 2004-02-18
US20040032553A1 (en) 2004-02-19

Similar Documents

Publication Publication Date Title
KR100892945B1 (ko) 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
KR100923056B1 (ko) 표시 장치 및 이의 제조방법
KR100804378B1 (ko) 액정 표시 장치 및 그 제조 방법
US7217642B2 (en) Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask
JP2001051303A (ja) 液晶表示装置及びその製造方法
KR20000028785A (ko) 전기 광학 장치, 전기 광학 장치용 구동 기판 및 이들의제조 방법
JP2004533022A (ja) パッシブ駆動マトリクス・ディスプレイ
CN102194886B (zh) 薄膜晶体管、其制造方法和具有该薄膜晶体管的显示设备
KR100493381B1 (ko) 액정표시패널
CN100397660C (zh) 利用多晶硅的薄膜晶体管制造方法
KR100940987B1 (ko) 액정표시장치
US6265290B1 (en) Method for fabricating a thin film transistor and a substrate and thin film transistor manufactured using the same
US6069370A (en) Field-effect transistor and fabrication method thereof and image display apparatus
KR100381053B1 (ko) 액정표시장치
KR101044542B1 (ko) 액정표시소자
KR100539583B1 (ko) 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법
KR20040045113A (ko) 액정표시장치 및 그 제조 방법
KR100909053B1 (ko) 박막 트랜지스터
KR20030042282A (ko) 액정 디스플레이 패널 및 그 제조방법
KR100271455B1 (ko) 액티브 매트릭스 기판 및 그 제조 방법
KR100256277B1 (ko) 전계효과트랜지스터와그제조방법및영상디스플레이장치
JPH01185521A (ja) 表示装置用基板
KR100934811B1 (ko) 특성이 향상된 박막트랜지스터를 구비한 액정표시소자
KR20040031138A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR19990016120A (ko) 박막트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020816

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040428

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20041230

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20040428

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20050131

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20041230

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20050415

Appeal identifier: 2005101000637

Request date: 20050131

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20050131

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20050131

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20040623

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20050415

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20050317

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050525

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050526

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080401

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090323

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100318

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110329

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20120330

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20130329

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20150429

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20160428

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20170413

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20180416

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20190417

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20200422

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20210415

Start annual number: 17

End annual number: 17

PC1801 Expiration of term

Termination date: 20230216

Termination category: Expiration of duration