JP4214946B2 - 電気光学装置および電子機器 - Google Patents

Description

本発明は、液晶などの電気光学物質を用いた電気光学装置に関し、特に、電気光学装置の各回路を過電圧から保護するための技術に関する。

液晶装置などの電気光学装置においては、基板の板面上に配列された複数の画素が、その基板の周縁に沿って設けられた各入力端子から配線を介して供給される各種の信号に基づいて駆動される。例えば、入力端子から画像信号線を介して供給された画像信号（例えば表示すべき階調に応じた信号レベルを有する信号）をサンプリング回路にてサンプリングして各画素に供給するといった具合である。このような構成のもとでは、入力端子に発生した静電気に起因して突発的な過電圧（スパイクやサージなどの微分波形パルス）が配線に印加される場合がある。こうして発生した過電圧は例えばサンプリング回路を構成するスイッチング素子など電気光学装置の各部を破壊する原因となり得る。この問題を解決するために、例えば特許文献１には、各配線に接続された静電保護回路によって過電圧を抑制する技術が提案されている。

特開２００３−１７７４２３号公報（段落００５５および図１０）

特許文献１に記載された構成においては、基板の板面に垂直な方向からみて各配線から分岐した部分と接続されるように静電保護回路が配置された構成となっている。しかしながら、このように静電保護回路が本来の配線から離間した位置に配置された構成においては、各配線を形成するスペースとは別個に静電保護回路を形成するためのスペースを確保する必要がある。このため、表示領域を包囲する領域（いわゆる額縁）の狭小化が阻害され得るという問題がある。特に、表示画像の高精細化のために配線の本数を増加させれば、各配線の静電保護回路が配置されるスペースも拡大せざるを得ないから、この問題はいっそう顕著となる。本発明は、このような事情に鑑みてなされたものであり、その目的は、静電保護回路の配置に要するスペースを低減することにある。

この目的を達成するために、本発明に係る電気光学装置は、複数の走査線と複数のデータ線との各交差に対応して基板の板面上に配列された複数の画素と、各走査線が選択されているときに画像信号をサンプリングしてデータ線から各画素に供給するサンプリング回路と、第１端子に過電圧が印加されたときに当該第１端子と第２端子とが導通するスイッチング素子を有する静電保護回路と、スイッチング素子を覆う第１絶縁層の面上に形成されて略一定の電位が印加されるとともに当該第１絶縁層のコンタクトホールを介してスイッチング素子の第２端子に接続された定電位配線と、入力端子に供給された画像信号をサンプリング回路に伝送する画像信号線とを具備し、画像信号線は、定電位配線と共通の導電膜から当該定電位配線と離間するように形成されて第１絶縁層のコンタクトホールを介してスイッチング素子の第１端子に接続された第１配線部分と、定電位配線および第１配線部分を覆う第２絶縁層の面上に形成されて第２絶縁層のコンタクトホールを介して第１配線部分に接続されるとともに基板の板面に垂直な方向からみて定電位配線と交差するように延在する第２配線部分とを有する。この電気光学装置は、典型的には各種の電子機器の表示装置として採用され得る。なお、電気光学装置とは、電流や電圧といった電気的なエネルギの作用によって透過率や輝度などの光学的な特性が変化する物質（すなわち電気光学物質）を備えた装置である。この種の電気光学物質の典型例は、印加された電圧に応じた配向方向の変化により透過率が変化する液晶や、供給された電流に応じて輝度が変化する有機ＥＬ（ElectroLuminescent）などのＯＬＥＤ素子であるが、本発明に係る電気光学装置に用いられる電気光学物質はこれに限られない。

本発明によれば、静電保護回路のスイッチング素子を覆うように第１絶縁層が設けられる一方、定電位配線と画像信号線の第１配線部分とが第１絶縁層のコンタクトホールを介してスイッチング素子に接続されるとともに第２配線部分が第２絶縁層のコンタクトホールを介して第１配線部分に接続されるから、基板の板面に垂直な方向からみて定電位配線および画像信号線と重なり合う領域に静電保護回路を配置することができる。したがって、基板の板面に垂直な方向からみて画像信号線や定電位配線から離間した位置に静電保護回路を配置した構成と比較して、画像信号線や定電位配線と静電保護回路との配置に要する基板上のスペースが低減される。加えて、本発明における画像信号線は、第１配線部分に接続されるとともに定電位配線と交差するように延在する第２配線部分を有するから、画像信号線の抵抗を低く抑えることができる。なお、本発明における第２配線部分は、例えば、基板の周縁に到達するように延在して端部が入力端子を構成する部分や、基板の周縁に到達するように延在して端部が入力端子（いわゆるパッド）に接続される部分である。この第２配線部分を画像信号線の全長にわたって一体に形成した構成によれば、より確実に画像信号線の抵抗を低減することができる。

本発明の望ましい態様において、静電保護回路は、第１端子および第２端子を各々が有する第１および第２のスイッチング素子を備え、定電位配線は、第１のスイッチング素子の第２端子に接続された第１の定電位配線と、当該第１の定電位配線と略同方向に延在するとともに第２のスイッチング素子の第２端子に接続されて第１の定電位配線よりも低電位が印加される第２の定電位配線とを含み、画像信号線のうち、第１配線部分は第１の定電位配線と第２の定電位配線との間隙に形成される一方、第２配線部分は第１の定電位配線および第２の定電位配線の双方と交差するように延在する。この構成によれば、静電保護回路が、第１の定電位配線に接続された第１のスイッチング素子と、第２の定電位配線よりも定電位が印加される第２の定電位配線に接続された第２のスイッチング素子とを備えているから、所定の電位（例えば第１の電位と第２の電位との中間電位）を基準としたときの正極性の過電圧と負極性の過電圧とが双方とも抑制される。したがって、過電圧による電気光学装置の各部の破壊をより確実に防止することができる。この構成において、第１の定電位配線を電源の高位側電位が印加される電源線とし、第２の定電位配線を電源の低位側電位が印加される接地線とすれば、他の配線を各定電位配線とした場合と比較して構成が簡略化されるとともに過電圧が確実に抑制される。

ところで、画像信号線は画素の階調を規定する画像信号が供給される配線である。この画像信号線の抵抗が高い場合には画像信号の波形の鈍りや遅延が顕著となって表示品位の低下を引き起こしかねないから、画像信号線は低抵抗であることが要求される。この観点からすると、本発明の望ましい態様において、画像信号線は、各定電位配線および第１配線部分と共通の導電膜から形成されて第２配線部分の延在方向に配列する複数の第３配線部分を有し、第２配線部分は、第２絶縁層のコンタクトホールを介して第１配線部分と各第３配線部分とに接続される。この態様によれば、第１配線部分に加えて第３配線部分も第２配線部分に接続されているから、第２配線部分に第１配線部分のみが接続された構成と比較して画像信号線の抵抗を低減することができる。この態様において、さらに望ましくは、複数の第３配線部分の各々が、基板の板面に垂直な方向からみて第１配線部分との間隙に各定電位配線を挟む位置に配置される。この構成によれば、基板の板面上のスペースを有効に利用することができる。

本発明における第２の配線部分は絶縁層を介して各定電位配線と絶縁されているから、第２の配線部分の配線幅は定電位配線の態様とは無関係に選定され得る。上述したように画像信号線は低抵抗であることが要求されるから、この画像信号線の配線幅はできる限り広く確保されることが望ましい。そこで、本発明の他の態様において、第１のスイッチング素子および第２のスイッチング素子は、基板の板面に垂直な方向からみて第１の定電位配線と第２の定電位配線との間隙に位置し、第１の定電位配線は、画像信号線の幅方向における一方において第２の定電位配線側に突出して第１スイッチング素子の第２端子に接続された分岐部分を有する一方、第２の定電位配線は、画像信号線の幅方向における他方において第１の定電位配線側に突出して第２のスイッチング素子の第２端子に接続された分岐部分を有し、画像信号線のうち第２配線部分は、基板の板面に垂直な方向からみて第１定電位配線の分岐部分と第２定電位配線の分岐部分とに重なる配線幅を有する（図１２参照）。この態様によれば、第２配線部分の配線幅が広く確保されるから画像信号線の抵抗を低減することができる。

＜Ａ：液晶装置の構成＞
まず、電気光学物質として液晶を用いた液晶装置に本発明を適用した形態を説明する。図１は本実施形態に係る液晶装置の構成を示す斜視図であり、図２は図１におけるII−II線からみた断面図である。同図に示されるように、液晶装置Ｄは、略一定の間隔を保って相互に対向するようにシール材５１を介して貼り合わされた素子基板１０と対向基板２０とを有する。両基板とシール材５１とによって囲まれた空間には液晶５３が封止されている。対向基板２０のうち液晶５３に対向する板面には、その略全域にわたって対向電極２１が形成されている。この対向電極２１は、ＩＴＯ（Indium Tin Oxide）などの光透過性を有する導電性材料からなる。

図３は、素子基板１０のうち液晶５３と対向する板面上の各要素の構成を示すブロック図である。同図に示されるように、素子基板１０のうち液晶５３と対向する板面上には、Ｘ方向に延在する合計ｍ本の走査線１１と、これに直交するようにＹ方向に延在する合計６ｎ本のデータ線１２とが形成されている（ｍおよびｎはともに自然数）。合計６ｎ本のデータ線１２は６本ごとに合計ｎ個のブロックに区分される。走査線１１とデータ線１２との各交差には画素Ｐが配置される。図３に示される表示領域Ａdは、縦ｍ行×横６ｎ列にわたって画素Ｐがマトリクス状に配列された領域である。各画素Ｐは、図４（ａ）に示されるように、走査線１１およびデータ線１２に接続された薄膜トランジスタ（以下では「画素トランジスタ」という）１４と、この画素トランジスタ１４に接続された画素電極１５とを含む。さらに詳述すると、各画素トランジスタ１４は、そのゲート電極が走査線１１に接続され、ソース電極がデータ線１２に接続され、ドレイン電極が画素電極１５に接続されている。各画素電極１５は、例えばＩＴＯなどの光透過性を有する導電性材料からなる略矩形状の電極である。液晶装置Ｄは、上述したように素子基板１０と対向基板２０とによって液晶５３を挟持した構成となっているから、各画素Ｐにおいては、図４（ｂ）に示されるように、各画素電極１５と対向電極２１と両電極に挟まれた液晶５３とによって液晶容量１７２が形成されることになる。さらに、本実施形態における画素Ｐは液晶容量１７２に対して並列に接続された蓄積容量１７１を有する。この蓄積容量１７１は、一端が画素トランジスタ１４のドレイン電極に接続されるとともに他端が容量線３２２に接続されている。

図５は、ひとつの画素Ｐに関わる要素を拡大して示す断面図である。同図に示されるように、画素トランジスタ１４は、素子基板１０の板面上にポリシリコンによって形成された半導体層１４１と、熱処理により半導体層１４１の表面に形成されたゲート絶縁膜１４３と、走査線１１から分岐した部分であるゲート電極１４５とを有する。半導体層１４１のうちゲート絶縁膜１４３を介してゲート電極１４５と対向する領域はチャネル領域１４１Ｇとなっている。この半導体層１４１は、いわゆるＬＤＤ（Lightly Doped Drain）構造を有する。すなわち、半導体層１４１は、チャネル領域１４１Ｇを挟むように形成された低濃度ソース領域１４１Ｓaおよび低濃度ドレイン領域１４１Ｄaと、低濃度ソース領域１４１Ｓaに隣接する高濃度ソース領域１４１Ｓと、低濃度ドレイン領域１４１Ｄaに隣接する高濃度ドレイン領域１４１Ｄとを有する。一方、図５に示される蓄積容量電極１７１ａは、ゲート電極１４５と共通の工程において同一の材料（例えばポリシリコン）により形成された膜体であり、ゲート絶縁膜１４３を介して高濃度ドレイン領域１４１Ｄと対向する。このように半導体層１４１の高濃度ドレイン領域１４１Ｄと蓄積容量電極１７１ａとが誘電体たるゲート絶縁膜１４３を介して対向することによって図４（ａ）および（ｂ）の蓄積容量１７１が形成される。一方、半導体層１４１とゲート電極１４５と蓄積容量電極１７１ａとが形成された素子基板１０の板面は第１絶縁層１８１ａによって覆われている。各データ線１２は第１絶縁層１８１ａの表面上に形成され、第１絶縁層１８１ａとゲート絶縁膜１４３とにわたって形成されたコンタクトホールＨaを介して高濃度ソース領域１４１Ｓに導通する。このデータ線１２が設けられた第１絶縁層１８１ａの表面は第２絶縁層１８２ａによって覆われている。上述した容量線３２２は第２絶縁層１８２ａの表面上に形成され、第２絶縁層１８２ａと第１絶縁層１８１ａとにわたって形成されたコンタクトホールＨbを介して蓄積容量電極１７１ａに導通する。さらに、容量線３２２が形成された第２絶縁層１８２ａの表面は第３絶縁層１８３ａによって覆われている。画素電極１５は第３絶縁層１８３ａの表面に形成され、第３絶縁層１８３ａと第２絶縁層１８２ａと第１絶縁層１８１ａとゲート絶縁膜１４３とにわたって形成されたコンタクトホールＨcを介して半導体層１４１の高濃度ドレイン領域１４１Ｄに導通する。

図１ないし図３に示されるように、素子基板１０のうち対向基板２０から張り出した領域（以下「周辺領域」という）には、データ線駆動回路４３と走査線駆動回路４１ａおよび４１ｂとが配置されている。このうちデータ線駆動回路４３は、周辺領域のうちＸ方向に延在する縁辺に沿うように形成されており、図３に示されるように、データ線１２の総本数に相当する６ｎ個のスイッチング素子４３３ａを含むサンプリング回路４３３と、サンプリング回路４３３の前段に設けられて各スイッチング素子４３３ａの動作を制御するサンプリング信号出力回路４３１とを有する。上述した各データ線１２の一端は、サンプリング回路４３３のうち対応するスイッチング素子４３３ａに接続されている。一方、走査線駆動回路４１ａおよび４１ｂは、表示領域ＡdをＸ方向に挟むように周辺領域に形成されている。上述した各走査線１１は、一端が走査線駆動回路４１ａに接続されるとともに他端が走査線駆動回路４１ｂに接続されている。この構成のもと、各走査線駆動回路４１（４１ａ、４１ｂ）は、１水平走査期間ごとに順番にアクティブレベルとなる走査信号Ｇi（ｉは１≦ｉ≦ｍを満たす整数）を各走査線１１に供給する。こうして走査信号Ｇiがアクティブレベルに遷移すると、第ｉ行目の走査線１１に接続された１行分（合計６ｎ個）の画素トランジスタ１４が一斉にオン状態となる。一方、データ線駆動回路４３は、走査線駆動回路４１によって何れかの走査線１１が選択されると（すなわち、何れかの走査線１１に供給される走査信号Ｇiがアクティブレベルになると）、この走査線１１に対応する１行分の画素Ｐの画像信号Ｖid1ないしＶid6を各ブロックごとにデータ線１２から画素トランジスタ１４を介して画素電極１５に供給する。各走査線駆動回路４１およびデータ線駆動回路４３を構成するスイッチング素子（例えばサンプリング回路４３３の各スイッチング素子４３３ａ）は図５に示した画素トランジスタ１４と同様の構成を有し、各画素トランジスタ１４と共通の工程にて同一の材料により形成される。すなわち、本実施形態における液晶装置Ｄは周辺回路内蔵型である。

さらに、周辺領域のうちＸ方向に延在する周縁とデータ線駆動回路４３とによって挟まれた領域には、Ｘ方向に配列する複数の接続端子３１が形成されている。液晶装置Ｄが搭載される電子機器の制御装置（図示略）など外部回路から供給された各種の信号は接続端子３１を介して液晶装置Ｄに入力される。各接続端子３１に入力された信号は素子基板１０の板面上に形成された配線３２を介して液晶装置Ｄの各部に供給される。これらの接続端子３１に入力される信号としては、水平同期信号や垂直同期信号など各種の制御信号（図示略）のほか、電源の高位側電位Ｖddや低位側電位（接地電位）Ｇnd、対向電極２１に印加されるコモン電位ＬＣcom、さらには各画素Ｐの階調（輝度）を指定する画像信号Ｖid1ないしＶid6などがある。

素子基板１０上には、データ線駆動回路４３や各走査線駆動回路４１といった液晶装置Ｄの各部に高位側電位Ｖddを供給するための配線３２（以下では特に「電源線３２４」という場合がある）や、低位側電位Ｇndを供給するための配線３２（以下では特に「接地線３２５」という場合がある）が形成されている。図３に示されるように、電源線３２４および接地線３２５の各々は、接続端子３１からＸ方向に延在して素子基板１０の周縁の近傍にてＹ方向に折れ曲がり、走査線駆動回路４１ａを経由した後にＸ方向に折れ曲がって素子基板１０の縁辺に沿って延在するとともに、再びＹ方向に折れ曲がって走査線駆動回路４１ｂに到達する。また、接地線３２５および電源線３２４の各々は、走査線駆動回路４１ａの前段においてＸ方向に分岐してサンプリング信号出力回路４３１に到達する部分を有する。

また、図３に示されるように、素子基板１０のうち対向基板２０の四隅に対向する領域の各々には上下導通電極３４が形成されている。各上下導通電極３４は、素子基板１０上の配線３２３を介して相互に導通するとともに、素子基板１０と対向基板２０との間隙に設けられた銀ペーストなどの導通材（図示略）を介して対向基板２０と導通する。接続端子３１に供給されたコモン電位ＬＣcomは、その接続端子３１に連設された配線３２１と上下導通電極３４とを介して対向電極２１に印加される。また、上下導通電極３４を介してコモン電位ＬＣcomが印加される配線３２３は表示領域Ａdに至るように分岐して容量線３２２となる。

さらに、画像信号Ｖid1ないしＶid6は、各々に対応して設けられた合計６本の配線３２（以下では特に「画像信号線３２７」という場合がある）を介してサンプリング回路４３３に供給される。これらの画像信号Ｖid1ないしＶid6は、ドットクロック信号に同期して（すなわち垂直走査および水平走査に同期して）外部回路からシーケンシャルに出力された１系統の画像信号を図示しない画像処理回路において６系統に分配するとともに時間軸上において６倍に伸長した信号である。これらの画像信号Ｖid1ないしＶid6を伝送するための画像信号線３２７は、図３に示されるように、接続端子３１からサンプリング信号出力回路４３１の左端部の近傍を経由して電源線３２４および接地線３２５と交差するように引き廻されるとともに、サンプリング回路４３３とサンプリング信号出力回路４３１との間隙にてＸ方向に延在する。これらの各画像信号線３２７は、サンプリング回路４３３のうち各ブロックに対応する６個のスイッチング素子４３３ａに接続されている。すなわち、画像信号Ｖid1が供給される画像信号線３２７はサンプリング回路４３３の各ブロックに属する第１段目のスイッチング素子４３３ａに接続され、画像信号Ｖid2が供給される画像信号線３２７は各ブロックに属する第２段目のスイッチング素子４３３ａに接続されるといった具合である。一方、サンプリング信号出力回路４３１は、データ線１２を区分したブロックの総数に相当する合計ｎ段のシフトレジスタであり、１水平走査期間内において順番にアクティブレベルとなるサンプリング信号Ｓ1、Ｓ2、……、Ｓnを、各ブロックに対応した６個のスイッチング素子４３３ａに対して共通に出力する。例えば、サンプリング信号Ｓ1は第１番目のブロックに対応する６個のスイッチング素子４３３ａのゲートに供給され、サンプリング信号Ｓ2は第２番目のブロックに対応する６個のスイッチング素子４３３ａのゲートに供給されるといった具合である。この構成のもと、何れかの走査線１１が選択されているときにサンプリング信号Ｓj（ｊは１≦ｊ≦ｎを満たす整数）がアクティブレベルとなって第ｊ番目のブロックに対応した６個のスイッチング素子４３３ａが一斉にオン状態になると、そのときに各画像信号線３２７を介して供給されている画像信号Ｖid1ないしＶid6が当該ブロックの６本のデータ線１２の各々にサンプリングされて画素電極１５に供給される。

ところで、各画像信号線３２７には、接続端子３１に発生した静電気に起因して過電圧（スパイクやサージといった微分波形パルス）が印加され得る。上述したように各画像信号線３２７はサンプリング回路４３３の各スイッチング素子４３３ａに接続されているから、このような過電圧が画像信号線３２７からスイッチング素子４３３ａに到達するとこれらのスイッチング素子４３３ａが破壊される可能性がある。さらには、この過電圧がデータ線１２を介して画素Ｐに到達して画素トランジスタ１４を破壊する場合も生じ得る。この画像信号線３２７に発生する過電圧を抑制して各部の破壊を防止するために、本実施形態においては、図３に示されるように、各画像信号線３２７と電源線３２４および接地線３２５とが交差する各位置に静電保護回路６０が配置されている。

図６は、静電保護回路６０の構成を示す回路図である。なお、同図においては、画像信号Ｖid1が供給される１本の画像信号線３２７に対応したひとつの静電保護回路６０のみが図示されているが、画像信号Ｖid2ないしＶid6が供給される画像信号線３２７に対応した他の静電保護回路６０も同様の構成となっている。同図に示されるように、静電保護回路６０は、ｐチャネル型のトランジスタ６１１とｎチャネル型のトランジスタ６１２とを有する。これらのトランジスタ６１１および６１２は、画素トランジスタ１４と共通の工程において同一の材料により一括して形成される。このうちトランジスタ６１１は、ドレイン電極が地点Ｐ1にて画像信号線３２７に接続されるとともに、ゲート電極およびソース電極が電源線３２４に対して共通に接続されてダイオードとして機能する。一方、トランジスタ６１２は、ドレイン電極が地点Ｐ1にて画像信号線３２７に接続されるとともに、ゲート電極およびソース電極が接地線３２５に対して共通に接続されてダイオードとして機能する。この構成のもと、高位側電位Ｖddを越える正極性の過電圧が画像信号線３２７に発生すると、トランジスタ６１１がオン状態となって画像信号線３２７と電源線３２４とが導通するから、この正極性の過電圧は抑制される。一方、低位側電位Ｇndを下回る負極性の過電圧が画像信号線３２７に発生すると、トランジスタ６１２がオン状態となって画像信号線３２７と電源線３２４とが導通するから、この負極性の過電圧は抑制される。したがって、各画像信号Ｖid1ないしＶid6は、静電気による過電圧が抑制されたうえでサンプリング回路４３３に供給される。

次に、図７から図９を参照して、各静電保護回路６０の具体的な構造を説明する。図７は、静電保護回路６０の構成を電源線３２４および接地線３２５と画像信号線３２７との位置関係に着目して示す平面図である。また、図８は、図７におけるVIII−VIII線からみた断面図であり、図９は、図７におけるIX−IX線からみた断面図である。これらの図に示されるように、静電保護回路６０のトランジスタ６１１およびトランジスタ６１２は、互いに略平行をなしてＸ方向に延在する電源線３２４および接地線３２５に挟まれた領域に配置されている。ここで、電源線３２４は、Ｘ方向に延在する部分から接地線３２５に向けてＹ方向に突出する部分（以下「分岐部分」という）３２４ａを有し、接地線３２５は、Ｘ方向に延在する部分から電源線３２４に向けてＹ方向に突出する部分（同じく「分岐部分」という）３２５ａとを有する。静電保護回路６０のトランジスタ６１１およびトランジスタ６１２は、図７に示されるように素子基板１０の板面に垂直な方向からみると、Ｙ方向において電源線３２４および接地線３２５に挟まれるとともにＸ方向において電源線３２４の分岐部分３２４ａと接地線３２５の分岐部分３２５ａとに挟まれた略矩形状の領域内に配置されている。一方、画像信号線３２７は、電源線３２４の分岐部分３２４ａと接地線３２５の分岐部分３２５ａとの間隙において電源線３２４および接地線３２５の双方と交差するようにＹ方向に延在する。したがって、素子基板１０の板面に垂直な方向からみると静電保護回路６０は画像信号線３２７と重なり合う。

一方、素子基板１０上の積層構造は以下の通りである。図８および図９に示されるように、素子基板１０上に形成されたトランジスタ６１１およびトランジスタ６１２は第１絶縁層１８１ｂによって覆われている。この第１絶縁層１８１ｂは、図５に示した第１絶縁層１８１ａから連続する層（すなわち第１絶縁層１８１ａと共通の層）である。第１絶縁層１８１ｂの表面上には、電源線３２４および接地線３２５と画像信号線３２７を構成する第１配線部分７１および第３配線部分７３とが相互に離間した状態にて形成されている。さらに、電源線３２４および接地線３２５と第１配線部分７１および第３配線部分７３とを覆うように第２絶縁層１８２ｂが形成されている。この第２絶縁層１８２ｂは、図５に示した第２絶縁層１８２ａから連続する層（すなわち第２絶縁層１８２ａと共通の層）である。この第２絶縁層１８２ｂの表面上には第２配線部分７２が形成されている。第２配線部分７２は、図５に示した第３絶縁層１８３ａから連続する第３絶縁層１８３ｂによって覆われている。ここで、第１配線部分７１と第２配線部分７２と第３配線部分７３とは相互に導通して画像信号線３２７を構成する各部分である。このうち第１配線部分７１は、電源線３２４と接地線３２５との間隙においてＹ方向に延在する部分であり、第３配線部分７３は、電源線３２４または接地線３２５を挟んで第１配線部分７１と配列するようにＹ方向に延在する部分である。一方、第２配線部分７２は、電源線３２４および接地線３２５と交差するようにＹ方向に延在し、第２絶縁層１８２ｂを挟んで第１配線部分７１および第３配線部分７３と対向する。さらに詳述すると、第２配線部分７２は、接続端子３１となる端部から引き廻されてサンプリング回路４３３に沿って延在する画像信号線３２７の全長にわたって一体に形成された配線である。この第２配線部分７２は、第２絶縁層１８２ｂに形成されたコンタクトホールＨdを介して第１配線部分７１と電気的に接続されるとともに、同じく第２絶縁層１８２ｂに形成されたコンタクトホールＨeを介して第３配線部分７３と電気的に接続される。

トランジスタ６１１およびトランジスタ６１２は、画素トランジスタ１４と同様の構造を有する。すなわち、図７および図９に示されるように、トランジスタ６１１およびトランジスタ６１２の各々は、ＬＤＤ構造を有する半導体層１６１と、熱処理により半導体層１６１の表面に形成されたゲート絶縁膜１６３と、ゲート絶縁膜１６３を挟んで半導体層１６１のチャネル領域１６１Ｇに対向するゲート電極１６５とを有する。図７に示されるように素子基板１０の板面に垂直な方向からみると、トランジスタ６１１の半導体層１６１は、電源線３２４の分岐部分３２４ａと第１配線部分７１とに重なり合うように略矩形状に形成され、トランジスタ６１２の半導体層１６１は、接地線３２５の分岐部分３２５ａと第１配線部分７１とに重なり合うように略矩形状に形成される。また、トランジスタ６１１のゲート電極１６５は、その一端が電源線３２４の分岐部分３２４ａの基端部と重なり合うとともに第１絶縁層１８１ｂのコンタクトホールＨfを介して分岐部分３２４ａと導通する一方、その地点から分岐部分３２４ａに沿うようにＹ方向に延在して半導体層１６１のチャネル領域１６１Ｇと重なり合う。同様に、トランジスタ６１２のゲート電極１６５は、その一端が接地線３２５の分岐部分３２５ａの基端部と重なり合うとともに第１絶縁層１８１ｂのコンタクトホールＨfを介して分岐部分３２４ａと重なり合う一方、その地点から分岐部分３２５ａに沿うようにＹ方向に延在して半導体層１６１のチャネル領域１６１Ｇと重なり合う。また、図９に示されるように、トランジスタ６１１のうち半導体層１６１の高濃度ソース領域１６１Ｓは、第１絶縁層１８１ｂとゲート絶縁膜１６３とにわたって形成されたコンタクトホールＨgを介して電源線３２４（より詳細には分岐部分３２４ａ）と導通し、トランジスタ６１２のうち半導体層１６１の高濃度ソース領域１６１Ｓは、第１絶縁層１８１ｂとゲート絶縁膜１６３とにわたって形成されたコンタクトホールＨgを介して接地線３２５（より詳細には分岐部分３２５ａ）と導通する。さらに、トランジスタ６１１の高濃度ドレイン領域１６１Ｄおよびトランジスタ６１２の高濃度ドレイン領域１６１Ｄの各々は、第１絶縁層１８１ｂとゲート絶縁膜１６３とにわたって形成された各コンタクトホールＨhを介して画像信号線３２７の第１配線部分７１と導通する。

ここで、図７ないし図９に示された各要素は、図５に示される画素Ｐの各部と共通の工程において同一の材料から形成される。さらに詳述すると、まず、トランジスタ６１１およびトランジスタ６１２は、画素トランジスタ１４と共通の工程において同一の材料から形成される。すなわち、トランジスタ６１１およびトランジスタ６１２の半導体層１６１、ゲート絶縁膜１６３およびゲート電極１６５は、それぞれ画素トランジスタ１４の半導体層１４１、ゲート絶縁膜１４３およびゲート電極１４５（さらには走査線１１や蓄積容量電極１７１ａ）と共通の工程にて同一の材料により一括的に形成される。また、電源線３２４および接地線３２５と、画像信号線３２７の第１配線部分７１および各第３配線部分７３と、図５に示されたデータ線１２とは、素子基板１０の略全面（より詳細には第１絶縁層１８１ａおよび１８１ｂの表面）に形成された単一の導電膜（例えばアルミニウムからなる膜体）を共通の工程にてパターニングすることによって一括的に形成される。同様に、画像信号線３２７の第２配線部分７２と、図５に示された容量線３２２とは、素子基板１０の略全面（より詳細には第２絶縁層１８２ａおよび１８２ｂの表面）に形成された単一の導電膜（例えばアルミニウムからなる膜体）を共通の工程にてパターニングすることによって一括的に形成される。なお、図３に示されているように第２配線部分７２は接続端子３１に到達するように延在し、その端部が第３絶縁層１８３ｂのコンタクトホール（図示略）を介して接続端子３１に接続されている。この接続端子３１は、図５に示した画素電極１５と共通の工程において同一の材料から形成され得る。

以上に説明したように、本実施形態においては、電源線３２４および接地線３２５と各画像信号線３２７とが交差する部分と重なり合うように静電保護回路６０が配置されている。したがって、素子基板１０の板面に垂直な方向からみて電源線３２４および接地線３２５や画像信号線３２７から離間した位置に静電保護回路６０を配置した構成と比較して、これらの要素の配置に要する素子基板１０上のスペースを低減することができる。しかも、これらの各要素は画素Ｐを構成する各要素と共通の工程において同一の材料により形成されるから、各々を別個の工程にて形成する場合と比較して製造工程の簡略化や製造コストの低減が図られる。

加えて、本実施形態においては、第２配線部分７２が画像信号線３２７の全長にわたって一体に形成されているから、画像信号線３２７の抵抗を低減することができるという利点がある。ここで、電源線３２４および接地線３２５や各画像信号線３２７と重なり合うように静電保護回路６０を配置するための構成としては、図１０および図１１に示される構成も採用される。これらの図に示された構成（以下「対比構成」という）においては、図７に示した第２配線部分７２が形成されておらず、その代わりに、素子基板１０の板面に垂直な方向からみて第１配線部分７１および第３配線部分７３と部分的に重なり合うように複数の接続配線部分７５が形成されている。相互に隣り合う第１配線部分７１と第３配線部分７３の各々は、第１絶縁層１８１ｂのコンタクトホールＨkを介して接続配線部分７５に導通する。すなわち、この対比構成においては、第１配線部分７１と第３配線部分７３とが接続配線部分７５を介して相互に接続されることによって画像信号線３２７が構成される。ここで、製造工程の簡略化や製造コストの低減を図るためには、接続配線部分７５を他の要素と共通の工程にて形成することが望ましい。この観点に基づき、図１０および図１１に示した対比構成においては、トランジスタ６１１およびトランジスタ６１２を構成するゲート電極１６５と同一の材料（すなわちポリシリコン）によって接続配線部分７５が形成されるようになっている。しかしながら、この構成においては、仮に第１配線部分７１と第３配線部分７３とがアルミニウムなどの低抵抗な導電材料によって形成されたとしても、これよりも抵抗が高いポリシリコンからなる接続配線部分７５が第１配線部分７１と第３配線部分７３との間に介在しているから、画像信号線３２７を全体としてみると抵抗を低く抑えることが困難である。このように画像信号線３２７の抵抗が高いと、画像信号Ｖid1ないしＶid6に波形の鈍りや遅延が生じ、ひいては表示品位の低下をも招き得る。これに対し、本実施形態においては、第２配線部分７２が電源線３２４や接地線３２５と交差するように画像信号線３２７の全長にわたって形成されており、さらに第２配線部分７２に第１配線部分７１および第３配線部分７３が導通しているから、図１０に示した対比構成と比較して画像信号線３２７の抵抗を極めて低く抑えることができる。したがって、画像信号Ｖid1ないしＶid6に生じ得る波形の鈍りや遅延を抑制して表示品位を高い水準に維持することができる。

また、図１０に示した対比構成において静電保護回路６０の小型化を図ろうとした場合には、電源線３２４の分岐部分３２４ａと接地線３２５の分岐部分３２５ａとの距離を狭めるとともに、電源線３２４および接地線３２５と共通の導電層からなる第１配線部分７１の配線幅を低減する必要がある。しかしながら、対比構成において第１配線部分７１の配線幅を低減することは画像信号線３２７の抵抗の上昇に直結することになるから、画像信号線３２７の抵抗に起因した表示品位の低下を抑えるためには、第１配線部分７１について相当の配線幅を確保することが必須となる。したがって、対比構成のもとでは、静電保護回路６０の小型化を図るにも限界がある。これに対し、本実施形態のように第２配線部分７２が電源線３２４や接地線３２５と交差するように一体に形成された構成のもとでは、第１配線部分７１や第３配線部分７３の配線幅は画像信号線３２７の抵抗にそれほど影響を与えないから、第１配線部分７１の配線幅をトランジスタ６１１やトランジスタ６１２との導通が図られる限度で充分に狭めたり、第３配線部分７３の配線幅を第２配線部分７２との導通が図られる限度で充分に狭めたりすることが可能である。したがって、第１配線部分７１や第３配線部分７３の配線幅に制限されることなく静電保護回路６０を充分に小型化することができる。

さらに、図１０に示した対比構成においては、ゲート電極１６５と接続配線部分７５とが共通の導電層から形成されるようになっている。この構成のもとでは、ゲート電極１６５と接続配線部分７５とが電気的にみて完全に絶縁されるようにゲート電極１６５と接続配線部分７５との距離ｄを確保することが必要となる。さらに、単一の導電層からゲート電極１６５と接続配線部分７５とをパターニングするときのエッチングの誤差を考慮すると、ゲート電極１６５と接続配線部分７５との距離ｄはさらに大きく確保される必要がある。しかしながら、このようにゲート電極１６５と接続配線部分７５との間に充分な距離を確保するためには電源線３２４と接地線３２５との間隔も広げなければならない。したがって、対比構成のもとでは電源線３２４や接地線３２５といった各部を配置するために比較的広いスペースを確保することが必要となり、この結果として周辺領域の狭小化を阻害する要因ともなり得る。これに対し、本実施形態における第２配線部分７２は、ゲート電極１６５や電源線３２４または接地線３２５とは別個の導電層によって形成されるから、図１０に示した距離ｄの如何は問題とならない。したがって、本実施形態によれば、図１０に示した対比構成と比較して電源線３２４と接地線３２５との間隔を狭めることができ、ひいては周辺領域の狭小化が図られるという利点がある。

＜Ｂ：変形例＞
上記実施形態に対しては種々の変形が加えられ得る。具体的な変形の態様を挙げれば以下の通りである。なお、以下の各態様を適宜に組み合わせた構成も採用され得る。

（１）上記実施形態においては画像信号線３２７の第２配線部分７２を第１配線部分７１や第３配線部分７３と略同一の配線幅とした構成を例示したが、第２配線部分７２は、第１配線部分７１および第３配線部分７３や電源線３２４および接地線３２５とは第１絶縁層１８１ｂを挟んで別個の導電層から形成されるのであるから、第２配線部分７２の配線幅はこれらの各部とは無関係に選定され得る。例えば、図１２（第２配線部分７２の外形が二点鎖線にて示されている）に示されるように、電源線３２４の分岐部分３２４ａと接地線３２５の分岐部分３２５ａとに重なり合うように第２配線部分７２の配線幅が拡大された構成も採用され得る。この構成によれば、上記実施形態に示した構成と比較して画像信号線３２７の抵抗を低く抑えることができるから、画像信号線３２７の抵抗に起因した表示品位の低下をより確実に抑制することができる。なお、第２配線部分７２の配線幅は、これに隣接する画像信号線３２７の第２配線部分７２との電気的な絶縁が図られる限度で図１２の例よりも拡大され得る。

（２）上記実施形態においては画像信号線３２７が第１配線部分７１と第２配線部分７２と第３配線部分７３とからなる構成を例示したが、このうち第３配線部分７３は適宜に省略され得る。すなわち、画像信号線３２７は、第２配線部分７２と第２配線部分７２をトランジスタ６１１およびトランジスタ６１２に接続するための第１配線部分と７１を含む構成であれば足りる。もっとも、画像信号線３２７の抵抗を低く抑えるという観点からすると、上記実施形態に示したように第１配線部分７１に加えて第３配線部分７３が第２配線部分７２に導通された構成が望ましい。

（３）上記実施形態においては静電保護回路６０がトランジスタ６１１とトランジスタ６１２とを備えた構成を例示した。この構成によれば、所定の電位（例えば高位側電位Ｖddと低位側電位Ｇndとの中間電位）を基準として正極性の過電圧と負極性の過電圧とを双方とも抑制することができる。しかしながら、このうちの一方の極性の過電圧が静電保護回路６０以外の要素によって抑制される構成や一方の極性の過電圧が発生する可能性がない（あるいは少ない）構成、あるいはそもそも一方の極性の過電圧を抑制する必要がない構成においては、トランジスタ６１１およびトランジスタ６１２の何れかが適宜に省略される。すなわち、図６に示されたトランジスタ６１１を省略した構成によればトランジスタ６１２により負極性の過電圧のみを抑制する静電保護回路６０が実現され、トランジスタ６１２を省略した構成によればトランジスタ６１１により正極性の過電圧のみを抑制する静電保護回路６０が実現される。このことから明らかなように、電源線３２４および接地線３２５という２種類の配線（すなわち略定電位が印加される配線）が静電保護回路６０に到達するように形成された構成は必須ではなく、これらの配線の何れかは抑制の対象となる過電圧の極性に応じて適宜に省略される。また、上記実施形態においては、静電保護回路６０に電源線３２４および接地線３２５が接続された構成を例示したが、静電保護回路６０に接続される配線はこれに限られない。すなわち、略一定の電位を維持する配線（定電位配線）が静電保護回路６０に接続された構成であれば足りる。

（４）上記実施形態においては、静電保護回路６０がトランジスタ６１１およびトランジスタ６１２を備えた構成を例示したが、これらに代えてダイオードを採用した構成としてもよい。すなわち、アノードが画像信号線３２７に接続されるとともにカソードが電源線３２４に接続されたダイオードをトランジスタ６１１の代わりに形成する一方、アノードが接地線３２５に接続されるとともにカソードが画像信号線３２７に接続されたダイオードをトランジスタ６１２の代わりに形成してもよい。すなわち、画像信号線３２７に接続された第１端子（トランジスタ６１１のドレイン電極やトランジスタ６１２のドレイン電極）と電源線３２４または接地線３２５に接続された第２端子（トランジスタ６１１のソース電極やトランジスタ６１２のソース電極）とを画像信号線３２７への過電圧の印加を契機として導通するスイッチング素子が採用された構成であれば足り、このスイッチング素子に関する他の条件の如何は不問である。

（５）上記実施形態においては液晶装置Ｄを例示したが、液晶以外の電気光学物質を用いた装置にも本発明は適用される。電気光学物質とは、電気信号（電流信号または電圧信号）の供給によって透過率や輝度といった光学的特性が変化する物質である。例えば、有機ＥＬや発光ポリマーなどのＯＬＥＤ素子を電気光学物質として用いた表示装置や、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示装置、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイ、黒色トナーを電気光学物質として用いたトナーディスプレイ、あるいはヘリウムやネオンなどの高圧ガスを電気光学物質として用いたプラズマディスプレイパネルなど各種の電気光学装置に対しても上記各実施形態と同様に本発明が適用され得る。

＜Ｃ：電子機器＞
次に、上述した実施形態に係る電気光学装置を用いた電子機器の例として、上述した液晶装置Ｄをライトバルブとして用いたプロジェクタについて説明する。図１３は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。

ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態における液晶装置Ｄと同様であり、処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの各色に対応する画像信号でそれぞれ駆動されるものである。ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。

なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右反転像を表示させる構成となっている。

また、本発明に係る電気光学装置が利用され得る電子機器としては、図１３に示したプロジェクタのほかにも、携帯電話機、可搬型のパーソナルコンピュータ、液晶テレビ、ビューファインダ型（またはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。

本発明の実施形態に係る液晶装置の構成を示す斜視図である。 図１におけるII−II線からみた断面図である。 同液晶装置のうち素子基板上の各要素の構成を示すブロック図である。 各画素の電気的な構成を示す回路図である。 同液晶装置のうちひとつの画素に関わる要素を拡大して示す断面図である。 静電保護回路の電気的な構成を示す回路図である。 ひとつの静電保護回路の周辺の構成を示す平面図である。 図７におけるVIII−VIII線からみた断面図である。 図７におけるIX−IX線からみた断面図である。 対比構成に係る液晶装置のうちひとつの静電保護回路の周辺の構成を示す平面図である。 図１０におけるXI−XI線からみた断面図である。 変形例に係る液晶装置のうちひとつの静電保護回路の周辺の構成を示す平面図である。 本発明に係る電子機器の一例たるプロジェクタの構成を示す図である。

符号の説明

Ｄ……液晶装置（電気光学装置）、１０……素子基板、Ｐ……画素、１１……走査線、１２……データ線、１４……画素トランジスタ、１５……画素電極、１７１……蓄積容量、１７２……液晶容量、１４１，１６１……半導体層、１４３，１６３……ゲート絶縁膜、１４５，１６５……ゲート電極、１８１ａ，１８１ｂ……第１絶縁層、１８２ａ，１８２ｂ……第２絶縁層、１８３ａ，１８３ｂ……第３絶縁層、２０……対向基板、２１……対向電極、３１……接続端子、３２……配線、３２２……容量線、３２４……電源線、３２５……接地線、３２４ａ，３２５ａ……分岐部分、３２７……画像信号線、４１（４１ａ，４１ｂ）……走査線駆動回路、４３……データ線駆動回路、４３１……サンプリング信号出力回路、４３３……サンプリング回路、４３３ａ……スイッチング素子、５１……シール材、５３……液晶（電気光学物質）、６０……静電保護回路、６１１，６１２……トランジスタ（スイッチング素子）、７１……第１配線部分、７２……第２配線部分、７３……第３配線部分、Ｈa，Ｈb，Ｈc，Ｈd，Ｈe，Ｈf，Ｈg，Ｈh……コンタクトホール。

Claims (6)

1. 複数の走査線と複数のデータ線との各交差に対応して基板の板面上に配列された複数の画素と、
   前記各走査線が選択されているときに画像信号をサンプリングして前記データ線を介して各画素に供給するサンプリング回路と、
   第１端子に過電圧が印加されたときに当該第１端子と第２端子とが導通するスイッチング素子を有する静電保護回路と、
   前記スイッチング素子を覆う第１絶縁層の面上に形成されて略一定の電位が印加されるとともに当該第１絶縁層のコンタクトホールを介して前記スイッチング素子の第２端子に接続された定電位配線と、
   入力端子に供給された前記画像信号を前記サンプリング回路に伝送する画像信号線とを具備し、
   前記画像信号線は、前記定電位配線と共通の導電膜から当該定電位配線と離間するように形成されて前記第１絶縁層のコンタクトホールを介して前記スイッチング素子の第１端子に接続された第１配線部分と、前記定電位配線および前記第１配線部分を覆う第２絶縁層の面上に形成されて前記第２絶縁層のコンタクトホールを介して前記第１配線部分に接続されるとともに前記基板の板面に垂直な方向からみて前記定電位配線と交差するように延在する第２配線部分とを有し、
   前記静電保護回路は、前記第１端子および前記第２端子を各々が有する第１および第２のスイッチング素子を備え、
   前記定電位配線は、第１のスイッチング素子の第２端子に接続された第１の定電位配線と、当該第１の定電位配線と略同方向に延在するとともに前記第２のスイッチング素子の第２端子に接続されて前記第１の定電位配線よりも低電位が印加される第２の定電位配線とを含み、
   前記画像信号線のうち、前記第１配線部分は前記第１の定電位配線と前記第２の定電位配線との間隙に形成される一方、前記第２配線部分は前記第１の定電位配線および前記第２の定電位配線の双方と交差するように延在し、前記第２配線部分の幅は、前記第１配線部分よりも広く、
   前記第１のスイッチング素子および前記第２のスイッチング素子は、前記基板の板面に垂直な方向からみて前記第１の定電位配線と前記第２の定電位配線との間隙に位置し、
   前記第１の定電位配線は、前記画像信号線の幅方向における一方の側において前記第２の定電位配線側に突出して前記第１スイッチング素子の第２端子に接続された分岐部分を有する一方、前記第２の定電位配線は、前記画像信号線の幅方向における他方の側において前記第１の定電位配線側に突出して前記第２のスイッチング素子の第２端子に接続された分岐部分を有し、
   前記画像信号線のうち前記第２配線部分は、前記基板の板面に垂直な方向からみて前記第１定電位配線の分岐部分と前記第２定電位配線の分岐部分とに重なる配線幅を有する
   電気光学装置。
2. 前記第１の定電位配線は電源の高位側電位が印加される電源線であり、前記第２の定電位配線は電源の低位側電位が印加される接地線である
   請求項１に記載の電気光学装置。
3. 前記画像信号線は、前記各定電位配線および前記第１配線部分と共通の導電膜から形成されて前記第２配線部分の延在方向に配列する複数の第３配線部分を有し、前記第２配線部分は、前記第２絶縁層のコンタクトホールを介して前記第１配線部分と前記各第３配線部分とに接続されている
   請求項１に記載の電気光学装置。
4. 前記複数の第３配線部分の各々は、前記基板の板面に垂直な方向からみて前記第１配線部分との間隙に前記各定電位配線を挟む位置に配置されている
   請求項３に記載の電気光学装置。
5. 前記第１のスイッチング素子および前記第２のスイッチング素子は、前記基板の板面に垂直な方向からみて前記第１の定電位配線の分岐部分と前記第２の定電位配線の分岐部分との間隙に位置する
   請求項１に記載の電気光学装置。
6. 請求項１から５の何れかに記載の電気光学装置を備えた電子機器。

Images