[go: up one dir, main page]

JP4191641B2 - 半透過型液晶表示装置およびその製造方法 - Google Patents

半透過型液晶表示装置およびその製造方法 Download PDF

Info

Publication number
JP4191641B2
JP4191641B2 JP2004110299A JP2004110299A JP4191641B2 JP 4191641 B2 JP4191641 B2 JP 4191641B2 JP 2004110299 A JP2004110299 A JP 2004110299A JP 2004110299 A JP2004110299 A JP 2004110299A JP 4191641 B2 JP4191641 B2 JP 4191641B2
Authority
JP
Japan
Prior art keywords
pixel electrode
film
layer
electrode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004110299A
Other languages
English (en)
Other versions
JP2005292660A (ja
Inventor
雄一 升谷
慎吾 永野
卓司 吉田
展昭 石賀
和式 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004110299A priority Critical patent/JP4191641B2/ja
Priority to TW094108003A priority patent/TW200601569A/zh
Priority to US11/093,223 priority patent/US7733446B2/en
Priority to KR1020050027047A priority patent/KR100659385B1/ko
Publication of JP2005292660A publication Critical patent/JP2005292660A/ja
Application granted granted Critical
Publication of JP4191641B2 publication Critical patent/JP4191641B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553Reflecting elements
    • G02F1/133555Transflectors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、表示装置の画素電極として1画素内に光を透過する透過画素電極と光を反射する反射画素電極を有する半透過型液晶表示装置、およびその製造方法に関するものである。
従来の一般的な液晶表示装置には、光源をその背面または側面に配設して画像表示を行う透過型液晶表示装置と、周囲光を基板に形成した反射板表面で反射させることにより画像表示を行う反射型液晶表示装置がある。透過型液晶表示装置は、周囲光が非常に明るい場合には、周囲光に比べて表示光が暗いため表示を観察できず、表示を観察できるようにするためには光源の強度を上げる必要があり、消費電力が増大するという問題がある。他方、反射型液晶表示装置は、周囲光が暗い場合には視認性が極端に低下するという欠点を有する。これらの問題点を解決するために、1画素内に光を透過する透過画素電極と光を反射する反射画素電極を有する液晶表示装置(以下、半透過型液晶表示装置と称す)が提案されている。
従来の半透過型液晶表示装置においては、1画素内に透過画素電極と反射画素電極を有するTFTアレイ基板として、透明絶縁性基板上に形成された複数本のゲート電極を備えたゲート配線と、ゲート配線と第一の絶縁膜を介して交差する複数本のソース電極を備えたソース配線と、ゲート電極上に第一の絶縁膜を介して形成された半導体層とソース電極およびドレイン電極からなるスイッチング素子としての薄膜トランジスタ(以下、TFTと称する)と、TFTとゲート配線およびソース配線の上部に形成された第二の絶縁膜および有機樹脂膜からなる層間絶縁膜と、層間絶縁膜に形成されたコンタクトホールを介してTFTのドレイン電極と電気的に接続される透過率の高い導電膜からなる透過画素電極と、透過画素電極上に絶縁膜を介さずに形成された反射率の高い金属膜からなる反射画素電極とを備えた構造が開示されている(例えば、特許文献1参照)。
特開2003−248232号公報(第6−11頁、第1図)
上記文献に開示された従来の半透過型液晶表示装置では、透過画素電極と反射画素電極を有するTFTアレイ基板を形成するために7回の写真製版工程が必要である、もしくは写真製版工程の回数を減らすためにハーフトーン露光のプロセスが必要であり、工程が多く製造コストを増大させる原因となっていた。さらに、層間絶縁膜として用いられる有機樹脂膜は、材料コストが高いという問題があった。
本発明は、上記のような問題点を解消するためになされたもので、1画素内に光を透過する透過画素電極と光を反射する反射画素電極を有する半透過型液晶表示装置において、構造および製造工程を簡略化して製造コストの低減を図ることを目的とする。
本発明による半透過型液晶表示装置は、1画素内に光を透過する透過画素電極と光を反射する反射画素電極を有するTFTアレイ基板と、対向透明電極を有する対向基板との間に液晶が配置されてなる半透過型液晶表示装置において、前記TFTアレイ基板は、
第一の導電膜から構成され、透明絶縁性基板上に形成された複数本のゲート電極を備えたゲート配線
前記第一の導電膜の上に形成された第一の絶縁膜と、
前記第一の絶縁膜上に前記ゲート電極と対向するように形成された半導体層と、
第二の導電膜から構成され、前記半導体層上に配置されたソース電極を備えて前記第一の絶縁膜上に形成され、前記ゲート配線と交差する複数本のソース配線
前記第二の導電膜から構成され、前記半導体層上に配置されたドレイン電極と、
前記ゲート電極と、前記半導体層と前記ソース電極と、前記ドレイン電極からなる薄膜トランジスタと、
記薄膜トランジスタおよび前記第二の導電膜の上に形成された第二の絶縁膜を備え、
前記反射画素電極は、前記第二の導電膜により形成され、前記ドレイン電極から延びて前記ドレイン電極に繋がっており、
記第二の絶縁膜は、前記反射画素電極上に開口部を有し、
前記透明画素電極は、前記反射画素電極と並んで前記透明絶縁性基板上に配置され、前記開口部を介して、前記反射画素電極の前記ドレイン電極から遠い側の制限された部分に電気的に接続されたことを特徴とする。
また、本発明による半透過型液晶表示装置の製造方法は、1画素内に光を透過する透過画素電極と光を反射する反射画素電極を有するTFTアレイ基板と、対向透明電極を有する対向基板との間に液晶が配置されてなる半透過型液晶表示装置の製造方法において、前記TFTアレイ基板の製造方法は、
透明絶縁性基板上に第一の導電膜を成膜し、それをパターニングしてゲート電極とゲート配線を形成する工程と、
前記第一の導電膜の上に第一の絶縁膜、半導体能動膜、オーミックコンタクト膜を順次成膜する工程と、
前記半導体能動膜と前記オーミックコンタクト膜をパターニングして前記ゲート電極の上に前記第一の絶縁膜を介して半導体層を形成する工程と、
前記第一の絶縁膜および前記半導体層の上に第二の導電膜を成膜し、この第二の導電膜をパターニングすることにより、ソース電極を有するソース配線ドレイン電極を形成するとともに、前記反射画素電極を、前記ドレイン電極から延びてこのドレイン電極に繋がるようにして、同時に形成する工程と、
前記第一の絶縁膜および前記第二の導電膜の上に第二の絶縁膜を成膜する工程と、
前記第二の絶縁膜をパターニングして前記反射画素電極上の前記第二の絶縁膜に開口部を形成する工程と、
前記第二の絶縁膜上および前記開口部内に透明導電膜を成膜し、それをパターニングして、前記透明画素電極を前記反射画素電極と並んで前記透明絶縁性基板上に形成するとともに、前記開口部を介して、前記ドレイン電極から遠い側の前記反射画素電極の制限された部分に、前記透明画素電極を電気的に接続する工程を備えたことを特徴とする。
本発明の半透過型液晶表示装置およびその製造方法によれば、反射特性に優れた反射画素電極をソース・ドレイン電極およびソース配線とともに第二の導電膜にて形成すると共に、材料コストが高い有機樹脂膜を必ずしも用いる必要のない構成とすることにより、構造を簡略化して製造に要する工程数を削減することができ、半透過型液晶表示装置の製造コストを低減することができる。
以下に、本発明を実施するための最良の形態である実施の形態1〜実施の形態5について述べる。これらの実施の形態における半透過型液晶表示装置は、1画素内に光を透過する透過画素電極と光を反射する反射画素電極を有するTFTアレイ基板と、対向透明電極を有する対向基板の間に液晶が配置されたものである。なお、図2〜図6においては、半透過型液晶表示装置を構成するTFTアレイ基板の主要部分、すなわち図中左から順にゲート端子部、ソース端子部、ゲート/ソース交差部、TFT部、反射画素電極部、透過画素電極部の断面を連続的に示しているが、各部分の実際の寸法や位置関係を正確に示すものではない。例えば、ゲート端子部およびソース端子部は表示領域以外の基板端部に形成されるものである。
実施の形態1.
図1は、本発明の実施の形態1における半透過型液晶表示装置を構成するTFTアレイ基板の一画素を示す平面図、図2は、図1と同様に本実施の形態1における半透過型液晶表示装置を構成するTFTアレイ基板の製造プロセスフローを示す断面図である。図中、同一、相当部分には同一符号を付している。まず、本実施の形態1におけるTFTアレイ基板10の構造について、図1および図2(e)を用いて説明する。
ガラス基板等の透明絶縁性基板1上には、第一の導電膜2からなるゲート電極21を備えたゲート配線22、ゲート端子23、補助容量電極および補助容量配線24が形成されている。
ゲート電極21上には、第一の絶縁膜(ゲート絶縁膜)3を介して半導体層である半導体能動膜4およびオーミックコンタクト膜5が形成されている。このオーミックコンタクト膜5は中央部が除去されて二つの領域に分割され、一方には第二の導電膜6からなるソース電極61、他方には同様に第二の導電膜6からなるドレイン電極62が積層されている。これらの半導体能動膜4とソース電極61およびドレイン電極62によりスイッチング素子であるTFTが構成されている。
また、ソース電極61から延びたソース配線63が、第一の絶縁膜3を介してゲート配線22と交差するように設けられ、ソース端子64も第二の導電膜6を用いて形成されている。なお、ゲート配線22とソース配線63との交差部には、交差部の耐電圧を向上させるために半導体能動膜4およびオーミックコンタクト膜5を残存させている。
また、反射画素電極65がドレイン電極62から延びて形成され、反射画素電極65はドレイン電極62に繋がっている。すなわち、反射画素電極65は第二の導電膜6を用いて形成されており、このため、第二の導電膜6としては、少なくともその表面層に反射率の高い金属膜を有する薄膜が用いられる。なお、反射画素電極65を、第一の絶縁膜3を介して補助容量電極および補助容量配線24上に重ねて形成することは、液晶駆動時の補助容量が形成されて良好な表示を行うことができると共に、補助容量電極および補助容量配線24の形成により透過領域として利用できない部分を反射領域として利用できるため、開口率を向上させる上で好ましい。
上記構成要素を覆うように第二の絶縁膜7が形成され、反射画素電極65上の第二の絶縁膜7はそのほぼ全面において除去されて開口部81が形成されている。また、ゲート端子23上の第一の絶縁膜3および第二の絶縁膜7、ソース端子64上の第二の絶縁膜7にはそれぞれコンタクトホール82、83が形成されている。
透過率の高い導電膜9(以下、透明導電膜と称す)からなる透過画素電極91が第二の絶縁膜7上に形成され、この透過画素電極91は、透明絶縁性基板1上に反射画素電極65と並んで形成される。この透過画素電極91は開口部81を介して反射画素電極65のドレイン電極62から遠い側の制限された部分と電気的に接続され、さらに反射画素電極65を介してドレイン電極62と電気的に接続されている。これらの反射画素電極65と透過画素電極91は、TFTアレイ基板10と対向配置される対向基板に形成された対向透明電極との間に印加された電圧により液晶の配向を制御するものである。
また、透明導電膜によりゲート端子23上およびソース端子64上のコンタクトホール82、83内が被覆されると共に、第二の絶縁膜7上に端子パターン92、93が形成されている。なお、端子パターン92はコンタクトホール81を介してゲート端子23に電気的に接続され、端子パターン93はコンタクトホール82を介してソース端子64と電気的に接続されており、これらの端子パターン92、93を介して駆動回路からゲート配線22もしくはソース配線63に信号が入力される。
次に、本実施の形態1における半透過型液晶表示装置の製造工程について、図2を用いて説明する。
まず、ガラス基板等の透明絶縁性基板1を洗浄して表面を浄化した後、この透明絶縁性基板1上にスパッタリング法等により第一の導電膜2を成膜する。第一の導電膜2としては、例えばクロム(Cr)、モリブデン(Mo)、タンタル(Ta)、チタン(Ti)またはこれらを主成分とする合金等からなる薄膜が用いられる。本実施の形態では、第一の導電膜2として膜厚400nmのクロム膜を成膜する。
なお、第一の導電膜2上には、後述の工程でドライエッチングによりコンタクトホール81が形成され、コンタクトホール81内には電気的接続を得るための導電性薄膜(透明導電膜)9が形成されるため、表面酸化が生じにくい金属薄膜や酸化されても導電性を有する金属薄膜を第一の導電膜2として用いることが好ましい。
次に、第一の写真製版工程にて第一の導電膜2をパターニングし、図2(a)に示すように、ゲート端子23、ゲート配線22、ゲート電極21、補助容量電極および補助容量配線24を形成する。写真製版工程では、基板を洗浄後、感光性レジストを塗布、乾燥したのちに、所定のパターンが形成されたマスクを通して露光し、現像することにより基板上にマスクパターンを転写したレジストを形成し、感光性レジストを加熱硬化させたのちに第一の導電膜2のエッチングを行い、その後感光性レジストを剥離する。
なお、第一の導電膜2のエッチングは、公知のエッチャントを用いてウエットエッチング法で行うことができる。例えば、第一の導電膜2がクロムで構成されている場合には、第二硝酸セリウムアンモニウムおよび硝酸が混合された水溶液が用いられる。また、第一の導電膜2のエッチングにおいては、パターンエッジの段差部における絶縁膜のカバレッジを向上させて他の配線との段差部での短絡を防止するために、パターンエッジ断面が台形状のテーパー形状となるようにテーパーエッチングすることが好ましい。
次に、プラズマCVD法等により第一の絶縁膜3、半導体能動膜4、オーミックコンタクト膜5を連続して成膜する。ゲート絶縁膜となる第一の絶縁膜3としては、SiNx膜、SiOy膜、SiOzNw膜のいずれかの単層膜もしくはこれらを積層した多層膜が用いられる(なお、x、y、z、wはそれぞれ化学量論組成を表す正数である)。第一絶縁膜3の膜厚は、薄い場合にはゲート配線2bとソース配線6cの交差部で短絡を生じやすく、厚い場合にはTFTのON電流が小さくなり表示特性が低下することから、第一の導電膜2の厚さ程度以上で、かつなるべく薄くすることが好ましい。また、絶縁膜はピンホール等の発生による層間ショートを防止するために、複数回に分けて成膜することが好ましい。本実施の形態では、膜厚300nmのSiN膜を成膜した後、さらに膜厚100nmのSiN膜を成膜することにより、膜厚400nmのa−Si膜を第1の絶縁膜3として形成する。
半導体能動膜4としては、アモルファスシリコン(a―Si)膜、ポリシリコン(p―Si)膜等が用いられる。半導体能動膜4の膜厚は、薄い場合には後述するオーミックコンタクト膜5のドライエッチング時に膜の消失が発生し、厚い場合にはTFTのON電流が小さくなることから、オーミックコンタクト膜5のドライエッチング時におけるエッチング量の制御性と、必要とするTFTのON電流値を考慮して選択する。本実施の形態では、半導体能動膜4として膜厚150nmのa―Si膜を成膜する。
オーミックコンタクト膜5としては、a―Siにリン(P)を微量にドーピングしたn型a―Si膜、あるいはn型p―Si膜が用いられる。本実施の形態では、オーミックコンタクト膜5として膜厚30nmのn型a―Si膜を成膜する。
次に、第の写真製版工程にて、図2(b)に示すように、半導体能動膜4およびオーミックコンタクト膜5を少なくともTFT部が形成される部分に残存するようにパターニングする。なお、半導体能動膜4およびオーミックコンタクト膜5はTFT部が形成される部分の他に、ゲート配線22とソース配線63が交差する部分にも残存させることにより、交差部での耐電圧が大きくなり好ましい。なお、半導体能動膜4およびオーミックコンタクト膜5のエッチングは、公知のガス組成(例えば、SFとOの混合ガスまたはCFとOの混合ガス)を用いてドライエッチング法で行うことができる。
次に、スパッタリング法等により第二の導電膜6を成膜する。第二の導電膜6としては、例えばクロム、モリブデン、タンタル、チタンまたはこれらを主成分とする合金を第1層6a、アルミニウム、銀(Ag)またはこれらを主成分とする合金を第2層6bとし、第3層6cにアルミニウム、銀(Ag)またはこれらを主成分とする合金の窒化膜を設けた三層構造を有した薄膜を用いることができる。第1層6aは、オーミックコンタクト層5および第一の絶縁層3の上に、これらに直接接触するよう成膜され、第2層6bはこの第1層6a上にそれに直接接触するように重ねて成膜され、また第3層6cは第2層6bの上にそれに直接接触するように重ねて成膜される。なお、第二の導電膜6はソース配線63および反射画素電極65として用いられるため、配線抵抗および表面層の反射特性を考慮して構成することが必要である。本実施の形態では、第二の導電膜6の第1層6aとして膜厚100nmのクロム膜、その第2層6bとして膜厚300nmのAlNd膜、またその第3層6cとして膜厚30nmのAlNdN膜を成膜する。この第3層6cはこの実施の形態1では、表面層として成膜される。
なお、第二の導電膜6の第1層6aは、第一の絶縁膜3との密着性を向上させるために設けられている。また、第二の導電膜6は後述の透明導電膜成膜工程でスパッタリング雰囲気に晒されるため、第二の導電膜6の最上の第3層6cとしては、スパッタリング雰囲気に晒された場合においても表面酸化が生じにくい導電性金属薄膜を用いることが好ましい。これにより、第二の導電膜6と透明導電膜9とのコンタクト抵抗が上昇するのを防止することができる。
図3は縦軸に反射率(%)を、また横軸に光の波長(nm)を採り、反射画素電極65の反射率の材料依存性を示したものである。図3において、点線の特性はクロムCr、太い実線の特性はアルミニウム・銅AlCu、細い実線はアルミニウム系の窒化物AlNdNの反射率を示す。この図3に示されるように、第二の導電膜の第3層(表面層)6cとしてAlNdN等のAl系の窒化物(図3中、窒化アルミと記載)を用いることにより、スパッタリング雰囲気に晒された場合においても表面酸化が生じないCr等の高融点金属を用いる場合に比べて、反射画素電極としての反射特性を向上させることができるので、第3層6cには、このようなAl系の窒化物の使用が好ましい。
次に、第三の写真製版工程にて第二の導電膜6をパターニングし、ソース端子64、ソース配線63、ソース電極61、ドレイン電極62、反射画素電極65を形成する。このとき、ドレイン電極62と反射画素電極65は同一層内で連続して繋がって形成されており、すなわち、ドレイン電極62と反射画素電極65は同一層内で電気的に接続されている。なお、第二の導電膜6のエッチングは、公知のエッチャントを用いてウエットエッチング法で行うことができる。
続いて、TFT部のオーミックコンタクト膜5の中央部をエッチング除去し、図2(c)に示すように半導体能動膜4を露出させる。なお、オーミックコンタクト膜5のエッチングは、公知のガス組成(例えば、SFとOの混合ガスまたはCFとOの混合ガス)を用いてドライエッチング法で行うことができる。
次に、プラズマCVD法等により第二の絶縁膜7を成膜する。第二の絶縁膜7としては、第一の絶縁膜3と同様の材質により形成することができ、膜厚は下層パターンのカバレッジを考慮して決めることが好ましい。本実施の形態では、第二の絶縁膜7として膜厚500nmのSiN膜を成膜する。
次に、第四の写真製版工程にて第二の絶縁膜7および第一の絶縁膜3をパターニングし、図2(d)に示すように、反射画素電極65上の開口部81、ゲート端子64上のコンタクトホール82およびソース端子64上のコンタクトホール83を形成する。なお、ゲート端子23上の第一の絶縁膜3および第二の絶縁膜7は、一度にエッチングされてコンタクトホール82が形成される。第一の絶縁膜3および第二の絶縁膜7のエッチングは、公知のエッチャントを用いてウエットエッチング法、もしくは公知のガス組成を用いてドライエッチング法で行うことができる。また、第二の絶縁膜7および第一の絶縁膜3のエッチングにおいては、コンタクトホール82、83内での導電性薄膜のカバレッジを向上させるために、テーパーエッチングすることが好ましい。
なお、この時点においては、図2(d)に示すように、コンタクトホール82によりゲート端子23が露出し、コンタクトホール83によりソース端子64が露出している。また、開口部81により反射画素電極65のほぼ全面が露出している。
次に、スパッタリング法等により透明導電膜9を成膜する。透明導電膜9としてはITO、SnOなどを用いることができ、特に化学的安定性の観点からITOを用いることが好ましい。なお、ITOは、結晶化ITOまたはアモルファスITO(a−ITO)のいずれでもよいが、a−ITOを用いた場合は、パターニング後、結晶化温度180℃以上に加熱して結晶化させる必要がある。本実施の形態では、透明導電膜9として膜厚80nmのa−ITOを成膜する。
次に、第五の写真製版工程にて透明導電膜9をパターニングし、図2(e)に示すように、透過画素電極91および端子パターン92、93を形成する。このとき、コンタクトホール82、83内、および反射画素電極65と透過画素電極91の接続部にあたる開口部81の側壁部は透明導電膜9により被覆されている。反射画素電極65と透明画素電極91との接続部では、反射画素電極65のドレイン電極62から遠い側の制限された部分に透明画素電極91が接合することにより、反射画素電極65と透明画素電極91とが接続される。また、反射画素電極65等を構成している第二の導電膜6の最上の第3層6cとして、スパッタリング雰囲気に晒された場合においても表面酸化が生じにくいAl系の窒化物からなる導電性金属薄膜を用いることにより、反射画素電極65と透過画素電極91は良好なコンタクト抵抗を得ることができ、透過画素電極91は反射画素電極65を介してドレイン電極62と電気的に接続されている。
また、端子パターン92はコンタクトホール82を介してゲート端子23に電気的に接続され、端子パターン93はコンタクトホール83を介してソース端子64と電気的に接続されている。なお、透明導電膜9のエッチングは、使用する材料によって公知のエッチャントもしくは公知のガス組成を用いて行うことができる。また、透明導電膜9のエッチングおよび感光性レジストの剥離後、a−ITOを結晶化させるために大気中で180℃以上に加熱する。以上の工程を経て、図2(e)に示すように、1画素内に反射画素電極65と透過画素電極91を有するTFTアレイ基板10を5回の写真製版工程により形成することができる。
このようにして形成されたTFTアレイ基板10は、その後のセル化工程において配向膜が塗布され、一定の方向にラビング処理が施される。同様に、他の透明絶縁性基板上にブラックマトリクス、カラーフィルタ、カラーフィルタの保護膜、対向透明電極等が形成された対向基板にも配向膜が塗布されラビング処理が施される。これらのTFTアレイ基板10と対向基板とを互いの配向膜が向き合うようにスペーサを介して重ね合わせ、基板周縁部をシール材にて接着し、両基板間に液晶を封止する。このようにして形成された液晶セルの背面にバックライトユニットに取り付けることにより、本実施の形態1における半透過型液晶表示装置が完成する。
以上のように、本実施の形態1における半透過型液晶表示装置は、反射画素電極65をソース電極61、ドレイン電極62、ソース配線63等を構成する第二の導電膜6を用いて形成すると共に、材料コストが高い有機樹脂膜からなる層間絶縁膜を用いない構成とした。これにより、半透過型液晶表示装置の構造が簡略化されて製造に要する工程数を削減することができ、半透過型液晶表示装置の製造コストを低減することができる。
また、反射画素電極65を構成している第二の導電膜6の第3層(表面層)6cとして、反射特性に優れ、かつスパッタリング雰囲気に晒されても表面酸化が生じにくい導電性金属薄膜を用いることにより、反射画素電極65の形成後に透過画素電極91が形成され、透過画素電極91は反射画素電極65を介してドレイン電極62と電気的に接続される本構成においても、反射画素電極65は優れた反射特性を有し、かつ反射画素電極65と透過画素電極91との接続部は良好なコンタクト抵抗を得ることができる。
さらに、反射画素電極65は、開口81によりTFTアレイ基板10の表面に露出した構造となるため、良好な反射特性を得ることができる。
実施の形態2.
図4は、本発明の実施の形態2における半透過型液晶表示装置を構成するTFTアレイ基板の一画素を示す平面図、図5は、図4と同様に本実施の形態2における半透過型液晶表示装置を構成するTFTアレイ基板を示す断面図である。図中、同一、相当部分には同一符号を付している。
本実施の形態における半透過型液晶表示装置の構造および製造工程については、TFTアレイ基板10に形成される透過画素電極91の形成領域を除いて上記実施の形態1と同様であるので説明を省略する。
本実施の形態2におけるTFTアレイ基板10は、上記実施の形態1と同様に、透明絶縁性基板1上に第一の導電膜2からなるゲート電極21とゲート配線22とゲート端子23と補助容量電極および補助容量配線24、第一の絶縁膜3、半導体能動膜4、オーミックコンタクト膜5、第二の導電膜6からなるソース電極61とドレイン電極62とソース配線63とソース端子64と反射画素電極65、第二の絶縁膜7、反射画素電極65上に開口部81、ゲート端子23上にコンタクトホール82、ソース端子64上にコンタクトホール83、端子パターン92、93、および透過画素電極91が形成されている。ただし、本実施の形態2では、図4および図5に示すように、透明導電膜9は、透過画素電極91に連続する反射画素電極65の被覆部分94を有し、この被覆部分94は反射画素電極65上の第二の絶縁膜7に形成された開口部81の全てを覆い、この開口部81から露出する反射画素電極65の全体を覆い、この開口部81を介して透過画素電極91に接続されている。
従来、反射型液晶表示装置では、表示のちらつき現象(フリッカー)が発生するという問題があり、液晶表示装置の検査工程において、反射画素電極もしくは対向透明電極の電位を調整するなどの方法により対応していた。フリッカーの発生は、TFTアレイ基板側で反射画素電極に用いられるアルミニウムや銀と、対向基板側で対向透明電極に用いられるITOとは、仕事関数が異なることに起因すると考えられる。すなわち、電極を構成する金属の仕事関数が異なると、電極と配向膜との接触界面に発生する界面分極の大きさが異なり、その結果、TFTアレイ基板側と対向基板側とでは、電極と配向膜との界面での分極量が異なり、液晶層にDC成分が重畳するためである。
本実施の形態2では、反射画素電極65をITOからなる透過導電膜9の被覆部分94で被覆することにより、反射画素電極65上で、対向透明電極と同じ材料(ITO)の膜が相対向することになり、TFTアレイ基板10側と対向基板側とで配向膜に接触する導電膜が同じ材料になる。その結果、TFTアレイ基板1側の導電膜被覆部分94と配向膜との界面、および対向基板側の導電膜(対向透明電極のIT0)と配向膜との界面での分極量が等しくなり、液晶層にDC成分が重畳しない。
以上のように、本実施の形態2においても、上記実施の形態1と同様に、反射画素電極65をソース電極61、ドレイン電極62、ソース配線63等を構成する第二の導電膜6を用いて形成すると共に、材料コストが高い有機樹脂膜からなる層間絶縁膜を用いない構成とすることにより、半透過型液晶表示装置の製造コストを低減することができる。また、反射画素電極65を構成している第二の導電膜6の第3層(表面層)6cとして、スパッタリング雰囲気に晒されても表面酸化が生じにくい導電性金属薄膜を用いることにより、反射画素電極65の形成後に透過画素電極91を形成する層構成においても、反射画素電極65と透過画素電極91との接続部は良好なコンタクト抵抗を得ることができる。
さらに、反射画素電極65を透過導電膜9の被覆部分94で被覆することにより、工程を追加することなくフリッカーの発生を抑制でき、表示品質の高い半透過型液晶表示装置を得ることができる。
実施の形態3.
図6は、本発明の実施の形態3における半透過型液晶表示装置を構成するTFTアレイ基板の一画素を示す平面図、図7は、図6と同様に本実施の形態3における半透過型液晶表示装置を構成するTFTアレイ基板の製造プロセスフローを示す断面図である。図中、同一、相当部分には同一符号を付している。まず、本実施の形態3におけるTFTアレイ基板の構造について、図6および図7(e)を用いて説明する。
本実施の形態3によるTFTアレイ基板10では、第二の導電膜6は、第1層6aの上に第2層6bを被覆した2層構造とされ、第2層6bが表面層を構成し、実施の形態1、2における第二の導電膜6に比較して、第3層6cが形成されていない。反射画素電極65は第二の絶縁膜7の被覆部分71によりそのほぼ全面を被覆されており、透過画素電極91と反射画素電極65の電気的接続は、反射画素電極65上の第二の絶縁膜7の被覆部分71に形成したコンタクトホール84を介して行われている。また、第二の導電膜(反射画素電極65等)6と透明導電膜(透過画素電極91等)9との接続部においては、第二の金属膜6の第2層6bが除去され、表面酸化が生じない第1層(Cr)6aにより、反射画素電極65と透過画素電極91との接続が行われている。コンタクトホール84は、反射画素電極65のドレイン電極62から遠い側の制限された部分に位置しており、透明画素電極91は、このコンタクトホール84を介して、反射画素電極65のドレイン電極62から遠い側の制限された部分に接合し、それと電気的に接続される。なお、その他の構造は上記実施の形態1と同様であるので説明を省略する。
次に、本実施の形態3における半透過型液晶表示装置の製造工程について、図7を用いて説明する。まず、透明絶縁性基板1上に第一の導電膜2を成膜し、第一の写真製版工程にてパターニングしてゲート端子23、ゲート配線22、ゲート電極21、補助容量電極および補助容量配線24を形成する(図7(a))。なお、ゲート電極21、ゲート配線22、ゲート端子23、補助容量配線24の膜組成および製造工程は上記実施の形態1と同様であるので説明を省略する。
次に、第一の絶縁膜3、半導体能動膜4、オーミックコンタクト膜5を連続して成膜し、第二の写真製版工程にて半導体能動膜4とオーミックコンタクト膜5をパターニングする(図7(b))。なお、第一の絶縁膜3、半導体能動膜4、オーミックコンタクト膜5の膜組成および製造工程は上記実施の形態1と同様であるので説明を省略する。
次に、スパッタリング法等により第二の導電膜6を成膜する。第二の導電膜6としては、例えばクロム、モリブデン、タンタル、チタンまたはこれらを主成分とする合金を第1層6aとし、アルミニウム、銀(Ag)またはこれらを主成分とする合金を第2層6bとする二層構造を有した薄膜を用いることができる。第1層6aは、オーミックコンタクト層5および第一の絶縁層3の上に、これらに直接接触するよう成膜され、第2層6bはこの第1層6a上にそれに直接接触するように重ねて成膜される。この実施の形態3では、第2層6bは第二の導電層6の表面層である。なお、第二の導電膜6はソース配線63および反射画素電極65として用いられるため、配線抵抗および表面層の反射特性を考慮して構成することが必要である。本実施の形態3では、第二の導電膜6の第1層6aとして膜厚100nmのクロム膜、第2層6bとして膜厚300nmのAlCu膜を成膜する。
本実施の形態3では、第二の導電膜(反射画素電極65等)6と透明導電膜(透過画素電極91等)9との接続部においては、第二の導電膜6の第2層6bが部分的に除去されて第1層6aが透明導電膜91との電気的接続に用いられるため、第二の導電膜6の第1層6aとしては、第一の絶縁膜3との密着性がよく、かつ後述の透明導電膜形成工程でスパッタリング雰囲気に晒された場合においても表面酸化が生じにくい金属薄膜が用いられる。なお、第二の導電膜6と透明導電膜9との接続には第二の導電膜6の第1層6aが用いられるため、第二の導電膜6の表面層(最上層)には、スパッタリング雰囲気に晒された場合においても表面酸化が生じにくい金属薄膜を配置する必要が無く、層構成を二層構造とすることができる。
次に、第三の写真製版工程にて第二の導電膜6をパターニングし、ソース端子64、ソース配線63、ソース電極61、ドレイン電極62、反射画素電極65を形成する。このとき、ドレイン電極62と反射画素電極65は同一層内で連続して形成されており、すなわち、ドレイン電極62と反射画素電極65は同一層内で繋がり、電気的に接続されている。なお、第二の導電膜6のエッチングは、公知のエッチャントを用いてウエットエッチング法で行うことができる。続いて、TFT部のオーミックコンタクト膜5の中央部をエッチング除去し、図7(c)に示すように半導体能動膜4を露出させる。
次に、プラズマCVD法等により第二の絶縁膜7を成膜する。第二の絶縁膜7としては、第一の絶縁膜3と同様の材質により形成することができ、膜厚は下層パターンのカバレッジを考慮して決めることが好ましい。本実施の形態では、第二の絶縁膜7として膜厚300nmのSiN膜を成膜する。
次に、第四の写真製版工程にて第二の絶縁膜7および第一の絶縁膜3をパターニングし、ゲート端子23上にコンタクトホール82、ソース端子64上にコンタクトホール83、反射画素電極65上の被覆部分71にコンタクトホール84を形成する。実施の形態3では、とくに第二の絶縁膜7に、反射画素電極65を覆う被覆部分71を残し、この被覆部分71の一部にコンタクトホール84を形成する。なお、ゲート端子23上の第一の絶縁膜3および第二の絶縁膜7は、一度にエッチングされてコンタクトホール82が形成される。また、第二の絶縁膜7および第一の絶縁膜3のエッチングにおいては、コンタクトホール内での導電性薄膜のカバレッジを向上させるために、テーパーエッチングすることが好ましい。
続いて、コンタクトホール83、84により露出した第二の導電膜6のうち、その上層である第2層6bであるAlCu膜のみをエッチング除去する(図7(d))。なお、このとき、コンタクトホール83、84の底部には、第二の導電膜6の第1層6aであるCr膜が露出している。
次に、スパッタリング法等により透明導電膜9を成膜する。透明導電膜9としてはITO、SnOなどを用いることができ、特に化学的安定性の観点からITOを用いることが好ましい。本実施の形態では、透明導電膜9として膜厚100nmのa−ITOを成膜する。
次に、第五の写真製版工程にて透明導電膜9をパターニングし、図7(e)に示すように、透過画素電極91および端子パターン92、93を形成する。このとき、コンタクトホール82、83、84内も透明導電膜9により被覆されている。また、コンタクトホール83、84の底部には第二の導電膜6の下層の第1層6aであるCrが露出しており、Crはスパッタリング雰囲気に晒された場合においても表面酸化が生じないため、コンタクトホール83を介してソース端子64と端子パターン92、コンタクトホール84を介して反射画素電極65と透過画素電極91は良好なコンタクト抵抗を得ることができ、透過画素電極91は反射画素電極65を介してドレイン電極62と電気的に接続されている。コンタクトホール84は、反射画素電極65のドレイン電極62から遠い側の制限された部分に位置しており、透明画素電極91は、このコンタクトホール84を介して、反射画素電極65のドレイン電極62から遠い側の制限された部分に接合し、それと電気的に接続される。以降、上記実施の形態1と同様の工程により半透過型液晶表示装置を形成する。
一般に、半透過型液晶表示装置においては、光を反射して表示を行う反射画素電極部と光を透過して表示を行う透過画素電極部との光路長を近づけ光学特性を一致させるために、反射画素電極部のセルギャップを小さくする必要がある。その結果、面間(TFTアレイ基板の反射画素電極と対向基板の対向透明電極間)でショートが発生し歩留まりが低下するという問題があった。本実施の形態3では、反射画素電極65上に第二の絶縁膜7を残存させることにより、反射画素電極65と対向透明電極間のショートの発生を抑制することができる。
以上のように、本実施の形態3においても、上記実施の形態1と同様に、反射画素電極65をソース電極61、ドレイン電極62、ソース配線63等を構成する第二の導電膜6を用いて形成すると共に、材料コストが高い有機樹脂膜からなる層間絶縁膜を用いない構成とすることにより、半透過型液晶表示装置の製造コストを低減することができる。また、第二の導電膜(反射画素電極65等)6と透明導電膜(透過画素電極91等)9との接続部においては、第二の導電膜6の上層の第2層6bを部分的に除去して、下層の第1層(Cr)6aを透明導電膜9との接続に用いることにより、反射画素電極65の形成後に透過画素電極91を形成する層構成においても、反射画素電極65と透過画素電極91との接続部は良好なコンタクト抵抗を得ることができる。
さらに、反射画素電極65上に第二の絶縁膜7を残存させることにより、工程を追加することなく反射画素電極65と対向透明電極間のショートの発生を抑制することができ、半透過型液晶表示装置の歩留まりが向上する。
なお、上記実施の形態3では、第二の導電膜(反射画素電極65等)6と透明導電膜(透過画素電極91等)9との接続部においては、第二の導電膜6の上層の第2層6bを部分的に除去して下層の第1層6aを透明導電膜9との電気的接続に用いる場合を示したが、上記実施の形態1に示したように、第2層6bの上に、最上の第3層6cとして、スパッタリング雰囲気に晒された場合においても表面酸化が生じにくい金属薄膜を配置してなる第二の導電膜6を用い、第二の導電膜6の第3膜6cを部分的に除去をせずに、第二の導電膜6と透明導電膜9との接続を行う構成としても上記実施の形態3と同様の効果が得られる。
実施の形態4.
図8は、本発明の実施の形態4における半透過型液晶表示装置を構成するTFTアレイ基板を示す断面図である。図中、同一、相当部分には同一符号を付している。
本実施の実態4における半透過型液晶表示装置の構造および製造工程については、TFTアレイ基板に形成される第二の絶縁膜7の製造工程を除いて上記実施の形態3と同様であるので説明を省略する。
本実施の形態4におけるTFTアレイ基板10は、上記実施の形態3と同様に、透明絶縁性基板1上に第一の金属膜からなるゲート電極21とゲート配線22とゲート端子23と補助容量電極および補助容量配線24、第一の絶縁膜3、半導体能動膜4、オーミックコンタクト膜5、第二の導電膜6からなるソース電極61とドレイン電極62とソース配線63とソース端子64と反射画素電極65、第二の絶縁膜7、ゲート端子23上のコンタクトホール82、ソース端子64上のコンタクトホール83、反射画素電極65上のコンタクトホール84、端子パターン92、93および透過画素電極91が形成されている。ただし、本実施の形態4では、図8に示すように、反射画素電極65上の第二の絶縁膜7の被覆部分71は他の部分より膜厚が薄く形成されている。
次に、本実施の形態4における半透過型液晶表示装置の製造工程について説明する。なお、第二の絶縁膜7の形成工程以外は上記実施の形態3と同様であるので説明を省略する。
上記実施の形態3と同様の工程により、透明絶縁性基板1上には第一の金属膜からなるゲート電極21とゲート配線22とゲート端子23と補助容量電極および補助容量配線24、第一の絶縁膜3、半導体能動膜4、オーミックコンタクト膜5、第二の導電膜6からなるソース電極61とドレイン電極62とソース配線63とソース端子64と反射画素電極65が形成されている。
次に、プラズマCVD法等により第二の絶縁膜7を成膜する。第二の絶縁膜7としては、第一の絶縁膜3と同様の材質により形成することができ、膜厚は下層パターンのカバレッジを考慮して決めることが好ましい。本実施の形態4では、第二の絶縁膜7として膜厚300nmのSiN膜を成膜する。次に、第四の写真製版工程にて第二の絶縁膜7をパターニングする。このとき、ハーフトーン露光のプロセスを用いる。
ここで、ハーフトーン露光のプロセスについて説明する。ハーフトーン露光では、ハーフトーンのマスク、例えば、マスクのCrパターンに濃淡を持たせたマスクを介して露光することにより、露光強度を調整してフォトレジストの残存膜厚を制御する。その後、まず、フォトレジストが完全に除去されている部分の膜のエッチングを行う。次に、フォトレジストをアッシングすることにより、残存膜厚が少ない部分のフォトレジストが除去される。次に、フォトレジストの残存膜厚が少なかった部分(フォトレジストが除去されている)で膜のエッチングを行う。これにより、一回の写真製版工程により形成する膜の膜厚を変化させることができる。
第四の写真製版工程による第二の絶縁膜7のパターニングは、まず、ハーフトーンのマスクを用いて露光を行い、フォトレジストの残存膜厚を反射画素電極65上の被覆部分71では他の第二の絶縁膜7を残存させる部分より少なく形成する。次に、ドライエッチング法により第二の絶縁膜7および第一の絶縁膜3をエッチングしてコンタクトホール82、83、84を形成する。続けて、酸素プラズマ等によりフォトレジストをアッシングして反射画素電極65上のフォトレジストを除去して第二の絶縁膜7を露出させる。その後、再度第二の絶縁膜7のエッチングを行う。このとき、エッチング条件を制御して反射画素電極65上に残存させる第二の絶縁膜7の被覆部分71の膜厚を制御する。なお、第二の絶縁膜のエッチングをドライエッチング法で行うことにより、エッチング、アッシング、エッチングと連続して行うことができる。以降、上記実施の形態3と同様の工程により半透過型液晶表示装置を形成する。
以上のように、本実施の形態4では、上記実施の形態3と同様の効果を得ることができると共に、反射画素電極65上の第二の絶縁膜7の被覆部分71の残存膜厚を薄くすることにより、上記実施の形態3と比して反射画素電極65における反射特性が向上する。
実施の形態5
図9は、本発明の実施の形態5における半透過型液晶表示装置を構成するTFTアレイ基板の製造プロセスフローを示す断面図である。図中、同一、相当部分には同一符号を付している。
本実施の形態における半透過型液晶表示装置の構造については、上記実施の形態1と同様であるので説明を省略する。次に、本実施の形態における半透過型液晶表示装置の製造工程について、図9を用いて説明する。
まず、透明絶縁性基板1上に第一の導電膜2を成膜し、第一の写真製版工程にてパターニングしてゲート端子23、ゲート配線22、ゲート電極21、補助容量電極および補助容量配線24を形成する(図9(a))。なお、ゲート電極21、ゲート配線22、ゲート端子23、補助容量電極および補助容量配線24の膜組成および製造工程は上記実施の形態1と同様であるので説明を省略する。
次に、第一の絶縁膜3、半導体能動膜4、オーミックコンタクト膜5を連続して成膜し、第二の写真製版工程にて半導体能動膜4とオーミックコンタクト膜5をパターニングする(図9(b))。なお、第一の絶縁膜3、半導体能動膜4、オーミックコンタクト膜5の膜組成および製造工程は上記実施の形態1と同様であるので説明を省略する。
次に、スパッタリング法等により第二の導電膜6を成膜する。第二の導電膜6としては、例えばクロム、モリブデン、タンタル、チタンまたはこれらを主成分とする合金からなる下層の第1層6a、アルミニウム、銀(Ag)またはこれらを主成分とする合金を中間の第2層6bとし、最上の第3層6cにクロム、モリブデン、タンタル、チタンまたはこれらを主成分とする合金を設けた三層構造を有した薄膜を用いることができる。本実施の形態5では、第二の導電膜6として第1層6aを膜厚100nmのクロム膜、第2層6bを膜厚100nmのAlCu膜、第3層6cを膜厚10nmのCr膜を成膜する。
なお、第二の導電膜6の下層の第1層6aは、第一の絶縁膜3との密着性を向上させるために設けられている。また、第二の導電膜6は後述の透明導電膜形成工程でスパッタリング雰囲気に晒されるため、第二の導電膜6の最上の第3層6cとして、スパッタリング雰囲気に晒された場合においても表面酸化が生じにくい導電性金属薄膜を用いることにより、第二の導電膜6と透明導電膜9とのコンタクト抵抗が上昇するのを防止している。
次に、第三の写真製版工程にて第二の導電膜6をパターニングし、ソース端子64、ソース配線63、ソース電極61、ドレイン電極62、反射画素電極65を形成する。このとき、ドレイン電極62と反射画素電極65は同一層内で連続して繋がって形成されており、すなわち、ドレイン電極62と反射画素電極65は同一層内で電気的に接続されている。なお、第二の導電膜6のエッチングは、公知のエッチャントを用いてウエットエッチング法で行うことができる。続いて、TFT部のオーミックコンタクト膜5の中央部をエッチング除去し、図9(c)に示すように半導体能動膜4を露出させる。
次に、プラズマCVD法等により第二の絶縁膜7を成膜する。第二の絶縁膜7としては、第一の絶縁膜3と同様の材質により形成することができ、膜厚は下層パターンのカバレッジを考慮して決めることが好ましい。本実施の形態では、第二の絶縁膜7として膜厚400nmのSiN膜を成膜する。
次に、第四の写真製版工程にて第二の絶縁膜7および第一の絶縁膜3をパターニングし、図9(d)に示すように、反射画素電極65上に開口部81、ゲート端子23上にコンタクトホール82、ソース端子64上にコンタクトホール83を形成する。なお、ゲート端子23上の第一の絶縁膜3および第二の絶縁膜7は、一度にエッチングされてコンタクトホール82が形成される。また、第二の絶縁膜7および第一の絶縁膜3のエッチングにおいては、コンタクトホール内での導電性薄膜のカバレッジを向上させるために、テーパーエッチングすることが好ましい。
次に、スパッタリング法等により透明導電膜を成膜する。透明導電膜としてはITO、SnOなどを用いることができ、特に化学的安定性の観点からITOを用いることが好ましい。本実施の形態では、透明導電膜として膜厚80nmのa−ITOを成膜する。
次に、第五の写真製版工程にて透明導電膜をパターニングし、透過画素電極91および端子パターン92、93を形成する。このとき、コンタクトホール82、83内、および反射画素電極65と透過画素電極91の接続部にあたる開口部81の側壁部は透明導電膜により被覆されている。反射画素電極65と透明画素電極91との接続部では、反射画素電極65のドレイン電極62から遠い側の制限された部分に透明画素電極91が接合することにより、反射画素電極65と透明画素電極91とが接続される。また、反射画素電極65等を構成している第二の導電膜6の最上層の第3層6cとして、スパッタリング雰囲気に晒された場合においても表面酸化が生じにくいCr等を用いることにより、反射画素電極65と透過画素電極91は良好なコンタクト抵抗を得ることができ、透過画素電極91は反射画素電極65を介してドレイン電極62と電気的に接続されている。
次に、反射画素電極65上で、第二の絶縁膜7に形成された開口部81により露出している第二の導電膜6の最上の第3層6cであるCrをエッチング除去する(図9(e))。これにより、反射画素電極65の表面には反射率の高いAlCu合金膜が露出し、良好な反射特性を得ることができる。以降、上記実施の形態1と同様の工程により半透過型液晶表示装置を形成する。
以上のように、本実施の形態5においても、上記実施の形態1と同様に、反射画素電極65をソース電極61、ドレイン電極62、ソース配線63等を構成する第二の導電膜6を用いて形成すると共に、材料コストが高い有機樹脂膜からなる層間絶縁膜を用いない構成とすることにより、半透過型液晶表示装置の製造コストを低減することができる。
また、反射画素電極65を構成している第二の導電膜6の最上の第3層6cとして、スパッタリング雰囲気に晒されても表面酸化が生じにくいCr等を用い、かつ最終工程でこの第3層6cをエッチング除去することにより、反射画素電極65の形成後に透過画素電極91が形成される層構成においても、反射画素電極65と透過画素電極91との接続部は良好なコンタクト抵抗を得ることができると共に、反射画素電極65の表面には反射率の高いAlCu合金膜が露出するため、良好な反射特性を得ることができる。
本発明は、液晶表示装置に利用され、特に低消費電力化が要求される中、小型の携帯情報機器のモニターとして利用することができる。
本発明の実施の形態1における半透過型液晶表示装置を構成するTFTアレイ基板の一画素を示す平面図である。 本発明の実施の形態1における半透過型液晶表示装置を構成するTFTアレイ基板の製造プロセスフローを示す断面図である。 各種金属材料の各波長における反射率を示す図である。 本発明の実施の形態2における半透過型液晶表示装置を構成するTFTアレイ基板の一画素を示す平面図である。 本発明の実施の形態2における半透過型液晶表示装置を構成するTFTアレイ基板を示す断面図である。 本発明の実施の形態3における半透過型液晶表示装置を構成するTFTアレイ基板の一画素を示す平面図である。 本発明の実施の形態3における半透過型液晶表示装置を構成するTFTアレイ基板の製造プロセスフローを示す断面図である。 本発明の実施の形態4における半透過型液晶表示装置を構成するTFTアレイ基板を示す断面図である。 本発明の実施の形態5における半透過型液晶表示装置を構成するTFTアレイ基板の製造プロセスフローを示す断面図である。
符号の説明
10 TFTアレイ基板、1 透明絶縁性基板、2 第一の導電膜、21 ゲート電極、22 ゲート配線、23 ゲート端子、24 補助容量配線、
3 第一の絶縁膜(ゲート絶縁膜)、4 半導体能動膜、5 オーミックコンタクト膜、6 第二の導電膜、61 ソース電極、62 ドレイン電極、63 ソース配線、
64 ソース端子、65 反射画素電極、7 第二の絶縁膜、71 被覆部分、
81 開口部、82、83、84 コンタクトホール、9 透明導電膜、
91 透過画素電極、94 被覆部分、92、93 端子パターン。

Claims (12)

  1. 1画素内に光を透過する透過画素電極と光を反射する反射画素電極を有するTFTアレイ基板と、対向透明電極を有する対向基板との間に液晶が配置されてなる半透過型液晶表示装置において、
    前記TFTアレイ基板は、
    第一の導電膜から構成され、透明絶縁性基板上に形成された複数本のゲート電極を備えたゲート配線
    前記第一の導電膜の上に形成された第一の絶縁膜と、
    前記第一の絶縁膜上に前記ゲート電極と対向するように形成された半導体層と、
    第二の導電膜から構成され、前記半導体層上に配置されたソース電極を備えて前記第一の絶縁膜上に形成され、前記ゲート配線と交差する複数本のソース配線
    前記第二の導電膜から構成され、前記半導体層上に配置されたドレイン電極と、
    前記ゲート電極と、前記半導体層と前記ソース電極と、前記ドレイン電極からなる薄膜トランジスタと、
    記薄膜トランジスタおよび前記第二の導電膜の上に形成された第二の絶縁膜を備え、
    前記反射画素電極は、前記第二の導電膜により形成され、前記ドレイン電極から延びて前記ドレイン電極に繋がっており、
    記第二の絶縁膜は、前記反射画素電極上に開口部を有し、
    前記透明画素電極は、前記反射画素電極と並んで前記透明絶縁性基板上に配置され、前記開口部を介して、前記反射画素電極の前記ドレイン電極から遠い側の制限された部分に電気的に接続されたことを特徴とする半透過型液晶表示装置。
  2. 前記開口部は、前記透過画素電極との電気的接続に寄与する領域を除いて、前記反射画素電極のほぼ全面を前記TFTアレイ基板の表面に露出していることを特徴とする請求項1記載の半透過型液晶表示装置。
  3. 前記反射画素電極は、前記透過画素電極との電気的接続に寄与する領域を除いて、そのほぼ全面が前記第二の絶縁膜の被覆部分により覆われていることを特徴とする請求項1記載の半透過型液晶表示装置。
  4. 前記第二の絶縁膜の被覆部分は、前記第二の絶縁膜の他の部分よりも膜厚が薄く形成されていることを特徴とする請求項記載の半透過型液晶表示装置。
  5. 前記反射画素電極は、少なくともその表面層が反射率の高いAl、Agまたはこれらを主成分とする合金により構成されていることを特徴とする請求項1〜請求項のいずれか一項記載の半透過型液晶表示装置。
  6. 前記反射画素電極は、少なくともその表面層がAl、Agまたはこれらを主成分とする合金の窒化膜により覆われていることを特徴とする請求項1〜請求項のいずれか一項記載の半透過型液晶表示装置。
  7. 前記反射画素電極は、Cr、Mo、Ti、Taまたはこれらを主成分とする合金を第1層とし、Al、Agまたはこれらを主成分とする合金を第2層とする二層構造であり、前記反射画素電極の前記透過画素電極との電気的接続に寄与する領域においては、前記第2層が部分的に除去され、前記反射画素電極の前記第1層を介してなされていることを特徴とする請求項または請求項記載の半透過型液晶表示装置。
  8. 前記反射画素電極は、前記透過画素電極との電気的接続に寄与する領域においては、Cr、Mo、Ti、Taまたはこれらを主成分とする合金を第1層、Al、Agまたはこれらを主成分とする合金を第2層、Cr、Mo、Ti、Taまたはこれらを主成分とする合金を第3層とする三層構造であり、前記第二の絶縁膜に形成された前記開口部により前記TFTアレイ基板の表面に露出している領域では、前記第3層が除去されて前記第2層が露出した二層構造であることを特徴とする請求項2記載の半透過型液晶表示装置。
  9. 1画素内に光を透過する透過画素電極と光を反射する反射画素電極を有するTFTアレイ基板と、対向透明電極を有する対向基板との間に液晶が配置されてなる半透過型液晶表示装置の製造方法において、
    前記TFTアレイ基板の製造方法は、
    透明絶縁性基板上に第一の導電膜を成膜し、それをパターニングしてゲート電極とゲート配線を形成する工程と、
    前記第一の導電膜の上に第一の絶縁膜、半導体能動膜、オーミックコンタクト膜を順次成膜する工程と、
    前記半導体能動膜と前記オーミックコンタクト膜をパターニングして前記ゲート電極の上に前記第一の絶縁膜を介して半導体層を形成する工程と、
    前記第一の絶縁膜および前記半導体層の上に第二の導電膜を成膜し、この第二の導電膜をパターニングすることにより、ソース電極を有するソース配線ドレイン電極を形成するとともに、前記反射画素電極を、前記ドレイン電極から延びてこのドレイン電極に繋がるようにして、同時に形成する工程と、
    前記第一の絶縁膜および前記第二の導電膜の上に第二の絶縁膜を成膜する工程と、
    前記第二の絶縁膜をパターニングして前記反射画素電極上の前記第二の絶縁膜に開口部を形成する工程と、
    前記第二の絶縁膜上および前記開口部内に透明導電膜を成膜し、それをパターニングして、前記透明画素電極を前記反射画素電極と並んで前記透明絶縁性基板上に形成するとともに、前記開口部を介して、前記ドレイン電極から遠い側の前記反射画素電極の制限された部分に、前記透明画素電極を電気的に接続する工程を備えたことを特徴とする半透過型液晶表示装置の製造方法。
  10. 前記第二の導電膜は、Cr、Mo、Ti、Taまたはこれらを主成分とする合金を第1層とし、Al、Agまたはこれらを主成分とする合金を第2層とする二層構造を有し、前記第二の絶縁膜に前記開口部を形成した後、前記透明導電膜を成膜する前に、前記反射画素電極の前記第2層を部分的にエッチング除去する工程を備えたことを特徴とする請求項記載の半透過型液晶表示装置の製造方法。
  11. 前記第二の導電膜は、Cr、Mo、Ti、Taまたはこれらを主成分とする合金を第1層、Al、Agまたはこれらを主成分とする合金を第2層、Cr、Mo、Ti、Taまたはこれらを主成分とする合金を第3層とする三層構造を有し、前記第二の絶縁膜上および前記開口部内に透明導電膜を成膜し、それをパターニングして前記透過画素電極を形成した後、前記透過画素電極との電気的接続に寄与する領域を除いて、前記開口部により露出している前記反射画素電極の第3層をエッチング除去する工程を備えたことを特徴とする請求項記載の半透過型液晶表示装置の製造方法。
  12. 前記第二の絶縁膜をパターニングする工程にハーフトーン露光プロセスを用い、前記反射画素電極上の前記第二の絶縁膜に開口部を形成すると共に、前記反射画素電極上の前記第二の絶縁膜に、他の部分よりも薄い被覆部分を形成することを特徴とする請求項記載の半透過型液晶表示装置の製造方法。
JP2004110299A 2004-04-02 2004-04-02 半透過型液晶表示装置およびその製造方法 Expired - Fee Related JP4191641B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004110299A JP4191641B2 (ja) 2004-04-02 2004-04-02 半透過型液晶表示装置およびその製造方法
TW094108003A TW200601569A (en) 2004-04-02 2005-03-16 Semitransparent liquid crystal display and its manufacturing method
US11/093,223 US7733446B2 (en) 2004-04-02 2005-03-30 Semitransmissive liquid crystal display device and manufacturing method thereof
KR1020050027047A KR100659385B1 (ko) 2004-04-02 2005-03-31 반투과형 액정표시장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004110299A JP4191641B2 (ja) 2004-04-02 2004-04-02 半透過型液晶表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005292660A JP2005292660A (ja) 2005-10-20
JP4191641B2 true JP4191641B2 (ja) 2008-12-03

Family

ID=35053876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004110299A Expired - Fee Related JP4191641B2 (ja) 2004-04-02 2004-04-02 半透過型液晶表示装置およびその製造方法

Country Status (4)

Country Link
US (1) US7733446B2 (ja)
JP (1) JP4191641B2 (ja)
KR (1) KR100659385B1 (ja)
TW (1) TW200601569A (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4083752B2 (ja) 2005-01-31 2008-04-30 三菱電機株式会社 アクティブマトリクス基板及びその製造方法
JP3892882B2 (ja) 2005-06-13 2007-03-14 三菱電機株式会社 半透過型液晶表示装置
JP4663485B2 (ja) * 2005-11-04 2011-04-06 三菱電機株式会社 薄膜トランジスタアレイ及びその製造方法、半透過型液晶表示装置
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型tft基板及び反射型tft基板の製造方法
JP5011479B2 (ja) * 2006-02-14 2012-08-29 株式会社ジャパンディスプレイイースト 表示装置の製造方法
KR20070082957A (ko) * 2006-02-20 2007-08-23 삼성전자주식회사 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
JP4419972B2 (ja) * 2006-03-14 2010-02-24 エプソンイメージングデバイス株式会社 液晶装置及び電子機器
JP4640227B2 (ja) * 2006-03-24 2011-03-02 三菱電機株式会社 マイクロストリップ線路回路
TWI839708B (zh) * 2006-05-16 2024-04-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
CN100412632C (zh) * 2006-06-30 2008-08-20 友达光电股份有限公司 半反射半穿透液晶显示器的阵列基板的制造方法
JP4943454B2 (ja) * 2007-01-24 2012-05-30 シャープ株式会社 液晶表示装置
WO2008111259A1 (ja) * 2007-03-15 2008-09-18 Sharp Kabushiki Kaisha 液晶表示装置及びその製造方法
JP5026162B2 (ja) * 2007-06-21 2012-09-12 株式会社ジャパンディスプレイイースト 液晶表示装置
WO2009078198A1 (ja) * 2007-12-18 2009-06-25 Sharp Kabushiki Kaisha 液晶表示装置
TWI405017B (zh) * 2008-12-18 2013-08-11 Lg Display Co Ltd 顯示裝置之陣列基板及其製造方法
US8237163B2 (en) 2008-12-18 2012-08-07 Lg Display Co., Ltd. Array substrate for display device and method for fabricating the same
KR101783066B1 (ko) * 2010-01-20 2017-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동방법
TWI471949B (zh) * 2012-11-16 2015-02-01 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板與顯示器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3281167B2 (ja) 1994-03-17 2002-05-13 富士通株式会社 薄膜トランジスタの製造方法
JP4167335B2 (ja) 1998-01-30 2008-10-15 シャープ株式会社 液晶表示装置
JP4363684B2 (ja) * 1998-09-02 2009-11-11 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ基板およびこれを用いた液晶表示装置
JP4603190B2 (ja) 2001-04-16 2010-12-22 株式会社日立製作所 液晶表示装置
JP2002341366A (ja) 2001-05-18 2002-11-27 Hitachi Ltd 液晶表示装置
KR100790352B1 (ko) * 2001-05-22 2008-01-02 엘지.필립스 엘시디 주식회사 반사형과 반사투과형 액정표시장치와 그 제조방법
TWI282874B (en) 2001-06-06 2007-06-21 Chi Mei Optoelectronics Corp Transflective liquid crystal display
TW525020B (en) * 2001-07-27 2003-03-21 Chi Mei Optoelectronics Corp Liquid crystal display
KR100776756B1 (ko) * 2001-08-01 2007-11-19 삼성전자주식회사 반사-투과형 액정표시장치 및 이의 제조 방법
TW526615B (en) 2001-08-24 2003-04-01 Prime View Int Co Ltd Structure and manufacturing method for thin film transistor liquid crystal display
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
JP2003222854A (ja) * 2002-01-31 2003-08-08 Casio Comput Co Ltd 液晶表示装置およびその製造方法
JP3977099B2 (ja) 2002-02-25 2007-09-19 株式会社アドバンスト・ディスプレイ 液晶表示装置及びその製造方法
KR100915231B1 (ko) * 2002-05-17 2009-09-02 삼성전자주식회사 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법
US7286204B2 (en) * 2003-03-28 2007-10-23 Samsung Electronics Co., Ltd. Spacers for display devices
KR100951348B1 (ko) * 2003-04-04 2010-04-08 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
US7072012B2 (en) * 2003-05-12 2006-07-04 Lg.Philips Lcd Co., Ltd. Liquid crystal display device including data line divided into first and second branch lines and method of fabricating the same

Also Published As

Publication number Publication date
JP2005292660A (ja) 2005-10-20
TW200601569A (en) 2006-01-01
US7733446B2 (en) 2010-06-08
KR100659385B1 (ko) 2006-12-19
US20050219451A1 (en) 2005-10-06
TWI294184B (ja) 2008-03-01
KR20060045080A (ko) 2006-05-16

Similar Documents

Publication Publication Date Title
JP4191642B2 (ja) 半透過型液晶表示装置およびその製造方法
JP4191641B2 (ja) 半透過型液晶表示装置およびその製造方法
JP4802462B2 (ja) 薄膜トランジスタアレイ基板の製造方法
KR100287666B1 (ko) 액티브매트릭스기판
JP2006201793A (ja) 薄膜トランジスタ表示パネル及びその製造方法
JPH11281992A (ja) 液晶表示装置及びその製造方法
JP2006049889A (ja) 薄膜トランジスタ表示板及びその製造方法
US6972434B2 (en) Substrate for display, method of manufacturing the same and display having the same
US7492418B2 (en) Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof
KR100832511B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법과, 반투과형액정 표시장치
KR20120099009A (ko) Mofet을 위한 마스크 레벨 감소
JP5096006B2 (ja) 接触部及びその製造方法、薄膜トランジスタ表示板及びその製造方法
JP3861895B2 (ja) 半透過型液晶表示装置およびその製造方法
US7315340B2 (en) Transflective liquid crystal display device
US7826014B2 (en) Semi-transparent TFT array substrate, and semi-transparent liquid crystal display with transparent pixel electrode and contrast reduction preventive electrode connected in the same layer
JP4219717B2 (ja) 表示装置の製造方法、液晶表示装置並びに金属膜のパターニング方法。
JP2008241821A (ja) 半透過型液晶表示装置
JP2005266475A (ja) 半透過型液晶表示装置
JP4084630B2 (ja) 液晶表示装置
JP2009300636A (ja) 液晶表示パネルおよびその製造方法
KR20070019456A (ko) 좁은 폭의 액티브심을 포함하는 액정 표시 장치용 배선의제조 방법
JPH11212109A (ja) 液晶表示装置用基板
JP2008102542A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080918

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4191641

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130926

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees