[go: up one dir, main page]

KR100915231B1 - 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법 - Google Patents

저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법

Info

Publication number
KR100915231B1
KR100915231B1 KR1020020027414A KR20020027414A KR100915231B1 KR 100915231 B1 KR100915231 B1 KR 100915231B1 KR 1020020027414 A KR1020020027414 A KR 1020020027414A KR 20020027414 A KR20020027414 A KR 20020027414A KR 100915231 B1 KR100915231 B1 KR 100915231B1
Authority
KR
South Korea
Prior art keywords
gate
insulating film
thin film
film transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020020027414A
Other languages
English (en)
Other versions
KR20030089268A (ko
Inventor
양성훈
홍완식
정관욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020020027414A priority Critical patent/KR100915231B1/ko
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US10/150,482 priority patent/US6933568B2/en
Priority to CNB038088479A priority patent/CN100480420C/zh
Priority to AU2003269049A priority patent/AU2003269049A1/en
Priority to PCT/KR2003/000083 priority patent/WO2003097897A1/en
Priority to JP2004505409A priority patent/JP4403066B2/ja
Publication of KR20030089268A publication Critical patent/KR20030089268A/ko
Priority to US11/071,544 priority patent/US7323371B2/en
Priority to US11/950,476 priority patent/US7902549B2/en
Application granted granted Critical
Publication of KR100915231B1 publication Critical patent/KR100915231B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터 및 그 제조방법에 관한 것으로, 보다 상세하게는 CVD법 또는 PECVD법으로 절연막을 증착하여 반도체 소자의 보호막 형성시 실란기체를 사용함으로써 저유전율 절연막의 물성은 그대로 유지하면서도 증착 속도를 크게 개선함으로써 기생 용량 문제를 해소하여 고개구율 구조를 실현할 수 있고, 공정 시간을 단축할 수 있는 반도체 소자의 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터 및 그 제조방법에 관한 것이다.

Description

저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터 및 그 제조방법{DEPOSITION METHOD OF INSULATING LAYERS HAVING LOW DIELECTRIC CONSTANT OF SEMICONDUCTOR DEVICE, A THIN FILM TRANSISTOR SUBSTRATE USING THE SAME AND A METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 소자의 저유전율 절연막의 증착방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 보호막을 형성하는 방법에서 사용되는 CVD 또는 PECVD 공정에 실란(SiH4) 기체를 첨가하여 저유전율 절연막의 증착 속도를 크게 증가시킬 수 있는 저유전율 절연막의 증착방법에 관한 것이다.
박막 트랜지스터 기판은 액정 표시 장치나 유기 EL(electro luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 기판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연막 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 보호막 등으로 이루어져 있다. 박막 트랜지스터는 게이트 배선의 일부인 게이트 전극과 채널을 형성하는 반도체층, 데이터 배선의 일부인 소스 전극과 드레인 전극 및 게이트 절연막과 보호막 등으로 이루어진다. 박막 트랜지스터는 게이트 배선을 통하여 전달되는 주사 신호에 따라 데이터 배선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자이다.
이러한 박막 트랜지스터 기판을 사용하는 대표적 장치로서 액정 표시 장치가 있는데, 액정 표시 장치가 점차 대형화, 고정세화 되어 감에 따라 각종 기생 용량의 증가로 인한 신호 왜곡 문제가 시급히 해결해야 할 문제로 대두되고 있다. 또한, 노트북 컴퓨터에서의 소비 전력 감소와 TV용 액정 표시 장치에서의 가시청 거리를 증가시키기 위한 휘도 향상의 필요성에 따라 개구율 증대 요구가 커지고 있다. 그런데 개구율을 증대시키기 위하여는 화소 전극을 데이터 배선 위에까지 중첩되도록 형성할 필요성이 있으나, 이렇게 할 경우 화소 전극과 데이터선 사이의 기생 용량이 증가하게 된다. 기생 용량 증가로 인한 문제를 해결하기 위하여는 화소 전극과 데이터선 사이의 수직 이격을 충분히 확보하여야 하는데, 수직 이격 확보를 위하여 종래에는 주로 유기 절연막으로 보호막을 형성한다. 그러나 유기 절연막을 이용하는 공정은 다음과 같은 단점을 가진다. 먼저, 재료비가 고가이다. 특히 스핀 코팅시 손실되는 양이 많아서 재료비의 증가를 부추긴다. 다음, 유기 절연막은 내열성이 부족하여 후속 공정이 제약을 많이 받는다. 또, 재료의 뭉침 등으로 인하여 불순물 입자가 발생하는 빈도가 높다. 상부막 및 하부막과의 접착력이 취약하다. 보호막 위에 형성되는 화소 전극 형성시 식각 오차가 매우 크다.
한편, 일반적으로 SiO2 및 SiN의 유전 박막은 여러 형태의 전기적인 소자를 제조할 때 사용된다. 상기 물질들은 실리콘 IC's로부터 평판 디스플레이(Flat Panel Displays)의 광학파 유도장치(Optical wave guides)를 제조하기 위한 최적화된 공정의 연구가 계속적으로 진행되고 있다.
대부분의 경우, 상기 물질은 모든 소자 요구 및 강한 전기적 및 기계적 물성을 제공한다. 그런데, 최근의 소자의 성능을 개선하기 위한 방법은 도전층을 더 근접되게 하거나 함께 밀착하는 것이다. 더욱이, 현재 사용되고 있는 소자들은 휴대용으로 일정한 AC 결합보다는 오히려 배터리 상에 흐르는데 필요한 더 낮은 전력 소비가 중요시되고 있다. 따라서, 더 높은 전력소비 및 더 느린 작동 속도를 야기하는 전기용량 결합을 감소시키기 위해서는 저유전상수를 갖는 새로운 물질이 요구된다.
이러한 문제를 해결하기 위한 것으로, 부가적인 기능기를 제외하고는 저밀도인 Si-C 결합을 기본으로 하는 물질이 사용되고 있다. 상기 물질은 저밀도를 나타내어 저유전상수를 갖는다. 이러한 물질은 a-SiCOH 또는 실리콘 옥시카바이드(silicon oxycarbide)이며, 2.7 내지 3.5의 저유전상수값을 나타내어 반도체 소자의 성능을 크게 개선할 수 있다.
따라서, TFT-LCD 패널의 층간절연막 및 보호막으로 a-SiCOH, a-Si:O:F 등 CVD법으로 증착되는 저유전율 절연막을 사용하면, 데이터 배선과 화소(pixel) 전극 사이의 결합 정전용량(coupling capacitance)을 줄여 RC 시간 지연(time delay) 및 크로스 톡(cross-talk)을 감소시킬 수 있다. 특히 초고개구율 구조를 실현하기 위해서는 화소 전극을 데이터 전극 위로 오버랩하여야 한다. 그러나, 종래 보호막 중 하나인 SiNx 보호막은 로드 정전용량(load capacitance)이 매우 커져 화상 구현이 곤란하였다. 따라서 절연보호막의 유전상수는 가능한 한 낮아야 하며, 보호막 두께를 증가시켜 수직 방향으로의 충분한 이격이 필요하다. 이를 위해, 상기 CVD법으로 증착한 보호막이 주로 사용되고 있다.
CVD법으로 증착되는 저유전율 층간 절연막인 a-SiCOH 막에서는 그 용도에 따라 결합 정전용량(coupling capacitance)를 감소시키기 위해 수 ㎛의 두께가 요구된다. 통상적으로 반도체 공정에서의 절연박막은 수천에 불과하므로, 이러한 두께 증가에 따른 처리량(throughput)의 저하를 보상하기 위해서는 매우 빠른 증착 속도가 요구된다.
통상적으로 a-SiCOH 박막은 주 소오스 기체(main source gas)인 SiH(CH3)3(이하 Z3MS™라고 함)에 산화제인 N2O 또는 O2, 및 균일성(uniformity) 개선 및 특성 안정화 등을 위해 Ar 또는 He과 같은 불활성 기체를 첨가하여 PECVD (plasma enhanced chemical vapor deposition) 법에 의해 증착한다. 상기 a-SiCOH 박막의 경우 소오스 기체(예를 들면, 트리메틸실란)의 유량을 증가시키면 증착 속도도 빨라지는 것으로 알려져 있다. 그러나, 상기 방법의 경우 기본 소오스 기체의 유량이 증가함에 따라 기계적 강도가 감소하여, 후속공정에서 손상을 입을 정도로 부드러운 박막이 형성되며, 상대적으로 고가인 소오스 기체의 소모량 증가에 따른 제조비용이 증가하게 되는 문제가 있다. 또한 최저의 유전상수(k)를 갖도록 최적화된 CVD 증착 공정의 제반 파라미터(parameter)들을 변화시키게 되면, 유전상수가 급격히 증가하여 두께를 더욱 증가시켜야 하는 악순환에 빠지게 된다. 도 1에서 나타난 바와 같이 전체 소오스 기체의 유량[Z3MS + N2O]이 증가함에 따라 유전상수가 거의 직선적으로 증가함을 알 수 있다.
상기와 같은 종래 기술의 문제점을 해결하기 위하여, 본 발명은 저 유전상수 값을 유지하고 다른 물성은 그대로 보존하면서 증착 속도만을 크게 향상시켜 기생 용량 문제를 해소하여 고개구율 구조를 실현할 수 있고, 공정 시간을 단축할 수 있는 반도체 소자의 저유전 절연막의 증착방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 상기 방법으로 증착된 절연막을 보호막으로 사용하여 제조된 반도체 소자 및 그 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 기판(substrate)이 포함된 증착 챔버에 기체 상태의 기본 소스, 실란(SiH4), 및 산화제를 포함하는 반응기체 혼합물을 첨가하여 CVD법 또는 PECVD법으로 a-SiCOH 박막을 증착하는 단계를 포함하는 반도체 소자의 저유전율 절연막의 증착방법을 제공한다.
또한 본 발명은 절연기판에 제1 절연막, 제2절연막, 버퍼층, 게이트 절연막, 및 보호막 패턴을 적어도 하나 포함하는 반도체 소자에 있어서,
상기 제1 절연막, 제2절연막, 버퍼층, 게이트 절연막, 및 보호막 패턴 중 적어도 하나는 실란(SiH4) 기체를 첨가하여 CVD법 또는 PECVD법으로 증착된 저유전율 절연막인 것을 특징으로 하는 반도체 소자를 제공한다.
또한 본 발명은 절연 기판, 제1 절연막, 박막 트랜지스터, 제2 절연막 및 화소전극을 포함하는 반도체 소자에 있어서,
상기 제1 절연막 및 제2 절연막 중 적어도 하나가 실란(SiH4) 기체를 첨가하여 CVD법 또는 PECVD법으로 증착된 저유전율 절연막인 것을 특징으로 하는 반도체 소자를 제공한다.
또한 본 발명은 절연 기판, 데이터 배선, 색필터, 버퍼층, 게이트 배선, 게이트 절연막, 반도체층, 및 화소 배선을 포함하는 반도체 소자에 있어서,
상기 버퍼층 및 게이트 절연막 중 적어도 하나가 실란(SiH4) 기체를 첨가하여 CVD법 또는 PECVD법으로 증착된 저유전율 절연막인 것을 특징으로 하는 반도체 소자를 제공한다.
또한 본 발명은 절연 기판, 게이트선, 게이트 배선, 게이트 절연막, 반도체층 패턴, 접촉층 패턴, 데이터 배선, 보호막 패턴, 및 투명 전극층 패턴을 포함하는 반도체 소자에 있어서,
상기 게이트 절연막 및 보호막 패턴 중 적어도 하나가 실란(SiH4) 기체를 첨가하여 CVD법 또는 PECVD법으로 증착된 저유전율 절연막인 것을 특징으로 하는 반도체 소자를 제공한다.
또한, 본 발명은 절연 기판, 상기 절연 기판 위에 형성되어 있는 제1 신호선, 상기 제1 신호선 위에 형성되어 있는 제1 절연막, 상기 제1 절연막 위에 형성되어 있으며 상기 제1 신호선과 교차하고 있는 제2 신호선, 상기 제1 신호선 및 상기 제2 신호선과 연결되어 있는 박막 트랜지스터, 저유전율 절연막이며 상기 박막 트랜지스터 위에 형성되어 있으며 상기 박막 트랜지스터의 소정 전극을 노출시키는 제1 접촉구를 가지는 제2 절연막, 상기 제2 절연막 위에 형성되어 있으며 상기 제1 접촉구를 통하여 상기 박막 트랜지스터의 소정 전극과 연결되어 있는 제1 화소 전극을 포함하는 박막 트랜지스터 기판을 제공한다.
이때, 제1 절연막은 저유전율 절연막인 하부막과 질화 규소막인 상부막으로 이루어질 수 있고, 제2 절연막은 표면에 요철 패턴을 가질 수 있다. 또한, 상기 화소 전극은 빛을 반사시키는 불투명한 도전 물질 또는 투명한 도전 물질로 이루어져 있다.
또한 본 발명은 절연 기판 위에 형성되어 있는 데이터선을 포함하는 데이터 배선, 상기 절연 기판 위에 형성되어 있는 적, 녹, 청의 색필터, 저유전율 절연막이며 상기 데이터 배선 및 상기 색필터 위에 형성되어 있고 상기 데이터 배선의 소정 부분을 노출시키는 제1 접촉구를 가지는 버퍼층, 상기 버퍼층 위에 형성되어 있으며, 상기 데이터선과 교차하여 화소를 정의하는 게이트선 및 상기 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선, 상기 게이트 배선 위에 형성되어 있고 상기 제1 접촉구의 적어도 일부분을 노출시키는 제2 접촉구를 가지는 게이트 절연막, 상기 게이트 전극 상부의 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 제1 접촉구 및 상기 제2 접촉구를 통하여 상기 데이터선과 연결되어 있으며 적어도 일부분이 상기 반도체층과 접하고 있는 소스용 전극, 상기 반도체층 위에서 상기 소스용 전극과 마주하고 있는 드레인용 전극 및 상기 드레인용 전극과 연결되어 있는 화소 전극을 포함하는 화소 배선을 포함하는 박막 트랜지스터 기판을 제공한다.
또한 본 발명은 절연 기판, 상기 기판 위에 형성되어 있으며 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선, 상기 게이트 배선 위에 형성되어 있으며 적어도 상기 게이트 패드를 노출시키는 접촉구를 가지는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층 패턴, 상기 반도체층 패턴 위에 형성되어 있는 접촉층 패턴, 상기 접촉층 패턴 위에 형성되어 있고 상기 접촉층 패턴과 실질적으로 동일한 형태를 가지며 소스 전극, 드레인 전극, 데이터선 및 데이터 패드를 포함하는 데이터 배선, 상기 데이터 배선 위에 형성되어 있으며 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극을 노출시키는 접촉구를 가지며, 저유전율 절연막으로 이루어진 보호막 패턴, 노출되어 있는 상기 게이트 패드, 데이터 패드 및 드레인 전극과 각각 전기적으로 연결되는 투명 전극층 패턴을 포함하는 액정 표시 장치용 박막 트랜지스터 기판을 제공한다.
또한 본 발명은 절연 기판 위에 게이트선, 상기 게이트선과 연결되어 있는 게이트 전극 및 상기 게이트선과 연결되어 있는 게이트 패드를 포함하는 게이트 배선을 형성하는 단계, 게이트 절연막을 형성하는 단계, 반도체층을 형성하는 단계, 도전 물질을 적층하고 패터닝하여 상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있는 데이터 패드, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극 및 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계, 저유전율 절연막을 증착하여 보호막을 형성하는 단계, 상기 게이트 절연막과 함께 상기 보호막을 패터닝하여 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극을 각각 드러내는 접촉 구멍을 형성하는 단계, 투명 도전막을 적층하고 패터닝하여 상기 접촉 구멍을 통하여 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극과 각각 연결되는 보조 게이트 패드, 보조 데이터 패드 및 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조방법을 제공한다.
또한 본 발명은 절연 기판 위에 데이터선을 포함하는 데이터 배선을 형성하는 제1 단계, 상기 기판 상부에 적, 녹, 청의 색필터를 형성하는 제2 단계, 저유전율 절연막으로 상기 데이터 배선 및 상기 색필터를 덮는 버퍼층을 형성하는 제3 단계, 상기 절연막 상부에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 제4 단계, 상기 게이트 배선을 덮는 게이트 절연막을 형성하는 제5 단계, 상기 게이트 절연막 위에 저항성 접촉층과 반도체층 패턴을 형성하는 동시에 상기 게이트 절연막과 상기 버퍼층에 상기 데이터선 일부를 드러내는 제1 접촉 구멍을 형성하는 제6 단계, 상기 섬 모양의 저항성 접촉층 패턴 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스용 전극 및 드레인용 전극과, 상기 드레인용 전극과 연결된 화소 전극을 포함하는 화소 배선을 형성하는 제7 단계, 상기 소스용 전극과 상기 드레인용 전극의 사이에 위치하는 상기 저항성 접촉층 패턴의 노출 부분을 제거하여 상기 저항성 접촉층 패턴을 양쪽으로 분리하는 제8 단계, 를 포함하는 박막 트랜지스터 기판의 제조 방법을 제공한다.
이때, 상기 박막 트랜지스터 기판에서 저유절율 절연막은 상기 증착방법으로 제조된 a-SiCOH 박막이다.
이하에서 본 발명을 더욱 상세하게 설명한다.
본 발명은 TFT-LCD 등과 같은 반도체 소자의 보호막을 형성할 때 소스 기체에 실란(SiH4) 기체를 첨가함으로써 저유전 절연막인 a-SiCOH 박막의 다른 물성은 그대로 보존하면서 박막의 증착 속도만을 개선하는 특징이 있다.
이렇게 함으로써, 본 발명은 종래 기생 용량 문제를 해소하여 고개구율 구조를 실현할 수 있고, 공정 시간을 단축할 수 있다.
상기 a-SiCOH 박막(저유전율 절연막)은 기판(substrate)이 포함된 증착 챔버에 기체 상태의 기본 소스, 실란(SiH4) 및 산화제를 포함하는 반응기체 혼합물을 첨가하여 CVD 법 또는 PECVD법에 의해 증착하여 얻을 수 있다. 이때, 균일성(uniformity) 개선 및 특성 안정화 등을 위해 Ar 또는 He과 같은 불활성 기체를 포함한다.
바람직하게는, 전력밀도(power density) 0.2 내지 1.5 (mw/㎠), 압력 1 내지 10,000 Torr, 온도 25 내지 300 ℃에서 플라즈마에 반응기체혼합물을 노출시켜 실시되는 PECVD(plasma enhanced chemical vapor deposition)법에 의해 증착한다.
본 발명은 유전상수가 3.6 이하이고, 400 내지 800 nm의 파장범위에서 95% 이상의 광투과도를 갖는 a-SiCOH 박막(저유전 절연막)을 만들기 위해, 반응 중에 실란 및 산화제의 양을 조절하는 것이 중요하다.
따라서, 상기 실란(SiH4) 기체의 첨가량은 기본 소스 기체에 대하여 1: 0.5 내지 1인 것이 바람직하다. 만일 상기 범위를 벗어나면 유전상수가 증가하여 증착 속도의 개선효과를 얻을 수 없다.
이러한 저유전율 절연막의 유전상수는 2 내지 3 인 것이 보다 바람직하다. 또한 보호막 두께는 1.5 ㎛ 이상이 바람직하며, 보다 바람직하게는 1.5 내지 4.0 ㎛이다.
상기 기판(substrate)은 액정표시소자, 광발광 다이오드 디스플레이 소자, 및 유기광발광 다이오드 디스플레이 소자로 이루어진 군으로부터 선택되는 것이 바람직하며, 액정표시소자인 것이 더욱 바람직하다.
상기 기본 소스 기체는 하기 화학식 1, 화학식 2, 화학식 3으로 표시되는 오르가노실리콘 화합물로 이루어진 군으로부터 1 종 이상 선택되는 것이 바람직하다.
[화학식 1]
SiHx(CH3)4-x
상기 식에서, x는 0, 1, 2, 3, 또는 4의 정수이고,
[화학식 2]
Si(OR1)xR2 4-x
상기 식에서,
R1 및 R2는 각각 독립적으로 또는 동시에 탄소수 1 내지 5의 알킬기 또는 알케닐기로 치환 또는 비치환된 직쇄 또는 측쇄의 탄소수 1 내지 10의 알킬기 또는 알케닐기이며, 바람직하게는 R1 및 R2는 각각 독립적으로 또는 동시에 메틸, 에틸, 프로필, 또는 비닐기이고, x는 0 내지 4의 정수이고,
[화학식 3]
사이클릭-(SiR1R2-O)n
R1 및 R2는 각각 독립적으로 또는 동시에 수소, 탄소수 1 내지 5의 알킬기 또는 알케닐기로 치환 또는 비치환된 직쇄 또는 측쇄의 탄소수 1 내지 10의 알킬기 또는 알케닐기이며, 바람직하게는 R1 및 R2는 각각 독립적으로 또는 동시에 수소, 메틸, 에틸, 프로필, 또는 비닐기이다.
상기 산화제는 O2, N2O, NO, CO2, CO, 오존, 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것이 바람직하다.
이러한 본 발명의 방법으로 증착된 a-SiCOH 박막은 반도체 소자, 바람직하게는 액정표시소자의 제조공정 중에 절연막으로 사용되어 액정표시소자의 반도체층을 덮어 효과적으로 보호할 수 있다.
이와 같이, 본 발명에 따른 방법으로 각 기체의 조합비를 최적화하여 저유전율 절연막을 증착하면 증착속도를 크게 개선시켜 기계적 강도 및 후속공정의 손상 없이 기존 SiNx 박막 대비 두께가 10배 이상 증가하는 데 따른 처리량(throughput)의 저하를 보상할 수 있으며, 상대적으로 고가인 종래 소스 기체의 소모량 증가에 따른 제조비용을 절약할 수 있다.
이하, 본 발명의 실시예 및 비교예를 기재한다. 그러나, 하기 실시예는 본 발명을 예시하는 것으로서 본 발명을 한정하는 것은 아니다.
[실시예 1 내지 9]
캐패시티블리 커플드 패러렐 플레이트(capacitively coupled parallel plate) PECVD 반응기를 사용하여 트리메틸실란(3MS), 실란(SiH4), 질소산화물(N2O) 및 아르곤(Ar)의 반응기체 혼합물과 기판으로 배어(bare) 실리콘 웨이퍼 또는 글래스 위에 저유전율 절연박막을 증착시켰다. 증착온도는 270 ℃이고, 실시예의 PECVD에 대한 다른 파라미터인 유전상수, 성장속도를 표 1에 나타내었다.
글래스 기판상에 형성된 절연막에 대한 광투과도를 측정한 결과 모두 400 내지 800 nm의 범위에서 95% 이상의 광투과도를 나타내었다.
전력(W) 압력(Torr) 3MS(sccm) N2O(sccm) Ar(sccm) SiH4 (sccm) 총 유량(sccm) 증착속도(nm/min) Kavg
실시예 1 1500 2.5 375 1688 750 187.5 3000 1.006 3.119
실시예 2 1500 2.5 375 2813 1100 187.5 4475 1.08 3.375
실시예 3 1500 2.5 375 3938 1500 187.5 6000 1.04 3.520
실시예 4 1500 2.5 375 2250 1000 375 4000 1.248 3.216
실시예 5 1500 2.5 375 3750 1500 375 6000 1.296 3.621
실시예 6 1500 2.5 375 5250 2000 375 8000 1.266 3.897
실시예 7 1500 2.5 375 1125 500 0 2000 0.506 3.043
실시예 8 1500 2.5 375 1875 800 0 3050 0.644 3.121
실시예 9 1500 2.5 375 2625 1000 0 4000 0.728 3.173
도 2에서 보면, 본 발명에서 소스 기체에 실란(SiH4) 기체를 첨가함으로써 a-SiCOH의 증착 속도는 약 60% 이상 증가함을 볼 수 있다. 이때 여타의 증착 변수(parameter)들을 잘 조절하여 주면, SiH4 첨가량이 늘어나더라도 유전상수(k)의 값을 일정하게 유지할 수 있다(도 3).
도 4는 SiH4을 첨가하지 않은 경우(기호: 푸른색 다이아몬드), 기본소스 기체의 1/2에 해당하는 SiH4을 첨가한 경우(기호: 붉은색 사각형), 소스 기체와 같은 양의 SiH4을 첨가한 경우(기호: 녹색 삼각형)의 SiH4 첨가 및 산화제의 유량에 따른 a-SiCOH 박막의 증착속도 변화를 각각 나타낸 것이다. 수직(y) 축은 산화제인 N2O 기체 대 Si 함유 기체 [Z3MS+SiH4]의 비율을 나타낸다.
도 4에서 보면, 증착 속도는 N2O의 유량과도 관계가 있는데, SiH4를 첨가하지 않는 경우 산화제/소스 기체(예를 들면, N2O/Z3MS)의 비율이 증가할수록 증착 속도도 증가하는 경향을 보이나, SiH4를 첨가한 경우에는 산화제(예를 들면, N2O) 유량이 증가하더라도 증착 속도는 거의 변화하지 않는다. 따라서 증착 속도의 개선효과는 산화제의 유량조절보다는 SiH4의 첨가에 더 크게 기인함을 확인할 수 있다.
도 5는 SiH4 첨가량이 각기 다른 수준에서 전체 유량 [소스 기체 + 산화제 + SiH4]을 1.5배 및 2배로 각각 증가시켰을 때 증착 속도의 변화량을 나타내고 있다. 도 5에서 SiH4이 첨가되지 않은 경우, [소스 기체 + 산화제]의 유량을 1.5배 (2000sccm → 3000sccm)로 증가시키면 증착속도가 약 25% 늘어나는 데 불과하지만, 소스 기체 대신 SiH4을 첨가하여 전체 유량을 3000sccm으로 증가시키면, 증착속도가 약 100% 가까이 증가함을 볼 수 있다. 또한 SiH4을 첨가한 경우에는 전체 유량 변화에 따른 증착 속도의 변화가 거의 없는 것으로 나타나, SiH4 첨가의 효과가 우세함(dominant)을 확인할 수 있다.
도 6은 SiH4 첨가 및 산화제의 유량에 따른 a-SiCOH 박막의 유전상수 변화를 나타낸 것으로 SiH4을 첨가하지 않은 경우, 소스 기체의 1/2에 해당하는 SiH4을 첨가한 경우, 소스 기체와 같은 양의 SiH4을 첨가한 경우를 각각 나타낸다. 수평(x)축은 산화제(N2O): (소스 시체 + SiH4) 기체의 비율을 나타낸다.
도 6에서 보면, 산화제 대비 Si 함유 기체의 비율[N2O/(Z3MS+SiH4)]이 3인 경우에는 SiH4 첨가에 따른 유전상수의 변화가 실험오차 범위 이내로 미미하게 나타나지만, [N2O/(Z3MS+SiH4)] 비율이 증가하면 SiH4이 첨가됨에 따라 유전상수도 같이 증가하는 경향을 나타낸다. 따라서 [N2O/(Z3MS+SiH4)] 비율을 3 이내로 조절하면 SiH4 첨가에 의해 유전상수는 낮은 수준으로 보존하면서 증착 속도를 크게 개선할 수 있다.
[실시예 10 내지 14]
그러면, 첨부한 도면을 참고로 하여 상기 저유전율 절연막을 보호막으로 사용하는 본 발명의 실시예에 따른 저저항 배선의 구조를 적용한 박막 트랜지스터 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
먼저, 도 7 및 도 8을 참고로 하여 본 발명의 제10 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 7은 본 발명의 제10 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고, 도 8은 도 7에 도시한 박막 트랜지스터 기판의 Ⅱ-Ⅱ 선에 대한 단면도이다.
절연 기판(10) 위에 크롬(Cr) 또는 몰리브덴(Mo) 합금 등으로 이루어진 제1 게이트 배선층(221, 241, 261)과 알루미늄(Al) 또는 은(Ag) 합금 등으로 이루어진 제2 게이트 배선층(222, 242, 262)의 이중층으로 이루어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다.
기판(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있다.
게이트 전극(24)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 섬 모양으로 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(54, 56)이 각각 형성되어 있다.
저항성 접촉층(54, 56) 및 게이트 절연막(30) 위에는 Cr 또는 Mo 합금 등으로 이루어진 제1 데이터 배선층(621, 651, 661, 681)과 Al 또는 Ag 합금 등으로 이루어진 제2 데이터 배선층(622, 652, 662, 682)의 이중층으로 이루어진 데이터 배선(62, 65, 66, 68)이 형성되어 있다. 데이터 배선(62, 65, 66, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층(54)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다.
데이터 배선(62, 65, 66, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 보호막(70)이 형성되어 있다. 여기서, 보호막(70)은 상기 방법으로 증착된 a-SiCOH 막(저유전율 절연막)으로 이루어져 있어 유전상수가 2.0∼3.O로 유전율이 낮다. 따라서, 두께가 얇아도 기생 용량 문제가 발생하지 않는다. 또 다른 막과의 접착성 및 스텝 커버리지(step coverage)가 우수하다. 또한 무기질 절연막이므로 내열성이 유기 절연막에 비하여 우수하다. 아울러 상기 PECVD 방법에 의하여 증착된 a-SiCOH 막(저유전율 절연막)은 증착 속도나 식각 속도가 질화 규소막에 비하여 4∼10배 빠르므로 공정 시간 면에서도 매우 유리하다.
보호막(70)에는 드레인 전극(66) 및 데이터 패드(68)를 각각 드러내는 접촉 구멍(76, 78)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)이 형성되어 있다. 이때, 패드(24, 68)를 드러내는 접촉 구멍(74, 78)은 각을 가지거나 원형의 다양한 모양으로 형성될 수 있으며, 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.
보호막(70) 위에는 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되어 있으며 화소에 위치하는 화소 전극(82)이 형성되어 있다. 또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트 패드(24) 및 데이터 패드(68)와 연결되어 있는 보조 게이트 패드(86) 및 보조 데이터 패드(88)가 형성되어 있다. 여기서, 화소 전극(82)과 보조 게이트 및 데이터 패드(86, 88)는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어져 있다.
여기서, 화소 전극(82)은 도 7 및 도 8에서 보는 바와 같이, 게이트선(22)과 중첩되어 유지 축전기를 이루며, 유지 용량이 부족한 경우에는 게이트 배선(22, 24, 26)과 동일한 층에 유지 용량용 배선을 추가할 수도 있다.
또, 화소 전극(82)은 데이터선(62)과도 중첩하도록 형성하여 개구율을 극대화하고 있다. 이처럼 개구율을 극대화하기 위하여 화소 전극(82)을 데이터선(62)과 중첩시켜 형성하더라도 보호막(70)의 유전율이 낮기 때문에 이들 사이에서 형성되는 기생 용량은 문제가 되지 않을 정도로 작다.
그러면, 이러한 본 발명의 제10 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 7 및 도 8과 도 9a 내지 도 12b를 참고로 하여 상세히 설명한다.
먼저, 도 9a 및 9b에 도시한 바와 같이, 기판(10) 위에 물리 화학적 특성이 우수한 Cr 또는 Mo 합금 등을 증착하여 제1 게이트 배선층(221, 241, 261)을 적층하고, 저항이 작은 Al 또는 Ag 또는 이들을 포함하는 합금 등을 증착하여 제2 게이트 배선층(222, 242, 262)을 적층한 다음, 패터닝하여 게이트선(22), 게이트 전극(26) 및 게이트 패드(24)를 포함하는 가로 방향으로 뻗어 있는 게이트 배선을 형성한다.
이 때, 제1 게이트 배선층(221, 241, 261)을 Mo 합금으로 형성하고 제2 게이트 배선층(222, 242, 262)을 Ag 합금으로 형성한 경우에는, 이들 두 층이 모두 Ag 합금 식각제인 인산, 질산, 초산 및 초순수(deionized water)를 혼합한 물질에 의하여 식각된다. 따라서 한 번의 식각 공정으로 이중층의 게이트 배선(22, 24, 26)을 형성할 수 있다. 또 인산, 질산, 초산 및 초순수 혼합물에 의한 Ag 합금과 Mo 합금에 대한 식각비는 Ag 합금에 대한 식각비가 더 크므로 게이트 배선은 테이퍼(taper) 구조로 형성할 수 있다.
다음, 도 10a 및 도 10b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 비정질 규소로 이루어진 반도체층(40), 도핑된 비정질 규소층(50)의 삼층막을 연속하여 적층하고, 반도체층(40)과 도핑된 비정질 규소층(50)을 사진 식각하여 게이트 전극(24) 상부의 게이트 절연막(30) 위에 반도체층(40)과 저항성 접촉층(50)을 형성한다.
다음, 도 11a 내지 도 11b에 도시한 바와 같이, Cr 또는 Mo 합금 등을 증착하여 제1 데이터 배선층(651, 661, 681)을 적층하고, Al 또는 Ag 합금 등을 증착하여 제2 데이터 배선층(652, 662, 682)을 적층한 후, 사진 식각하여 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)은 한쪽 끝에 연결되어 있는 데이터 패드(68) 및 소스 전극(64)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66)을 포함하는 데이터 배선을 형성한다.
이어, 데이터 배선(62, 65, 66, 68)으로 가리지 않는 도핑된 비정질 규소층 패턴(50)을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(55, 56) 사이의 반도체층 패턴(40)을 노출시킨다. 이어, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
다음으로, 도 12a 및 12b에서 보는 바와 같이, a-SiCOH 막(저유전 CVD막)을 CVD 또는 PECVD법에 의하여 성장시켜 보호막(70)을 형성한다. 이때, 상기 보호막을 형성하는 단계는 기체 상태의 상기한 화학식 1 내지 3의 화합물 중의 적어도 하나를 기본소스로 사용하고 상기 산화제와 Ar 또는 He 등의 기체와 함께 SiH4를 혼합한 반응기체 혼합물을 첨가하여 CVD 또는 PECVD법에 의하여 증착하는 단계이다. 이때, 상기 기본소스로는 SiH(CH3)3, SiO2(CH3)4, (SiH)4O4(CH3)4, 및 Si(C2H5O)4 중의 적어도 어느 하나를 사용하는 것이 보다 바람직하며, 산화제는 N2O 또는 O2를 사용한다.
이어, 사진 식각 공정으로 게이트 절연막(30)과 함께 보호막(70)을 패터닝하여, 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)를 드러내는 접촉 구멍(74, 76, 78)을 형성한다. 여기서, 접촉 구멍(74, 76, 78)은 각을 가지는 모양 또는 원형의 모양으로 형성할 수 있으며, 패드(24, 68)를 드러내는 접촉 구멍(74, 78)의 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.
다음, 마지막으로 도 7 및 8에 도시한 바와 같이, ITO 또는 IZO막을 증착하고 사진 식각하여 제1 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 제2 및 제3 접촉 구멍(74, 78)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드(88)를 형성한다. ITO나 IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체는 질소를 이용하는 것이 바람직하다. 이는 접촉 구멍(74, 76, 78)을 통해 노출되어 있는 금속막(24, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이상과 같이 본 발명의 방법으로 증착된 저유전율 절연막을 보호막(70)으로 사용함으로써 기생 용량 문제를 해결할 수 있고, 따라서 개구율을 극대화 할 수 있다. 뿐만 아니라 증착 및 식각 속도가 빨라 공정 시간을 감축할 수 있다.
이러한 방법은 앞에서 설명한 바와 같이, 5매의 마스크를 이용하는 제조 방법에 적용할 수 있지만, 4매 마스크를 이용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
먼저, 도 13 내지 도 15를 참고로 하여 본 발명의 실시예에 따른 4매 마스크를 이용하여 완성된 액정 표시 장치용 박막 트랜지스터 기판의 단위 화소 구조에 대하여 상세히 설명한다.
도 13은 본 발명의 제11 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 14 및 도 15는 각각 도 13에 도시한 박막 트랜지스터 기판을 VIII-VIII' 선 및 IX-IX' 선에 대한 단면도이다.
먼저, 절연 기판(10) 위에 제10 실시예와 동일하게 크롬(Cr) 또는 몰리브덴(Mo) 합금 등으로 이루어진 제1 게이트 배선층(221, 241, 261)과 알루미늄(Al) 또는 은(Ag) 합금 등으로 이루어진 제2 게이트 배선층(222, 242, 262)의 이중층으로 이루어진 게이트 배선이 형성되어 있다. 게이트 배선은 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함한다.
기판(10) 위에는 게이트선(22)과 평행하게 유지 전극선(28)이 형성되어 있다. 유지 전극선(28) 역시 제1 게이트 배선층(281)과 제2 게이트 배선층(282)의 이중층으로 이루어져 있다. 유지 전극선(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다. 유지 전극선(28)에는 상부 기판의 공통 전극과 동일한 전압이 인가되는 것이 보통이다.
게이트 배선(22, 24, 26) 및 유지 전극선(28) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26, 28)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.
저항성 접촉층 패턴(55, 56, 58) 위에는 Cr 또는 Mo 합금 등으로 이루어진 제1 데이터 배선층(621, 641, 651, 661, 681)과 Al 또는 Ag 합금 등으로 이루어진 제2 데이터 배선층(622, 642, 652, 662, 682)의 이중층으로 이루어진 데이터 배선(62, 64, 65, 66, 68)이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부(62, 68, 65)를 포함하며, 또한 데이터선부(62, 68, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 유지 전극선(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(64)도 포함한다. 유지 전극선(28)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(64) 또한 형성하지 않는다.
데이터 배선(62, 64, 65, 66, 68)은 제10 실시예에서와 마찬가지로 Al 또는 Ag 단일층으로 형성할 수도 있다.
접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 68, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도전체 패턴(64)과 동일하다.
한편, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 저항성 접촉층 패턴(55, 56, 58)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체 패턴(64) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 68, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(62, 64, 65, 66, 68) 위에는 상기 방법으로 증착된 a-SiCOH 막(저유전율 절연막)으로 이루어진 보호막(70)이 형성되어 있다. 따라서, 두께가 얇아도 기생 용량 문제가 발생하지 않는다. 또 다른 막과의 접착성 및 스텝 커버리지(step coverage)가 우수하다. 또한 무기질 절연막이므로 내열성이 유기 절연막에 비하여 우수하다. 이 경우 상기 저유전율 절연막의 유전율은 2에서 3 사이의 값을 가진다.
보호막(70)은 드레인 전극(66), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)을 드러내는 접촉구멍(76, 78, 72)을 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(74)을 가지고 있다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO 도는 IZO(indium tin oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(82)은 접촉 구멍(72)을 통하여 유지 축전기용 도전체 패턴(64)과도 연결되어 도전체 패턴(64)으로 화상 신호를 전달한다. 한편, 게이트 패드(24) 및 데이터 패드(68) 위에는 접촉 구멍(74, 78)을 통하여 각각 이들과 연결되는 보조 게이트 패드(86) 및 보조 데이터 패드(88)가 형성되어 있으며, 이들은 패드(24, 68)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
그러면, 도 13 내지 도 15의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 기판을 4매 마스크를 이용하여 제조하는 방법에 대하여 상세하게 도 13 내지 도 15와 도 16a 내지 도 23c를 참조하여 설명하기로 한다.
먼저, 도 16a 내지 16c에 도시한 바와 같이, 제10 실시예와 동일하게 물리 화학적 특성이 우수한 Cr 또는 Mo 합금 등을 증착하여 제1 게이트 배선층(221, 241, 261, 281)을 적층하고, 저항이 작은 Al 또는 Ag 합금 등을 증착하여 제2 게이트 배선층(222, 242, 262, 282)을 적층한 다음, 사진 식각하여 게이트선(22), 게이트 패드(24), 게이트 전극(26)을 포함하는 게이트 배선과 유지 전극선(28)을 형성한다.
다음, 도 17a 및 17b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 Cr 또는 Mo 합금 등으로 이루어진 제1 도전막(601)과 Al 또는 Ag 합금으로 이루어진 제2 도전막(602) 스퍼터링 등의 방법으로 증착하여 도전체층(60)을 형성한 다음 그 위에 감광막(110)을 1㎛ 내지 2㎛의 두께로 도포한다.
그 후, 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여, 도 18b 및 18c에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선부(A), 즉 데이터 배선(62, 64, 65, 66, 68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(114)의 두께와 데이터 배선부(A)에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, A 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.
이러한 얇은 두께의 감광막(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
이어, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 중간층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 19a 및 19b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 중간층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막 패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(60)만을 식각하고 감광막 패턴(112, 114)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두껍게 하여 이 과정에서 제1 부분(114)이 제거되어 하부의 도전체층(60)이 드러나는 일이 생기지 않도록 한다.
이렇게 하면, 도 19a 및 도 19b에 나타낸 것처럼, 채널부(C) 및 데이터 배선부(B)의 도전체층, 즉 소스/드레인용 도전체 패턴(67)과 유지 축전기용 도전체 패턴(68)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 중간층(50)이 드러난다. 이때 남은 도전체 패턴(67, 64)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 64, 65, 66, 68)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다.
이어, 도 20a 및 20b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(50) 및 그 하부의 반도체층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 중간층(50) 및 반도체층(40)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 반도체층(40)과 중간층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 20a 및 20b에 나타낸 바와 같이, 채널부(C)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(67)이 드러나고, 기타 부분(B)의 중간층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(42, 48)이 완성된다. 도면 부호 57과 58은 각각 소스/드레인용 도전체 패턴(67) 하부의 중간층 패턴과 유지 축전기용 도전체 패턴(64) 하부의 중간층 패턴을 가리킨다.
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(67) 표면에 남아 있는 감광막 찌꺼기를 제거한다.
다음, 도 21a 및 21b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(67) 및 그 하부의 소스/드레인용 중간층 패턴(57)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(67)에 대해서는 습식 식각으로, 중간층 패턴(57)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(42)의 두께를 조절하기가 쉽지 않기 때문이다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(67)의 측면은 식각되지만, 건식 식각되는 중간층 패턴(57)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 중간층 패턴(57) 및 반도체 패턴(42)을 식각할 때 사용하는 식각 기체의 예로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 반도체 패턴(42)을 남길 수 있다. 이때, 도 15b에 도시한 것처럼 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(112)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거한다. 그러나, 제2 부분(112)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(67)을 제거한 후 그 밑의 중간층 패턴(57)을 제거하기 전에 이루어질 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다.
다음, 도 22a 및 도 22b에 도시한 바와 같이, a-SiCOH 막(저유전 절연막)을 CVD법 또는 PECVD 법에 의하여 성장시켜 보호막(70)을 형성한다. 이때, 상기 보호막을 형성하는 단계는 기체 상태의 상기한 화학식 1 내지 3의 화합물 중의 적어도 하나를 기본소스로 사용하고 상기 산화제와 Ar 또는 He 등의 기체와 함께 SiH4를 혼합한 반응기체 혼합물을 첨가하여 CVD 또는 PECVD법에 의하여 증착하는 단계이다. 이때, 상기 기본소스로는 SiH(CH3)3, SiO2(CH3)4, (SiH)4O4(CH3)4, 및 Si(C2H5O)4 중의 적어도 어느 하나를 사용하는 것이 보다 바람직하며, 산화제는 N2O 또는 O2를 사용한다. 이 경우 상기 저유전율 절연막의 유전율은 2에서 3 사이의 값을 가진다.
이어, 도 23a 내지 도 23c에 도시한 바와 같이, 보호막(70)을 게이트 절연막(30)과 함께 사진 식각하여 드레인 전극(66), 게이트 패드(24), 데이터 패드(68) 및 유지 축전기용 도전체 패턴(64)을 각각 드러내는 접촉 구멍(76, 74, 78, 72)을 형성한다. 이때, 패드(24, 68)를 드러내는 접촉 구멍(74, 78)의 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.
마지막으로, 도 8 내지 도 10에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층 또는 IZO층을 증착하고 사진 식각하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(64)과 연결된 화소 전극(82), 게이트 패드(24)와 연결된 보조 게이트 패드(86) 및 데이터 패드(68)와 연결된 보조 데이터 패드(88)를 형성한다.
이때, 화소 전극(82), 보조 게이트 패드(86) 및 보조 데이터 패드(88)를 IZO로 형성하는 경우에는 식각액으로 크롬 식각액을 사용할 수 있어서 이들을 형성하기 위한 사진 식각 과정에서 접촉구를 통해 드러난 데이터 배선이나 게이트 배선 금속이 부식되는 것을 방지할 수 있다. 이러한 크롬 식각액으로는 (HNO3/(NH4)2Ce(NO3)6/H2O) 등이 있다. 또한, 접촉부의 접촉 저항을 최소화하기 위해서는 IZO를 상온에서 200℃ 이하의 범위에서 적층하는 것이 바람직하며, IZO 박막을 형성하기 위해 사용하는 표적(target)은 In2O3 및 ZnO를 포함하는 것이 바람직하며, ZnO의 함유량은 15-20 wt% 범위인 것이 바람직하다.
한편, ITO나 IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체로는 질소를 사용하는 것이 바람직하며, 이는 접촉 구멍(72, 74, 76, 78)을 통해 드러난 금속막(24, 64, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이러한 본 발명의 제11 실시예에서는 제10 실시예에 따른 효과뿐만 아니라 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58) 및 반도체 패턴(42, 48)을 하나의 마스크를 이용하여 형성하고 이 과정에서 소스 전극(65)과 드레인 전극(66)을 분리함으로써 제조 공정을 단순화할 수 있다.
본 발명에 따른 저유전율 절연막은 색필터 위에 박막 트랜지스터 어레이를 형성하는 AOC(array on color filter) 구조에서 색필터와 박막 트랜지스터를 분리하는 버퍼층으로 사용하여도 유용하다.
도 24는 본 발명의 제12 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 25는 도 24에 도시한 박막 트랜지스터 기판을 절단선 XIX-XIX'을 따라 나타낸 단면도이다. 도 25에는 박막 트랜지스터 기판인 하부 기판과 이와 마주하는 상부 기판도 함께 도시하였다.
먼저, 하부 기판에는, 절연 기판(100)의 상부에 구리, 구리 합금, 은, 은 합금, 알루미늄 및 알루미늄 합금 등의 물질 중 어느 하나로 이루어진 하층(201)과 크롬, 몰리브덴, 몰리브덴 합금, 질화 크롬 및 질화 몰리브덴 등의 물질 중 어느 하나로 이루어진 상층(201)을 포함하는 데이터 배선(120, 121, 124)이 형성되어 있다.
데이터 배선(120, 121, 124)은 세로 방향으로 뻗어 있는 데이터선(120), 데이터선(120)의 끝에 연결되어 있어 외부로부터 화상 신호를 전달받아 데이터선(120)으로 전달하는 데이터 패드(124) 및 데이터선(120)의 분지로 기판(100)의 하부로부터 이후에 형성되는 박막 트랜지스터의 반도체층(170)으로 입사하는 빛을 차단하는 광 차단부(121)를 포함한다. 여기서, 광 차단부(121)는 누설되는 빛을 차단하는 블랙 매트릭스의 기능도 함께 가지는데, 데이터선(120)과 분리하여 단절된 배선으로 형성할 수 있다.
데이터 배선(120, 121, 124)은 이중막으로 형성되어 있지만, 구리 또는 구리 합금 또는 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 도전 물질로 이루어진 단일막으로 형성할 수도 있다.
여기서는, 데이터 배선(120, 121, 124)을 이후에 형성되는 화소 배선(410, 411, 412) 및 보조 패드(413, 414)가 ITO(indium tin oxide)인 것을 고려하여 하층(201)을 저항이 작은 물질인 알루미늄, 알루미늄 합금, 은, 은 합금, 구리(Cu) 및 구리 합금 등으로 형성하고 상층(202)은 다른 물질 특히, ITO와 접촉 특성이 좋은 물질인 크롬으로 형성한 경우를 예로 한 것이다. 구체적인 예로, 하층(201)을 Al-Nd로 형성하고, 상층(202)을 CrNx로 형성할 수 있다.
화소 배선(410, 411, 412) 및 보조 패드(413, 414)가 IZO(indium zinc oxide)인 경우에는 데이터 배선(120, 121, 124)을 알루미늄 또는 알루미늄 합금의 단일막으로 만드는 것이 바람직하며, 구리가 IZO 및 ITO와의 접촉 특성이 우수하므로 구리의 단일막으로 형성할 수도 있다.
하부 절연 기판(100)의 위에는 가장자리 부분이 데이터 배선(120, 121)의 가장 자리와 중첩하는 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)가 각각 형성되어 있다. 여기서, 색필터(131, 132, 133)는 데이터선(120)을 모두 덮도록 형성할 수 있다.
데이터 배선(120, 121, 124) 및 색필터(131, 132, 133) 위에는 a-SiCOH 막(저유전 절연막)으로 이루어진 버퍼층(140)이 형성되어 있다. 여기서, 버퍼층(140)은 색필터(131, 132, 133)로부터의 아웃개싱(outgassing)을 막고 색필터 자체가 후속 공정에서의 열 및 플라스마 에너지에 의하여 손상되는 것을 방지하기 위한 층이다. 또, 버퍼층(140)은 최하부의 데이터 배선(120, 121, 124)과 박막 트랜지스터 어레이를 분리하고 있으므로 이들 사이의 기생 용량 저감을 위해서는 유전율이 낮고 두께가 두꺼울수록 유리하다. 이러한 점을 고려할 때 상기 a-SiCOH 막(저유전율 CVD막)은 버퍼층(140)으로 사용하기에 적격이다. 즉, 상기 버퍼층의 유전율은 2에서 3 사이의 값으로 낮고, 증착 속도가 매우 빠르며, BCB(bisbenzocyclobutene) 또는 PFCB(perfluorocyclobutene) 등의 유기 절연 물질에 비하여 가격이 저렴하다. 또한 상기 저유전율 절연박막은 상온에서 400 ℃에 이르는 넓은 온도 범위에서 우수한 절연 특성을 가진다.
버퍼층(140) 위에는 상부에 구리, 구리 합금, 은, 은 합금, 알루미늄 및 알루미늄 합금 등의 물질 중 어느 하나로 이루어진 하층(501)과 크롬, 몰리브덴, 몰리브덴 합금, 질화 크롬, 질화 몰리브덴 등의 물질 중 어느 하나로 이루어진 상층(502)을 포함하는 이중층 구조의 게이트 배선이 형성되어 있다.
게이트 배선은 가로 방향으로 뻗어 데이터선(120)과 교차하여 단위 화소를 정의하는 게이트선(150), 게이트선(150)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(150)으로 전달하는 게이트 패드(152) 및 게이트선(150)의 일부인 박막 트랜지스터의 게이트 전극(151)을 포함한다.
여기서, 게이트선(150)은 후술할 화소 전극(410)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(410)과 게이트선(150)의 중첩으로 발생하는 유지 용량이 충분하지 않을 경우 유지 용량용 공통 전극을 형성할 수도 있다.
이와 같이, 게이트 배선을 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Al( 또는 Al 합금)＼Cr의 이중층 또는 Cu＼Cr의 이중층이 그 예이다. 또한, 접촉 특성을 개선하기 위해 질화 크롬막이나 질화 몰리브덴막 등을 추가할 수도 있다.
게이트 배선(150, 151, 152)은 저저항을 가지는 구리 또는 알루미늄 또는 알루미늄 합금 등의 단일막으로 형성할 수도 있다.
게이트 배선(150, 151, 152) 및 버퍼층(140) 위에는 저온 증착 게이트 절연막(160)이 형성되어 있다. 이 때, 저온 증착 게이트 절연막(160)은 유기 절연막, 저온 비정질 산화 규소막, 저온 비정질 질화 규소막 등으로 형성할 수 있다. 본 발명에 따른 박막 트랜지스터 구조에서는 색필터가 하부 기판에 형성되므로, 게이트 절연막은 고온으로 증착되는 통상의 절연막이 아닌 저온에서 증착이 가능한 예를 들어, 250℃ 이하의 저온 조건에서 증착이 가능한 저온 증착 절연막을 사용한다.
그리고, 게이트 전극(151)의 게이트 절연막(160) 위에는 이중층 구조의 반도체층(171)이 섬 모양으로 형성되어 있다. 이중층 구조의 반도체층(171)에서 하층 반도체층(701)은 밴드 갭이 높은 비정질 규소로 이루어지고, 상층 반도체층(702)은 하층 반도체(701)에 비하여 밴드 갭이 낮은 통상의 비정질 규소로 이루어진다. 예를 들어, 하층 반도체층(701)의 밴드 갭을 1.9∼2.1 eV로, 상층 반도체층(702)의 밴드 갭을 1.7∼1.8 eV로 하여 형성할 수 있다. 여기서, 하층 반도체층(701)이 50∼200Å의 두께로 형성하고, 상층 반도체층(702)은 1000∼2000Å의 두께로 형성한다.
이와 같이, 밴드 갭이 서로 다른 상층 반도체층(702)과 하층 반도체층(701)의 사이에는 두 층의 밴드 갭의 차이에 해당하는 만큼의 밴드 오프셋이 형성된다. 이 때, TFT가 온(ON) 상태가 되면, 두 반도체층(701, 702)의 사이에 위치하는 밴드 오프셋 영역에 채널이 형성된다. 이 밴드 오프셋 영역은 기본적으로 동일한 원자 구조를 가지고 있으므로, 결함이 적어 양호한 TFT의 특성을 기대할 수 있다.
반도체층(171)은 단일층으로 형성할 수도 있다.
반도체층(171) 위에는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 또는 미세 결정화된 규소 또는 금속 실리사이드 따위를 포함하는 저항성 접촉층(ohmic contact layer)(182, 183)이 서로 분리되어 형성되어 있다.
저항성 접촉층(182, 183) 위에는 ITO로 이루어진 소스용 및 드레인용 전극(412, 411) 및 화소 전극(410)을 포함하는 화소 배선(410, 411, 412)이 형성되어 있다. 소스용 전극(412)은 게이트 절연막(160) 및 버퍼층(140)에 형성되어 있는 접촉 구멍(161)을 통하여 데이터선(120)과 연결되어 있다. 드레인용 전극(411)은 화소 전극(410)과 연결되어 있고, 박막 트랜지스터로부터 화상 신호를 받아 화소 전극(410)으로 전달한다. 화소 배선(410. 411, 412)은 ITO 또는 IZO 따위의 투명한 도전 물질로 만들어진다.
또한, 화소 배선(410, 411, 412)과 동일한 층에는 접촉 구멍(162, 164)을 통하여 게이트 패드(152) 및 데이터 패드(124)와 각각 연결되어 있는 보조 게이트 패드(413) 및 보조 데이터 패드(414)가 형성되어 있다. 여기서, 보조 게이트 패드(413)는 게이트 패드(152)의 상부막(502)인 크롬막과 직접 접촉하고 있으며, 보조 데이터 패드(414) 또한 데이터 패드(124)의 상부막(202)인 크롬막과 직접 접촉하고 있다. 이때, 게이트 패드(152) 및 데이터 패드(124)가 질화 크롬막이나 질화 몰리브덴막을 포함하는 경우에는 보조 게이트 패드(413) 및 보조 데이터 패드(414)는 질화 크롬막이나 질화 몰리브덴막과 접촉하는 것이 바람직하다. 이들은 패드(152, 124)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다. 화소 전극(410)은 또한 이웃하는 게이트선(150) 및 데이터선(120)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다.
여기서, 저항성 접촉층(182, 183)은 ITO의 소스용 및 드레인용 전극(412, 411)과 반도체층(171) 사이의 접촉 저항을 줄이는 기능을 가지며, 미세 결정화된 규소층 또는 몰리브덴, 니켈, 크롬 등의 금속 실리사이드가 포함될 수 있으며, 실리사이드용 금속막이 잔류할 수도 있다.
소스용 및 드레인용 전극(412, 411)의 상부에는 박막 트랜지스터를 보호하기 위한 보호막(190)이 형성되어 있으며, 그 상부에는 광 흡수가 우수한 짙은 색을 가지는 감광성 유색 유기막(430)이 형성되어 있다. 이때, 유색 유기막(430)은 박막 트랜지스터의 반도체층(171)으로 입사하는 빛을 차단하는 역할을 하고, 유색 유기막(430)의 높이를 조절하여 하부 절연 기판(100)과 이와 마주하는 상부 절연 기판(200) 사이의 간격을 유지하는 스페이서로 사용된다. 여기서, 보호막(190)과 유기막(430)은 게이트선(150)과 데이터선(120)을 따라 형성될 수도 있으며, 유기막(430)은 게이트 배선과 데이터 배선 주위에서 누설되는 빛을 차단하는 역할을 가질 수 있다.
이 때, 유기막(430)이 후술하는 본 발명의 제13 실시예에 따른 박막 트랜지스터 기판에서와 같이, 화소 전극 및 각 금속층과의 틈을 모두 가려줄 수 있도록 설계되는 경우에는 상부 기판에 광차단을 위한 별도의 블랙 매트릭스를 설계할 필요가 없는 장점이 있다.
한편, 상부 기판(200)에는 ITO 또는 IZO로 이루어져 있으며, 화소 전극(410)과 함께 전기장을 생성하는 공통 전극(210)이 전면적으로 형성되어 있다.
그러면, 이러한 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 26a 내지 33b와 앞서의 도 24 및 도 25를 참조하여 상세히 설명한다.
먼저, 도 26a와 26b에 도시한 바와 같이, 알루미늄 또는 알루미늄 합금 또는 구리 또는 구리 합금 등과 같이 저저항을 가지는 도전 물질과 크롬 또는 몰리브덴 또는 티타늄 또는 질화 크롬 또는 질화 몰리브덴 등과 같은 ITO와 접촉 특성이 우수한 도전 물질을 차례로 스퍼터링 따위의 방법으로 증착하고, 마스크를 이용한 사진 식각 공정으로 건식 또는 습식 식각하여, 하부 절연 기판(100) 위에 하층(201)과 상층(202)의 이중층 구조로 이루어진 데이터선(120), 데이터 패드(124) 및 광 차단부(121)를 포함하는 데이터 배선(120, 121, 124)을 형성한다.
앞에서 설명한 바와 같이, 이후에 형성되는 화소 배선(410, 411, 412) 및 보조 패드(413, 414)가 ITO(indium tin oxide)인 것을 고려하여 알루미늄 또는 알루미늄 합금 또는 구리(Cu) 또는 구리 합금의 하층(201)과 크롬 또는 몰리브덴 또는 티타늄의 상층(202)으로 이루어지는 데이터 배선을 형성하였지만, 화소 배선(410, 411, 412) 및 보조 패드(413, 414)가 IZO(indium zinc oxide)인 경우에는 알루미늄 또는 알루미늄 합금의 단일막으로 형성할 수 있으며, 구리 또는 구리 합금의 단일막으로 형성하여 제조 공정을 단순화할 수 있다.
이어, 도 27a 및 도 27b에 도시한 바와 같이 적(R), 녹(G), 청(B)의 안료를 포함하는 감광성 물질을 차례로 도포하고 마스크를 이용한 사진 공정으로 패터닝하여 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)를 차례로 형성한다. 이 때, 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)는 세 장의 마스크를 사용하여 형성하지만, 제조 비용을 줄이기 위하여 하나의 마스크를 이동하면서 형성할 수도 있다. 또한, 레이저(laser) 전사법이나 프린트(print)법을 이용하면 마스크를 사용하지 않고 형성할 수도 있어, 제조 비용을 최소화할 수도 있다. 이때, 도면에서 보는 바와 같이. 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)의 가장자리는 데이터선(120)과 중첩되도록 형성하는 것이 바람직하다.
이어, 도 28a 및 도 28b에서 보는 바와 같이, 절연 기판(100) 상부에 a-SiCOH 막(저유전 절연막)을 상기 증착방법에 의하여 성장시켜 버퍼층(140)을 형성한다.
이어, 크롬 또는 몰리브덴 또는 티타늄 또는 질화 크롬 또는 질화 몰리브덴 등과 같은 물리 화학적으로 안정한 물질과 알루미늄 또는 알루미늄 합금 또는 구리 또는 구리 합금 등과 같이 저저항을 가지는 도전 물질을 스퍼터링 따위의 방법으로 연속 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여, 버퍼층(140) 위에 게이트선(150), 게이트 전극(151) 및 게이트 패드(152)를 포함하는 게이트 배선(150, 151, 152)을 형성한다.
이 때, 게이트 배선(150, 151, 152)은 단일층 구조로 형성할 수 있다.
이어, 도 29에 보인 바와 같이, 게이트 배선(150, 151, 152) 및 유기 절연막(140) 위에 저온 증착 게이트 절연막(160), 제 1 비정질 규소막(701), 제 2 비정질 규소막(702) 및 불순물이 도핑된 비정질 규소막(180)을 순차적으로 증착한다.
저온 증착 게이트 절연막(160)은 250℃ 이하의 증착 온도에서도 증착될 수 있는 유기 절연막, 저온 비정질 산화 규소막, 저온 비정질 질화 규소막 등을 사용하여 형성할 수 있다.
제 1 비정질 규소막(701)은 밴드 갭이 높은 예를 들어, 1.9∼2.1 eV의 밴드 갭을 가지는 비정질 규소막으로 형성하고, 제 2 비정질 규소막(702)은 밴드 갭이 제 1 비정질 규소막(701)보다는 낮은 예를 들어, 1.7∼1.8 eV의 밴드 갭을 가지는 통상의 비정질 규소막으로 형성한다. 이 때, 제 1 비정질 규소막(701)은 비정질 규소막의 원료가스인 SiH4에 CH4, C2H2, 또는, C2H 6등을 적절한 양으로 첨가하여 CVD법에 의하여 증착할 수 있다. 예를 들어, CVD 장치에 SiH4 : CH4를 1:9의 비율로 투입하고, 증착 공정을 진행하면, C가 50%정도의 함유되며, 2.0∼2.3 eV의 밴드 갭을 가지는 비정질 규소막을 증착할 수 있다. 이와 같이, 비정질 규소층의 밴드 갭은 증착 공정 조건에 영향을 받는데, 탄소 화합물의 첨가량에 따라 대개 1.7∼2.5 eV 범위에서 밴드 갭을 용이하게 조절할 수 있다.
이 때, 저온 증착 게이트 절연막(160), 제 1 비정질 규소막(701) 및 제 2 비정질 규소막(702), 불순물이 도핑된 비정질 규소막(180)은 동일한 CVD 장치에서 진공의 깨짐이 없이 연속적으로 증착할 수 있다.
다음, 도 30a 및 30b에 도시한 바와 같이, 제 1 비정질 규소막(701), 제 2 비정질 규소막(702) 및 불순물이 도핑된 비정질 규소막(180)을 마스크를 이용한 사진 식각 공정으로 패터닝하여 섬 모양의 반도체층(171) 및 저항성 접촉층(181)을 형성하고 동시에, 저온 증착 게이트 절연막(160)과 유기 절연막(140)에 데이터선(120), 게이트 패드(152) 및 데이터 패드(124)를 각각 드러내는 접촉 구멍(161, 162, 164)을 형성한다.
이때, 게이트 전극(151)의 상부를 제외한 부분에서는 제 1, 제 2 비정질 규소막(701, 702) 및 불순물이 도핑된 비정질 규소막(180)을 모두 제거해야 하며, 게이트 패드(152) 상부에서는 제 1 및, 제 2 비정질 규소막(701, 702) 및 불순물이 도핑된 비정질 규소막(180)과 함께 게이트 절연막(160)도 제거해야 하며, 데이터선(120) 및 데이터 패드(124) 상부에서는 제 1 및 제 2 비정질 규소막(701, 702), 불순물이 도핑된 비정질 규소막(180) 및 저온 증착 게이트 절연막(160)과 함께 유기 절연막(140)도 제거해야 한다.
이를 하나의 마스크를 이용한 사진 식각 공정으로 형성하기 위해서는 부분적으로 다른 두께를 가지는 감광막 패턴을 식각 마스크로 사용해야 한다. 이에 대하여 도 31와 도 32를 함께 참조하여 설명한다.
우선, 도 31에 보인 바와 같이, 불순물이 도핑된 비정질 규소막(180)의 상부에 감광막을 1㎛ 내지 2㎛의 두께로 도포한 후, 마스크를 이용한 사진 공정을 통하여 감광막에 빛을 조사한 후 현상하여 감광막 패턴(312, 314)을 형성한다.
이 때, 감광막 패턴(312, 314) 중에서 게이트 전극(151)의 상부에 위치한 제 1 부분(312)은 나머지 제 2 부분(314)보다 두께가 두껍게 되도록 형성하며, 데이터선(120), 데이터 패드(124) 및 게이트 패드(152)의 일부 위에는 감광막이 존재하지 않도록 한다. 제 2 부분(314)의 두께를 제 1 부분(312)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는 데, 여기에서는 양성 감광막을 사용하는 경우에 대하여 설명한다.
노광기의 분해능보다 작은 패턴, 예를 들면 B 영역에 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 형성해 둠으로써 빛의 조사량을 조절할 수 있는 마스크(1000)를 통하여 감광막에 빛을 조사하면, 조사되는 빛의 양 또는 세기에 따라 고분자들이 분해되는 정도가 다르게 된다. 이때, 빛에 완전히 노출되는 C 영역의 고분자들이 완전히 분해되는 시기에 맞추어 노광을 중단하면, 빛에 완전히 노출되는 부분에 비하여 슬릿이나 반투명막이 형성되어 있는 B 영역을 통과하는 빛의 조사량이 적으므로 B 영역의 감광막은 일부만 분해되고 나머지는 분해되지 않은 상태로 남는다. 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 함은 물론이다.
이러한 감광막을 현상하면, 분자들이 분해되지 않은 제 1 부분(312)은 거의 그대로 남고, 빛이 적게 조사된 제 2 부분(314)은 제 1 부분(312)보다 얇은 두께로 일부만 남고, 빛에 완전히 노광된 C 영역에 대응하는 부분에는 감광막이 거의 제거된다.
이러한 방법을 통하여 위치에 따라 두께가 서로 다른 감광막 패턴이 만들어진다.
다음, 도 32에 도시한 바와 같이, 이러한 감광막 패턴(312, 314)을 식각 마스크로 사용하여 불순물이 도핑된 비정질 규소막(180), 제 2 비정질 규소막(702), 제 1 비정질 규소막(702) 및 저온 증착 게이트 절연막(160)을 건식 식각하여 게이트 패드(152)를 드러내는 접촉 구멍(162)을 완성하고, C 영역의 버퍼층(140)을 드러낸다. 계속해서, 감광막 패턴(312, 314)을 식각 마스크로 사용하여 C 영역의 버퍼층(140)을 건식 식각하여 데이터선(120) 및 데이터 패드(124)를 드러내는 접촉 구멍(161, 164)을 완성한다.
이어, 감광막의 제 2 부분(314)을 완전히 제거하는 작업을 진행한다. 여기서, 제 2 부분(314)의 감광막 찌꺼기를 완전히 제거하기 위하여 산소를 이용한 애싱 공정을 추가할 수도 있다.
이렇게 하면, 감광막 패턴의 제 2 부분(314)은 제거되고, 불순물이 도핑된 비정질 규소막(180)이 드러나게 되며, 감광막 패턴의 제 1 부분(312)은 감광막 패턴의 제 2 부분(312)의 두께만큼 감소된 상태로 남게 된다.
다음, 남아 있는 감광막 패턴의 제 1 부분(312)을 식각 마스크로 사용하여 불순물이 도핑된 비정질 규소막(180) 및 그 하부의 제 1 및 제 2 비정질 규소막(701, 702)을 식각하여 제거함으로써 게이트 전극(151) 상부의 저온 증착 게이트 절연막(160) 위에 섬 모양의 반도체층(171)과 저항성 접촉층(181)을 남긴다.
마지막으로 남아 있는 감광막의 제 1 부분(312)을 제거한다. 여기서, 제 1 부분(312)의 감광막 찌꺼기를 완전히 제거하기 위하여 산소를 이용한 애싱 공정을 추가할 수도 있다.
다음, 도 33a 및 도 33b에서 보는 바와 같이, ITO층을 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 화소 전극(410), 소스용 전극(412), 드레인용 전극(411), 보조 게이트 패드(413) 및 보조 데이터 패드(414)를 형성한다. 이때, ITO 대신 IZO를 사용할 수도 있다.
이어, 소스용 전극(412)과 드레인용 전극(411)을 식각 마스크로 사용하여 이들 사이의 저항성 접촉층(181)을 식각하여 두 부분(182, 183)으로 분리된 저항성 접촉층 패턴을 형성하여, 소스용 전극(412)과 드레인용 전극(411) 사이로 반도체층(171)을 노출시킨다.
마지막으로 도 34 및 도 35에서 보는 바와 같이, 하부 절연 기판(100)의 상부에 질화 규소나 산화 규소 등의 절연 물질과 검은색 안료를 포함하는 감광성 유기 물질 등의 절연 물질을 차례로 적층하고 마스크를 이용한 사진 공정으로 노광 현상하여 유색 유기막(430)을 형성하고, 이를 식각 마스크로 사용하여 그 하부의 절연 물질을 식각하여 보호막(190)을 형성한다. 이때, 유색 유기막(430)은 박막 트랜지스터로 입사하는 빛을 차단하며, 게이트 배선 또는 데이터 배선의 상부에 형성하여 배선의 주위에서 누설되는 빛을 차단하는 기능을 부여할 수도 있다. 또한 본 발명의 실시예와 같이 유기막(430)의 높이를 조절하여 간격 유지재로 사용할 수도 있다.
한편, 상부 절연 기판(200)의 위에는 ITO 또는 IZO의 투명한 도전 물질을 적층하여 공통 전극(210)을 형성한다.
이 때, 유색 유기막(430)이 화소 전극(410) 및 각 금속층과의 틈을 모두 가려줄 수 있도록 설계되는 경우에는 상부 기판에 광차단을 위한 별도의 블랙 매트릭스를 설계할 필요가 없는 장점이 있다.
게이트선(150)과 화소 전극(410)이 소정의 간격을 두도록 설계할 경우에는, 화소 전극(410)과 게이트선(150) 사이에 빛이 새는 부분을 가려줄 필요가 있다. 이를 위하여, 색필터(131, 132, 133)의 하부에 형성된 데이터선(120)의 일부를 게이트선(150) 방향으로 돌출되도록 연장하여 게이트선(150)과 화소 전극(410) 사이의 틈을 가려줄 수 있도록 형성할 수 있다. 이 때, 데이타선(120)으로 가려줄 수 없는 부분 즉, 서로 이웃하는 두 데이타선(120) 사이의 영역에는 유색 유기막(430)이 가려줄 수 있도록 형성할 수 있다.
한 편, 도면에는 표시하지 않았지만, 게이트 배선(150, 151, 152)과 동일한 층에는 게이트 배선(150, 151, 152)형성용 물질로 화면 표시부의 가장자리 둘레에서 누설되는 빛을 차단하기 위한 블랙 매트릭스의 세로부가 형성되고, 데이터 배선(120, 121, 124)과 동일한 층에는 데이터 배선(120, 121, 124) 형성용 금속 물질로 화면 표시부의 가장자리 둘레에서 누설되는 빛을 차단하기 위한 블랙 매트릭스의 가로부가 형성될 수 있다.
이와 같이, 게이트 배선(150, 151, 152) 및 데이터 배선(120, 121, 124)을 형성하는 물질로 화면 표시부의 가장자리 둘레에서 누설되는 빛을 차단하기 위한 블랙 매트릭스의 가로부 및 세로부를 형성하고, 데이터 배선(120, 121, 124)으로 게이트선(150)과 화소 전극(410) 사이의 빛 새는 영역을 가리고, 유색 유기막(430)으로 이웃하는 두 데이타 배선(150) 사이의 빛 새는 영역을 가리도록 하는 경우에, 데이타 배선, 게이트 배선 및 간격 유지재가 박막 트랜지스터 기판에서 빛이 누설되는 모든 영역을 가려줄 수 있어서, 상부 기판에 별도의 블랙 매트릭스를 형성할 필요가 없다. 따라서, 상부 기판과 하부 기판의 정렬 오차를 고려하지 않아도 되므로 개구율을 향상시킬 수 있다. 또한, 데이터선(120)과 화소 전극(410) 사이에는 게이트 절연막(160)과 낮은 유전율을 가지는 버퍼층(140)이 형성되어 있어, 이들 사이에서 발생하는 기생 용량을 최소화할 수 있어 표시 장치의 특성을 향상시킬 수 있는 동시에 이들 사이에 간격을 둘 필요가 없으므로 개구율을 최대한 확보할 수 있다.
이와 같이, 본 발명의 실시예에서는 색필터 위에 박막 트랜지스터를 형성하는 박막 트랜지스터 기판을 안정적으로 구현하기 위하여, 저온 공정 조건하에서, TFT를 제작한다. 즉, 고온 공정에 의한 색필터의 손상을 방지하기 위하여 게이트 절연막을 저온 증착 절연막으로 형성하고, 저온 증착 게이트 절연막과 접촉됨으로서 야기되는 채널의 특성 악화를 방지하기 위하여, 채널을 저온 증착 게이트 절연막과 반도체층의 계면에 형성하는 것이 아니라, 반도체층의 벌크쪽에 형성한다.
본 발명에 따른 저유전율 CVD막은 박막 트랜지스터 어레이 위에 색필터를 형성하는 COA(color filter on array) 구조에서 색필터와 화소 전극 사이에 형성하는 보호막으로 사용하여도 유용하다. 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
먼저, 도 34 내지 도 35를 참고로 하여 본 발명의 제10 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 34는 본 발명의 제13 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 35는 도 34에 도시한 박막 트랜지스터 기판을 XXIX-XXIX' 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가받아 게이트선(22)으로 전달하는 게이트 패드(24) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26)을 포함한다. 게이트선(22)의 돌출부는 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(64)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이룬다.
게이트 배선(22, 24, 26)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층이 그 예이다. 본 발명의 실시예에서 게이트 배선(22, 24, 26)은 크롬으로 이루어진 하부막과 알루미늄-네오디뮴으로 이루어진 상부막으로 이루어져 있다.
게이트 배선(22, 24, 26) 및 기판(10) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 있으며, 게이트 전극(24)은 게이트 절연막(30)으로 덮여 있다.
게이트 절연막 패턴(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(40)이 형성되어 있으며, 반도체 패턴(40) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer)(55, 56)이 형성되어 있다.
저항성 접촉층(55, 56) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선의 일부인 박막 트랜지스터의 소스 전극(65)과 드레인 전극(66)이 각각 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있으며 소스 전극(65)과 연결되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(68) 및 게이트선(22)의 돌출부와 중첩되어 있는 유지 축전기용 도전체 패턴(64)도 포함한다.
데이터 배선(62, 64, 65, 66, 68)도 게이트 배선(22, 24, 26)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.
저항성 접촉층(55, 56)은 그 하부의 반도체 패턴(40)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 한다.
도면에 도시하지 않았지만, 데이터 배선(62, 64, 65, 66, 68)과 데이터 배선으로 가리지 않는 반도체 패턴(40) 상부에는 산화 규소 또는 질화 규소 등의 절연 물질로 이루어진 층간 절연막이 형성될 수 있다.
게이트 절연막(30) 상부의 화소 영역에는 드레인 전극(65)과 유지 축전기용 도전체 패턴(64)을 드러내는 개구부(C1, C2)를 가지는 적, 녹, 청의 컬러 필터(R, G, B)가 세로 방향으로 형성되어 있다. 여기서, 적, 녹, 청의 컬러 필터(R, G, B)의 경계는 데이터선(62) 상부에서 일치하여 도시되어 있지만, 데이터선(62) 상부에서 서로 중첩되어 화소 영역 사이에서 누설되는 빛을 차단하는 기능을 가질 수 있으며, 게이트 및 데이터 패드(24, 68)가 형성되어 있는 패드부에는 형성되어 있지 않다.
청, 녹, 청의 컬러 필터(81, 82, 83) 상부에는 상기방법으로 증착된 a-SiCOH 막(저유전 절연막)으로 이루어진 보호막(70)이 형성되어 있다. 이러한 보호막(90)은 게이트 절연막(30)과 함께 게이트 패드(24), 데이터 패드(68), 드레인 전극(66) 및 유지 축전기용 도전체 패턴(64)을 드러내는 접촉 구멍(74, 78, 76, 72)을 가지고 있다. 이때, 드레인 전극(66) 및 유지 축전기용 도전체 패턴(64)을 드러내는 접촉 구멍(76, 72)은 컬러 필터(R, G, B)의 개구부(C1, C2) 안쪽에 위치하며, 앞에서 설명한 바와 같이 컬러 필터(R, G, B)의 하부에 층간 절연막이 추가된 경우에는 층간 절연막과 동일한 패턴을 가진다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(82)은 접촉 구멍(72)을 통하여 유지 축전기용 도전체 패턴(64)과도 연결되어 도전체 패턴(64)으로 화상 신호를 전달한다. 한편, 게이트 패드(24) 및 데이터 패드(68) 위에는 접촉 구멍(74, 78)을 통하여 각각 이들과 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(88)가 형성되어 있으며, 이들은 패드(24, 68)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
그러면, 본 발명의 제10 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법에 대하여 도 36a 내지 40b와 앞서의 도 34 및 도 35를 참고로 하여 상세히 설명한다.
먼저, 도 36a 내지 36b에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 적층하고 마스크를 이용한 첫 번째 사진 식각 공정으로 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 게이트 배선을 형성한다.
다음, 도 37a 및 37b에 도시한 바와 같이, 게이트 절연막(30), 수소화 비정질 규소 따위의 반도체와 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소를 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 비정질 규소층과 도핑된 비정질 규소층을 차례로 패터닝하여 반도체 패턴(40)과 저항성 접촉층(50)을 형성한다.
이어, 도 38a 및 도 38b에서 보는 바와 같이, 금속 따위의 도전체층을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 마스크를 이용한 사진 식각 공정으로 패터닝하여 데이터선(62), 소스 전극(65), 드레인 전극(66), 데이터 패드(68) 및 유지 축전기용 도전체 패턴(64)을 포함하는 데이터 배선을 형성한다. 이어, 소스 전극(65)과 드레인 전극(66)으로 가리지 않는 저항성 접촉층(50)을 식각하여 소스 전극(65)과 드레인 전극(66) 사이의 반도체층(40)을 드러내고 저항성 접촉층(55, 56)을 두 부분으로 분리한다. 계속해서, 질화 규소 또는 산화 규소를 적층하여 층간 절연막(도시하지 않음)을 형성할 수 있다.
다음, 데이터 배선(62, 64, 65, 66, 68)과 층간 절연막(도시하지 않음)을 형성한 후, 도 39a 내지 39b에 도시한 바와 같이 적, 녹, 청의 안료를 포함하는 감광성 유기 물질을 각각 차례로 도포하고 사진 공정을 통하여 적, 녹, 청의 컬러 필터(R, G, B)를 차례로 형성한다. 이때, 사진 공정에서 적, 녹, 청의 컬러 필터(R, G, B)를 형성할 때 드레인 전극(66)과 유지 축전기용 도전체 패턴(64)을 드러내는 개구부(C1, C2)도 함께 형성한다. 왜냐하면, 이후에 보호막(70)에 드레인 전극(66)과 유지 축전기용 도전체 패턴(64)을 접촉 구멍을 형성할 때 프로파일을 양호하게 형성하기 위함이다.
이어, 도 40a 및 도 40b에서 보는 바와 같이, 기판(10)의 상기 a-SiCOH 막(저유전 절연막)으로 보호막(70)을 형성하고, 마스크를 이용한 사진 식각 공정으로 게이트 절연막(30)과 함께 패터닝하여, 접촉 구멍(72, 74, 76, 78)을 형성한다. 이때, 드레인 전극(66)과 유지 축전기용 도전체 패턴(64)을 드러내는 접촉 구멍(76, 74)은 컬러 필터(R, G, B)에 형성되어 있는 개구부(C1, C2)의 안쪽에 형성한다. 이와 같이, 본 발명에서는 컬러 필터(R, G, B)에 미리 개구부(C1, C2)를 형성한 다음, 보호막(70)을 패터닝하여 드레인 전극(66)과 유지 축전기용 도전체 패턴(64)을 드러내는 접촉 구멍(76, 74)을 형성함으로써 접촉 구멍(76, 74)의 프로파일을 양호하게 형성할 수 있다.
마지막으로, 도 7 내지 도 9에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO 또는 IZO층을 증착하고 마스크를 사용하여 마스크를 이용한 사진 식각 공정으로 식각하여 화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(88)를 형성한다.
이러한 방법은 앞에서 설명한 바와 같이, 5매의 마스크를 이용하는 제조 방법에 적용할 수 있지만, 4매 마스크를 이용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하며, 제조 방법은 제11 및 제13 실시예를 통하여 설명되어 있어 생략하기로 한다.
먼저, 도 41 내지 도 43을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 구조에 대하여 상세히 설명한다.
도 41은 본 발명의 제14 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 42 및 도 43은 각각 도 41에 도시한 박막 트랜지스터 기판을 XXXVI-XXXVI' 선 및 XXXVII-XXXVII' 선을 따라 잘라 도시한 단면도이다.
도 41 내지 도 42에서 보는 바와 같이, 대부분의 구조는 제11 실시예에 따른 구조와 동일하다.
하지만, 제13 실시예와 같이 박막 트랜지스터 어레이의 상부에는 드레인 전극(66) 및 유지 축전기용 도전체 패턴(68)을 드러내는 개구부(C1, C2)를 가지는 적, 녹, 청의 컬러 필터(R, G, B)가 형성되어 있으며, 그 상부에는 a-SiCOH 막(저유전 절연막)으로 이루어진 보호막(70)이 화학 기상 증착법에 의해 형성되어 있다.
본 발명은 제시된 실시예 뿐만 아니라, 다양한 방식으로 적용이 가능하다. 예를 들어, 중량 감소 및 내충격성 향상을 위해 대두된 플라스틱 액정 표시 장치에서와 같이, 저온 공정 조건이 필요한 디스플레이 경우 본 발명은 유용하게 적용할 수 있다. 또한, 외부광을 이용하여 화상을 표시하는 반사형 액정 표시 장치용 박막 트랜지스터 기판에도 동일하게 적용할 수 있다.
또한, 게이트 절연막은 비정질 규소로 이루어진 반도체층(40)과의 계면 특성을 고려하여 치밀한 막질을 유지하여야 한다. 그런데 막질이 치밀하면 치밀할수록 증착 속도가 느리므로 공정 시간이 길어지는 단점이 있다. 한편, 반도체층(40)과 접하는 면으로부터 약 500Å 정도 두께까지만 치밀한 막질이 유지되면 박막 트랜지스터가 동작하는데 무리가 없음이 알려져 있다. 따라서, 본 발명의 실시예에서 게이트 절연막의 하부는 증착 속도가 빠른 본 발명의 저유전율 절연막으로 형성하고, 게이트 절연막의 상부는 막질이 치밀한 질화규소막으로 형성하면, 박막 트랜지스터의 성능을 저하시키지 않으면서 공정 시간을 단축할 수 있다.
이상에서 살펴본 바와 같이, 본 발명에서는 실란기체를 사용하여 증착된 a-SiCOH 막(저유전 절연막)을 보호막으로 형성함으로써 절연막의 물성은 그대로 유지하면서도 증착 속도를 크게 개선할 수 있다. 따라서, 기생 용량 문제를 해소하여 고개구율 구조를 실현할 수 있고, 공정 시간을 단축할 수 있다.
도 1은 CVD 공정 중 전체 소오스 기체 유량에 따른 유전상수(k)의 변화를 나타낸 것이다.
도 2는 실란(SiH4) 기체 첨가에 따른 a-SiCOH 박막의 증착 속도 향상효과를 나타낸 것이다.
도 3은 실란(SiH4) 기체 첨가에 따른 a-SiCOH 박막의 유전 상수 변화를 나타낸 것이다.
도 4는 실란(SiH4) 기체 첨가 및 N2O 유량에 따른 a-SiCOH 박막의 증착속도 변화를 나타낸 것이다.
도 5는 전체 소오스 기체 유량[Z3MS + N2O + SiH4]에 따른 증착속도의 변화를 나타낸 것이다.
도 6은 실란(SiH4) 기체 첨가 및 N2O 유량에 따른 a-SiCOH 박막의 유전 상수 변화를 나타낸 것이다.
도 7은 본 발명의 제10 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고,
도 8은 도 7의 Ⅱ-Ⅱ 선에 대한 단면도이고,
도 9a, 10a, 11a 및 12a는 본 발명의 제10 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 박막 트랜지스터 기판의 배치도이고,
도 9b는 도 9a에서 IIIb-IIIb' 선에 대한 단면도이고,
도 10b는 도 10a에서 IVb-IVb' 선에 대한 단면도로서 도 9b의 다음 단계를 도시한 단면도이고,
도 11b는 도 11a에서 Vb-Vb' 선에 대한 단면도로서 도 10b의 다음 단계를 도시한 단면도이고,
도 12b는 도 12a에서 VIb-VIb' 선에 대한 단면도로서 도 12의 다음 단계를 도시한 단면도이고,
도 13은 본 발명의 제11 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 14 및 도 15는 각각 도 13의 VII-VII' 선 및 IX-IX'선에 대한 단면도이고,
도 16a는 본 발명의 제11 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 16b 및 16c는 각각 도 16a에서 Xb-Xb' 선 및 Xc-Xc' 선에 대한 단면도이며,
도 17a 및 17b는 각각 도 16a에서 Xb-Xb' 선 및 Xc-Xc' 선에 대한 단면도로서, 도 16b 및 도 16c 다음 단계에서의 단면도이고,
도 18a는 도 17a 및 17b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 18b 및 18c는 각각 도 18a에서 XIIb-XIIb' 선 및 XIIc-XIIc' 선에 대한 단면도이며,
도 19a, 20a, 21a와 도 19b, 20b, 21b는 각각 도 18a에서 XIIb-XIIb' 선 및 XIIc-XIIc' 선에 대한 단면도로서 도 18b 및 18c 다음 단계들을 공정 순서에 따라 도시한 것이고,
도 22a 및 도 22b는 도 21a 및 21b 다음 단계에서의 박막 트랜지스터 기판의 단면도이고,
도 23a는 도 22a 및 도 22b의 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 23b 및 23c는 각각 도 23a에서 XVIIb-XVIIb' 선 및 XVIIc-XVIIc' 선에 대한 단면도이고,
도 24는 본 발명의 제12 실시예에 따른 컬러 필터를 가지는 박막 트랜지스터 기판의 배치도이고,
도 25는 도 2에 도시한 박막 트랜지스터 기판을 절단선 XIX-XIX'을 따라 나타낸 단면도이고,
도 26a는 본 발명의 제12 실시예에 따른 박막 트랜지스터 기판의 첫 번째 제조 단계에서의 기판의 배치도이고,
도 26b는 도 26a에 도시한 절단선 XXb-XXb을 따라 나타낸 단면도이고,
도 27a는 도 26a의 다음 단계에서의 기판의 배치도이고,
도 27b는 도 26a에 도시한 절단선 XXIb-XXIb'을 따라 나타낸 단면도이고,
도 28a는 도 28a의 다음 단계에서의 기판의 배치도이고,
도 28b는 도 28a에 도시한 절단선 XXIIb-XXIIb'을 따라 나타낸 단면도이고,
도 29은 도 28b의 다음 단계에서의 기판의 단면도이고,
도 30a는 도 29의 다음 단계에서의 기판의 배치도이고,
도 30b는 도 30a에 도시한 절단선 XXIVb-XXIVb'을 따라 나타낸 단면도이고,
도 31부터 도 32는 도 29와 도 30b 사이에 실시되는 제조 공정의 단면을 나타낸 것이고,
도 33a는 도 30a의 다음 단계에서의 기판의 배치도이고,
도 33b는 도 33a에 도시한 절단선 XXVIIb-XXVIIb'을 따라 나타낸 단면도이고,
도 34는 본 발명의 제13 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 35는 도 34에 도시한 박막 트랜지스터 기판을 XXIX-XXIX' 선을 따라 잘라 도시한 단면도이고,
도 36a는 본 발명의 제13 실시예에 따라 제조하는 첫 번째 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 36b는 도 36a에서 XXXb-XXXb' 선을 따라 잘라 도시한 단면도이며,
도 37a는 본 발명의 제13 실시예에 따라 제조하는 두 번째 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 37b는 도 37a에서 XXXIb-XXXIb' 선을 따라 잘라 도시한 단면도이며,
도 38a는 본 발명의 제13 실시예에 따라 제조하는 세 번째 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 38b는 도 38a에서 XXIIb-XXXIIb' 선을 따라 잘라 도시한 단면도이며,
도 39a는 본 발명의 제13 실시예에 따라 제조하는 네 번째 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 39b는 도 39a에서 XXXIIIb-XXXIIIb' 선을 따라 잘라 도시한 단면도이며,
도 40a는 본 발명의 제13 실시예에 따라 제조하는 다섯 번째 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 40b는 도 40a에서 XXXIVb-XXXIVb' 선을 따라 잘라 도시한 단면도이고,
도 41은 본 발명의 제14 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 42 및 도 43은 도 41에 도시한 박막 트랜지스터 기판을 XXXVI-XXXVI' 선 및 XXXVII-XXXVII'선을 따라 잘라 도시한 단면도이다.

Claims (93)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 절연기판에 제1 절연막, 제2절연막, 버퍼층, 게이트 절연막, 및 보호막 패턴을 적어도 하나 포함하는 반도체 소자에 있어서,
    상기 제1 절연막, 제2절연막, 버퍼층, 게이트 절연막, 및 보호막 패턴 중 적어도 하나는 기판(substrate)이 포함된 증착 챔버에 기체 상태의 기본 소스 기체, 실란(SiH4) 및 산화제를 포함하는 반응기체 혼합물을 첨가하여 CVD법 또는 PECVD법으로 증착한 a-SiCOH의 저유전율 절연막인 것을 특징으로 하는 반도체 소자.
  10. 삭제
  11. 제 9항에 있어서, 상기 a-SiCOH 박막은 유전상수가 3.6 이하이고, 400 내지 800 nm의 파장범위에서 95% 이상의 광투과도를 갖는 것을 특징으로 하는 반도체 소자.
  12. 제 9항에 있어서, 상기 기판은 액정표시소자, 광발광 다이오드 디스플레이 소자, 및 유기광발광 다이오드 디스플레이 소자로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체 소자.
  13. 제 9항에 있어서, 상기 실란(SiH4) 기체의 첨가량은 기본 소스 기체에 대하여 1: 0.5 내지 1인 반도체 소자.
  14. 제 9항에 있어서, 상기 기본 소스 기체는 하기 화학식 1, 화학식 2, 화학식 3으로 표시되는 오르가노실리콘 화합물로 이루어진 군으로부터 1 종 이상 선택되는 것을 특징으로 하는 반도체 소자.
    [화학식 1]
    SiHx(CH3)4-x
    상기 식에서, x는 0, 1, 2, 3, 또는 4의 정수이고,
    [화학식 2]
    Si(OR1)yR2 4-y
    상기 식에서, R1 및 R2는 각각 독립적으로 또는 동시에 탄소수 1 내지 5의 알킬기 또는 알케닐기로 치환 또는 비치환된 직쇄 또는 측쇄의 탄소수 1 내지 10의 알킬기 또는 알케닐기이며, y는 0 내지 4의 정수이고,
    [화학식 3]
    사이클릭-(SiR3R4-O)n
    상기 식에서, R3 및 R4는 각각 독립적으로 또는 동시에 수소, 탄소수 1 내지 5의 알킬기 또는 알케닐기로 치환 또는 비치환된 직쇄 또는 측쇄의 탄소수 1 내지 10의 알킬기 또는 알케닐기이다.
  15. 제 9항에 있어서, 상기 산화제는 O2, N2O, NO, CO2, CO, 오존, 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체 소자.
  16. 제 9 항에 있어서, 상기 저유전율 절연막은 전력 밀도(power density) 0.2 내지 1.5 W/㎠, 압력 1 내지 10,000 Torr, 온도 25 내지 300 ℃에서 플라즈마에 반응기체혼합물을 노출시켜 실시되는 PECVD법으로 증착된 것을 특징으로 하는 반도체 소자.
  17. 절연 기판, 제1 절연막, 박막 트랜지스터, 제2 절연막 및 화소전극을 포함하는 반도체 소자에 있어서,
    상기 제1 절연막 및 제2 절연막 중 적어도 하나는 기판(substrate)이 포함된 증착 챔버에 기체 상태의 기본 소스 기체, 실란(SiH4) 및 산화제를 포함하는 반응기체 혼합물을 첨가하여 CVD법 또는 PECVD법으로 증착한 a-SiCOH의 저유전율 절연막인 것을 특징으로 하는 반도체 소자.
  18. 삭제
  19. 제 17항에 있어서, 상기 a-SiCOH 박막은 유전상수가 3.6 이하이고, 400 내지 800 nm의 파장범위에서 95% 이상의 광투과도를 갖는 것을 특징으로 하는 반도체 소자.
  20. 제 17항에 있어서, 상기 기판은 액정표시소자, 광발광 다이오드 디스플레이 소자, 및 유기광발광 다이오드 디스플레이 소자로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체 소자.
  21. 제 17항에 있어서, 상기 실란(SiH4) 기체의 첨가량은 기본 소스 기체에 대하여 1: 0.5 내지 1인 반도체 소자.
  22. 제 17항에 있어서, 상기 기본 소스 기체는 하기 화학식 1, 화학식 2, 화학식 3으로 표시되는 오르가노실리콘 화합물로 이루어진 군으로부터 1 종 이상 선택되는 것을 특징으로 하는 반도체 소자.
    [화학식 1]
    SiHx(CH3)4-x
    상기 식에서, x는 0, 1, 2, 3, 또는 4의 정수이고,
    [화학식 2]
    Si(OR1)yR2 4-y
    상기 식에서, R1 및 R2는 각각 독립적으로 또는 동시에 탄소수 1 내지 5의 알킬기 또는 알케닐기로 치환 또는 비치환된 직쇄 또는 측쇄의 탄소수 1 내지 10의 알킬기 또는 알케닐기이며, y는 0 내지 4의 정수이고,
    [화학식 3]
    사이클릭-(SiR3R4-O)n
    상기 식에서, R3 및 R4는 각각 독립적으로 또는 동시에 수소, 탄소수 1 내지 5의 알킬기 또는 알케닐기로 치환 또는 비치환된 직쇄 또는 측쇄의 탄소수 1 내지 10의 알킬기 또는 알케닐기이다.
  23. 제 17항에 있어서, 상기 산화제는 O2, N2O, NO, CO2, CO, 오존, 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체 소자.
  24. 제 17 항에 있어서, 상기 저유전율 절연막은 전력 밀도(power density) 0.2 내지 1.5 W/㎠, 압력 1 내지 10,000 Torr, 온도 25 내지 300 ℃에서 플라즈마에 반응기체혼합물을 노출시켜 실시되는 PECVD법으로 증착된 것을 특징으로 하는 반도체 소자.
  25. 절연 기판, 데이터 배선, 색필터, 버퍼층, 게이트 배선, 게이트 절연막, 반도체층, 및 화소 배선을 포함하는 반도체 소자에 있어서,
    상기 버퍼층 및 게이트 절연막 중 적어도 하나는 기판(substrate)이 포함된 증착 챔버에 기체 상태의 기본 소스 기체, 실란(SiH4) 및 산화제를 포함하는 반응기체 혼합물을 첨가하여 CVD법 또는 PECVD법으로 증착한 a-SiCOH의 저유전율 절연막인 것을 특징으로 하는 반도체 소자.
  26. 삭제
  27. 제 25항에 있어서, 상기 a-SiCOH 박막은 유전상수가 3.6 이하이고, 400 내지 800 nm의 파장범위에서 95% 이상의 광투과도를 갖는 것을 특징으로 하는 반도체 소자.
  28. 제 25항에 있어서, 상기 기판은 액정표시소자, 광발광 다이오드 디스플레이 소자, 및 유기광발광 다이오드 디스플레이 소자로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체 소자.
  29. 제 25항에 있어서, 상기 실란(SiH4) 기체의 첨가량은 기본 소스 기체에 대하여 1: 0.5 내지 1인 반도체 소자.
  30. 제 25항에 있어서, 상기 기본 소스 기체는 하기 화학식 1, 화학식 2, 화학식 3으로 표시되는 오르가노실리콘 화합물로 이루어진 군으로부터 1 종 이상 선택되는 것을 특징으로 하는 반도체 소자.
    [화학식 1]
    SiHx(CH3)4-x
    상기 식에서, x는 0, 1, 2, 3, 또는 4의 정수이고,
    [화학식 2]
    Si(OR1)yR2 4-y
    상기 식에서, R1 및 R2는 각각 독립적으로 또는 동시에 탄소수 1 내지 5의 알킬기 또는 알케닐기로 치환 또는 비치환된 직쇄 또는 측쇄의 탄소수 1 내지 10의 알킬기 또는 알케닐기이며, y는 0 내지 4의 정수이고,
    [화학식 3]
    사이클릭-(SiR3R4-O)n
    상기 식에서, R3 및 R4는 각각 독립적으로 또는 동시에 수소, 탄소수 1 내지 5의 알킬기 또는 알케닐기로 치환 또는 비치환된 직쇄 또는 측쇄의 탄소수 1 내지 10의 알킬기 또는 알케닐기이다.
  31. 제 25항에 있어서, 상기 산화제는 O2, N2O, NO, CO2, CO, 오존, 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체 소자.
  32. 제 25 항에 있어서, 상기 저유전율 절연막은 전력 밀도(power density) 0.2 내지 1.5 W/㎠, 압력 1 내지 10,000 Torr, 온도 25 내지 300 ℃에서 플라즈마에 반응기체혼합물을 노출시켜 실시되는 PECVD법으로 증착된 것을 특징으로 하는 반도체 소자.
  33. 절연 기판, 게이트선, 게이트 배선, 게이트 절연막, 반도체층 패턴, 접촉층 패턴, 데이터 배선, 보호막 패턴, 및 투명 전극층 패턴을 포함하는 반도체 소자에 있어서,
    상기 게이트 절연막 및 보호막 패턴 중 적어도 하나는 기판(substrate)이 포함된 증착 챔버에 기체 상태의 기본 소스 기체, 실란(SiH4) 및 산화제를 포함하는 반응기체 혼합물을 첨가하여 CVD법 또는 PECVD법으로 증착한 a-SiCOH의 저유전율 절연막인 것을 특징으로 하는 반도체 소자.
  34. 삭제
  35. 제 33항에 있어서, 상기 a-SiCOH 박막은 유전상수가 3.6 이하이고, 400 내지 800 nm의 파장범위에서 95% 이상의 광투과도를 갖는 것을 특징으로 하는 반도체 소자.
  36. 제 33항에 있어서, 상기 기판은 액정표시소자, 광발광 다이오드 디스플레이 소자, 및 유기광발광 다이오드 디스플레이 소자로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체 소자.
  37. 제 33항에 있어서, 상기 실란(SiH4) 기체의 첨가량은 기본 소스 기체에 대하여 1: 0.5 내지 1인 반도체 소자.
  38. 제 33항에 있어서, 상기 기본 소스 기체는 하기 화학식 1, 화학식 2, 화학식 3으로 표시되는 오르가노실리콘 화합물로 이루어진 군으로부터 1 종 이상 선택되는 것을 특징으로 하는 반도체 소자.
    [화학식 1]
    SiHx(CH3)4-x
    상기 식에서, x는 0, 1, 2, 3, 또는 4의 정수이고,
    [화학식 2]
    Si(OR1)yR2 4-y
    상기 식에서, R1 및 R2는 각각 독립적으로 또는 동시에 탄소수 1 내지 5의 알킬기 또는 알케닐기로 치환 또는 비치환된 직쇄 또는 측쇄의 탄소수 1 내지 10의 알킬기 또는 알케닐기이며, y는 0 내지 4의 정수이고,
    [화학식 3]
    사이클릭-(SiR3R4-O)n
    상기 식에서,R3 및 R4는 각각 독립적으로 또는 동시에 수소, 탄소수 1 내지 5의 알킬기 또는 알케닐기로 치환 또는 비치환된 직쇄 또는 측쇄의 탄소수 1 내지 10의 알킬기 또는 알케닐기이다.
  39. 제 33항에 있어서, 상기 산화제는 O2, N2O, NO, CO2, CO, 오존, 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체 소자.
  40. 제 33 항에 있어서, 상기 저유전율 절연막은 전력 밀도(power density) 0.2 내지 1.5 W/㎠, 압력 1 내지 10,000 Torr, 온도 25 내지 300 ℃에서 플라즈마에 반응기체혼합물을 노출시켜 실시되는 PECVD법으로 증착된 것을 특징으로 하는 반도체 소자.
  41. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 제1 신호선,
    상기 제1 신호선 위에 형성되어 있는 제1 절연막,
    상기 제1 절연막 위에 형성되어 있으며 상기 제1 신호선과 교차하고 있는 제2 신호선,
    상기 제1 신호선 및 상기 제2 신호선과 연결되어 있는 박막 트랜지스터,
    저유전율 절연막이며 상기 박막 트랜지스터 위에 형성되어 있으며 상기 박막 트랜지스터의 소정 전극을 노출시키는 제1 접촉구를 가지는 제2 절연막,
    상기 제2 절연막 위에 형성되어 있으며 상기 제1 접촉구를 통하여 상기 박막 트랜지스터의 소정 전극과 연결되어 있는 제1 화소 전극
    을 포함하고,
    상기 제1 절연막 및 제2 절연막 중 적어도 하나는 박막 트랜지스터 위에 기체 상태의 기본 소스 기체, 실란(SiH4) 및 산화제를 포함하는 반응기체 혼합물을 첨가하여 CVD법 또는 PECVD법으로 증착한 a-SiCOH의 저유전율 절연막인
    박막 트랜지스터 기판.
  42. 삭제
  43. 제 41항에 있어서, 상기 실란(SiH4) 기체의 첨가량은 기본 소스 기체에 대하여 1: 0.5 내지 1인 박막 트랜지스터 기판.
  44. 제 41항에 있어서, 상기 기본 소스 기체는 하기 화학식 1, 화학식 2, 화학식 3으로 표시되는 오르가노실리콘 화합물로 이루어진 군으로부터 1 종 이상 선택되는 것을 특징으로 하는 박막 트랜지스터 기판:
    [화학식 1]
    SiHx(CH3)4-x
    상기 식에서, x는 0, 1, 2, 3, 또는 4의 정수이고,
    [화학식 2]
    Si(OR1)yR2 4-y
    상기 식에서, R1 및 R2는 각각 독립적으로 또는 동시에 탄소수 1 내지 5의 알킬기 또는 알케닐기로 치환 또는 비치환된 직쇄 또는 측쇄의 탄소수 1 내지 10의 알킬기 또는 알케닐기이며, y는 0 내지 4의 정수이고,
    [화학식 3]
    사이클릭-(SiR3R4-O)n
    상기 식에서, R3 및 R4는 각각 독립적으로 또는 동시에 수소, 탄소수 1 내지 5의 알킬기 또는 알케닐기로 치환 또는 비치환된 직쇄 또는 측쇄의 탄소수 1 내지 10의 알킬기 또는 알케닐기이다.
  45. 제 41항에 있어서, 상기 산화제는 O2, N2O, NO, CO2, CO, 오존, 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것을 특징으로 하는 박막 트랜지스터 기판.
  46. 제 41항에 있어서, 상기 저유전율 절연막은 전력 밀도(power density) 0.2 내지 1.5 W/㎠, 압력 1 내지 10,000 Torr, 온도 25 내지 300 ℃에서 플라즈마에 반응기체혼합물을 노출시켜 실시되는 PECVD법으로 증착된 것을 특징으로 하는 박막 트랜지스터 기판.
  47. 제 41 항에 있어서, 상기 저유전 절연막의 유전상수는 2 내지 3의 값을 가지는 박막 트랜지스터 기판.
  48. 제 41 항에 있어서,
    상기 제1 절연막은 상기 저유전율 절연막의 하부막과 질화 규소로 이루어진 상부막으로 이루어진 박막 트랜지스터 기판.
  49. 제 41 항에 있어서,
    상기 화소 전극은 빛을 반사시키는 불투명한 도전 물질 또는 투명한 도전 물질로 이루어져 있는 박막 트랜지스터 기판.
  50. 제 41 항에 있어서,
    상기 제2 절연막은 표면에 요철 패턴을 가지는 박막 트랜지스터 기판.
  51. 절연 기판 위에 형성되어 있는 데이터선을 포함하는 데이터 배선,
    상기 절연 기판 위에 형성되어 있는 적, 녹, 청의 색필터,
    상기 데이터 배선 및 상기 색필터 위에 형성되어 있고 상기 데이터 배선의 소정 부분을 노출시키는 제1 접촉구를 가지는 버퍼층,
    상기 버퍼층 위에 형성되어 있으며, 상기 데이터선과 교차하여 화소를 정의하는 게이트선 및 상기 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선,
    상기 게이트 배선 위에 형성되어 있고 상기 제1 접촉구의 적어도 일부분을 노출시키는 제2 접촉구를 가지는 게이트 절연막,
    상기 게이트 전극 상부의 상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 제1 접촉구 및 상기 제2 접촉구를 통하여 상기 데이터선과 연결되어 있으며 적어도 일부분이 상기 반도체층과 접하고 있는 소스용 전극, 상기 반도체층 위에서 상기 소스용 전극과 마주하고 있는 드레인용 전극 및 상기 드레인용 전극과 연결되어 있는 화소 전극을 포함하는 화소 배선
    을 포함하고,
    상기 버퍼층은 색필터 위에 기체 상태의 기본 소스 기체, 실란(SiH4) 및 산화제를 포함하는 반응기체 혼합물을 첨가하여 CVD법 또는 PECVD법으로 증착한 a-SiCOH의 저유전율 절연막인
    박막 트랜지스터 기판.
  52. 삭제
  53. 제 51항에 있어서, 상기 실란(SiH4) 기체의 첨가량은 기본 소스 기체에 대하여 1: 0.5 내지 1인 박막 트랜지스터 기판.
  54. 제 51항에 있어서, 상기 기본 소스 기체는 하기 화학식 1, 화학식 2, 화학식 3으로 표시되는 오르가노실리콘 화합물로 이루어진 군으로부터 1 종 이상 선택되는 것을 특징으로 하는 박막 트랜지스터 기판:
    [화학식 1]
    SiHx(CH3)4-x
    상기 식에서, x는 0, 1, 2, 3, 또는 4의 정수이고,
    [화학식 2]
    Si(OR1)yR2 4-y
    상기 식에서, R1 및 R2는 각각 독립적으로 또는 동시에 탄소수 1 내지 5의 알킬기 또는 알케닐기로 치환 또는 비치환된 직쇄 또는 측쇄의 탄소수 1 내지 10의 알킬기 또는 알케닐기이며, y는 0 내지 4의 정수이고,
    [화학식 3]
    사이클릭-(SiR3R4-O)n
    상기 식에서, R3 및 R4는 각각 독립적으로 또는 동시에 수소, 탄소수 1 내지 5의 알킬기 또는 알케닐기로 치환 또는 비치환된 직쇄 또는 측쇄의 탄소수 1 내지 10의 알킬기 또는 알케닐기이다.
  55. 제 51항에 있어서, 상기 산화제는 O2, N2O, NO, CO2, CO, 오존, 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것을 특징으로 하는 박막 트랜지스터 기판.
  56. 제 51 항에 있어서, 상기 저유전율 절연막은 전력 밀도(power density) 0.2 내지 1.5 W/㎠, 압력 1 내지 10,000 Torr, 온도 25 내지 300 ℃에서 플라즈마에 반응기체혼합물을 노출시켜 실시되는 PECVD법으로 증착된 것을 특징으로 하는 박막 트랜지스터 기판.
  57. 제 51 항에 있어서, 상기 버퍼층의 유전율은 2에서 3 사이의 값을 가지는 박막 트랜지스터 기판.
  58. 제 51 항에 있어서,
    상기 반도체층 패턴은 제1 비정질 규소막과, 상기 제1 비정질 규소막보다 밴드 갭이 낮은 제2 비정질 규소막의 이중층 구조로 이루어져 있는 박막 트랜지스터 기판.
  59. 제 51 항에 있어서,
    상기 데이터선과 동일한 층 동일한 물질로 형성되어 있으며 상기 반도체층 패턴에 대응하는 부분에 위치하는 광 차단부를 더 포함하는 박막 트랜지스터 기판.
  60. 제 59 항에 있어서,
    상기 광 차단부는 상기 게이트선 방향으로 연장되어 있는 박막 트랜지스터 기판.
  61. 절연 기판,
    상기 기판 위에 형성되어 있으며 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선,
    상기 게이트 배선 위에 형성되어 있으며 적어도 상기 게이트 패드를 노출시키는 접촉구를 가지는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층 패턴,
    상기 반도체층 패턴 위에 형성되어 있는 접촉층 패턴,
    상기 접촉층 패턴 위에 형성되어 있고 상기 접촉층 패턴과 실질적으로 동일한 형태를 가지며 소스 전극, 드레인 전극, 데이터선 및 데이터 패드를 포함하는 데이터 배선,
    상기 데이터 배선 위에 형성되어 있으며 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극을 노출시키는 접촉구를 가지며, 저유전율 절연막으로 이루어진 보호막 패턴,
    노출되어 있는 상기 게이트 패드, 데이터 패드 및 드레인 전극과 각각 전기적으로 연결되는 투명 전극층 패턴
    을 포함하고,
    상기 저유전율 절연막은 데이터 배선 위에 기체 상태의 기본 소스 기체, 실란(SiH4) 및 산화제를 포함하는 반응기체 혼합물을 첨가하여 CVD법 또는 PECVD법으로 증착한 a-SiCOH 막인
    박막 트랜지스터 기판.
  62. 삭제
  63. 제 61항에 있어서, 상기 실란(SiH4) 기체의 첨가량은 기본 소스 기체에 대하여 1: 0.5 내지 1인 박막 트랜지스터 기판.
  64. 제 61항에 있어서, 상기 기본 소스 기체는 하기 화학식 1, 화학식 2, 화학식 3으로 표시되는 오르가노실리콘 화합물로 이루어진 군으로부터 1 종 이상 선택되는 것을 특징으로 하는 박막 트랜지스터 기판:
    [화학식 1]
    SiHx(CH3)4-x
    상기 식에서, x는 0, 1, 2, 3, 또는 4의 정수이고,
    [화학식 2]
    Si(OR1)yR2 4-y
    상기 식에서, R1 및 R2는 각각 독립적으로 또는 동시에 탄소수 1 내지 5의 알킬기 또는 알케닐기로 치환 또는 비치환된 직쇄 또는 측쇄의 탄소수 1 내지 10의 알킬기 또는 알케닐기이며, y는 0 내지 4의 정수이고,
    [화학식 3]
    사이클릭-(SiR3R4-O)n
    상기 식에서, R3 및 R4는 각각 독립적으로 또는 동시에 수소, 탄소수 1 내지 5의 알킬기 또는 알케닐기로 치환 또는 비치환된 직쇄 또는 측쇄의 탄소수 1 내지 10의 알킬기 또는 알케닐기이다.
  65. 제 61항에 있어서, 상기 산화제는 O2, N2O, NO, CO2, CO, 오존, 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것을 특징으로 하는 박막 트랜지스터 기판.
  66. 제 61 항에 있어서, 상기 저유전율 절연막은 전력 밀도(power density) 0.2 내지 1.5 W/㎠, 압력 1 내지 10,000 Torr, 온도 25 내지 300 ℃에서 플라즈마에 반응기체혼합물을 노출시켜 실시되는 PECVD법으로 증착된 것을 특징으로 하는 박막 트랜지스터 기판.
  67. 제 61 항에 있어서, 상기 저유전 절연막의 유전상수는 2 내지 3의 값을 가지는 박막 트랜지스터 기판.
  68. 제 61항에 있어서,
    상기 절연 기판 위의 상기 게이트 배선과 동일한 층에 형성되어 있는 유지 용량선,
    상기 유지 용량과 중첩하고 있으며 상기 반도체 패턴과 동일한 층에 형성되어 있는 유지 축전기용 반도체 패턴,
    상기 유지 축전기용 반도체 패턴 위에 형성되어 있으며 상기 유지 축전기용 반도체 패턴과 동일한 평면적 모양을 가지는 유지 축전기용 접촉층 패턴,
    상기 유지 축전기용 접촉층 패턴 위에 형성되어 있으며 상기 유지 축전기용 반도체 패턴과 동일한 평면적 모양을 가지는 유지 축전기용 도전체 패턴을 더 포함하고,
    상기 유지 축전기용 도전체 패턴은 상기 투명 전극 패턴의 일부와 연결되어 있는 박막 트랜지스터 기판.
  69. 절연 기판 위에 게이트선, 상기 게이트선과 연결되어 있는 게이트 전극 및 상기 게이트선과 연결되어 있는 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,
    게이트 절연막을 형성하는 단계,
    반도체층을 형성하는 단계,
    도전 물질을 적층하고 패터닝하여 상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있는 데이터 패드, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극 및 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,
    저유전율 절연막을 증착하여 보호막을 형성하는 단계,
    상기 게이트 절연막과 함께 상기 보호막을 패터닝하여 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극을 각각 드러내는 접촉 구멍을 형성하는 단계,
    투명 도전막을 적층하고 패터닝하여 상기 접촉 구멍을 통하여 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극과 각각 연결되는 보조 게이트 패드, 보조 데이터 패드 및 화소 전극을 형성하는 단계
    를 포함하고,
    상기 보호막을 형성하는 단계는 데이터 배선위에 기체 상태의 기본 소스 기체, 실란(SiH4) 및 산화제를 포함하는 반응기체 혼합물을 첨가하여 CVD법 또는 PECVD법으로 a-SiCOH 박막을 증착하는 단계인
    박막 트랜지스터 기판의 제조 방법.
  70. 삭제
  71. 제 69항에 있어서, 실란(SiH4) 기체의 첨가량은 기본 소스 기체에 대하여 1: 0.5 내지 1인 박막 트랜지스터 기판의 제조방법.
  72. 제 69항에 있어서, 상기 소스 기체는 하기 화학식 1, 화학식 2, 화학식 3으로 표시되는 오르가노실리콘 화합물로 이루어진 군으로부터 1 종 이상 선택되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법:
    [화학식 1]
    SiHx(CH3)4-x
    상기 식에서, x는 0, 1, 2, 3, 또는 4의 정수이고,
    [화학식 2]
    Si(OR1)yR2 4-y
    상기 식에서, R1 및 R2는 각각 독립적으로 또는 동시에 탄소수 1 내지 5의 알킬기 또는 알케닐기로 치환 또는 비치환된 직쇄 또는 측쇄의 탄소수 1 내지 10의 알킬기 또는 알케닐기이며, y는 0 내지 4의 정수이고,
    [화학식 3]
    사이클릭-(SiR3R4-O)n
    상기 식에서, R3 및 R4는 각각 독립적으로 또는 동시에 수소, 탄소수 1 내지 5의 알킬기 또는 알케닐기로 치환 또는 비치환된 직쇄 또는 측쇄의 탄소수 1 내지 10의 알킬기 또는 알케닐기이다.
  73. 제 69항에 있어서, 상기 산화제는 O2, N2O, NO, CO2, CO, 오존, 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  74. 제 69 항에 있어서, 상기 저유전율 절연막의 유전상수는 2 내지 3의 값을 가지는 박막 트랜지스터 기판의 제조 방법.
  75. 제 69 항에 있어서,
    상기 데이터 배선 및 상기 반도체층은 제1 부분, 상기 제1 부분보다 두께가 두꺼운 제2 부분, 상기 제1 두께보다 두께가 얇은 제3 부분을 가지는 감광막 패턴을 이용하는 사진 식각 공정으로 함께 형성하는 박막 트랜지스터 기판의 제조 방법.
  76. 제 75 항에 있어서,
    상기 사진 식각 공정에서 상기 제1 부분은 상기 소스 전극과 상기 드레인 전극 사이에 위치하도록 형성하고, 상기 제2 부분은 상기 데이터 배선 상부에 위치하도록 형성하는 박막 트랜지스터 기판의 제조 방법.
  77. 제 69 항에 있어서,
    상기 게이트 절연막을 형성하는 단계는
    저유전율 절연막으로 증착하는 제1 단계 및 질화규소막을 증착하는 제2 단계로 이루어지며, 상기 제1 단계와 상기 제2 단계는 진공이 유지되는 상태에서 진행되는 박막 트랜지스터 기판의 제조 방법.
  78. 절연 기판 위에 데이터선을 포함하는 데이터 배선을 형성하는 제1 단계,
    상기 기판 상부에 적, 녹, 청의 색필터를 형성하는 제2 단계,
    저유전율 절연막으로 상기 데이터 배선 및 상기 색필터를 덮는 버퍼층을 형성하는 제3 단계,
    상기 절연막 상부에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 제4 단계,
    상기 게이트 배선을 덮는 게이트 절연막을 형성하는 제5 단계,
    상기 게이트 절연막 위에 저항성 접촉층과 반도체층 패턴을 형성하는 동시에 상기 게이트 절연막과 상기 버퍼층에 상기 데이터선 일부를 드러내는 제1 접촉 구멍을 형성하는 제6 단계,
    상기 저항성 접촉층 패턴 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스용 전극 및 드레인용 전극과, 상기 드레인용 전극과 연결된 화소 전극을 포함하는 화소 배선을 형성하는 제7 단계,
    상기 소스용 전극과 상기 드레인용 전극의 사이에 위치하는 상기 저항성 접촉층 패턴의 노출 부분을 제거하여 상기 저항성 접촉층 패턴을 양쪽으로 분리하는 제8 단계,
    를 포함하고,
    상기 버퍼층을 형성하는 제3 단계는 색필터 위에 기체 상태의 기본 소스 기체, 실란(SiH4) 및 산화제를 포함하는 반응기체 혼합물을 첨가하여 CVD법 또는 PECVD법으로 a-SiCOH 박막을 증착하는 단계인
    박막 트랜지스터 기판의 제조 방법.
  79. 삭제
  80. 제 78항에 있어서, 실란(SiH4) 기체의 첨가량은 기본 소스 기체에 대하여 1: 0.5 내지 1인 박막 트랜지스터 기판의 제조방법.
  81. 제 78항에 있어서, 상기 소스 기체는 하기 화학식 1, 화학식 2, 화학식 3으로 표시되는 오르가노실리콘 화합물로 이루어진 군으로부터 1 종 이상 선택되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법:
    [화학식 1]
    SiHx(CH3)4-x
    상기 식에서, x는 0, 1, 2, 3, 또는 4의 정수이고,
    [화학식 2]
    Si(OR1)yR2 4-y
    상기 식에서, R1 및 R2는 각각 독립적으로 또는 동시에 탄소수 1 내지 5의 알킬기 또는 알케닐기로 치환 또는 비치환된 직쇄 또는 측쇄의 탄소수 1 내지 10의 알킬기 또는 알케닐기이며, y는 0 내지 4의 정수이고,
    [화학식 3]
    사이클릭-(SiR3R4-O)n
    상기 식에서, R3 및 R4는 각각 독립적으로 또는 동시에 수소, 탄소수 1 내지 5의 알킬기 또는 알케닐기로 치환 또는 비치환된 직쇄 또는 측쇄의 탄소수 1 내지 10의 알킬기 또는 알케닐기이다.
  82. 제 78항에 있어서, 상기 산화제는 O2, N2O, NO, CO2, CO, 오존, 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  83. 제 80 항에 있어서,
    상기 저유전율 절연막은 유전상수는 2 내지 3의 값을 가지는 박막 트랜지스터 기판의 제조 방법.
  84. 제 80 항에 있어서,
    상기 제1 접촉 구멍을 형성하는 제6 단계는
    상기 게이트 절연막 위에 비정질 규소막, 불순물이 도핑된 비정질 규소막을 순차적으로 증착하는 단계,
    상기 게이트 전극 위의 소정 면적을 덮고 있는 제1 부분, 상기 제1 접촉 구멍이 형성될 부분을 제외한 나머지 부분을 덮고 있으며 상기 제1 부분보다 얇은 제 2 부분으로 이루어지는 감광막 패턴을 형성하는 단계,
    상기 감광막의 제 1 부분 및 제 2 부분을 마스크로 하여 그 하부의 상기 불순물이 도핑된 비정질 규소막, 상기 비정질 규소막, 상기 게이트 절연막 및 상기 버퍼층을 식각하여 상기 제 1 접촉 구멍을 형성하는 단계,
    상기 감광막 패턴의 제 2 부분을 제거하는 단계.
    상기 감광막 패턴의 제 1 부분을 마스크로 하여 그 하부의 상기 불순물이 도핑된 비정질 규소막 및 상기 비정질 규소막을 식각하여 상기 반도체층 패턴과 상기 저항성 접촉층 패턴을 형성하는 단계,
    상기 감광막 패턴의 제 1 부분을 제거하는 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  85. 제 14항에 있어서, 상기 R1 및 R2는 각각 독립적으로 또는 동시에 메틸, 에틸, 프로필 또는 비닐기이고, 상기 R3 및 R4는 각각 독립적으로 또는 동시에 수소, 메틸, 에틸, 프로필 또는 비닐기인 반도체 소자.
  86. 제 22항에 있어서, 상기 R1 및 R2는 각각 독립적으로 또는 동시에 메틸, 에틸, 프로필 또는 비닐기이고, 상기 R3 및 R4는 각각 독립적으로 또는 동시에 수소, 메틸, 에틸, 프로필 또는 비닐기인 반도체 소자.
  87. 제 30항에 있어서, 상기 R1 및 R2는 각각 독립적으로 또는 동시에 메틸, 에틸, 프로필 또는 비닐기이고, 상기 R3 및 R4는 각각 독립적으로 또는 동시에 수소, 메틸, 에틸, 프로필 또는 비닐기인 반도체 소자.
  88. 제 38항에 있어서, 상기 R1 및 R2는 각각 독립적으로 또는 동시에 메틸, 에틸, 프로필 또는 비닐기이고, 상기 R3 및 R4는 각각 독립적으로 또는 동시에 수소, 메틸, 에틸, 프로필 또는 비닐기인 반도체 소자.
  89. 제 44항에 있어서, 상기 R1 및 R2는 각각 독립적으로 또는 동시에 메틸, 에틸, 프로필 또는 비닐기이고, 상기 R3 및 R4는 각각 독립적으로 또는 동시에 수소, 메틸, 에틸, 프로필 또는 비닐기인 박막 트랜지스터 기판.
  90. 제 54항에 있어서, 상기 R1 및 R2는 각각 독립적으로 또는 동시에 메틸, 에틸, 프로필 또는 비닐기이고, 상기 R3 및 R4는 각각 독립적으로 또는 동시에 수소, 메틸, 에틸, 프로필 또는 비닐기인 박막 트랜지스터 기판.
  91. 제 64항에 있어서, 상기 R1 및 R2는 각각 독립적으로 또는 동시에 메틸, 에틸, 프로필 또는 비닐기이고, 상기 R3 및 R4는 각각 독립적으로 또는 동시에 수소, 메틸, 에틸, 프로필 또는 비닐기인 박막 트랜지스터 기판.
  92. 제 72항에 있어서, 상기 R1 및 R2는 각각 독립적으로 또는 동시에 메틸, 에틸, 프로필 또는 비닐기이고, 상기 R3 및 R4는 각각 독립적으로 또는 동시에 수소, 메틸, 에틸, 프로필 또는 비닐기인 박막 트랜지스터 기판의 제조 방법.
  93. 제 81항에 있어서, 상기 R1 및 R2는 각각 독립적으로 또는 동시에 메틸, 에틸, 프로필 또는 비닐기이고, 상기 R3 및 R4는 각각 독립적으로 또는 동시에 수소, 메틸, 에틸, 프로필 또는 비닐기인 박막 트랜지스터 기판의 제조 방법.
KR1020020027414A 2002-05-17 2002-05-17 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법 Expired - Lifetime KR100915231B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
US10/150,482 US6933568B2 (en) 2002-05-17 2002-05-17 Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
KR1020020027414A KR100915231B1 (ko) 2002-05-17 2002-05-17 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법
AU2003269049A AU2003269049A1 (en) 2002-05-17 2003-01-15 Vapor deposition method of low dielectric insulating film, thin film transistor using the same and preparation method thereof
PCT/KR2003/000083 WO2003097897A1 (en) 2002-05-17 2003-01-15 Vapor deposition method of low dielectric insulating film, thin film transistor using the same and preparation method thereof
CNB038088479A CN100480420C (zh) 2002-05-17 2003-01-15 低介电绝缘层的汽相淀积方法、利用该低介电绝缘层的薄膜晶体管及其制造方法
JP2004505409A JP4403066B2 (ja) 2002-05-17 2003-01-15 低誘電率絶縁膜の蒸着方法、これを利用した薄膜トランジスタ及びその製造方法
US11/071,544 US7323371B2 (en) 2002-05-17 2005-03-03 Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
US11/950,476 US7902549B2 (en) 2002-05-17 2007-12-05 Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020027414A KR100915231B1 (ko) 2002-05-17 2002-05-17 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20030089268A KR20030089268A (ko) 2003-11-21
KR100915231B1 true KR100915231B1 (ko) 2009-09-02

Family

ID=29417411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020027414A Expired - Lifetime KR100915231B1 (ko) 2002-05-17 2002-05-17 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법

Country Status (6)

Country Link
US (3) US6933568B2 (ko)
JP (1) JP4403066B2 (ko)
KR (1) KR100915231B1 (ko)
CN (1) CN100480420C (ko)
AU (1) AU2003269049A1 (ko)
WO (1) WO2003097897A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160023988A (ko) * 2014-08-21 2016-03-04 엘지디스플레이 주식회사 표시장치
US12262585B2 (en) 2021-05-24 2025-03-25 Samsung Display Co., Ltd. Electronic device including organic-polymer encapsulation layer

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413844B (en) 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US6984594B2 (en) * 2002-05-17 2006-01-10 Samsung Electronics, Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor devices
US6933568B2 (en) 2002-05-17 2005-08-23 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
TWI338346B (en) 2002-09-20 2011-03-01 Semiconductor Energy Lab Display device and manufacturing method thereof
TW588565B (en) * 2002-10-31 2004-05-21 Au Optronics Corp Active matrix organic light emitting diode and method of manufacturing the same
US7247986B2 (en) * 2003-06-10 2007-07-24 Samsung Sdi. Co., Ltd. Organic electro luminescent display and method for fabricating the same
KR100947538B1 (ko) * 2003-06-27 2010-03-12 삼성전자주식회사 노광 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
US20050057154A1 (en) * 2003-07-30 2005-03-17 Optrex Corporation Organic EL display device and method for fabricating the same
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR100529846B1 (ko) * 2003-12-26 2005-11-22 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
US7223641B2 (en) * 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
US7557373B2 (en) * 2004-03-30 2009-07-07 Toshiba Matsushita Display Technology Co., Ltd. Thin-film transistor substrate including pixel regions where gate electrode lines are arrayed on an insulating substrate, and display therewith
JP4191641B2 (ja) * 2004-04-02 2008-12-03 三菱電機株式会社 半透過型液晶表示装置およびその製造方法
KR100637458B1 (ko) * 2004-05-25 2006-10-20 삼성에스디아이 주식회사 유기전계 발광 표시 패널
JP4470627B2 (ja) * 2004-07-15 2010-06-02 日本電気株式会社 光学基板、発光素子および表示装置
TWI234288B (en) * 2004-07-27 2005-06-11 Au Optronics Corp Method for fabricating a thin film transistor and related circuits
US20060049139A1 (en) * 2004-08-26 2006-03-09 Tokyo Electron Limited Method and system for etching a gate stack
KR101061856B1 (ko) * 2004-11-03 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판
CN100353565C (zh) * 2004-12-13 2007-12-05 友达光电股份有限公司 薄膜晶体管元件及其制造方法
CN1302528C (zh) * 2004-12-13 2007-02-28 友达光电股份有限公司 薄膜晶体管元件的制造方法
US7417254B2 (en) 2005-01-14 2008-08-26 Au Optronics Corp. Switching device for a pixel electrode and methods for fabricating the same
KR20060097381A (ko) * 2005-03-09 2006-09-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20070000025A (ko) * 2005-06-24 2007-01-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI258221B (en) * 2005-06-28 2006-07-11 Ind Tech Res Inst A thin film transistor (TFT) for driving organic light emitting diodes and manufacturing method thereof
KR20070009329A (ko) * 2005-07-15 2007-01-18 삼성전자주식회사 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
KR101168729B1 (ko) * 2005-08-16 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR20070121128A (ko) * 2006-06-21 2007-12-27 삼성전자주식회사 금속 박막 및 금속 배선 패턴 형성 방법과 표시 패널 제조방법
US7898610B2 (en) * 2006-06-30 2011-03-01 Lg. Display Co., Ltd. Liquid crystal display device and method of fabricating the same
TWI328877B (en) 2006-07-20 2010-08-11 Au Optronics Corp Array substrate
CN100470760C (zh) * 2006-08-07 2009-03-18 友达光电股份有限公司 阵列基板及其形成方法
DE102006043400A1 (de) * 2006-09-15 2008-03-27 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP2008112136A (ja) * 2006-10-04 2008-05-15 Mitsubishi Electric Corp 表示装置及びその製造方法
KR101363555B1 (ko) * 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN100583443C (zh) * 2007-06-08 2010-01-20 北京京东方光电科技有限公司 一种薄膜晶体管结构及其制备方法
DE102007033338B4 (de) * 2007-07-16 2010-06-02 Schott Ag Hartstoffbeschichteter Glas- oder Glaskeramik-Artikel und Verfahren zu dessen Herstellung sowie Verwendung des Glas- oder Glaskeramik-Artikels
US7633089B2 (en) * 2007-07-26 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device provided with the same
KR100953023B1 (ko) * 2008-01-14 2010-04-14 주식회사 하이닉스반도체 게이트 전극 형성 방법
KR101381348B1 (ko) * 2008-02-14 2014-04-17 삼성디스플레이 주식회사 액정 표시 장치
KR100975204B1 (ko) * 2008-08-04 2010-08-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR102011614B1 (ko) 2009-07-10 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101791370B1 (ko) 2009-07-10 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101771268B1 (ko) * 2009-10-09 2017-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101065317B1 (ko) * 2009-11-13 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI458098B (zh) * 2009-12-31 2014-10-21 Au Optronics Corp 薄膜電晶體
KR101274719B1 (ko) * 2010-06-11 2013-06-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자
TW201200948A (en) 2010-06-22 2012-01-01 Au Optronics Corp Pixel structure and method for manufacturing the same
CN101924064B (zh) * 2010-09-17 2013-01-23 华映光电股份有限公司 薄膜晶体管数组基板的制作方法
US8934052B2 (en) * 2010-11-02 2015-01-13 Stmicroelectronics Pte Ltd Camera module including an image sensor and a laterally adjacent surface mount device coupled at a lower surface of a dielectric material layer
KR101928983B1 (ko) * 2011-07-20 2018-12-14 삼성디스플레이 주식회사 표시 기판 제조 방법
US9869908B2 (en) 2012-03-06 2018-01-16 Apple Inc. Pixel inversion artifact reduction
CN102832254B (zh) * 2012-09-10 2016-04-06 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示面板
US20150318502A1 (en) * 2013-01-07 2015-11-05 Fuji Electric Co., Ltd. Transparent organic thin-film transistor and method for manufacturing same
US9293480B2 (en) 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR102223139B1 (ko) 2014-09-02 2021-03-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 패널
CN104536166B (zh) * 2014-12-18 2017-09-01 深圳市华星光电技术有限公司 铜互连coa型液晶面板暗点修复方法及铜互连coa型液晶面板结构
CN104932128B (zh) * 2015-07-14 2020-11-24 合肥鑫晟光电科技有限公司 一种阵列基板、显示装置、维修方法及制作方法
KR102424445B1 (ko) * 2016-05-03 2022-07-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN106783884B (zh) * 2016-12-30 2020-03-31 惠科股份有限公司 一种显示面板及制程
CN107195660B (zh) * 2017-05-27 2020-01-07 上海天马有机发光显示技术有限公司 有机发光显示面板及显示装置
KR102092034B1 (ko) * 2017-12-06 2020-03-23 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN108717246B (zh) * 2018-05-16 2020-09-01 深圳市华星光电技术有限公司 Coa型阵列基板及量测色阻层上过孔尺寸的方法
CN209000913U (zh) * 2018-11-06 2019-06-18 惠科股份有限公司 一种显示面板和显示装置
KR102606687B1 (ko) * 2018-12-12 2023-11-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US20220208996A1 (en) * 2020-12-31 2022-06-30 Applied Materials, Inc. Methods and apparatus for processing a substrate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147009A (en) * 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0404101B1 (en) 1989-06-22 1996-05-01 Watkins-Johnson Company Method for depositing silicon dioxide film and product
JPH04191374A (ja) 1990-11-26 1992-07-09 Nippon Sanso Kk Ｃｖｄ法による酸化珪素膜の製造方法
US5849632A (en) 1991-08-30 1998-12-15 Micron Technology, Inc. Method of passivating semiconductor wafers
US5387546A (en) 1992-06-22 1995-02-07 Canon Sales Co., Inc. Method for manufacturing a semiconductor device
JP3192903B2 (ja) 1995-01-30 2001-07-30 株式会社東芝 半導体装置の製造方法および半導体製造装置
US6077794A (en) * 1996-06-11 2000-06-20 Toray Industries, Inc. Deodorant fibrous material and method of producing the same
JPH10242143A (ja) 1997-02-27 1998-09-11 Mitsubishi Electric Corp 半導体装置、半導体装置の製造方法及び半導体装置の絶縁膜形成方法
JPH10275804A (ja) 1997-03-31 1998-10-13 Sony Corp 半導体装置およびその製造方法
US6077764A (en) 1997-04-21 2000-06-20 Applied Materials, Inc. Process for depositing high deposition rate halogen-doped silicon oxide layer
KR100262953B1 (ko) * 1997-06-11 2000-08-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
JPH1154504A (ja) 1997-08-04 1999-02-26 Sony Corp 積層絶縁体膜の形成方法およびこれを用いた半導体装置
US6024044A (en) * 1997-10-09 2000-02-15 Applied Komatsu Technology, Inc. Dual frequency excitation of plasma for film deposition
KR100590742B1 (ko) * 1998-05-11 2007-04-25 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JPH11330070A (ja) 1998-05-14 1999-11-30 Matsushita Electric Ind Co Ltd 絶縁膜の形成方法
US6316167B1 (en) 2000-01-10 2001-11-13 International Business Machines Corporation Tunabale vapor deposited materials as antireflective coatings, hardmasks and as combined antireflective coating/hardmasks and methods of fabrication thereof and application thereof
JP2001051303A (ja) 1999-08-05 2001-02-23 Fujitsu Ltd 液晶表示装置及びその製造方法
JP3864636B2 (ja) 1999-09-29 2007-01-10 セイコーエプソン株式会社 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法
US6303518B1 (en) 1999-09-30 2001-10-16 Novellus Systems, Inc. Methods to improve chemical vapor deposited fluorosilicate glass (FSG) film adhesion to metal barrier or etch stop/diffusion barrier layers
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
TW476134B (en) 2000-02-22 2002-02-11 Ibm Method for forming dual-layer low dielectric barrier for interconnects and device formed
JP4368498B2 (ja) 2000-05-16 2009-11-18 Ｎｅｃエレクトロニクス株式会社 半導体装置、半導体ウェーハおよびこれらの製造方法
JP4519278B2 (ja) 2000-07-06 2010-08-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100720095B1 (ko) * 2000-11-07 2007-05-18 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
US6583043B2 (en) * 2001-07-27 2003-06-24 Motorola, Inc. Dielectric between metal structures and method therefor
US7102168B2 (en) * 2001-12-24 2006-09-05 Samsung Electronics Co., Ltd. Thin film transistor array panel for display and manufacturing method thereof
US6933568B2 (en) 2002-05-17 2005-08-23 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
US6984594B2 (en) * 2002-05-17 2006-01-10 Samsung Electronics, Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147009A (en) * 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160023988A (ko) * 2014-08-21 2016-03-04 엘지디스플레이 주식회사 표시장치
KR102242893B1 (ko) * 2014-08-21 2021-04-22 엘지디스플레이 주식회사 표시장치
US12262585B2 (en) 2021-05-24 2025-03-25 Samsung Display Co., Ltd. Electronic device including organic-polymer encapsulation layer

Also Published As

Publication number Publication date
KR20030089268A (ko) 2003-11-21
US7902549B2 (en) 2011-03-08
WO2003097897A1 (en) 2003-11-27
CN1646726A (zh) 2005-07-27
CN100480420C (zh) 2009-04-22
US7323371B2 (en) 2008-01-29
JP2005526387A (ja) 2005-09-02
US20080121890A1 (en) 2008-05-29
US20030213966A1 (en) 2003-11-20
US20050148143A1 (en) 2005-07-07
AU2003269049A1 (en) 2003-12-02
JP4403066B2 (ja) 2010-01-20
US6933568B2 (en) 2005-08-23

Similar Documents

Publication Publication Date Title
KR100915231B1 (ko) 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법
US7615783B2 (en) Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
KR20030027302A (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR100897505B1 (ko) 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법
KR20040053636A (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
KR101132119B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
KR20030073006A (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR100947525B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조방법
KR20070012081A (ko) 박막 트랜지스터 기판의 제조 방법
KR100864608B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100878275B1 (ko) 저저항 배선을 사용하는 박막 트랜지스터 기판 및 이를포함하는 액정표시장치
KR100783608B1 (ko) 인듐징크옥사이드 식각액 조성물 및 이를 이용한 액정표시 장치의 박막 트랜지스터 기판의 제조방법
KR100940566B1 (ko) 배선 구조 및 박막 트랜지스터 기판
KR101899930B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR100913306B1 (ko) 몰리브덴 박막 패턴의 형성 방법 및 이를 이용한 액정표시 장치의 박막 트랜지스터 기판의 제조방법
KR100796796B1 (ko) 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR100853718B1 (ko) 몰리브덴-텅스텐 박막 패턴의 형성 방법 및 이를 이용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법
KR100831224B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20030092159A (ko) 몰리브덴-텅스텐 박막의 형성 방법 및 이를 이용한 액정표시 장치의 박막 트랜지스터 기판의 제조방법
KR20080069808A (ko) 박막 트랜지스터 기판의 제조 방법
KR20040021262A (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR20030076004A (ko) 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법
KR20070118405A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020517

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070517

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20020517

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080617

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20081128

Patent event code: PE09021S02D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090310

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20090806

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090826

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090826

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20120814

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20120814

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20130731

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20160801

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20180802

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20200803

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20210802

Start annual number: 13

End annual number: 13

PC1801 Expiration of term

Termination date: 20221117

Termination category: Expiration of duration