[go: up one dir, main page]

KR100866976B1 - 액정표시장치용 어레이기판과 제조방법 - Google Patents

액정표시장치용 어레이기판과 제조방법 Download PDF

Info

Publication number
KR100866976B1
KR100866976B1 KR1020020052660A KR20020052660A KR100866976B1 KR 100866976 B1 KR100866976 B1 KR 100866976B1 KR 1020020052660 A KR1020020052660 A KR 1020020052660A KR 20020052660 A KR20020052660 A KR 20020052660A KR 100866976 B1 KR100866976 B1 KR 100866976B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
gate
pad electrode
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020020052660A
Other languages
English (en)
Other versions
KR20040021169A (ko
Inventor
황용섭
채기성
조규철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020052660A priority Critical patent/KR100866976B1/ko
Priority to US10/608,085 priority patent/US7652740B2/en
Priority to JP2003301680A priority patent/JP4230856B2/ja
Publication of KR20040021169A publication Critical patent/KR20040021169A/ko
Application granted granted Critical
Publication of KR100866976B1 publication Critical patent/KR100866976B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.
본 발명에서 제안하는 제 1 구조는, 게이트 전극일 경우에는 기판과 접촉특성이 양호한 금속(Ti,Ta,Mo,Cr,W,Ni)과 구리의 이중 금속층으로 형성하고, 소스/드레인 전극일 경우에는 하부 오믹콘택층과 구리와의 반응을 막을 수 있는 금속(Ti,Ta,Mo,Cr,W,Ni)의 이중 금속층으로 형성한다.
본 발명에서 제안하는 제 2 구조는 상기 제 1 구조에서 기판의 전면에 절연막으로 보호층을 더욱 형성하는 구조이다.
이때, 게이트 전극일 경우에는 기판과 밀착성이 좋은 금속(Ti,Ta,Mo,Cr,W,Ni)과 구리의 이중금속층으로 형성하고, 소스/드레인 전극일 경우에는 하부 오믹콘택층과 구리와의 반응을 막을 수 있는 금속(Ti,Ta, Ti,Ta,Mo,Cr,W,Ni)의 이중 금속층으로 형성한다.
전술한 바와 같이 구리를 포함한 이중 금속층로 게이트 및 드레인 전극을 형성하면, 공정지연을 방지할 수 있고 박막트랜지스터의 동작 특성을 개선할 수 있어 제품의 수율을 향상할 수 있다.

Description

액정표시장치용 어레이기판과 제조방법{Liquid Crystal Display and mathod for fabricating of the same}
도 1은 액정표시장치용 어레이기판의 일부를 도시한 평면도이고,
도 2a 내지 도 2f와 도 3a 내지 도 3e는 도 1의 Ⅱ-Ⅱ'와 Ⅲ-Ⅲ'와 Ⅳ-Ⅳ'를 따라 절단하여, 종래 공정 순서에 따라 도시한 공정 단면도이고,
도 4는 도 3e의 D를 확대한 단면도이고,
도 5a 내지 도 5d와 도 6a 내지 도 6e는 도 1의 Ⅱ-Ⅱ'와 Ⅲ-Ⅲ'와 Ⅳ-Ⅳ'를 따라 절단하여, 본 발명의 공정 순서에 따라 도시한 공정 단면도이고,
도 7은 도 1의 Ⅱ-Ⅱ'와 Ⅲ-Ⅲ'와 Ⅳ-Ⅳ'를 따라 절단한 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이기판의 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
121 : 기판 131 : 게이트 전극
133 : 게이트 배선 135 : 게이트 패드 전극
137 : 게이트 절연막 139 : 액티브층
141 : 오믹 콘택층 149 : 소스 전극
151 : 드레인 전극 153 : 데이트 배선
155 : 데이터 패드 전극 157 : 소스.드레인 금속층
159 : 보호막 169 : 화소 전극
171 : 게이트 패드 전극단자 173 : 데이터 패드 전극단자.
본 발명은 액정표시장치(liquid crystal display device)에 관한 것으로, 구리를 포함한 이중 금속층으로 형성된 게이트 전극과 소스 및 드레인 전극을 포함하는 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.
도 1은 액정표시장치용 어레이기판의 일부를 도시한 확대평면도이다.
기판(21)상에 스위칭 소자인 박막트랜지스터(T)가 매트릭스 형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(T)를 교차하는 게이트배선(33)과 데이터배선(53)이 형성된다.
상기 게이트배선(33)의 일 끝단에는 게이트 패드 전극(35)이 형성되어 있고, 상기 게이트 패드 전극(35)은 게이트 배선(33)에 비해 큰 폭을 가지도록 구성된다.
상기 데이터배선(53)의 일 끝단에는 데이터 패드 전극(55)이 형성되어 있고, 상기 데이터 패드 전극(55) 또한 데이터배선(53)에 비해 큰 폭을 가지도록 형성된다.
상기 게이트 패드 전극(35)과 데이터 패드 전극(55)은 각각 외부의 신호를 직접 인가 받는 수단인 투명한 게이트 패드 전극 전극단자(71)와 데이터 패드 전극단자(73)와 접촉하여 구성된다.
이때, 상기 게이트배선(33)과 데이터배선(53)이 교차하여 정의되는 영역을 화소영역(P)이라 한다.
상기 게이트배선(33)의 일부 상부에 스토리지 캐패시터(C)가 구성되고, 상기 화소 영역(P)에 구성된 투명한 화소전극(69)과 회로적으로 병렬로 연결된다.
상기 박막트랜지스터(T)는 게이트 전극(31)과 소스 전극(49)과 드레인 전극(51)과, 상기 게이트전극(31) 상부에 구성된 액티브층(39)으로 이루어진다.
전술한 구성에서, 상기 캐패시터(C)는 게이트 배선(33)의 일부를 제 1 캐패시터 전극으로 하고, 상기 게이트 배선(33)의 일부 상부에 위치하고 상기 소스 및 드레인 전극(49,51)과 동일층 동일물질로 형성되고 상기 화소 전극(69)과 콘택홀(63)을 통해 접촉된 소스-드레인 금속층(57)을 제 2 캐패시터 전극으로 한다.
전술한 구성 중, 상기 게이트 전극(31)과 게이트 배선(33)과 게이트 패드 전극(35)은 신호 지연을 방지하기 위해 저 저항 금속인 알루미늄(Al)(또는 알루미늄합금)을 사용하며, 알루미늄(또는 알루미늄합금)의 공정상 단점을 보완하기 위해 일반적으로는 알루미늄(또는 알루미늄합금)에 별도의 금속층을 적층하여 구성한다.
상기 드레인 전극(51)과 데이터 배선(53)과 데이터 패드 전극(55)또한, 저항을 낮추기 위해 알루미늄을 사용하는 경우가 있으며, 이 때에는 알루미늄(또는 알 루미늄합금)의 상부와 하부에 별도의 금속층을 더욱 구성하게 된다.
이하, 도 2a 내지 2d와 3a 내지 도 3e를 참조하여, 종래에 따른 액정표시장치용 어레이기판의 제조공정을 설명한다.
먼저, 도 2a에 내지 도 2d는 게이트 전극과 게이트 배선과 게이트 패드 전극을 형성하는 방법을 종래의 공정순서에 따라 도시한 공정 단면도이다.
일반적으로, 게이트 배선과 게이트 전극과 게이트 패드 전극은 알루미늄을 포함하는 이중 금속층으로 형성하며 이와 같이 하는 이유는, 알루미늄(Al)이 저항은 작으나 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hillock)형성에 의한 배선 결함문제를 야기하기 때문에 내식성이 강한 몰리브덴(Mo)이나 크롬(Cr)등의 금속을 적층하는 것이다.
이하, 게이트 전극과 게이트 배선과 게이트 패드 전극을 형성하는 공정을 설명한다.
도 2a에 도시한 바와 같이, 기판(21) 상에 알루미늄(Al) 또는 알루미늄 합금(AlNd)을 증착한 제 1 금속층(23a)과, 제 1 금속층(23a)의 상부에 몰리브덴(Mo)을 증착한 제 2 금속층(23b)을 적층하여 형성한다.
연속하여, 상기 제 2 금속층(23b)의 상부에 포토레지스트(photoresist:이하 "PR"이라 칭함)를 도포하여 PR층(25)을 형성한다.
다음으로, 상기 PR층(25)의 상부에 투과부(A)와 차단부(B)로 정의된 마스크(M)를 위치시키고, 마스크(M)의 상부로 빛을 조사하여 하부의 PR층(25)을 노광하는 공정을 진행한다.
연속하여, 상기 노광된 PR층(25)을 현상하는 공정을 진행한다.
도 2b에 도시한 바와 같이, 현상되고 남은 잔류 PR층(27) 사이로 하부의 제 2 금속층(23b)이 노출된다.
이때, 상기 잔류 PR층(27)은 베이크(bake)과정을 거치게 되면서, 반원 형상으로 구성된다.
도 2c에 도시한 바와 같이, 상기 잔류 PR층(27) 사이로 노출된 제 1 금속층(23a)과 그 하부의 제 2 금속층(23b)을 식각하게 되면, 패턴된 제 1 금속층(29a)인 알루미늄(Al) 또는 알루미늄 합금층은 패턴된 제 2 금속층(29b)인 몰리브덴(Mo)층 보다 빨리 식각되는 특성이 있기 때문에, 제 1 금속층(29a)과 제 2 금속층(29b)은 오버행(overhang)형상이 된다.
이와 같은 형상은 다음공정에서 형성되는 절연막(미도시)의 증차 불량의 원인이 되기 때문에 상기 패턴된 제 1 금속층(29a)과 제 2 금속층(29b)의 측면이 연속적으로 테이퍼(taper)지게 구성하는 공정이 더 필요하다.
따라서, 도 2d에 도시한 바와 같이, 건식식각 방식으로 잔류 PR층(27)의 양측(평면적으로 둘레임)과 그 하부의 제 1 및 제 2 금속층(29a,29b)을 식각하는 공정을 진행한다. 이때, 잔류 PR층(27)은 그 모양을 그대로 유지하면서 깍이게 된다.
이와 같이 하면 앞서 설명한대로, 상기 제 1 금속층(29a)과 제 2 금속층(29b)의 양 측면이 연속적으로 테이퍼진 형상이 된다.
상기 건식 식각 공정이 완료되면 잔류 PR층(27)을 제거하는 공정을 진행한다.
결과적으로 도 2e에 도시한 바와 같이, 몰리브덴/알루미늄(또는 알루미늄합금)(Mo/Al(AlNd))의 이중층으로 게이트 전극(31)과, 게이트 전극(31)에 연결되고 일끝단에 게이트 패드 전극(35)를 포함하는 게이트 배선(33)을 형성할 수 있게 된다.
이하, 도 3a 내지 도 3e는 상기 도 2a 내지 도 2e에 연속적인 공정이다.
도 3a에 도시한 바와 같이, 상기 게이트 전극(31)과 게이트 배선(33)과 게이트 패드전극(35)이 형성된 기판(21)의 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여, 제 1 절연막인 게이트 절연막(37)을 형성한다.
연속하여, 상기 게이트 전극(31)상부의 게이트 절연막(37)상에 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 적층하고 패턴하여, 액티브층(39)과 오믹 콘택층(41)을 형성한다.
다음으로, 도 3b에 도시한 바와 같이, 상기 오믹 콘택층(41)이 형성된 기판(21)의 전면에, 몰리브덴(Mo)과 알루미늄(Al)과 몰리브덴(Mo)을 차례로 증착하여, 제 3,4,5 금속층(43,45,47)을 적층한다.
다음으로, 도 3c에 도시한 바와 같이, 상기 제 3,4,5금속층을 동시에 패턴하여, 몰리브덴/알루미늄/몰리브덴(Mo/Al/Mo)의 3중 금속층으로 구성되고, 상기 오믹 콘택층(41)과 접촉하면서 서로 이격된 소스 전극(49)과 드레인 전극(51)을 형성하고, 동시에 상기 소스 전극(49)과 연결되고 일 끝단에 데이터 패드(55)를 포함하는 데이터 배선(53)을 형성한다.
동시에, 상기 게이트 배선(33)의 일부 상부에 섬 형상의 소스.드레인 금속(57)층을 형성한다.
상기 소스 및 드레인 전극(49,51)과 데이터 배선(53)을 몰리브덴(Mo)이나 크롬(Cr)과 같이 저항이 큰 금속을 단일층으로 하여 대면적 기판을 제작하게 되면, 신호 지연에 의해 액정패널의 전면에 대해 동일한 화질을 가지는 화상을 얻을 수 없게 된다.
반면, 상기 소스 및 드레인 전극(49,51)과 데이터 배선(53)의 저항이 작을수록 신호의 흐름이 원활하기 때문에 대면적 어레이기판을 제작하는데 적합하다.
따라서, 이를 해결하기 위해 전술한 바와 같이, 상기 소스 및 드레인 전극(49,51)과 데이터배선(45)을 저 저항 배선으로 형성하는 것이 필요하다.
그런데, 저저항 배선이 알루미늄층의 상부와 하부에 각각 구성된 몰리브덴층중, 상기 하부 몰리브덴 층은 상기 제 2 금속층인 알루미늄 층이 상기 액티브층(39) 또는 오믹 콘택층(41)으로 파고 들어가는 스파이킹(spiking)현상을 방지하기 위해서 형성하고, 상기 상부 몰리브덴 층은 이후 공정에서 형성되는 투명전극과 상기 알루미늄층 사이의 콘택 저항을 줄이기 위한 목적으로 형성하는 것이다.
이와 같은 이유로, 상기 소스 및 드레인 전극(49,51)과 데이터 배선(53)을 삼층(Mo/Al/Mo)으로 구성하였다.
전술한 공정에 연속하여, 상기 소스 전극과 드레인 전극(49,51)사이로 노출된 오믹 콘택층(41)을 식각하여 하부의 액티브층(39)을 노출한다.
도 3d에 도시한 바와 같이, 상기 소스 및 드레인 전극(49,51)이 형성된 기판(21)의 전면에 절연물질을 증착하여, 제 2 절연막인 보호막(59)을 형성한다.
상기 보호막(59)을 식각하여 드레인 전극(51)의 일부를 노출하는 드레인 콘택홀(61)과, 소스.드레인 금속층의 일부를 노출하는 스토리지 콘택홀(63)과, 상기 게이트 패드 전극(35)을 노출하는 게이트 패드 전극 콘택홀(65)과, 상기 데이터 패드 전극(37)을 노출하는 데이터 패드 콘택홀(67)을 형성한다.
도 3e에 도시한 바와 같이, 상기 보호막(59)이 형성된 기판(21)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함한 투명 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 드레인 전극(51)과 상기 소스-드레인 금속층(47)과 접촉하는 투명한 화소전극(69)을 형성한다.
동시에, 상기 게이트 패드 전극(35)과 접촉하는 게이트 패드 전극단자(71)와 상기 데이터 패드 전극(55)과 접촉하는 데이터 패드 전극단자(73)를 형성한다.
전술한 바와 같은 공정으로 종래에 따른 어레이기판을 제작할 수 있다.
상기 공정은 5마스크 공정으로 제작될 수 있으나, 상기 게이트 전극과 게이트 배선은 2회의 식각 공정 즉, 습식식각(wet etching)공정과 건식식각(dry etching)공정을 진행하기 때문에 공정이 지연된다.
또한, 종래의 공정 중, 소스 및 드레인 전극(49,51)과 데이터배선(53)과 데이터 패드 전극(55)은 삼층의 금속을 혼산용액으로 일괄 식각하여 형성하게 되는데, 식각시 식각용액에 의해 전지반응(갈바닉)이 발생하게 되며, 이때 몰리브덴(Mo)의 두께가 두꺼울수록 전지반응에 의한 영향을 극복할 수 없다.
특히, 전지 반응에 의해 하부 몰리브덴 층이 과식각 되어 상기 호보층을 형성하는 공정 중 알루미늄 층이 주저앉아 하부의 액티브층과 접촉하게 된다.
이때, 상기 알루미늄층과 액티브층이 반응하여 누설전류를 증가시켜 소자의 동작특성을 저하하는 원인이 된다.
이하, 도 4를 참조하여 설명한다. 도 4는 도 3e의 D를 확대한 단면도이다.
도시한 바와 같이, 알루미늄층(45)을 사이에 두고 상부와 하부에 구성된 몰리브덴(Mo)이 과식각되는 현상이 발생하게 된다.
이와 같은 현상은, 상기 소스 및 드레인전극(49,도 3e의 51)과 데이터 배선(도 3e의 53)과 데이터 패드 전극(도 3e의 55)이 형성된 기판의 전면에 보호막(55)을 형성하는 과정에서 상기 알루미늄층(45)의 역 테이퍼(E)에 의해 보호막이 제대로 형성되지 않는 경우가 있다.
또한, 상기 알루미늄층이 상부에 형성된 보호층(59)에 눌려 하부의 액티브층(39)또는 오믹 콘택층(41)과 접촉하게 된다. 이와 같은 경우에는 상호 확산 작용에 의해 누설전류의 상승으로 인해 소자(박막트랜지스터)의 동작을 저하하는 문제가 있다.
본 발명은 전술한 바와 같은 문제를 해결하기 위한 목적으로 안출된 것으로, 상기 게이트 전극과 소스 및 드레인 전극을 구성할 때, 구리와 버퍼 금속층을 포함하는 이중 금속층으로 구성한다.
이때, 상기 게이트 전극으로 구리와 함께 사용되는 버퍼 금속층은 기판과의 밀착성이 좋아야 한다.
또한, 상기 소스 및 드레인 전극으로 구리와 함께 사용되는 버퍼 금속층은 하부 오믹 콘택층과 구리와의 반응을 막을 수 있는 금속이면 된다.
상기와 같이 구리를 포함한 이중 금속층으로 게이트 및 드레인 전극을 형성하면, 게이트 전극을 형성하는 공정에서 식각 공정을 두 번에 걸쳐 진행할 필요가 없고, 상기 소스 및 드레인 전극을 알루미늄을 포함하는 삼중금속층으로 형성하였을 때 발생하였던 누설전류 문제를 해결할 수 있다.
전술한 바와 같은 목적을 달성하기 위한 액정표시장치용 어레이기판은 기판 상에 구성되고, 구리와 제 1 금속 버퍼층의 이중층으로 구성된 게이트 전극과, 게이트 전극과 연결된 게이트 배선과, 게이트 배선에서 연장된 게이트 패드 전극과; 상기 게이트 전극과 게이트 배선과 게이트 패드 전극 상부에 구성된 제 1 절연막과; 상기 게이트 전극 상부의 제 1 절연막 상에 적층되어 구성된 액티브층과 오믹 콘택층과; 상기 오믹 콘택층과 접촉하고, 구리와 제 2 금속 버퍼층의 이중층으로 구성된 소스 및 드레인 전극과 소스전극과 연결된 데이터배선과 데이터 배선에서 연장된 데이터 패드 전극과; 소스전극과 드레인 전극과 데이터 배선이 형성된 기 판의 전면에 구성되고, 상기 드레인 전극과, 게이트 패드 전극과 데이터 패드 전극의 일부를 노출하는 보호막과; 상기 노출된 드레인 전극과 접촉하는 투명 화소전극과, 게이트 패드 전극과 접촉하는 투명 게이트 패드 전극단자와, 데이터 패드 전극과 접촉하는 투명 데이터 패드 전극단자를 포함한다.
상기 제 1 금속 버퍼층은 기판과 밀착성이 좋은 물질로 구성한다, 이러한 물질로는 탄탈륨(Ta),티타늄(Ti),크롬(Cr), 몰리브덴(Mo), 니켈(Ni), 텅스텐(W) 등이 있다.
상기 제 2 금속 버퍼층은 하부 오믹 콘택층과 구리와의 반응을 막을 수 있는 물질로 구성한다. 이러한 물질로는 탄탈륨(Ta), 티타늄(Ti),크롬(Cr), 몰리브덴(Mo), 니켈(Ni), 텅스텐(W) 등이 있다.
상기 게이트 배선의 일부 상부에 상기 소스 및 드레인 전극과 동일층 동일물질로 섬형상의 소스.드레인 금속층을 더욱 구성하며, 소스.드레인 금속층은 상기 보호막을 식각하여 구성한 콘택홀을 통해 상기 화소전극과 접촉하도록 한다.
상기 게이트 전극과 게이트배선과 게이트 패드 전극 하부의 기판의 전면에 보호층을 더욱 구성한다.
상기 보호층은 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함한 유기절연물질그룹 중 선택된 하나 또는 이중층으로 구성한다.
상기 보호층을 더욱 구성할 경우에는 제 1 금속 버퍼층은 기판과 밀착성이 좋은 물질이면 되고 이러한 물질로는 탄탈륨(Ta), 티타늄(Ti), 크롬(Cr), 몰리브덴(Mo), 니켈(Ni), 텅스텐(W)등이 있다.
본 발명의 특징에 따른 액정표시장치용 어레이기판 제조방법은 기판 상에, 구리와 제 1 금속 버퍼층의 이중층으로 게이트 전극과, 게이트 전극과 연결된 게이트 배선과, 게이트 배선에서 연장된 게이트 패드 전극을 형성하는 단계와; 상기 게이트 전극과 게이트 배선과 게이트 패드 전극 상부에 제 1 절연막을 형성하는 단계와; 상기 게이트 전극 상부의 제 1 절연막 상에 액티브층과 오믹 콘택층을 형성하는 단계와; 상기 오믹 콘택층과 접촉하고, 구리와 제 2 금속 버퍼층의 이중층인 소스 및 드레인 전극과 소스전극과 연결된 데이터배선과 데이터 배선에서 연장된 데이터 패드 전극을 형성하는 단계와; 소스전극과 드레인 전극과 데이터 배선이 형성된 기판의 전면에, 상기 드레인 전극과, 게이트 패드 전극과 데이터 패드 전극의 일부를 노출하는 보호막을 형성하는 단계와; 상기 노출된 드레인 전극과 접촉하는 투명 화소전극과, 게이트 패드 전극과 접촉하는 투명 게이트 패드 전극 전극단자와, 데이터 패드 전극과 접촉하는 투명 데이터 패드 전극단자를 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 설명한다.
-- 제 1 실시예 --
본 발명의 제 1 실시예는 게이트 전극과 소스 및 드레인 전극을 형성할 때 구리를 포함하는 이중 금속층으로 형성하는 것을 특징으로 한다.
이하, 도 5a 내지 도 5d와 도 6a 내지 도 6e를 참조하여, 본 발명에 따른 어레이기판 제조공정을 설명한다.(본 발명의 평면도는 상기 종래의 평면도와 동일함으로 이를 이용하고, 동일한 구성의 도면부호는 종래의 번호에 100번을 더하여 표시한다.)
도 5a 내지 도 5d는 게이트 전극과 게이트 배선과 게이트 패드 전극을 형성하는 공정을 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.
먼저, 기판(121) 상에 몰리브덴(Mo), 크롬(Cr), 텅스텐(W),니켈(Ni),탄탈륨(Ta),티타늄(Ti) 또는 이들의 합금을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하여 제 1 금속층(123a)을 형성하고, 제 1 금속층(123a)의 상부에 구리(Cu)를 증착한 제 2 금속층(123b)을 적층하여 형성한다.
이때, 구리의 하부에 금속층을 더욱 구성하는 이유는 상기 구리가 유리기판과 접촉특성이 좋지 않기 때문에 이를 해결하기 위함이다.
연속하여, 상기 제 2 금속층(123b)의 상부에 포토레지스트(photoresist:이하 "PR"이라 칭함)를 도포하여 PR층(125)을 형성한다.
다음으로, 상기 PR층(125)의 상부에 투과부(A)와 차단부(B)로 정의된 마스크(M)를 위치시키고, 마스크(M)의 상부로 빛을 조사하여 하부의 PR층(125)을 노광하는 공정을 진행한다.
연속하여, 상기 노광된 PR층(125)을 현상하는 공정을 진행한다.
도 5b에 도시한 바와 같이, 현상되고 남은 잔류 PR층(127) 사이로 하부의 제 2 금속층(123b)이 노출된다.
이때, 상기 잔류 PR층(123b)은 베이크(bake)과정을 거치게 되면서, 반원 형상으로 구성된다.
도 5c에 도시한 바와 같이, 상기 잔류 PR층(127) 사이로 노출된 제 2 금속층(125b)과 그 하부의 제 1 금속층(125a)을 습식식각 하게 되면, 패턴된 제 1 금속층(129a)과 구리(Cu)층인 제 2 금속층(129b)의 측면이 연속적으로 테이퍼지게 구성된다.
연속하여, 상기 잔류 PR층을 제거하고 나면 도 5d에 도시한 바와 같이, 구리/버퍼 금속층(Cu/Ti,Ta,Cr,Mo,W,Ni중 선택된 하나)의 이중층으로 게이트 전극(131)과, 게이트 전극(131)에 연결되고 일 끝단에 게이트 패드 전극(135)를 포함하는 게이트 배선(133)을 형성할 수 있게 된다.
상기 게이트 전극과 게이트 배선과 게이트 패드 전극을 형성하는 공정에 이어 이하, 도 6a 내지 도 6e를 참조하여, 본 발명에 따른 액정표시장치용 어레이기판의 공정을 설명한다.
삭제
도 6a에 도시한 바와 같이, 상기 게이트 전극(131)과 게이트 배선(133)등이 형성된 기판(121)의 전면에 제 1 절연막인 게이트 절연막(137)을 형성한다.
상기 게이트 절연막(137)은 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 형성한다.
다음으로, 상기 게이트 전극(131)상부의 게이트 절연막(137)상에 아일랜드 형태로 액티브층(139)(active layer)과 오믹 콘택층(141)(ohmic contact layer)을 형성한다.
상기 액티브층(139)은 일반적으로 순수한 비정질 실리콘(a-Si:H)으로 형성하고, 상기 오믹 콘택층(141)은 불순물이 포함된 비정질 실리콘(n+a-Si:H)으로 형성한다.
다음으로, 도 6b에 도시한 바와 같이, 상기 오믹 콘택층(141)이 형성된 기판(121)의 전면에 탄탈륨(Ta), 티타늄(Ti), 몰리브덴(Mo), 크롬(Cr), 니켈(Ni)등을 포함하는 도전성 금속 그룹 중 선택된 하나를 증착한 제 1 금속층(143)을 형성하고, 상기 제 1 금속층(143)의 상부에 구리(Cu)를 증착한 제 2 금속층(145)을 형성한다.
이때, 상기 제 1 금속층(143)은 상기 구리층인 제 2 금속층(145)과 반도체층이 직접 접촉하여 상호반응하는 것을 방지 할 수 있다
다음으로, 도 6c에 도시한 바와 같이, 상기 제 1 금속층과 제 2 금속층을 습식식각하여, 구리를 포함한 이중 금속층으로 구성된 소스 전극(149)과 이와는 소정간격 이격된 드레인 전극(151)과, 상기 소스 전극(149)과 연결되고 일끝단에 데이터 패드(155)를 포함하는 데이터 배선(153)을 형성한다.
동시에, 게이트 배선(133)의 일부 상부에 아일랜드 형상으로 소스-드레인 금속층(157)을 형성한다.
연속하여, 상기 소스전극(149)과 드레인 전극(151)사이의 이격된 영역에 사이로 노출된 오믹 콘택층(141)을 식각하여 하부의 액티브층(139)을 노출한다.
다음으로, 도 6d에 도시한 바와 같이, 상기 소스및 드레인 전극(149,151)이 형성된 기판(121)의 전면에 질화 실리콘(SiN2)과 산화 실리콘(SiOX)을 포함한 무기절연 물질 그룹 중 선택된 하나를 증착하거나, 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함한 유기절연 물질 그룹 중 선택된 하나 또는 이중층을 증착/도포하여 보호막(159)을 형성한다.
삭제
삭제
상기 보호막(159)을 패터닝하여, 상기 드레인 전극(151)의 일부를 노출하는 드레인 콘택홀(161)과 상기 소스-드레인 금속층(157)을 노출하는 스토리지 콘택홀(163)과 상기 게이트 패드 전극(135)의 일부를 노출하는 게이트 패드 전극 콘택홀(165)과, 상기 데이터 패드 전극(137)을 노출하는 데이터 패드 콘택홀(167) 을 형성한다.
다음으로, 도 6e에 도시한 바와 같이, 상기 보호막(159) 상에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함한 투명 도전성 금속 그룹 중 선택된 하나를 증착하여, 상기 드레인 전극(151)과 소스-드레인 금속층(157)과 접촉하는 화소전극(169)과, 상기 게이트 패드 전극(135)과 접촉하는 게이트 패드 전극단자(171)와, 상기 데이터 패드 전극(137)과 접촉하는 데이터 패드 전극단자(173)를 형성한다.
전술한 바와 같은 공정으로 본 발명의 제 1 실시예에 따른 어레이기판을 제작할 수 있다.
전술한 바와 같이, 게이트 전극과 소스 및 드레인 전극을 형성할 때, 저 저항특성을 가진 구리를 사용하게 되면, 공정 시간을 단축할 수 있고 소자의 동작 특성을 개선할 수 있다.
제 1 실시예는 구리와 금속 버퍼층의 이중 금속층을 사용함으로서 구리의 단점을 보완하였다. 즉, 구리는 유리 기판과의 접촉 특성이 좋지 않고, 상기 오믹 콘택층과 접촉하면 상호 확산에 의한 누설전류 특성이 커지기 때문에 이를 방지하기 위해 몰리브덴(Mo), 크롬(Cr), 텅스텐(W), 니켈(Ni)등의 금속을 버퍼층으로서 사용하였다.
-- 제 2 실시예 --
삭제
본 발명의 제 2 실시예의 특징은 상기 게이트 전극을 형성하기전 기판의 전면에 절연막으로 보호층을 형성하는 것이다.
도 7을 참조하여 설명한다.
도 7은 도 1의 Ⅱ-Ⅱ`,Ⅲ-Ⅲ`,Ⅳ-Ⅳ`를 따라 절단한 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이기판의 단면도이다.
도시한 바와 같이, 기판(121)상에 보호층(130)을 형성하고, 상기 보호층(130)의 상부에 구리(Cu)와 버퍼 금속층(Ti,Ta,W,Cr,Ni,Mo 중 선택된 하나)으로 구성된 이중 금속층인 게이트 전극(131)과, 이에 연결되고 일 끝단에 게이트 패드 전극(135)를 포함하는 게이트 배선(133)을 형성한다.
상기 게이트 전극(131)과 게이트 배선(133)을 포함하는 기판(121)의 전면에 게이트 절연막(137)을 형성한다.
상기 게이트 전극(131) 상부의 게이트 절연막(137)상에는 액티브층(139)과 오믹 콘택층(141)을 형성하며, 상기 오믹 콘택층(141)과 접촉하고 서로 이격되고 구리(Cu)와 버퍼 금속층(Ti,Ta,W,Cr,Ni,Mo 중 선택된 하나)의 이중층인 소스 및 드레인 전극(149,151)과, 소스 전극(149)에 연결되면서 일 끝단에는 데이터 패드(155)를 포함하는 데이터 배선(153)을 형성한다.
이때, 상기 소스 및 드레인 전극(149,151)과 동일층 동일물질로 상기 게이트 배선(133)의 일부 상부에 섬형상의 소스.드레인 금속층(157)을 형성한다.
상기 소스 및 드레인 전극(149,151)이 형성된 기판(121)의 전면에 드레인 전극(151)의 일부를 노출하는 보호막(159)을 형성한다.
상기 보호막(159)의 상부에는 상기 드레인 전극(151)과 접촉하는 화소전극(169)과, 상기 게이트 패드 전극(135)과 접촉하는 게이트 패드 전극 전극단자(171)와, 상기 데이터 패드 전극(155)과 접촉하는 데이터 패드 전극단자(173)를 형성한다.
전술한 구성에서, 상기 보호층(130)으로 질화 실리콘(SiNX) 또는 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나와, 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함한 유기절연 물질 그룹 중 선택된 하나 또는 이중층을 증착 또는 도포하여 사용한다.
보호층(130)으로 인해 게이트 전극(131)으로 구리와 함께 형성되는 금속 버퍼층으로 몰리브덴(Mo), 크롬(Cr), 텅스텐(W), 니켈(Ni) 이외에 티타늄(Ti),탄탄륨(Ta)을 더 사용할 수 있게 된다.
즉, 상기 기판(121)상에 보호층(130)을 형성하여 줌으로서, 상기 티타늄(Ti)과 탄탈륨(Ta)을 식각하는 식각액이 기판(121)에 닿지 않게 되기 때문에 이들을 사용할 수 있다.
전술한 바와 같은 구성으로 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이기판을 제작할 수 있다.
본 발명에 따라 액정표시장치용 어레이기판을 제작하게되면, 첫째 구리를 포함한 이중 금속층이 동일한 식각액에 의해 일괄 식각되므로 공정시간을 단축할 수 있는 효과가 있다.
둘째, 드레인 전극을 형성하는 금속과 하부의 액티브층과 반응하지 않기 때문에 박막트랜지스터의 동작 특성을 개선할 수 있는 효과가 있다.
셋째, 게이트 물질과 소스 및 드레인 물질로 저저항 구리를 사용하였기 때문에 대면적 액정패널을 제작할 수 있는 효과가 있다.

Claims (22)

  1. 기판 상의 보호층과;
    상기 보호층 상에 구성되고, 구리와 제 1 금속 버퍼층의 이중층으로 구성된 게이트 전극과, 게이트 전극과 연결된 게이트 배선과, 게이트 배선에서 연장된 게이트 패드 전극과;
    상기 게이트 전극과 게이트 배선과 게이트 패드 전극 상부에 구성된 제 1 절연막과;
    상기 게이트 전극 상부의 제 1 절연막 상에 적층되어 구성된 액티브층과 오믹 콘택층과;
    상기 오믹 콘택층과 접촉하고, 구리와 제 2 금속 버퍼층의 이중층으로 구성된 소스 및 드레인 전극과 소스전극과 연결된 데이터배선과 데이터 배선에서 연장된 데이터 패드 전극과;
    상기 소스전극과 드레인 전극과 데이터 배선이 형성된 기판의 전면에 구성되고, 상기 드레인 전극과, 게이트 패드 전극과 데이터 패드 전극을 각각 노출하는 보호막과;
    상기 노출된 드레인 전극과 접촉하는 투명 화소전극과, 게이트 패드 전극과 접촉하는 투명 게이트 패드 전극단자와, 데이터 패드 전극과 접촉하는 투명 데이터 패드 전극단자;
    을 포함하는 액정표시장치용 어레이기판.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제 2 금속층을 형성하는 물질은 탄탈륨(Ta), 티타늄(Ti),크롬(Cr), 몰리브덴(Mo), 니켈(Ni), 텅스텐(W)으로 구성된 금속그룹중 선택된 하나인 액정표시장치용 어레이기판.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제 1 항에 있어서,
    상기 보호층은 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함한 유기절연물질그룹 중 선택된 하나 또는 이중층으로 구성된 액정표시장치용 어레이기판.
  10. 삭제
  11. 제 1 항에 있어서,
    상기 제 1 금속 버퍼층을 형성하는 물질은 탄탈륨(Ta), 티타늄(Ti), 크롬(Cr), 몰리브덴(Mo), 니켈(Ni), 텅스텐(W)으로 구성된 금속 그룹 중 선택된 하나인 액정표시장치용 어레이기판.
  12. 기판 상에 보호층을 형성하는 단계와;
    상기 보호층 상에, 구리와 제 1 금속 버퍼층의 이중층으로 구성된 게이트 전극과, 게이트 전극과 연결된 게이트 배선과, 게이트 배선에서 연장된 게이트 패드 전극을 형성하는 단계와;
    상기 게이트 전극과 게이트 배선과 게이트 패드 전극 상부에 제 1 절연막을 형성하는 단계와;
    상기 게이트 전극 상부의 제 1 절연막 상에 액티브층과 오믹 콘택층을 형성하는 단계와;
    상기 오믹 콘택층과 접촉하고, 구리와 제 2 금속 버퍼층의 이중층인 소스 및 드레인 전극과 소스전극과 연결된 데이터배선과 데이터 배선에서 연장된 데이터 패드 전극을 형성하는 단계와;
    상기 소스전극과 드레인 전극과 데이터 배선이 형성된 기판의 전면에, 상기 드레인 전극과, 게이트 패드 전극과 데이터 패드 전극을 각각 노출하는 보호막을 형성하는 단계와;
    상기 노출된 드레인 전극과 접촉하는 투명 화소전극과, 게이트 패드 전극과 접촉하는 투명 게이트 패드 전극 전극단자와, 데이터 패드 전극과 접촉하는 투명 데이터 패드 전극단자를 형성하는 단계;
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제 12 항에 있어서,
    상기 제 2 버퍼 금속층을 형성하는 물질은 탄탈륨(Ta), 티타늄(Ti),크롬(Cr), 몰리브덴(Mo), 니켈(Ni), 텅스텐(W)으로 구성된 금속그룹중 선택된 하나로 형성된 액정표시장치용 어레이기판 제조방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 제 12 항에 있어서,
    상기 보호층은 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(Rresin)를 포함한 유기절연물질그룹 중 선택된 하나 또는 이중층으로 형성된 액정표시장치용 어레이기판 제조방법.
  21. 삭제
  22. 제 12 항에 있어서,
    상기 제 1 금속 버퍼층을 형성하는 물질은 탄탈륨(Ta), 티타늄(Ti), 크롬(Cr), 몰리브덴(Mo), 니켈(Ni), 텅스텐(W)으로 구성된 금속 그룹 중 선택된 하나로 형성된 액정표시장치용 어레이기판 제조방법.
KR1020020052660A 2002-09-03 2002-09-03 액정표시장치용 어레이기판과 제조방법 Expired - Lifetime KR100866976B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020020052660A KR100866976B1 (ko) 2002-09-03 2002-09-03 액정표시장치용 어레이기판과 제조방법
US10/608,085 US7652740B2 (en) 2002-09-03 2003-06-30 Array substrate for LCD device having dual metal-layer gate and data lines and manufacturing method thereof
JP2003301680A JP4230856B2 (ja) 2002-09-03 2003-08-26 液晶表示装置用アレイ基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020052660A KR100866976B1 (ko) 2002-09-03 2002-09-03 액정표시장치용 어레이기판과 제조방법

Publications (2)

Publication Number Publication Date
KR20040021169A KR20040021169A (ko) 2004-03-10
KR100866976B1 true KR100866976B1 (ko) 2008-11-05

Family

ID=31973627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020052660A Expired - Lifetime KR100866976B1 (ko) 2002-09-03 2002-09-03 액정표시장치용 어레이기판과 제조방법

Country Status (3)

Country Link
US (1) US7652740B2 (ko)
JP (1) JP4230856B2 (ko)
KR (1) KR100866976B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101275068B1 (ko) 2008-12-10 2013-06-18 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
US8514340B2 (en) 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
KR100883769B1 (ko) * 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100538328B1 (ko) * 2003-06-20 2005-12-22 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR101087398B1 (ko) * 2004-06-30 2011-11-25 엘지디스플레이 주식회사 액정표시장치의 패드 구조 및 그 제조방법
JP2006148050A (ja) * 2004-10-21 2006-06-08 Seiko Epson Corp 薄膜トランジスタ、電気光学装置、及び電子機器
KR101122228B1 (ko) 2004-10-26 2012-03-19 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100732317B1 (ko) * 2004-11-19 2007-06-25 주식회사 엘지화학 액정 디스플레이의 게이트/데이터 라인용 구리 전극 및 그 제조방법
TWI259538B (en) * 2004-11-22 2006-08-01 Au Optronics Corp Thin film transistor and fabrication method thereof
KR101123513B1 (ko) * 2005-05-19 2012-03-12 엘지디스플레이 주식회사 박막트랜지스터 및 그 제조방법
TWI354350B (en) * 2005-05-25 2011-12-11 Au Optronics Corp Copper gate electrode and fabricating method there
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
KR101318436B1 (ko) * 2006-06-14 2013-10-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR101326128B1 (ko) 2006-09-29 2013-11-06 삼성디스플레이 주식회사 표시 장치용 배선, 식각액, 박막 트랜지스터 표시판 및 그제조 방법
KR101043508B1 (ko) 2006-10-13 2011-06-23 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 기판 및 표시 디바이스
TW200820444A (en) * 2006-10-27 2008-05-01 Chunghwa Picture Tubes Ltd Thin film transistor and fabrication method thereof
US8031312B2 (en) 2006-11-28 2011-10-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
KR100920482B1 (ko) * 2006-11-28 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
KR100920483B1 (ko) * 2007-07-20 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100975446B1 (ko) * 2008-03-06 2010-08-11 이상근 핫픽스의 제조방법 및 그 방법에 의하여 제조된 핫픽스
WO2010001998A1 (ja) * 2008-07-03 2010-01-07 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
WO2010013636A1 (ja) * 2008-07-29 2010-02-04 株式会社アルバック 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
KR101458902B1 (ko) * 2008-09-22 2014-11-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US8237163B2 (en) * 2008-12-18 2012-08-07 Lg Display Co., Ltd. Array substrate for display device and method for fabricating the same
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20110227085A1 (en) * 2008-12-26 2011-09-22 Sharp Kabushiki Kaisha Substrate for use in display panel, and display panel including same
WO2011043196A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20120093864A (ko) 2009-10-09 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101065317B1 (ko) * 2009-11-13 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101844972B1 (ko) 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101582946B1 (ko) * 2009-12-04 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5580619B2 (ja) * 2010-02-19 2014-08-27 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
KR101913657B1 (ko) * 2010-02-26 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
CN102754022B (zh) 2010-02-26 2016-11-09 株式会社半导体能源研究所 液晶显示装置
JP2012027159A (ja) * 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP2012222166A (ja) * 2011-04-08 2012-11-12 Ulvac Japan Ltd 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
TWI457676B (zh) * 2011-12-09 2014-10-21 Au Optronics Corp 畫素結構及其製造方法
KR20130105392A (ko) 2012-03-14 2013-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8804061B2 (en) * 2012-04-11 2014-08-12 Apple Inc. Devices and methods for reducing the size of display panel routings
US9166054B2 (en) 2012-04-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102751240B (zh) * 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
KR20130139438A (ko) 2012-06-05 2013-12-23 삼성디스플레이 주식회사 박막 트랜지스터 기판
CN102799038B (zh) * 2012-07-25 2015-04-01 北京京东方光电科技有限公司 一种阵列基板、显示装置及阵列基板的制造方法
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
US10566455B2 (en) 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
CN103295970B (zh) 2013-06-05 2015-04-29 京东方科技集团股份有限公司 阵列基板、其制造方法及显示装置
KR102290801B1 (ko) 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20150034947A (ko) 2013-09-27 2015-04-06 삼성디스플레이 주식회사 표시 장치의 금속 배선, 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
JP6386323B2 (ja) 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
CN106170869B (zh) * 2014-03-07 2020-01-10 H.C.施塔克公司 用于电子装置中的金属化的蚀刻化学成份
KR20160080974A (ko) * 2014-12-30 2016-07-08 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR20160090948A (ko) * 2015-01-22 2016-08-02 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
KR102708594B1 (ko) * 2016-09-07 2024-09-23 삼성디스플레이 주식회사 표시 장치
CN109917575A (zh) * 2017-12-12 2019-06-21 中华映管股份有限公司 可挠式液晶显示器
US11281046B2 (en) * 2020-03-17 2022-03-22 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Backlight module, manufacturing method thereof, and display device
CN111446263A (zh) * 2020-04-13 2020-07-24 Tcl华星光电技术有限公司 阵列基板及其制作方法
WO2023240594A1 (en) * 2022-06-17 2023-12-21 Boe Technology Group Co., Ltd. Array substrate, display apparatus, and method of fabricating array substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04217322A (ja) * 1990-12-19 1992-08-07 Seikosha Co Ltd 薄膜トランジスタ回路のゲ−ト配線
JPH06235927A (ja) * 1992-11-07 1994-08-23 Gold Star Co Ltd Ｔｆｔ−ｌｃｄ用信号線の製造方法及びその構造
JP2001059191A (ja) * 1999-06-18 2001-03-06 Furontekku:Kk エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器
KR20010040659A (ko) * 1998-12-14 2001-05-15 다케다 야스히로 배선, 이를 사용한 박막 트랜지스터 기판, 및 그제조방법과 액정표시장치
KR20010057663A (ko) * 1999-12-23 2001-07-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3615556B2 (ja) 1992-11-04 2005-02-02 セイコーエプソン株式会社 アクティブマトリックス基板とその製造方法
JP3028890B2 (ja) 1993-02-10 2000-04-04 日本高圧コンクリート株式会社 合成トンネルライナの製造方法
JPH06265937A (ja) 1993-03-16 1994-09-22 Hitachi Ltd 液晶表示基板の製造方法
JPH06267986A (ja) 1993-03-17 1994-09-22 Hitachi Ltd 薄膜トランジスタの製造方法
JPH0818058A (ja) 1994-06-27 1996-01-19 Furontetsuku:Kk 薄膜トランジスタアレイおよび液晶表示装置
JPH0822024A (ja) * 1994-07-05 1996-01-23 Mitsubishi Electric Corp アクティブマトリクス基板およびその製法
JP3132310B2 (ja) * 1994-11-18 2001-02-05 株式会社日立製作所 アクティブマトリクス型液晶表示装置
JPH08179362A (ja) 1994-12-22 1996-07-12 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板
KR100212288B1 (ko) * 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US6208400B1 (en) * 1996-03-15 2001-03-27 Canon Kabushiki Kaisha Electrode plate having metal electrodes of aluminum or nickel and copper or silver disposed thereon
JP3317387B2 (ja) * 1996-06-03 2002-08-26 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JPH1096949A (ja) 1996-09-24 1998-04-14 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示装置
KR100247493B1 (ko) * 1996-10-18 2000-03-15 구본준, 론 위라하디락사 액티브매트릭스기판의 구조
JP3279939B2 (ja) 1996-11-13 2002-04-30 三菱電機株式会社 液晶ディスプレイ装置
JP4011664B2 (ja) 1997-02-03 2007-11-21 キヤノン株式会社 配線基板の製造方法
JPH10253976A (ja) 1997-03-12 1998-09-25 Toshiba Corp 液晶表示素子
JP2980574B2 (ja) 1997-07-31 1999-11-22 株式会社東芝 液晶表示装置および薄膜トランジスタ
JP3161438B2 (ja) * 1997-11-25 2001-04-25 日本電気株式会社 アクティブマトリクス型液晶表示装置及びその製造方法
US6362507B1 (en) * 1999-04-20 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical devices in which pixel section and the driver circuit are disposed over the same substrate
KR100333983B1 (ko) * 1999-05-13 2002-04-26 윤종용 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법
JP3479023B2 (ja) * 1999-05-18 2003-12-15 シャープ株式会社 電気配線の製造方法および配線基板および表示装置および画像検出器
JP4169896B2 (ja) * 1999-06-23 2008-10-22 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタとその製造方法
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP2001147424A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 導電性薄膜形成用の絶縁基板およびこの絶縁基板を用いた液晶表示素子
JP4582877B2 (ja) 2000-08-09 2010-11-17 三菱電機株式会社 Ｔｆｔアレイの製造方法
US6620655B2 (en) * 2000-11-01 2003-09-16 Lg.Phillips Lcd Co., Ltd. Array substrate for transflective LCD device and method of fabricating the same
KR100396696B1 (ko) * 2000-11-13 2003-09-02 엘지.필립스 엘시디 주식회사 저저항 배선을 갖는 액정 디스플레이 패널
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
KR100379824B1 (ko) * 2000-12-20 2003-04-11 엘지.필립스 엘시디 주식회사 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
KR100799464B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
US7521366B2 (en) * 2001-12-12 2009-04-21 Lg Display Co., Ltd. Manufacturing method of electro line for liquid crystal display device
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
JP4216092B2 (ja) * 2002-03-08 2009-01-28 株式会社半導体エネルギー研究所 液晶表示装置
US6933568B2 (en) * 2002-05-17 2005-08-23 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04217322A (ja) * 1990-12-19 1992-08-07 Seikosha Co Ltd 薄膜トランジスタ回路のゲ−ト配線
JPH06235927A (ja) * 1992-11-07 1994-08-23 Gold Star Co Ltd Ｔｆｔ−ｌｃｄ用信号線の製造方法及びその構造
KR20010040659A (ko) * 1998-12-14 2001-05-15 다케다 야스히로 배선, 이를 사용한 박막 트랜지스터 기판, 및 그제조방법과 액정표시장치
JP2001059191A (ja) * 1999-06-18 2001-03-06 Furontekku:Kk エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器
KR20010057663A (ko) * 1999-12-23 2001-07-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101275068B1 (ko) 2008-12-10 2013-06-18 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법

Also Published As

Publication number Publication date
JP2004133422A (ja) 2004-04-30
US20040041958A1 (en) 2004-03-04
US7652740B2 (en) 2010-01-26
KR20040021169A (ko) 2004-03-10
JP4230856B2 (ja) 2009-02-25

Similar Documents

Publication Publication Date Title
KR100866976B1 (ko) 액정표시장치용 어레이기판과 제조방법
KR100971950B1 (ko) 액정표시장치용 어레이기판과 제조방법
KR100938885B1 (ko) 액정표시장치용 어레이기판과 제조방법
KR100333273B1 (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
JP4478077B2 (ja) 液晶表示装置の製造方法及び液晶表示装置
US9923068B2 (en) Array substrate and method of fabricating the same
KR101277218B1 (ko) 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법
KR100939560B1 (ko) 액정표시장치용 어레이기판과 제조방법
US7811868B2 (en) Method for manufacturing a signal line, thin film transistor panel, and method for manufacturing the thin film transistor panel
JP2008010440A (ja) アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法
KR0138081B1 (ko) 액정표시장치용 박막트랜지스터 및 그 제조방법
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JP4166300B2 (ja) 液晶表示装置の製造方法
JP2004163933A (ja) 液晶表示装置用アレイ基板及びその製造方法
JP4251945B2 (ja) 液晶表示装置用アレイ基板の製造方法
KR101087398B1 (ko) 액정표시장치의 패드 구조 및 그 제조방법
KR100741896B1 (ko) 액정 디스플레이 패널 제조 방법
KR100629685B1 (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
KR20050110368A (ko) 액정표시장치용 어레이 기판과 제조방법
JP3200639B2 (ja) 薄膜トランジスタパネルの製造方法
KR100694575B1 (ko) 반사투과형 액정표시장치용 어레이기판과 그 제조방법
KR19990030877A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법
KR20010019666A (ko) 박막트랜지스터 액정표시장치
KR100450702B1 (ko) 액정표시장치용 어레이기판 제조방법
KR101987800B1 (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020903

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070822

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20020903

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080428

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20081028

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20081029

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20081030

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110915

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120928

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130930

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140918

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20180917

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20190917

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20200925

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20210923

Start annual number: 14

End annual number: 14