[go: up one dir, main page]

KR100938885B1 - 액정표시장치용 어레이기판과 제조방법 - Google Patents

액정표시장치용 어레이기판과 제조방법 Download PDF

Info

Publication number
KR100938885B1
KR100938885B1 KR1020030043962A KR20030043962A KR100938885B1 KR 100938885 B1 KR100938885 B1 KR 100938885B1 KR 1020030043962 A KR1020030043962 A KR 1020030043962A KR 20030043962 A KR20030043962 A KR 20030043962A KR 100938885 B1 KR100938885 B1 KR 100938885B1
Authority
KR
South Korea
Prior art keywords
layer
gate
electrode
copper
delete delete
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020030043962A
Other languages
English (en)
Other versions
KR20050003246A (ko
Inventor
조원호
조규철
이규태
강진규
정병화
김진영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030043962A priority Critical patent/KR100938885B1/ko
Priority to US10/875,986 priority patent/US7352417B2/en
Publication of KR20050003246A publication Critical patent/KR20050003246A/ko
Priority to US12/010,753 priority patent/US7492420B2/en
Application granted granted Critical
Publication of KR100938885B1 publication Critical patent/KR100938885B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.
본 발명의 특징은 어레이기판에 첫 번째로 구성되는 층인 게이트 배선과 게이트 전극은 구리층과 몰리합금(Mo-alloy)층의 이중층으로 구성하고, 상기 게이트 배선 및 게이트 전극의 상부에 구성되는 데이터 배선과 소스 및 드레인 전극은 몰리합금(Mo-alloy)층과 구리(Cu)층 순서로 적층한 이중층으로 구성하는 것이다.
이와 같은 적층 구조는 200℃ 이상의 열을 가하게 되면, 상기 몰리 합금층으로부터 상기 구리층의 표면으로 몰리브덴(Mo)과 합금된 금속이 확산되는 현상이 발생하게 된다.
상기 구리층 주변의 확산층은 절연막과의 접촉특성이 양호하여 구리의 밀착특성을 개선하고, 상기 몰리합금(Mo-alloy)층은 구리층과 반도체층 사이에 버퍼층으로 작용하여 구리(Cu)와 실리콘(Si)성분이 반응하는 것을 방지하는 역할을 하게된다.
따라서, 저 저항인 구리를 배선재료로 사용하는 것이 가능하도록 하여, 대면적 액정패널을 제작할 수 있는 장점이 있다.

Description

액정표시장치용 어레이기판과 제조방법{Liquid Crystal Display and method for fabricating of the same}
도 1은 액정표시장치용 어레이기판의 일부를 도시한 평면도이고,
도 2a 내지 도 2f와 도 3a 내지 도 3f와 도 4a 내지 도 4f는 도 1의 Ⅱ-Ⅱ'와 Ⅲ-Ⅲ`,Ⅳ-Ⅳ`를 따라 절단하여, 종래의 공정 순서에 따라 도시한 공정 단면도이고,
도 5는 2f의 D를 확대한 단면도이고,
도 6a 내지 도 6f와 도 7a 내지 도 7f와 도 8a 내지 도 8f는 본 발명에 따른 액정표시장치용 어레이기판의 제조공정을 공정 순서에 따라 도시한 공정 단면도이다.
도 9는 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이기판의 구성을 개략적으로 도시한 단면도이다.
< 도면의 주요부분에 대한 부호의 설명 >
121 : 기판 131 : 게이트 전극
133 : 게이트 배선 135 : 게이트 패드 전극
137 : 게이트 절연막 139 : 액티브층
141 : 오믹 콘택층 149 : 소스 전극
151 : 드레인 전극 155 : 데이터 패드 전극
157 : 소스-드레인 금속층 159 : 보호막
169 : 화소 전극 171 : 게이트 패드 전극 단자
173 : 데이터 패드 전극 단자
본 발명은 액정표시장치(liquid crystal display device)에 관한 것으로, 구리(Cu)와 몰리합금(Mo-alloy)층의 이중 금속층으로 형성된 게이트 전극 및 게이트 배선과, 소스 및 드레인 전극과 데이터 배선을 포함하는 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.
도 1은 액정표시장치용 어레이기판의 일부를 도시한 확대평면도이다.
기판(21) 상에 스위칭 소자인 박막트랜지스터(T)가 매트릭스 형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(T)를 교차하는 게이트 배선(33)과 데이터 배선(53)이 형성된다.
상기 게이트 배선(33)의 일 끝단에는 게이트 패드 전극(35)이 형성되어 있고, 상기 게이트 패드 전극(35)은 게이트 배선(33)에 비해 큰 폭을 가지도록 구성 된다.
상기 데이터배선(53)의 일 끝단에는 데이터 패드 전극(55)이 구성되어 있고, 상기 데이터 패드 전극(55) 또한 데이터배선(53)에 비해 큰 폭을 가지도록 구성된다.
상기 게이트 패드 전극(35)과 데이터 패드 전극(55)은 각각 외부의 신호를 직접 인가 받는 수단인 투명한 게이트 패드 전극 단자(71)와 데이터 패드 전극단자(73)와 접촉하여 구성된다.
이때, 상기 게이트 배선(33)과 데이터 배선(53)이 교차하여 정의되는 영역을 화소 영역(P)이라 한다.
상기 게이트 배선(33)의 일부 상부에 스토리지 캐패시터(CST)가 구성된다.
상기 박막트랜지스터(T)는 게이트 전극(31)과 소스 전극(49)과 드레인 전극(51)과, 상기 게이트 전극(31) 상부에 구성된 액티브층(39)으로 이루어진다.
전술한 구성에서, 상기 스토리지 캐패시터(CST)는 게이트 배선(33)의 일부를 제 1 캐패시터 전극으로 하고, 상기 게이트 배선(33)의 일부 상부에 위치하고 상기 소스 및 드레인 전극(49,51)과 동일층 동일물질로 형성되고, 상기 화소 전극(69)과 콘택홀(63)을 통해 접촉된 소스-드레인 금속층(57)을 제 2 캐패시터 전극으로 한다.
전술한 구성 중, 상기 게이트 전극(31)과 게이트 배선(33)과 게이트 패드 전극(35)은 신호 지연을 방지하기 위해 저 저항 금속인 알루미늄(Al)(또는 알루미늄 합금)을 사용하며, 알루미늄(또는 알루미늄합금)의 화학적 물리적 단점을 보완하기 위해 일반적으로는 알루미늄(또는 알루미늄합금)에 별도의 금속층을 적층하여 구성한다.
상기 드레인 전극(51)과 데이터 배선(53)과 데이터 패드 전극(55) 또한, 저항을 낮추기 위해 알루미늄을 사용하는 경우가 있으며, 이 때에는 알루미늄(또는 알루미늄합금)의 상부와 하부에 별도의 금속층을 더욱 구성하게 된다.
이하, 도 2a 내지 2f와 도 3a 내지 도 3f와 도 4a 내지 도 4f를 참조하여, 종래에 따른 액정표시장치용 어레이기판의 제조공정을 설명한다.
도 2a 내지 도 2f와 도 3a 내지 도 3f와 도 4a 내지 도 4f는, 도 1의 Ⅱ-Ⅱ`,Ⅲ-Ⅲ`,Ⅳ-Ⅳ`를 따라 절단하여, 종래의 공정순서에 따라 도시한 공정 단면도이다. (도 2a 내지 2f는 박막트랜지스터의 화소의 단면도이고, 3a 내지 도 3f는 게이트 패드부의 단면도이고, 도 4a 내지 도 4f는 데이터 패드부의 단면도이다.)
먼저, 도 2a와 도 3a와 도 4a에 도시한 바와 같이, 기판(21) 상에 알루미늄(Al)또는 알루미늄합금을 증착하고 패턴하여, 기판(21)상에 일 방향으로 연장되고 일 끝단에 게이트 패드 전극(35)을 포함하는 게이트 배선(33)과 이에 연결된 다수의 게이트 전극(31)을 형성한다.
상기 알루미늄 계열의 금속은 저항이 낮아 게이트 배선(33)의 신호 지연(signal delay)을 낮출 수 있는 장점이 있는 반면, 화학적으로 내식성이 약하여 쉽게 단선되거나, 배선의 표면에 미세하게 힐락(hillock)과 같은 결함이 발생하게 된다.
따라서, 이러한 문제를 해결하기 위해 상기 알루미늄 계열의 금속층과 이것의 상부에 이보다는 화학적 물리적으로 강한 금속을 적층하여 형성하는 것이 일반적이다.
이와 같은 적층구조는, 상기 알루미늄의 상부에 적층된 금속에 따라, 상기 알루미늄과 일괄식각이 가능한 금속(예를 들면 몰리브덴(Mo))이면 공정이 추가되지 않으나, 상기 알루미늄과 동시에 식각이 가능하지 않은 금속(예를 들면 크롬(Cr))일 경우에는 별도의 식각공정을 진행해야 하므로 공정이 복잡해지는 문제가 있다.
도 2b와 도 3b와 도 4b에 도시한 바와 같이, 상기 게이트 패드 및 게이트 배선(33)과 게이트 전극(31)이 형성된 기판(21)의 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여, 제 1 절연막인 게이트 절연막(37)을 형성한다.
연속하여, 상기 게이트 전극(31)상부의 게이트 절연막(37)상에 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 적층하고 패턴하여, 액티브층(39)과 오믹 콘택층(41)을 형성한다.
다음으로, 도 2c와 도 3c와 도 4c에 도시한 바와 같이, 상기 오믹 콘택층(41)이 형성된 기판(21)의 전면에, 몰리브덴(Mo)과 알루미늄(Al)과 몰리브덴(Mo)을 차례로 증착하여, 제 1,2,3 금속층(43,45,47)을 적층한다.
다음으로, 도 2d와 도 3d와 도 4d에 도시한 바와 같이, 상기 제 1,2,3금속층(43,45,47)을 동시에 패턴하여, 몰리브덴/알루미늄/몰리브덴(Mo/Al/Mo) 의 3중 금속층으로 구성되고, 상기 오믹 콘택층(41)과 접촉하면서 서로 이격된 소스 전극(49)과 드레인 전극(51)을 형성하고, 동시에 상기 소스 전극(49)과 연결된 데이터 배선(도 1의 53) 및 데이터 배선의 일 끝단에 데이터 패드 전극(55)을 형성한다.
동시에, 상기 게이트 배선(33)의 일부 상부에 섬 형상의 소스-드레인 금속(57)층을 형성한다.
상기 소스 및 드레인 전극(49,51)과 데이터 배선(도 1의 53)을 몰리브덴(Mo)이나 크롬(Cr)과 같이 저항이 큰 금속을 단일층으로 하여 대면적 기판을 제작하게 되면, 신호 지연에 의해 액정패널의 전면에 대해 동일한 화질을 가지는 화상을 얻을 수 없게 된다.
반면, 상기 소스 및 드레인 전극(49,51)과 데이터 배선(53)의 저항이 작을수록 신호의 흐름이 원활하기 때문에 대면적 어레이기판을 제작하는데 적합하다.
따라서, 이를 해결하기 위해 전술한 바와 같이, 상기 소스 및 드레인 전극(49,51)과 데이터 배선(도 1의 53)을 저저항 배선으로 형성하는 것이 필요하다. 그런데, 저저항 배선이 알루미늄층의 상부와 하부에 각각 구성된 몰리브덴층 중, 상기 하부 몰리브덴 층은 상기 제 2 금속층인 알루미늄층이 상기 액티브층(39) 또는 오믹 콘택층(41)으로 파고 들어가는 스파이킹(spiking)현상을 방지하기 위해서 형성하고, 상기 상부 몰리브덴 층은 이후 공정에서 형성되는 투명전극과 상기 알루미늄층 사이의 콘택 저항을 줄이기 위한 목적으로 형성하는 것이다.
이와 같은 이유로, 상기 소스 및 드레인 전극(49,51)과 데이터 배선(도 1의 53) 및 데이터 패드 전극(55)을 삼층(Mo/Al/Mo)으로 구성하였다.
전술한 공정에 연속하여, 상기 소스 전극과 드레인 전극(49,51)사이로 노출된 오믹 콘택층(41)을 식각하여 하부의 액티브층(39)을 노출한다.
도 2e와 도 3e와 도 4e에 도시한 바와 같이, 상기 소스 및 드레인 전극(49,51)이 형성된 기판(21)의 전면에 절연물질을 증착하여, 제 2 절연막인 보호막(59)을 형성한다.
상기 보호막(59)을 식각하여 드레인 전극(51)의 일부를 노출하는 드레인 콘택홀(61)과, 소스-드레인 금속층(57)의 일부를 노출하는 스토리지 콘택홀(63)과, 상기 게이트 패드 전극(35)의 일부를 노출하는 게이트 패드 콘택홀(65)과, 상기 데이터 패드 전극(55)의 일부를 노출하는 데이터 패드 콘택홀(67)을 형성한다.
도 2f와 도 3f와 도 4f에 도시한 바와 같이, 상기 보호막(59)이 형성된 기판(21)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함한 투명 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 드레인 전극(51)과 상기 소스-드레인 금속층(57)과 접촉하는 투명한 화소전극(69)과, 상기 게이트 패드 전극(35)과 접촉하는 게이트 패드 전극 단자(71)와, 상기 데이터 패드 전극(55)과 접촉하는 데이터 패드 전극 단자(73)를 형성한다.
전술한 바와 같은 공정으로 종래에 따른 어레이기판을 제작할 수 있다.
상기 소스 및 드레인 전극(49,51)과 데이터 배선(도 1의 53)과 데이터 패드 전극(55)은 삼층의 금속을 혼산용액으로 일괄 식각하여 형성하게 되는데, 식각시 식각용액에 의해 전지반응(갈바닉)이 발생하게 되며, 이때 몰리브덴(Mo)의 두께가 두꺼울수록 전지반응에 의한 영향을 극복할 수 없다.
특히, 전지 반응에 의해 하부 몰리브덴 층이 과식각 되어 상기 보호층을 형성하는 공정 중 알루미늄 층이 주저앉아 하부의 오믹 콘택층과 접촉하게 된다.
이때, 상기 알루미늄층과 오믹 콘택층이 반응하여 누설전류를 증가시켜 소자의 동작특성을 저하하는 원인이 된다.
이하, 도 5를 참조하여 설명한다. 도 5는 도 2f의 D를 확대한 단면도이다.
도시한 바와 같이, 알루미늄층(45)을 사이에 두고 상부와 하부에 구성된 몰리브덴(Mo)층(47,43)이 과식각되는 현상이 발생하게 된다.
이와 같은 현상은, 상기 소스 및 드레인전극(49,도 2f의 51)과 데이터 배선(도 1의 53)과 데이터 패드 전극(도 2f의 55)이 형성된 기판의 전면에 보호막(55)을 형성하는 과정에서 상기 알루미늄층(45)의 역테이퍼(E)에 의해 보호막이 제대로 형성되지 않는 경우가 있다.
또한 앞서 언급한 바와 같이, 상기 알루미늄층이 상부에 형성된 보호층(59)에 눌려 하부의 액티브층(39)또는 오믹 콘택층(41)과 접촉하게 된다. 이와 같은 경우에는 상호 확산 작용에 의해 누설전류의 상승으로 인해 소자(박막트랜지스터)의 동작을 저하하는 문제가 있다.
본 발명은 전술한 바와 같은 문제를 해결하기 위한 목적으로 안출된 것으로, 상기 게이트 전극과 게이트 배선을 구리층과 몰리합금층의 이중 금속층으로 구성하 고, 상기 소스 및 드레인 전극으로는 몰리합금(Mo-alloy)층과 구리(Cu)층을 순차로 적층한 이중 금속층으로 구성한다.
상기 이중 금속층은 별도의 열처리가 가해지면 이로 인해, 상기 몰리합금(Mo-alloy)층으로 부터 상기 구리층의 주변으로 몰리브덴과 합금된 금속이 확산된 확산층이 형성된다.
상기 확산층은 상기 구리층과 절연막의 밀착특성을 개선하는 기능을 하게 되며, 상기 몰리 합금층은 상기 구리층과 반도체층이 반응하는 것을 방지하는 기능을 한다. 이와 같은 구성은 상기 구리(Cu)를 저저항 배선 재료로 사용하는 것을 가능하게 하여, 대면적 액정패널을 제작할 수 있는 장점이 있다.
또한, 상기 구리층과 몰리 합금층은 일괄식각이 가능하므로, 공정을 단순화 할 수 있어 공정수율을 개선할 수 있는 장점이 있다.
전술한 바와 같은 목적을 달성하기 위한 액정표시장치용 어레이기판은 기판 상에 구성되고, 몰리합금(Mo-alloy)층과 구리(Cu)층과 구리층 표면으로 확산된 금속층으로 형성된 게이트 배선과 이에 연결된 게이트 전극과; 상기 게이트 전극의 상부에 게이트 절연막을 사이에 두고 적층되어 형성된 액티브층과 오믹 콘택층과; 상기 오믹 콘택층의 상부에 구성되고, 몰리합금(Mo-alloy)층과 구리(Cu)층과 구리층 표면으로 확산된 금속층이 순차 형성된 소스 전극과 드레인 전극과 소스 전극과 연결된 데이터 배선과; 상기 소스 및 드레인 전극과 데이터 배선의 상부에 구성되 고, 상기 드레인 전극의 일부를 노출하는 콘택홀을 포함하는 보호막과; 상기 노출된 드레인 전극과 접촉하는 투명한 화소전극을 포함한다.
상기 몰리 합금층은 몰리브덴(Mo)과 티타늄(Ti), 탄탈륨(Ta), 크롬(Cr), 니켈(Ni), 네오디뮴(Nd), 인듐(In), 알루미늄(Al)의 금속그룹 중 선택된 하나 이상의 금속을 합금하여 형성한다.
상기 확산층은 상기 몰리브덴(Mo)과 합금된 금속으로 형성된다.
본 발명의 특징에 따른 액정표시장치용 어레이기판 제조방법은 기판 상에 구성되고, 몰리합금(Mo-alloy)층과 구리(Cu)층의 이중층으로 구성된 게이트 배선과 이에 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 전극과 게이트 배선이 형성된 기판을 열처리하여, 상기 구리(Cu)층의 표면으로 금속이 확산된 확산층을 형성하는 단계와; 상기 구리층 표면의 확산층을 포함하는 게이트 배선과 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 전극 상부의 게이트 절연막 상에 적층된 액티브층과 오믹 콘택층을 형성하는 단계와; 상기 오믹 콘택층 상부에, 몰리 합금층과 구리층이 순차적으로 적층되어 형성된 소스 전극과 드레인 전극과, 소스 전극과 연결된 데이터 배선을 형성하는 단계와; 상기 소스 및 드레인 전극과 데이터 배선이 형성된 기판을 열처리하여, 상기 구리층의 표면으로 금속이 확산된 확산층을 형성하는 단계와; 상기 확산층을 포함하는 소스 및 드레인 전극과 데이터 배선의 상부에, 상기 드레인 전극의 일부를 노출하는 보호막을 형성하는 단계와; 상기 노출된 드레인 전극과 접촉하는 투명한 화소전극을 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여, 본 발명에 따른 바람직한 실시예들을 설명한다.
-- 제 1 실시예 --
본 발명의 제 1 실시예는 게이트 배선 및 게이트 전극과 소스 및 드레인 전극과 데이터 배선을 형성할 때, 몰리합금층(Mo-alloy)과 구리(Cu)층을 순차적으로 적층한 이중층으로 구성하는 것을 특징으로 한다.
이하, 도 6a 내지 도 6f와 도 7a 내지 7f와 도 8a와 도 8f를 참조하여, 본 발명에 따른 어레이기판의 제조공정을 설명한다.
도 6a 내지 도 6f와 도 7a 내지 도 7f와 도 8a 내지 도 8f는 본 발명의 공정순서에 따라 도시한 공정 단면도이다. (도6a 내지 도 6f는 박막트랜지스터와 화소의 단면도이고, 도 7a 내지 도 7f는 게이트 패드부의 단면도이고, 도 8a 내지 도 8f는 데이터 패드부의 단면도이다.)
도 6a와 도 7a와 도 8a에 도시한 바와 같이 먼저, 기판(121) 상에 몰리합금(Mo-alloy)층( M)과 구리(Cu)층(C)을 적층한 후 이를 패턴하여, 기판(121) 상에 일 방향으로 연장된 게이트 배선(133)과, 게이트 배선(133)의 일 끝단에 게이트 패드(135), 상기 게이트 배선(133)과 연결된 게이트 전극(131)을 형성한다.
이때, 상기 몰리합금층(M)은 몰리브덴(Mo)과 티타늄(Ti), 탄탈륨(Ta), 크롬(Cr), 니켈(Ni), 네오디뮴(Nd), 인듐(In), 알루미늄(Al)의 금속그룹 중 선택된 하나의 금속을 합금한 물질로 형성한 것이다.
다음으로, 상기 게이트 패드 및 게이트 배선(135,133)과 게이트 전극(131)이 형성된 기판(121)을 200℃의 온도로 열처리하는 공정을 진행한다.
이와 같이 하면, 상기 몰리합금층(M)으로부터 구리층(C)의 표면으로 금속이 확산되어 구리층(C)의 표면에 확산층(D1)이 형성된다.
이때, 확산된 금속은 상기 몰리브덴(Mo)과 합금된 금속이다.
도 6b와 도 7b와 도 8b에 도시한 바와 같이, 상기 구리층(C)의 표면에 확산층(D1)을 포함하는 게이트 패드 및 게이트 배선(133)과 게이트 전극(131)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기 절연물질 그룹 중 선택된 하나로 게이트 절연막(137)을 형성한다.
다음으로, 상기 게이트 전극(131) 상부의 게이트 절연막(137)상에 아일랜드 형태로 액티브층(139)(active layer)과 오믹 콘택층(141)(ohmic contact layer)을 형성한다.
상기 액티브층(139)은 일반적으로 순수한 비정질 실리콘(a-Si:H)으로 형성하고, 상기 오믹 콘택층(141)은 불순물이 포함된 비정질 실리콘(n+a-Si:H)으로 형성한다.
다음으로, 도 6c와 도 7c와 도 8c에 도시한 바와 같이, 상기 오믹 콘택층(141)이 형성된 기판(121)의 전면에 몰리 합금층(143)과 구리층(145)을 적층하여 형성한다.
상기 몰리합금층(143)은 상기 구리층(145)과 반도체층이 직접 접촉하여 상호 반응하는 것을 방지하는 역할을 하게 된다.
다음으로, 도 6d와 7d와 8d에 도시한 바와 같이, 상기 몰리합금층(143)과 구리층(145)을 식각하여, 이중층으로 구성된 소스 전극(149)과 이와는 소정간격 이격된 드레인 전극(151)과, 상기 소스 전극(149)과 연결된 데이터 배선(미도시)과 상기 데이터 배선의 일 끝단에 데이터 패드 전극(155)을 형성한다.
동시에, 게이트 배선(133)의 일부 상부에 아일랜드 형상으로 소스-드레인 금속층(157)을 형성한다.
연속하여, 상기 소스 전극(149)과 드레인 전극(151)사이의 이격된 영역에 사이로 노출된 오믹 콘택층(141)을 식각하여 하부의 액티브층(139)을 노출한다.
다음으로, 상기 소스 및 드레인 전극(149,151)과 데이터 배선(미도시)및 데이터 패드 전극(155)이 형성된 기판(121)을 200℃ 이상의 온도로 열처리하는 공정을 진행한다.
이와 같이 하면, 상기 몰리합금층으로부터 금속이 확산되어 상기 구리층의 표면으로 확산층(D2)이 형성된다.
상기 확산층(D2)은, 상기 몰리브덴(Mo)과 합금된 금속 예를 들면 티타늄(Ti), 탄탈륨(Ta), 크롬(Cr), 니켈(Ni), 네오디뮴(Nd), 인듐(In), 알루미늄(Al)의 금속군 중 선택된 하나 일 수 있다.
이러한 확산층(D2)은 상기 구리층(145)과 이후 공정에서 형성되는 절연막의 사이에 존재하게되며 절연막의 밀착성을 개선하는 역할을 하게 된다.
그리고, 상기 몰리합금층(143)은 상기 구리층(145)이 하부의 오믹 콘택층(141)과 접촉하는 것을 방지하는 역할을 함으로써, 상기 구리층(145)은 하부 오믹 콘택층(141)의 실리콘 성분과 반응하지 않게 된다.
도 6e와 도 7e와 도 8e에 도시한 바와 같이, 상기 확산층(D2)을 포함한 소스 전극(149)과 드레인 전극(151)과 데이터 배선(미도시)이 형성된 기판(121)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 또는 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(resin)를 포함한 유기절연물질 그룹 중 선택하여 단층 또는 이중층으로 적층하고 패턴하여, 상기 드레인 전극(151)의 일부를 노출하는 드레인 콘택홀(161)과, 상기 소스-드레인 금속층(157)을 노출하는 스토리지 콘택홀(163)과, 상기 게이트 패드 전극(135)을 노출하는 게이트 패드 콘택홀(165)과, 상기 데이터 패드 전극(155)을 노출하는 데이터 패드 콘택홀(167)을 형성한다.
다음으로, 도 6f와 도 7f와 도 8f에 도시한 바와 같이, 상기 보호막(159)이 형성된 기판(121)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 드레인 전극(151)과 상기 소스-드레인 금속층(157)과 접촉하는 화소전극(169)을 형성하고, 상기 게이트 패드 전극(135)과 접촉하는 게이트 패드 전극 단자(171)와, 상기 데이터 패드 전극(155)과 접촉하는 데이터 패드 전극 단자(173)를 형성한다.
전술한 바와 같은 공정을 통해, 본 발명의 제 1 실시예에 따른 액정표시장치 용 어레이기판을 제작할 수 있다.
이하, 제 2 실시예를 통해 상기 제 1 실시예의 변형예를 설명한다.
-- 제 2 실시예--
본 발명의 제 2 실시예의 특징은 상기 제 1 실시예의 구성에서, 상기 게이트 전극과 게이트 배선을 형성할 때, 구리층과 몰리합금층을 순차 적층한 것을 특징으로 한다.(주요 구성과 제조방법은 제 1 실시예와 동일하므로 단면구성을 참조하여 설명한다.)
도 9는 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이기판의 구성을 개략적으로 도시한 단면도이다.
도시한 바와 같이, 기판(221)상에 박막트랜지스터 영역(T)과 화소 영역(P)과 게이트 패드 영역(G)과 데이터 패드 영역(D)이 정의되고, 상기 박막트랜지스터 영역(T)에는 게이트 전극(231)과 반도체층(액티브층(239)과 오믹 콘택층(241))반도체층의 상부에서 이격된 소스 전극(249)과 드레인 전극(251)을 포함하는 박막트랜지스터(T)를 형성한다.
서로 수직하게 교차하는 게이트 배선(233)과 데이터 배선(미도시)이 상기 화소 영역(P)의 일측과 타측에 각각 구성되고, 상기 게이트 배선(233)의 일 끝단인 게이트 패드 영역(G)에는 게이트 패드 전극(235)을 형성하고, 상기 데이터 배선(미도시)의 일 끝단인 데이터 패드 영역(D)에는 데이터 패드 전극(255)을 형성한다.
상기 화소영역(P)에는 상기 박막트랜지스터의 드레인 전극(251)과 접촉하는 투명한 화소전극(269)을 형성한다.
전술한 구성에서, 특징적인 것은 상기 게이트 배선(233)과 게이트 전극(231)을 형성할 때, 구리(Cu)층(C)과 몰리합금층(M)을 순차 적층하여 형성하고 이를 열처리하여, 상기 하부 구리층(C)의 표면으로 상기 몰리합금층(M)의 금속이 확산된 확산층(D1)을 형성하는 것이다.
상기 확산층(D1)은 상기 구리층(C)과 기판(221)사이에 위치하여, 구리층(C)과 기판(221)의 밀착특성이 개선되도록 도와주는 역할을 하게 된다.
상기 소스 및 드레인 전극(249,251)과 데이터 배선(미도시)은 앞서 설명한 제 1 실시예와 동일하게, 몰리합금층(M)과 구리층(C)을 순차적으로 적층하고 이를 열처리하여 상기 구리층(C)의 표면으로 확산층(D2)이 형성된 구조이다.
전술한 바와 같이 본 발명의 제 2 실시예를 제작할 수 있다.
본 발명에 따라 액정표시장치용 어레이기판을 제작하게되면,
첫째, 소스 및 드레인 전극으로 몰리합금층과 구리층을 적층하여 형성함으로써, 구리층이 하부의 반도체층과 직접 접촉하여 반응하는 것을 방지하여, 박막트랜지스터의 동작 특성을 개선하는 효과가 있다.
둘째, 몰리합금층과 구리층의 적층구조를 열처리하여, 상기 구리층의 표면으로 확산층을 형성함으로서, 상기 구리층과 기판 또는 구리층과 절연막과의 밀착특성을 개선하는 효과가 있다.
셋째, 구리층의 상부와 하부에 각각 확산층과 몰리 합금층이 위치한 구조임으로, 공정 중 구리의 반응특성 및 밀착특성 등을 고려하지 않아도 되므로, 저 저항 구리를 배선재료로 사용하는 것이 가능하여 대면적 액정패널을 제작할 수 있는 효과가 있다.
넷째, 상기 몰리합금층과 구리층을 일괄식각할 수 있으므로 공정을 단순화 하는 효과가 있다.

Claims (24)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 기판 상에 구성되고, 몰리합금(Mo-alloy)층과 구리(Cu)층의 이중층으로 구성된 게이트 배선과 이에 연결된 게이트 전극을 형성하는 단계와;
    상기 게이트 전극과 게이트 배선이 형성된 기판을 열처리하여, 상기 구리(Cu)층의 표면으로 금속이 확산된 확산층을 형성하는 단계와;
    상기 구리층 표면의 확산층을 포함하는 게이트 배선과 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 전극 상부의 게이트 절연막 상에 적층된 액티브층과 오믹 콘택층을 형성하는 단계와;
    상기 오믹 콘택층 상부에, 상기 오믹 콘택층과 접촉하는 몰리 합금층과 상기 몰리 합금층과 접촉하는 구리층이 순차적으로 적층되어 형성된 소스 전극과 드레인 전극과, 소스 전극과 연결된 데이터 배선을 형성하는 단계와;
    상기 소스 및 드레인 전극과 데이터 배선이 형성된 기판을 열처리하여, 상기 구리층의 표면으로 금속이 확산된 확산층을 형성하는 단계와;
    상기 확산층을 포함하는 소스 및 드레인 전극과 데이터 배선의 상부에, 상기 드레인 전극을 노출하는 보호막을 형성하는 단계와;
    상기 노출된 드레인 전극과 접촉하는 투명한 화소전극을 형성하는 단계를 포함하고,
    상기 확산층을 형성하는 단계 이후에, 상기 몰리합금층은 상기 오믹콘택층과 상기 구리층 사이에 위치하는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  16. 제 15 항에 있어서,
    몰리 합금층은 몰리브덴(Mo)과 티타늄(Ti), 탄탈륨(Ta), 크롬(Cr), 니켈(Ni), 네오디뮴(Nd), 인듐(In), 알루미늄(Al)의 금속그룹 중 선택된 하나 이상을 금속을 합금하여 형성된 액정표시장치용 어레이기판 제조방법.
  17. 제 15 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 확산층은 상기 몰리브덴(Mo)과 합금된 금속인 액정표시장치용 어레이기판 제조방법.
  18. 제 15 항에 있어서,
    상기 액티브층은 순수 비정질 실리콘(a-Si:H)층이고, 상기 오믹 콘택층은 불순물이 포함된 비정질 실리콘(n+a-Si:H)층인 액정표시장치용 어레이기판 제조방법.
  19. 제 15 항에 있어서,
    상기 게이트 배선의 상부에 상기 소스 및 드레인 전극과 동일층 동일물질로 섬형상의 소스-드레인 금속층을 형성하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
  20. 제 19 항에 있어서,
    상기 소스-드레인 금속층은 상기 보호막을 식각하여 구성한 콘택홀을 통해 상기 화소전극과 접촉하도록 형성된 액정표시장치용 어레이기판 제조방법.
  21. 제 15 항에 있어서,
    상기 게이트 배선과 게이트 전극은 기판 상에 구리층과 몰리 합금층이 순차적층되고, 상기 구리층과 기판 사이의 확산층으로 형성된 액정표시장치용 어레이기판 제조방법.
  22. 제 15 항에 있어서,
    상기 게이트 배선과 게이트 전극은 기판 상에 몰리 합금층과 구리층이 순차 적층되고, 상기 구리층 표면의 확산층으로 형성된 액정표시장치용 어레이기판 제조방법.
  23. 제 15 항에 있어서,
    상기 게이트 배선의 일 끝단에 이와 연결된 게이트 패드 전극과, 상기 데이터 배선의 일 끝단에 이와 연결된 데이터 패드 전극이 구성된 액정표시장치용 어레이기판 제조방법.
  24. 제 23 항에 있어서,
    상기 게이트패드와 데이터 패드 전극과 접촉하는 투명한 게이트 패드 전극 단자와, 상기 데이터 패드 전극과 접촉하는 투명한 데이터 패드 전극 단자가 구성된 액정표시장치용 어레이기판 제조방법.
KR1020030043962A 2003-06-30 2003-06-30 액정표시장치용 어레이기판과 제조방법 Expired - Lifetime KR100938885B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030043962A KR100938885B1 (ko) 2003-06-30 2003-06-30 액정표시장치용 어레이기판과 제조방법
US10/875,986 US7352417B2 (en) 2003-06-30 2004-06-25 Array substrate for LCD device having metal-diffusion film and manufacturing method thereof
US12/010,753 US7492420B2 (en) 2003-06-30 2008-01-29 Array substrate for LCD device having metal-diffusion film and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043962A KR100938885B1 (ko) 2003-06-30 2003-06-30 액정표시장치용 어레이기판과 제조방법

Publications (2)

Publication Number Publication Date
KR20050003246A KR20050003246A (ko) 2005-01-10
KR100938885B1 true KR100938885B1 (ko) 2010-01-27

Family

ID=33536432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043962A Expired - Lifetime KR100938885B1 (ko) 2003-06-30 2003-06-30 액정표시장치용 어레이기판과 제조방법

Country Status (2)

Country Link
US (2) US7352417B2 (ko)
KR (1) KR100938885B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140088635A (ko) * 2012-12-29 2014-07-11 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR20150069313A (ko) * 2013-12-13 2015-06-23 엘지디스플레이 주식회사 표시장치 및 그 신호라인, 그 제조방법

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
JP2001194676A (ja) * 2000-01-07 2001-07-19 Hitachi Ltd 液晶表示装置
KR100939560B1 (ko) * 2003-06-30 2010-01-29 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP4628040B2 (ja) * 2004-08-20 2011-02-09 株式会社半導体エネルギー研究所 半導体素子を備えた表示装置の製造方法
JP2006148050A (ja) * 2004-10-21 2006-06-08 Seiko Epson Corp 薄膜トランジスタ、電気光学装置、及び電子機器
KR101168728B1 (ko) 2005-07-15 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR100983716B1 (ko) * 2006-06-30 2010-09-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101275068B1 (ko) * 2008-12-10 2013-06-18 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
KR20100082631A (ko) * 2009-01-09 2010-07-19 삼성전자주식회사 엑스레이 디텍터 및 그 제조 방법
WO2011043164A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
CN102598279B (zh) 2009-11-06 2015-10-07 株式会社半导体能源研究所 半导体装置
WO2011055645A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101574131B1 (ko) 2009-11-10 2015-12-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
KR101702645B1 (ko) * 2010-08-18 2017-02-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101757443B1 (ko) * 2010-12-08 2017-07-13 엘지디스플레이 주식회사 미세 결정 실리콘 박막 트랜지스터와 이를 포함하는 표시장치 및 그 제조 방법
KR101544663B1 (ko) * 2012-01-26 2015-08-17 가부시키가이샤 제이올레드 박막 트랜지스터 어레이 장치 및 그것을 이용한 el 표시 장치
WO2014002448A1 (ja) * 2012-06-28 2014-01-03 シャープ株式会社 表示装置用基板及びそれを備えた表示装置
JP6361957B2 (ja) * 2013-03-22 2018-07-25 日立金属株式会社 電子部品用積層配線膜および被覆層形成用スパッタリングターゲット材
KR102138212B1 (ko) * 2013-03-27 2020-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US10566455B2 (en) * 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102169014B1 (ko) * 2013-10-14 2020-10-23 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
KR102169013B1 (ko) * 2013-12-17 2020-10-23 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
US9455182B2 (en) * 2014-08-22 2016-09-27 International Business Machines Corporation Interconnect structure with capping layer and barrier layer
CN107004719B (zh) * 2014-11-28 2020-07-03 夏普株式会社 半导体装置及其制造方法
KR102446821B1 (ko) * 2016-03-03 2022-09-26 삼성디스플레이 주식회사 터치 표시 패널 및 이의 제조 방법
CN106206609B (zh) * 2016-08-17 2019-05-03 深圳市华星光电技术有限公司 显示器件板及其制造方法
CN109728098B (zh) * 2019-01-03 2022-05-17 合肥鑫晟光电科技有限公司 薄膜晶体管、传感器、检测方法、检测装置及检测系统
CN109786258A (zh) * 2019-01-18 2019-05-21 惠科股份有限公司 薄膜晶体管的制备方法及显示装置
CN110459607B (zh) * 2019-08-08 2021-08-06 Tcl华星光电技术有限公司 薄膜晶体管阵列基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010040659A (ko) * 1998-12-14 2001-05-15 다케다 야스히로 배선, 이를 사용한 박막 트랜지스터 기판, 및 그제조방법과 액정표시장치
KR20010057663A (ko) * 1999-12-23 2001-07-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20020017438A (ko) * 2000-08-30 2002-03-07 구본준, 론 위라하디락사 저저항 배선 액정표시장치
KR20020074701A (ko) * 2001-03-21 2002-10-04 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
KR100212288B1 (ko) * 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100247493B1 (ko) * 1996-10-18 2000-03-15 구본준, 론 위라하디락사 액티브매트릭스기판의 구조
JP3916334B2 (ja) * 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
JP2001194676A (ja) * 2000-01-07 2001-07-19 Hitachi Ltd 液晶表示装置
KR100379824B1 (ko) * 2000-12-20 2003-04-11 엘지.필립스 엘시디 주식회사 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
KR100426381B1 (ko) * 2001-03-30 2004-04-08 주승기 결정질 실리콘 활성층을 포함하는 박막트랜지스터의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010040659A (ko) * 1998-12-14 2001-05-15 다케다 야스히로 배선, 이를 사용한 박막 트랜지스터 기판, 및 그제조방법과 액정표시장치
KR20010057663A (ko) * 1999-12-23 2001-07-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20020017438A (ko) * 2000-08-30 2002-03-07 구본준, 론 위라하디락사 저저항 배선 액정표시장치
KR20020074701A (ko) * 2001-03-21 2002-10-04 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140088635A (ko) * 2012-12-29 2014-07-11 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR102092544B1 (ko) * 2012-12-29 2020-04-16 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR20150069313A (ko) * 2013-12-13 2015-06-23 엘지디스플레이 주식회사 표시장치 및 그 신호라인, 그 제조방법
KR102127240B1 (ko) 2013-12-13 2020-06-26 엘지디스플레이 주식회사 표시장치 및 그 신호라인, 그 제조방법

Also Published As

Publication number Publication date
US7352417B2 (en) 2008-04-01
US20080129943A1 (en) 2008-06-05
US20040263708A1 (en) 2004-12-30
KR20050003246A (ko) 2005-01-10
US7492420B2 (en) 2009-02-17

Similar Documents

Publication Publication Date Title
KR100938885B1 (ko) 액정표시장치용 어레이기판과 제조방법
KR100939560B1 (ko) 액정표시장치용 어레이기판과 제조방법
KR100866976B1 (ko) 액정표시장치용 어레이기판과 제조방법
KR100971950B1 (ko) 액정표시장치용 어레이기판과 제조방법
KR101012491B1 (ko) 액정표시장치용 어레이기판과 제조방법
US8492190B2 (en) Method for manufacturing display panel
KR100333273B1 (ko) 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
US7524706B2 (en) Method of fabricating a thin film transistor array panel
US8791459B2 (en) Array substrate, manufacturing method of the same, and fabricating method of display device including the array substrate
US6323521B1 (en) Thin film transistor with electrodes having compressive and tensile stress
CN101283388A (zh) Tft基板及tft基板的制造方法
KR20130117558A (ko) 박막 트랜지스터, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
KR100690001B1 (ko) 액정표시소자 및 그 제조방법
JP2005057240A (ja) 薄膜半導体素子、及び薄膜半導体素子の製造方法
KR100408345B1 (ko) 반사투과형 액정표시장치용 어레이기판과 그 제조방법
US20020080293A1 (en) In-plane switching mode liquid crystal display device and method for manufacturing the same
JP2007114360A (ja) 薄膜トランジスタを備えた液晶表示装置及びその製造方法
KR100776507B1 (ko) 액정표시장치 및 그 제조방법
JP3231487B2 (ja) アクティブマトリクス型液晶表示装置
KR100750913B1 (ko) 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
JP2005317579A (ja) 薄膜トランジスタ及び薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板を用いた液晶表示装置
KR100242109B1 (ko) 액정 표시 장치 제조 방법 및 구조
KR20060121414A (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR20030055405A (ko) 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030630

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20080403

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20030630

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090729

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20100118

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20100119

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20100120

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20121228

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20131227

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20141230

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20151228

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20161214

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20171218

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20181226

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20191212

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20201222

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20211216

Start annual number: 13

End annual number: 13

PC1801 Expiration of term

Termination date: 20231231

Termination category: Expiration of duration