[go: up one dir, main page]

KR100538328B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100538328B1
KR100538328B1 KR10-2003-0040126A KR20030040126A KR100538328B1 KR 100538328 B1 KR100538328 B1 KR 100538328B1 KR 20030040126 A KR20030040126 A KR 20030040126A KR 100538328 B1 KR100538328 B1 KR 100538328B1
Authority
KR
South Korea
Prior art keywords
gate
data
electrode
contact hole
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR10-2003-0040126A
Other languages
English (en)
Other versions
KR20040110696A (ko
Inventor
남승희
오재영
이경묵
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2003-0040126A priority Critical patent/KR100538328B1/ko
Priority to US10/833,288 priority patent/US7733456B2/en
Priority to FR0404565A priority patent/FR2856484B1/fr
Priority to DE102004021156A priority patent/DE102004021156B4/de
Priority to TW093114961A priority patent/TWI269100B/zh
Priority to CN2004100455484A priority patent/CN1573445B/zh
Priority to JP2004158803A priority patent/JP2005010775A/ja
Priority to GB0409742A priority patent/GB2403058B/en
Priority to GB0519778A priority patent/GB2416065B/en
Publication of KR20040110696A publication Critical patent/KR20040110696A/ko
Application granted granted Critical
Publication of KR100538328B1 publication Critical patent/KR100538328B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 TAB 리페어 공정을 용이하게 할 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
본 발명에 따른 액정표시장치는 다수의 신호라인과, 상기 다수의 신호라인 각각과 접속된 다수의 패드전극과, 상기 패드전극을 노출시키는 다수개의 접촉홀을 포함하는 적어도 한 층의 절연막을 구비하며, 상기 패드전극은 상기 접촉홀을 통해 도전성필름과 직접 접촉되는 것을 특징으로 한다.

Description

액정표시장치 및 그 제조방법{Liquid Crystal Display Device And Fabricating Method Thereof}
본 발명은 액정표시장치에 관한 것으로, 특히 TAB 공정을 용이하게 할 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
통상, 액정표시소자(Liquid Crystal Display Device; LCD)는 매트릭스 형태로 배열된 액정셀들이 비디오신호에 따라 광투과율을 조절함으로써 액정패널에 비디오신호에 해당하는 화상을 표시하게 된다. 이를 위하여, 액정표시소자는 액정셀들이 액티브 매트릭스(Active Matrix) 형태로 배열된 액정패널과, 액정셀들을 구동하기 위한 구동 집적회로(Integrated Circuit; 이하 "IC"라 함)들을 구비한다. 구동 IC들은 통상 칩(Chip) 형태로 제작되며 탭(Tape Autoamted Bonding ; 이하 "TAB"라 함) 방식인 경우 테이프 캐리어 패키지(Tape Carrier Package ; 이하 "TCP"라 함)에 실장되거나 칩 온 글래스(Chips On Glass ; COG) 방식인 경우 액정패널의 표면에 실장되게 된다. TAB 방식인 경우 구동 IC들은 TCP에 의해 액정패널에 마련된 패드와 전기적으로 접속되어 있다.
도 1은 종래 액정표시소자를 나타내는 평면도이다.
도 1을 참조하면, 종래 액정표시소자는 박막 트랜지스터 어레이 기판(48)과 칼라필터 어레이 기판(46)이 대향하여 접착된 구조로 매트릭스 액정셀들이 위치하는 화상표시부(40)와, 구동 IC들과 화상표시부(40) 사이에 접속되는 게이트 패드(42) 및 데이터 패드(44)를 포함하게 된다.
화상표시부(40)에 있어서, 박막트랜지스터 어레이 기판(48)은 데이터신호가 공급되는 데이터라인들과, 게이트신호가 공급되는 게이트라인들과, 데이터라인들과 게이트라인들의 교차부에 액정셀들을 스위칭하기 위한 박막트랜지스터와, 박막트랜지스터에 접속되어 액정셀을 구동하는 화소전극과, 그들 위에 액정배향을 위해 도포된 하부배향막으로 구성된다.
칼라필터 어레이 기판(46)은 칼라 구현을 위한 칼라필터와, 빛샘을 방지하기 위한 블랙매트릭스와, 화소전극과 수직전계를 이루는 공통전극과, 그들 위에 액정배향을 위해 도포된 상부배향막으로 구성된다.
이러한 박막트랜지스터 어레이 기판(48)과 칼라필터 어레이 기판(46)은 스페이서에 의해 이격되어 셀갭을 일정하게 유지되며, 스페이서에 의해 마련된 공간에는 액정이 채워지게 된다.
게이트패드(42)는 게이트 구동 IC로부터의 게이트신호를 화상표시부(40)의 게이트라인들에 공급한다. 이러한 게이트패드(42)는 도 2에 도시된 바와 같이 게이트라인으로부터 신장된 게이트 하부전극(30)과, 게이트절연막(12) 및 보호막(18)을 관통하는 게이트접촉홀(38)을 통해 게이트 하부전극(30)과 접속된 게이트 상부전극(32)으로 구성된다.
데이터 패드(44)는 데이터 구동 IC로부터의 데이터신호를 화상표시부(40)의 데이터라인들에 공급한다. 이러한 데이터 패드(44)는 데이터 라인으로부터 연장되는 데이터 하부 전극(34)과, 보호막(18)을 관통하는 데이터접촉홀(28)을 통해 데이터 하부 전극(34)과 접속된 데이터 상부 전극(36)으로 구성된다.
게이트패드(42) 및 데이터패드(44)는 TAB 방식에서 구동 IC가 실장된 TCP와 접촉된다.
즉, 게이트 상부전극(32)을 통해 게이트라인과 연결된 게이트 하부전극(30)은 게이트 구동 IC가 실장된 게이트 TCP와 전기적으로 접속되며, 데이터 상부전극(36)을 통해 데이터라인과 연결된 데이터 하부전극(34)은 데이터 구동 IC가 실장된 데이터 TCP와 전기적으로 접속된다. 여기서, 게이트 상부전극(32)과 데이터 상부전극(36)은 TAB 방식에서 요구되는 TCP의 접착과정 반복시 게이트 하부전극(30) 및 데이터 하부전극(34)의 손상을 방지하게 된다.
종래 투명도전막이 불필요한 액정표시장치(예를 들어, 반사형 액정표시장치, 수평 전계 인가형 액정표시장치)와, 마스크공정수를 줄여 제조비용을 줄이기 위해 게이트패드(42) 및 데이터패드(44)에 투명도전막을 사용하지 않는 투과형 액정표시장치는 도 3 또는 도 4에 도시된 바와 같이 게이트 상부전극(32)과 데이터 상부전극(36) 없이 게이트패드(42) 및 데이터패드(44)가 구성된다.
즉, 도 3a 및 도 3b에 도시된 패드구조는 게이트패드(42) 및 데이터패드(44)에 각각 포함된 게이트 하부전극(30)과 데이터 하부전극(34)이 전면 노출되도록 형성된다.
도 4a 및 도 4b에 도시된 패드구조는 일본 공개 특허 특개평1-287624호에서 제안된 구조로써 게이트 하부전극(30)과 데이터 하부전극(34)이 각각 하나의 게이트접촉홀(28) 및 데이터접촉홀(38)을 통해 일부 노출되도록 형성된다.
이러한 도 3 및 도 4에 도시된 패드구조는 게이트 하부전극(30)과 데이터 하부전극(34)이 전면 또는 일부 노출되어 TAB 방식으로 구동 IC가 실장된 TCP와 직접 접촉된다.
그러나, 게이트 하부전극(30)과 데이터 하부전극(34)에 TCP를 접착하는 경우 미스얼라인(Misalign)에 의한 불량이 발생하게 되면, TCP 접착 및 분리하는 과정인 리페어(Repair)공정을 여러 번 반복해야만 한다. 이 리페어공정시 노출된 게이트 하부전극(30)과 데이터 하부전극(34)은 TCP를 따라 함께 뜯겨지는 경우가 종종 발생된다. 이로 인해 게이트 하부전극(30)과 데이터 하부전극(34)의 단선이 발생하여 리페어공정이 불가능해지는 문제점이 있다.
따라서, 본 발명의 목적은 TAB 리페어 공정을 용이하게 할 수 있는 액정표시장치 및 그 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 다수의 신호라인과, 상기 다수의 신호라인 각각과 접속된 다수의 패드전극과, 상기 패드전극을 노출시키는 다수개의 접촉홀을 포함하는 적어도 한 층의 절연막을 구비하며, 상기 패드전극은 상기 접촉홀을 통해 도전성필름과 직접 접촉되는 것을 특징으로 한다.
상기 다수의 신호라인은 상기 다수의 패드전극 중 어느 하나를 통해 데이터신호가 인가되는 데이터라인과, 상기 다수의 패드전극 중 어느 하나를 통해 게이트신호가 인가되는 게이트라인과, 상기 다수의 패드전극 중 어느 하나를 통해 기준전압신호가 인가되는 공통라인 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
상기 액정표시장치는 상기 데이터라인과 게이트라인의 교차영역에 형성되는 반사전극을 추가로 구비하는 것을 특징으로 한다.
상기 액정표시장치는 상기 데이터라인과 게이트라인의 교차영역에 형성되는 화소전극과, 상기 교차영역에 상기 화소전극과 나란하게 형성되어 상기 화소전극과 수평전계를 이루는 공통전극을 추가로 구비하는 것을 특징으로 한다.
상기 액정표시장치는 상기 데이터라인과 게이트라인의 교차영역에 형성되는 화소전극과, 상기 적어도 한 층의 절연막과 동일한 패턴으로 형성되는 투명도전막을 추가로 구비하는 것을 특징으로 한다.
상기 다수개의 접촉홀 각각은 원형, 타원형 및 다각형 중 어느 한 형태로 형성되는 것을 특징으로 한다.
상기 다수개의 접촉홀 각각은 "U"자형 접촉홀과, 상기 "U"자형 접촉홀과 맞물려 교번되게 형성되는 역"U"자형 접촉홀을 포함하는 것을 특징으로 한다.
상기 다수개의 접촉홀 각각은 "C"자형 접촉홀과, 상기 "C"자형 접촉홀과 맞물려 교번되게 형성되는 역"C"자형 접촉홀을 포함하는 것을 특징으로 한다.
상기 다수개의 접촉홀은 서로 연결되어 굴곡부를 갖는 라인형태로 형성되는 것을 특징으로 한다.
상기 다수개의 접촉홀은 5~50㎛의 폭을 갖도록 형성되는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치의 제조방법은 다수의 신호라인 각각과 접속된 다수의 패드전극을 형성하는 단계와, 상기 다수의 패드전극 각각을 노출시키는 다수개의 접촉홀을 포함하는 적어도 한 층의 절연막을 형성하는 단계와, 상기 접촉홀을 통해 노출된 상기 패드전극에 도전성필름과 직접 접촉시키는 단계를 포함하는 것을 특징으로 한다.
상기 액정표시장치의 제조방법은 상기 다수의 패드전극 중 어느 하나를 통해 데이터신호가 인가되는 데이터라인을 형성하는 단계와, 상기 다수의 패드전극 중 어느 하나를 통해 게이트신호가 인가되는 게이트라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 액정표시장치의 제조방법은 상기 데이터라인과 게이트라인의 교차영역에 반사전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 액정표시장치의 제조방법은 상기 다수의 패드전극 중 어느 하나를 통해 기준전압신호가 인가되는 공통라인과, 상기 공통라인과 접속되는 공통전극을 형성하는 단계와, 상기 공통전극과 수평전계를 이루는 화소전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 액정표시장치의 제조방법은 상기 데이터라인과 게이트라인의 교차영역에 화소전극을 형성하고, 상기 적어도 한 층의 절연막과 동일패턴으로 투명도전막을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 다수개의 접촉홀은 원형, 타원형 및 다각형 중 어느 한 형태로 형성되는 것을 특징으로 한다.
상기 다수개의 접촉홀 각각은 "U"자형 접촉홀과, 상기 "U"자형 접촉홀과 맞물려 교번되게 형성되는 역"U"자형 접촉홀을 포함하는 것을 특징으로 한다.
상기 다수개의 접촉홀 각각은 "C"자형 접촉홀과, 상기 "C"자형 접촉홀과 맞물려 교번되게 형성되는 역"C"자형 접촉홀을 포함하는 것을 특징으로 한다.
상기 다수개의 접촉홀은 서로 연결되어 굴곡부를 갖는 라인형태로 형성되는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 5 내지 도 19b를 참조하여 상세하게 설명하기로 한다.
도 5는 본 발명의 제1 실시 예에 따른 반사형 액정표시장치의 박막트랜지스터 어레이 기판을 나타내는 평면도이며, 도 6은 도 5에서 선"Ⅵ-Ⅵ'"를 따라 절취한 박막트랜지스터 어레이 기판을 나타내는 단면도이다.
도 5 및 도 6을 참조하면, 본 발명의 제1 실시 예에 따른 반사형 액정표시장치의 박막트랜지스터 어레이 기판은 하부 기판(51) 상에 게이트 절연막(62)을 사이에 두고 교차하게 형성된 게이트 라인(52) 및 데이터 라인(54)과, 그 교차부마다 형성된 박막 트랜지스터(55)와, 그 교차 구조로 마련된 화소 영역에 형성된 반사 전극(72)과, 게이트라인(52)과 반사전극(72)의 중첩부에 형성된 스토리지 캐패시터(96)와, 게이트 라인(52)과 접속된 게이트 패드(92)와, 데이터 라인(54)과 접속된 데이터 패드(94)를 구비한다.
게이트 신호를 공급하는 게이트 라인(52)과 데이터 신호를 공급하는 데이터 라인(54)은 교차 구조로 형성되어 화소 영역(57)을 정의한다.
박막 트랜지스터(55)는 게이트 라인(52)의 게이트 신호에 응답하여 데이터 라인(54)의 화소 신호가 반사 전극(72)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(55)는 게이트 라인(52)에 접속된 게이트 전극(56)과, 데이터 라인(54)에 접속된 소스 전극(58)과, 반사전극(72)과 접속된 드레인전극(60)을 구비한다. 또한, 박막 트랜지스터(55)는 게이트 전극(56)과 게이트 절연막(62)을 사이에 두고 중첩되면서 소스 전극(58)과 드레인 전극(60) 사이에 채널을 형성하는 활성층(64)을 더 구비한다. 이러한 활성층(64) 위에는 소스 전극(58) 및 드레인 전극(60)과 오믹 접촉을 위한 오믹 접촉층(66)이 더 형성된다.
반사 전극(72)은 박막 트랜지스터(55)의 드레인 전극(60)과 일체화되어 화소 영역(57)에 형성된다.
이에 따라, 박막 트랜지스터(55)를 통해 화소 신호가 공급된 반사 전극(72)과 기준 전압이 공급된 공통 전극(도시하지 않음) 사이에는 전계가 형성된다. 이러한 전계에 의해 박막 트랜지스터 어레이 기판과 칼라 필터 어레이 기판 사이의 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역(57)을 반사하는 광 반사율이 달라지게 됨으로써 계조를 구현하게 된다.
스토리지 캐패시터(96)는 게이트 라인(52)과, 그 게이트 라인(52)과 게이트 절연막(62)을 사이에 두고 중첩되는 반사전극(72)으로 구성된다. 이러한 스토리지 캐패시터(96)는 반사 전극(72)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 한다.
게이트패드(92)는 게이트 구동 IC(도시하지 않음)와 접속되어 게이트라인(52)에 게이트신호를 공급한다. 이러한 게이트 패드(92)는 게이트 라인(52)으로부터 연장되는 게이트 하부전극(80)과, 게이트절연막(62) 및 보호막(68)을 관통하여 게이트 하부전극(80)을 노출시키는 다수개의 게이트접촉홀(88)로 구성된다.
게이트접촉홀(88)은 TAB 리페어 공정시 다수개의 게이트접촉홀(88) 중 적어도 어느 하나를 통해 노출된 게이트 하부전극(80)의 일부가 뜯겨져 나가더라도 나머지 게이트접촉홀(88)을 통해 노출된 게이트 하부전극(80)과 게이트 구동 IC가 실장된 게이트 TCP가 전기적으로 접속된다. 이에 따라, 게이트 구동 IC로부터의 게이트신호가 게이트 하부전극(80)을 통해 게이트라인(52)에 공급된다.
데이터패드(94)는 데이터 구동 IC(도시하지 않음)와 접속되어 데이터라인(54)에 데이터신호를 공급한다. 이러한 데이터 패드(94)는 데이터 라인(54)으로부터 연장되는 데이터 패드 하부 전극(84)과, 보호막(68)을 관통하여 데이터 패드 하부 전극(84)을 노출시키는 다수개의 데이터 접촉홀(78)로 구성된다.
데이터 접촉홀(78)은 TAB 리페어 공정시 다수개의 데이터접촉홀(78) 중 적어도 어느 하나를 통해 노출된 데이터 하부전극(84)의 일부가 뜯겨져 나가더라도 나머지 데이터접촉홀(78)을 통해 노출된 데이터 하부전극(84)과 데이터 구동 IC가 실장된 데이터 TCP가 전기적으로 접속된다. 이에 따라, 데이터 구동 IC로부터의 데이터신호가 데이터 패드 하부전극(84)을 통해 데이터라인(54)에 공급된다.
도 7a 내지 도 7d는 본 발명의 제1 실시 예에 따른 반사형 액정표시장치의 박막트랜지스터 어레이 기판의 제조방법을 나타내는 단면도이다.
도 7a를 참조하면, 하부 기판(51) 상에 게이트 라인(52), 게이트 전극(56) 및 게이트 하부 전극(80)을 포함하는 제1 도전 패턴군이 형성된다.
이를 상세히 설명하면, 하부 기판(51) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트금속층이 형성된다. 이어서, 포토리쏘그래피 공정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(52), 게이트 전극(56) 및 게이트 하부 전극(80)을 포함하는 제1 도전 패턴군이 형성된다. 여기서, 게이트금속층으로는 알루미늄계 금속 등이 이용된다.
도 7b를 참조하면, 제1 도전 패턴군이 형성된 하부 기판(51) 상에 게이트 절연막(62)과, 그 게이트 절연막(62) 위에 활성층(64) 및 오믹 접촉층(66)을 포함하는 반도체 패턴이 형성된다.
이를 상세히 설명하면, 제1 도전 패턴군이 형성된 하부 기판(51) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(62), 제1 및 제2 반도체층이 순차적으로 형성된다. 여기서, 게이트 절연막(62)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용되며, 제1 반도체층은 불순물이 도핑되지 않은 비정질실리콘이 이용되며, 제2 반도체층은 N형 또는 P형의 불순물이 도핑된 비정질실리콘이 이용된다.
이어서, 포토리쏘그래피공정과 식각공정으로 제1 및 제2 반도체층이 동시에 패터닝됨으로써 활성층(64) 및 오믹접촉층(66)을 포함하는 반도체패턴이 형성된다.
도 7c를 참조하면, 반도체패턴이 형성된 하부기판(51) 상에 소스전극(58), 드레인전극(60), 반사전극(72), 데이터라인(54), 데이터 하부전극(84)을 포함하는 제2 도전패턴군이 형성된다.
이를 상세히 설명하면, 반도체패턴이 형성된 하부기판(51) 상에 데이터금속층이 증착된다. 이어서, 포토리쏘그래피공정과 식각공정으로 데이터금속층이 패터닝됨으로써 데이터 라인(54), 소스 전극(58), 드레인전극(60), 드레인전극(60)과 일체화된 반사전극(72), 데이터 하부전극(84)을 포함하는 제2 도전 패턴군이 형성된다.
그 다음, 소스전극(58) 및 드레인전극(60)을 마스크로 이용한 건식 식각공정으로 오믹접촉층(66)이 식각되어 박막트랜지스터 채널부의 활성층(64)이 노출된다.
도 7d를 참조하면, 제2 도전 패턴군이 형성된 게이트절연막(62) 상에 다수개의 게이트접촉홀(88) 및 데이터접촉홀(78)을 포함하는 보호막(68)이 형성된다.
이를 상세히 설명하면, 제2 도전 패턴군이 형성된 게이트 절연막(62) 상에 PECVD 등의 증착 방법으로 보호막(68)이 전면 형성된다. 이어서, 포토리쏘그래피 공정과 식각 공정으로 보호막(68)이 패터닝됨으로써 게이트접촉홀(88) 및 데이터접촉홀(78)이 다수개 형성된다. 게이트접촉홀(88)은 보호막(68) 및 게이트절연막(62)을 관통하여 게이트 하부전극(80)을 부분적으로 다수영역을 노출시키고, 데이터 접촉홀(78)은 보호막(68)을 관통하여 데이터 하부전극(84)을 부분적으로 다수영역을 노출시킨다. 여기서, 보호막(68)의 재료로는 게이트 절연막(62)과 같은 무기 절연 물질이나 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용된다.
도 8은 본 발명의 제2 실시 예에 따른 반사형 액정표시장치의 박막트랜지스터 어레이 기판을 나타내는 단면도이다.
도 8을 참조하면, 본 발명의 제2 실시 예에 따른 반사형 액정표시장치의 박막트랜지스터 어레이 기판은 도 5 및 도 6에 도시된 박막트랜지스터 어레이 기판과 비교하여 활성층 및 오믹접촉층을 포함하는 반도체패턴이 소스전극, 드레인전극, 데이터하부전극, 데이터라인을 포함하는 제2 도전패턴군 하부에 제2 도전패턴군을 따라 형성되는 것을 제외하고는 동일한 구성요소를 구비한다.
본 발명의 제2 실시 예에 따른 반사형 액정표시장치의 박막트랜지스터 어레이 기판은 소스 전극(58), 드레인전극(60), 데이터 하부전극(84)을 반도체패턴과 동일패턴으로 형성된다.
반사전극(72)은 드레인전극(60)과 다른 금속으로 직접 접촉되어 데이터라인(54)과 게이트라인(52)에 의해 마련된 화소영역에 형성된다.
게이트패드(92)는 게이트 구동 IC(도시하지 않음)와 접속되어 게이트라인(52)에 게이트신호를 공급한다. 이러한 게이트 패드(92)는 게이트 라인(52)으로부터 연장되는 게이트 하부전극(80)과, 게이트절연막(62) 및 보호막(68)을 관통하여 게이트 하부전극(80)을 노출시키는 다수개의 게이트접촉홀(88)로 구성된다.
게이트접촉홀(88)은 TAB 리페어 공정시 다수개의 게이트접촉홀(88) 중 적어도 어느 하나를 통해 노출된 게이트 하부전극(80)의 일부가 뜯겨져 나가더라도 나머지 게이트접촉홀(88)을 통해 노출된 게이트 하부전극(80)과 게이트 구동 IC가 실장된 게이트 TCP가 전기적으로 접속된다. 이에 따라, 게이트 구동 IC로부터의 게이트신호가 게이트 하부전극(80)을 통해 게이트라인(52)에 공급된다.
데이터패드(94)는 데이터 구동 IC(도시하지 않음)와 접속되어 데이터라인(54)에 데이터신호를 공급한다. 이러한 데이터 패드(94)는 활성층(64) 및 오믹접촉층(66)을 포함하는 반도체패턴과, 반도체패턴과 동일패턴으로 형성되며 데이터 라인(54)으로부터 연장되는 데이터 하부 전극(84)과, 보호막(68)을 관통하여 데이터 하부 전극(84)을 노출시키는 다수개의 데이터 접촉홀(78)로 구성된다.
데이터 접촉홀(78)은 TAB 리페어 공정시 다수개의 데이터접촉홀(78) 중 적어도 어느 하나를 통해 노출된 데이터 하부전극(84)의 일부가 뜯겨져 나가더라도 나머지 데이터접촉홀(78)을 통해 노출된 데이터 하부전극(84)과 데이터 구동 IC가 실장된 데이터 TCP가 전기적으로 접속된다. 이에 따라, 데이터 구동 IC로부터의 데이터신호가 데이터 하부전극(84)을 통해 데이터라인(54)에 공급된다.
도 9a 내지 도 9d는 본 발명의 제2 실시 예에 따른 반사형 액정표시장치의 박막트랜지스터 어레이 기판의 제조방법을 나타내는 단면도이다.
먼저, 하부 기판(51) 상에 알루미늄계 금속을 포함하는 게이트금속층이 전면 증착된 후 포토리쏘그래피 공정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 도 9a에 도시된 바와 같이 게이트 라인(52), 게이트 전극(56) 및 게이트 하부 전극(80)을 포함하는 제1 도전 패턴군이 형성된다.
제1 도전 패턴군이 형성된 하부 기판(51) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(62), 제1 및 제2 반도체층, 그리고 데이터 금속층이 순차적으로 형성된다. 이어서, 데이터 금속층 위에 제2 마스크를 이용한 포토리쏘그래피 공정으로 채널부의 높이가 다른 포토레지스트 패턴을 형성하게 된다. 채널부의 높이가 다른 포토레지스트 패턴을 이용한 습식 식각 공정으로 데이터 금속층이 패터닝됨으로써 도 9b에 도시된 바와 같이 데이터 라인(54), 소스 전극(58), 그 소스 전극(58)과 일체화된 드레인 전극(60), 및 데이터 하부전극(84)을 포함하는 제2 도전패턴군이 형성된다. 그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 제1 및 제2 반도체층이 동시에 패터닝됨으로써 오믹 접촉층(64)과 활성층(66)이 형성된다. 그리고, 애싱(Ashing) 공정으로 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 제거된 후 건식 식각 공정으로 채널부의 일체화된 소스전극 및 드레인전극과 오믹 접촉층(66)이 식각된다. 이에 따라, 채널부의 활성층(64)이 노출되어 소스 전극(58)과 드레인 전극(60)이 분리된다. 이어서, 스트립 공정으로 제2 도전패턴군 위에 남아 있던 포토레지스트 패턴이 제거된다.
제2 도전 패턴군이 형성된 게이트절연막(62) 상에 알루미늄계 금속을 포함하는 반사금속층이 증착된 후 포토리쏘그래피공정과 식각 공정으로 반사금속층이 패터닝됨으로써 도 9c에 도시된 바와 같이 반사전극(72)을 포함하는 제3 도전 패턴군이 형성된다.
제3 도전 패턴군이 형성된 게이트 절연막(62) 상에 유기절연물질 또는 무기절연물질이 증착됨으로써 도 9d에 도시된 바와 같이 보호막(68)이 전면 형성된다. 이어서, 포토리쏘그래피 공정과 식각 공정으로 보호막(68)이 패터닝됨으로써 게이트접촉홀(88) 및 데이터접촉홀(78)이 다수개 형성된다. 게이트접촉홀(88)은 보호막(68) 및 게이트절연막(62)을 관통하여 게이트 하부전극(80)을 부분적으로 다수영역을 노출시키고, 데이터 접촉홀(78)은 보호막(68)을 관통하여 데이터 하부전극(84)을 부분적으로 다수영역을 노출시킨다.
도 10은 본 발명의 제3 실시 예에 따른 수평 전계 인가형 액정표시장치의 박막트랜지스터 어레이 기판을 나타내는 평면도이며, 도 11은 도 10에서 선"ⅩⅠ-ⅩⅠ'"를 따라 절취한 박막트랜지스터 어레이 기판을 나타내는 단면도이다.
도 10 및 도 11을 참조하면, 본 발명의 제3 실시 예에 따른 수평 전계 인가형 액정표시장치의 박막트랜지스터 어레이 기판은 하부 기판(151) 상에 교차되게 형성된 게이트 라인(152) 및 데이터 라인(154)과, 그 교차부마다 형성된 박막 트랜지스터(120)와, 그 교차 구조로 마련된 화소 영역에 수평 전계를 이루도록 형성된 화소 전극(172) 및 공통 전극(140)과, 공통 전극(140)과 접속된 공통 라인(142)을 구비한다. 또한, 박막 트랜지스터 어레이 기판은 화소 전극(172)과 공통 라인(142)의 중첩부에 형성된 스토리지 캐패시터(130)와, 게이트 라인(152)과 접속된 게이트 패드(192)와, 데이터 라인(154)과 접속된 데이터 패드(194)와, 공통 라인(142)과 접속된 공통 패드(148)를 추가로 구비한다.
게이트라인(152)은 박막트랜지스터(120)의 게이트전극(156)에 게이트신호를 공급한다. 데이터라인(154)은 박막트랜지스터(120)의 드레인전극(160)을 통해 화소전극(172)에 화소신호를 공급한다. 게이트라인(152)과 데이터라인(154)은 교차구조로 형성되어 화소영역(128)을 정의한다.
공통라인(142)은 화소영역(128)을 사이에 두고 게이트라인(152)과 나란하게 형성되며 액정 구동을 위한 기준전압을 공통전극(140)에 공급한다.
박막 트랜지스터(120)는 게이트 라인(152)의 게이트 신호에 응답하여 데이터 라인(154)의 화소 신호가 화소 전극(172)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(120)는 게이트 라인(152)에 접속된 게이트 전극(156)과, 데이터 라인(154)에 접속된 소스 전극(158)과, 화소 전극(172)에 접속된 드레인 전극(160)을 구비한다. 또한, 박막 트랜지스터(120)는 게이트 전극(156)과 게이트 절연막(162)을 사이에 두고 중첩되면서 소스 전극(158)과 드레인 전극(160) 사이에 채널을 형성하는 활성층(164)을 더 구비한다. 이러한 활성층(164) 위에는 소스 전극(158), 드레인 전극(160)과 오믹 접촉을 위한 오믹 접촉층(166)이 더 형성된다.
화소 전극(172)은 박막 트랜지스터(120)의 드레인 전극(160)과 일체화됨과 아울러 스토리지전극(150)과 일체화되어 화소 영역(128)에 형성된다. 특히, 화소 전극(172)은 드레인 전극(160)과 접속되고 인접한 게이트 라인(152)과 나란하게 형성된 제1 수평부(172A)와, 제1 수평부(172A)에서 수직방향으로 신장되어 공통전극(140)과 나란하게 형성된 핑거부(172B)를 구비한다.
공통 전극(140)은 공통 라인(142)과 접속되어 화소 영역(128)에 형성된다. 특히, 공통 전극(140)은 화소 영역(128)에서 화소 전극(172)의 핑거부(172B)와 나란하게 형성된다.
이에 따라, 박막 트랜지스터(120)를 통해 화소 신호가 공급된 화소 전극(172)과 공통 라인(142)을 통해 기준 전압이 공급된 공통 전극(140) 사이에는 수평 전계가 형성된다. 특히, 화소 전극(172)의 핑거부(172B)와 공통 전극(140) 사이에는 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 어레이 기판과 칼라 필터 어레이 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 액정 분자들의 회전 정도에 따라 화소 영역(128)을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현하게 된다.
스토리지 캐패시터(130)는 공통 라인(142)과, 그 공통 라인(142)과 게이트 절연막(162)을 사이에 두고 중첩되고 화소전극(172)과 일체화되어 형성된 스토리지전극(150)으로 구성된다. 이러한 스토리지 캐패시터(130)는 화소 전극(172)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 한다.
게이트 라인(152)은 게이트 패드(192)를 통해 게이트 구동 IC(미도시)와 접속된다. 게이트 패드(192)는 게이트 라인(152)으로부터 신장된 게이트 하부 전극(180)과, 게이트 하부전극(180)을 부분적으로 다수영역을 노출시키도록 게이트 절연막(162) 및 보호막(168)을 관통하는 다수개의 게이트접촉홀(188)로 구성된다.
데이터 라인(154)은 데이터 패드(194)를 통해 데이터 구동 IC(미도시)와 접속된다. 데이터 패드(194)는 데이터 라인(154)으로부터 연장되는 데이터 하부 전극(184)과, 데이터 하부전극(184)을 부분적으로 다수번 노출시키도록 보호막(168)을 관통하는 다수개의 데이터 접촉홀(178)로 구성된다.
공통 라인(142)은 공통 패드(148)를 통해 외부의 기준 전압원(미도시)으로부터 기준 전압을 공급받게 된다. 공통 패드(148)는 공통 라인(142)으로부터 연장되는 공통 하부 전극(144)과, 공통 하부 전극(144)을 부분적으로 다수번 노출시키도록 게이트 절연막(162) 및 보호막(168)을 관통하는 다수개의 공통접촉홀(146)로 구성된다.
도 12a 내지 도 12d는 도 11에 도시된 박막 트랜지스터 어레이 기판의 제조 방법을 나타내는 단면도이다.
도 12a를 참조하면, 하부 기판(151) 상에 공통라인(142), 공통전극(140), 공통 하부 전극(144), 게이트 라인(도시하지 않음), 게이트 전극(156) 및 게이트 패드 전극(180)을 포함하는 제1 도전 패턴군이 형성된다.
이를 상세히 설명하면, 하부 기판(151) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트금속층이 형성된다. 이어서, 포토리쏘그래피 공정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 공통라인(142), 공통전극(140), 공통 하부 전극(144), 게이트 라인, 게이트 전극(156) 및 게이트 하부 전극(180)을 포함하는 제1 도전 패턴군이 형성된다. 여기서, 게이트금속층으로는 알루미늄계 금속 등이 이용된다.
도 12b를 참조하면, 제1 도전 패턴군이 형성된 하부 기판(151) 상에 게이트 절연막(162)과, 그 게이트 절연막(162) 위에 활성층(164) 및 오믹 접촉층(166)을 포함하는 반도체 패턴이 형성된다.
이를 상세히 설명하면, 제1 도전 패턴군이 형성된 하부 기판(151) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(162), 제1 및 제2 반도체층이 순차적으로 형성된다. 여기서, 게이트 절연막(162)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용되며, 제1 반도체층은 불순물이 도핑되지 않은 비정질실리콘이 이용되며, 제2 반도체층은 N형 또는 P형의 불순물이 도핑된 비정질실리콘이 이용된다.
이어서, 포토리쏘그래피공정과 식각공정으로 제1 및 제2 반도체층이 동시에 패터닝됨으로써 활성층(164) 및 오믹접촉층(166)을 포함하는 반도체패턴이 형성된다.
도 12c를 참조하면, 반도체패턴이 형성된 하부기판(151) 상에 소스전극(158), 드레인전극(160), 화소전극(172), 데이터라인(154), 데이터 하부전극(184)을 포함하는 제2 도전패턴군이 형성된다.
이를 상세히 설명하면, 반도체패턴이 형성된 하부기판(151) 상에 데이터금속층이 증착된다. 이어서, 포토리쏘그래피공정과 식각공정으로 데이터금속층이 패터닝됨으로써 데이터 라인(154), 소스 전극(158), 드레인전극(160), 드레인전극(160)과 일체화된 화소전극(172), 데이터 하부전극(184)을 포함하는 제2 도전 패턴군이 형성된다.
그 다음, 소스전극(158) 및 드레인전극(160)을 마스크로 이용한 건식 식각공정으로 오믹접촉층(166)이 식각되어 박막트랜지스터 채널부의 활성층(164)이 노출된다.
도 12d를 참조하면, 제2 도전 패턴군이 형성된 게이트절연막(162) 상에 다수개의 공통접촉홀(146), 게이트접촉홀(188) 및 데이터접촉홀(178)을 포함하는 보호막(168)이 형성된다.
이를 상세히 설명하면, 제2 도전 패턴군이 형성된 게이트 절연막(162) 상에 PECVD 등의 증착 방법으로 보호막(168)이 전면 형성된다. 이어서, 포토리쏘그래피 공정과 식각 공정으로 보호막(168)이 패터닝됨으로써 공통접촉홀(146), 게이트접촉홀(188) 및 데이터접촉홀(178)이 다수개 형성된다. 공통접촉홀(146)은 보호막(168) 및 게이트절연막(162)을 관통하여 공통 하부전극(144)을 부분적으로 다수번 노출시키고, 게이트접촉홀(188)은 보호막(168) 및 게이트절연막(162)을 관통하여 게이트 하부전극(180)을 부분적으로 다수번 노출시키고, 데이터 접촉홀(178)은 보호막(168)을 관통하여 데이터 하부전극(184)을 부분적으로 다수번 노출시킨다. 여기서, 보호막(168)의 재료로는 게이트 절연막(162)과 같은 무기 절연 물질이나 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용된다.
도 13은 본 발명의 제4 실시 예에 따른 수평 전계 인가형 액정표시장치의 박막 트랜지스터 어레이 기판을 나타내는 단면도이다.
도 13을 참조하면, 본 발명의 제4 실시 예에 따른 수평 전계 인가형 액정표시장치의 박막 트랜지스터 어레이 기판은 도 10 및 도 11에 도시된 박막트랜지스터 어레이 기판과 비교하여 활성층 및 오믹접촉층이 소스전극, 드레인전극, 데이터 하부전극, 데이터라인을 포함하는 제2 도전패턴군 하부에 제2 도전패턴군을 따라 형성되는 것을 제외하고는 동일한 구성요소를 구비한다.
본 발명의 제4 실시 예에 따른 수평 전계 인가형 액정표시장치의 박막트랜지스터 어레이 기판은 소스 전극(158), 드레인전극(160), 데이터 하부전극(184)을 반도체패턴과 동일패턴으로 형성된다.
스토리지 캐패시터(130)는 공통 라인(142)과, 그 공통 라인(142)과 게이트 절연막(162)을 사이에 두고 중첩되고 화소전극(172)과 일체화되어 형성된 스토리지전극(150)과, 그 스토리지전극(150)과 동일패턴으로 형성된 반도체패턴(164,166)으로 구성된다. 이러한 스토리지 캐패시터(130)는 화소 전극(172)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 한다.
게이트패드(192)는 게이트 구동 IC(도시하지 않음)와 접속되어 게이트라인(152)에 게이트신호를 공급한다. 이러한 게이트 패드(192)는 게이트 라인(152)으로부터 연장되는 게이트 하부전극(180)과, 게이트절연막(162) 및 보호막(168)을 관통하여 게이트 하부전극(180)을 노출시키는 다수개의 게이트접촉홀(188)로 구성된다.
게이트접촉홀(188)은 TAB 리페어 공정시 다수개의 게이트접촉홀(188) 중 적어도 어느 하나를 통해 노출된 게이트 하부전극(180)의 일부가 뜯겨져 나가더라도 나머지 게이트접촉홀(188)을 통해 노출된 게이트 하부전극(180)과 게이트 구동 IC가 실장된 게이트 TCP가 전기적으로 접속된다. 이에 따라, 게이트 구동 IC로부터의 게이트신호가 게이트 하부전극(180)을 통해 게이트라인에 공급된다.
데이터패드(194)는 데이터 구동 IC(도시하지 않음)와 접속되어 데이터라인(154)에 데이터신호를 공급한다. 이러한 데이터 패드(194)는 활성층(164) 및 오믹접촉층(166)을 포함하는 반도체패턴과, 반도체패턴과 동일패턴으로 형성되며 데이터 라인(154)으로부터 연장되는 데이터 하부 전극(184)과, 보호막(168)을 관통하여 데이터 하부 전극(184)을 노출시키는 다수개의 데이터 접촉홀(178)로 구성된다.
데이터 접촉홀(178)은 TAB 리페어 공정시 다수개의 데이터접촉홀(178) 중 적어도 어느 하나를 통해 노출된 데이터 하부전극(184)의 일부가 뜯겨져 나가더라도 나머지 데이터접촉홀(178)을 통해 노출된 데이터 하부전극(184)과 데이터 구동 IC가 실장된 데이터 TCP가 전기적으로 접속된다. 이에 따라, 데이터 구동 IC로부터의 데이터신호가 데이터 하부전극(184)을 통해 데이터라인(154)에 공급된다.
도 14a 내지 도 14c는 본 발명의 제4 실시 예에 따른 수평 전계 인가형 액정표시장치의 박막트랜지스터 어레이 기판의 제조방법을 나타내는 단면도이다.
먼저, 하부기판 상에 알루미늄계 금속을 포함하는 게이트금속층이 증착된 후 포토리쏘그래피 공정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 도 14a에 도시된 바와 같이 공통라인(142), 공통전극(140), 공통 패드 하부 전극(144), 게이트 라인(152), 게이트 전극(156) 및 게이트 패드 하부 전극(180)을 포함하는 제1 도전 패턴군이 형성된다.
제1 도전 패턴군이 형성된 하부 기판(151) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(162), 제1 및 제2 반도체층, 그리고 데이터 금속층이 순차적으로 형성된다. 이어서, 데이터 금속층 위에 제2 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 채널부의 높이가 다른 포토레지스트 패턴을 이용한 습식 식각 공정으로 데이터 금속층이 패터닝됨으로써 도 14b에 도시된 바와 같이 데이터 라인(154), 소스 전극(158), 드레인 전극(160), 데이터 패드 하부 전극(184), 스토리지전극(150)을 포함하는 데이터패턴이 형성된다. 그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 제1 및 제2 반도체층이 동시에 패터닝됨으로써 오믹 접촉층(164)과 활성층(166)이 형성된다. 그리고, 애싱(Ashing) 공정으로 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 제거된 후 건식 식각 공정으로 채널부의 일체화된 소스전극 및 드레인전극과 오믹 접촉층(166)이 식각된다. 이에 따라, 채널부의 활성층(164)이 노출되어 소스 전극(158)과 드레인 전극(160)이 분리된다. 이어서, 스트립 공정으로 제2 도전패턴군 위에 남아 있던 포토레지스트 패턴이 제거된다.
제2 도전 패턴군이 형성된 게이트 절연막(162) 상에 유기절연물질 또는 무기절연물질이 전면 증착됨으로써 도 14c에 도시된 바와 같이 보호막(168)이 전면 형성된다. 이어서, 포토리쏘그래피 공정과 식각 공정으로 보호막(168)이 패터닝됨으로써 공통접촉홀(146), 게이트접촉홀(188) 및 데이터접촉홀(178)이 다수개 형성된다. 공통접촉홀(146)은 보호막(168) 및 게이트절연막(162)을 관통하여 공통 패드 하부전극(144)을 노출시키고, 게이트접촉홀(188)은 보호막(168) 및 게이트절연막(162)을 관통하여 게이트 패드 하부전극(180)을 노출시키고, 데이터 접촉홀(178)은 보호막(168)을 관통하여 데이터 패드 하부전극(184)을 부분적으로 다수번 노출시킨다.
도 15는 본 발명의 제 5 실시 예에 따른 액정표시장치의 박막트랜지스터 어레이 기판을 나타내는 평면도이며, 도 16은 도 15에서 선"ⅩⅥ-ⅩⅥ'"를 따라 절취한 박막트랜지스터 어레이 기판을 나타내는 단면도이다.
도 15 및 도 16을 참조하면, 본 발명의 제5 실시 예에 따른 액정표시장치의 박막트랜지스터 어레이 기판은 박막 트랜지스터 어레이 기판(248)과 칼라필터 어레이 기판(246)이 대향하여 접착된 구조로 매트릭스 액정셀들이 위치하는 화상표시부(240)와, 구동 IC들과 화상표시부(240) 사이에 접속되는 게이트 패드(242) 및 데이터 패드(244)를 포함하게 된다.
게이트패드(242)는 게이트 구동 IC(미도시)와 접속되어 게이트라인에 게이트신호를 공급한다. 이러한 게이트 패드(242)는 게이트 라인으로부터 신장된 게이트 하부 전극(230)과, 게이트 하부 전극(230)을 노출시키는 게이트 절연막(212) 및 보호막(218)을 관통하는 다수개의 게이트접촉홀(238)과, 게이트절연막(212) 및 보호막(218)과 동일패턴으로 형성된 게이트 패드 상부 전극(232)으로 구성된다.
데이터패드(244)는 데이터 구동 IC(미도시)와 접속되어 데이터라인에 데이터신호를 공급한다. 데이터 패드(244)는 데이터 라인으로부터 연장되는 데이터 하부 전극(234)과, 데이터 하부전극(234)을 부분적으로 다수번 노출시키도록 보호막(218)을 관통하는 다수개의 데이터 접촉홀(228)과, 보호막(218)과 동일패턴으로 형성된 데이터 상부 전극(236)으로 구성된다.
이러한 박막트랜지스터 어레이 기판의 제조방법을 도 17a 내지 도 17d를 결부하여 상세히 설명하기로 한다.
먼저, 하부기판(201) 상에 게이트금속층이 전면 증착된 후 패터닝됨으로써 도 17a에 도시된 바와 같이 박막트랜지스터의 게이트전극, 게이트라인과 함께 게이트 하부전극(230)이 형성된다. 게이트 하부전극(230)이 형성된 하부기판(201) 상에 유기절연물질 또는 무기절연물질이 전면 증착됨으로써 도 17b에 도시된 바와 같이 게이트절연막(212)이 형성된다. 게이트절연막(212)이 형성된 하부기판(201) 상에 박막트랜지스터의 채널부를 이루는 활성층 및 오믹접촉층을 포함하는 반도체패턴이 형성된다. 반도체패턴이 형성된 하부기판(201) 상에 데이터금속층이 전면 증착된 후 패터닝됨으로써 도 17c에 도시된 바와 같이 박막트랜지스터의 소스/드레인전극 및 데이터라인과 함께 데이터 하부전극(234)이 형성된다. 데이터 하부전극(234)이 형성된 하부기판(201) 상에 유기절연물질 또는 무기절연물질이 전면 증착됨으로써 도 17d에 도시된 바와 같이 보호막(218)이 형성된다. 이 후, 보호막(218) 상에 투명전도성물질이 전면 증착된 후 패터닝됨으로써 게이트패드상부전극(232)과 데이터패드상부전극(236)이 형성된다. 이 게이트패드상부전극(232)과 데이터패드상부전극(236)을 마스크로 게이트절연막(212) 및 보호막(218)이 건식식각됨으로써 다수개의 게이트접촉홀(238) 및 다수개의 데이터접촉홀(228)이 형성된다.
도 18a 내지 도 18f는 본 발명의 제1 내지 제5 실시 예에 따른 박막트랜지스터 어레이 기판의 접촉홀을 나타내는 평면도이다.
본 발명에 따른 게이트접촉홀, 데이터접촉홀 및 공통접촉홀 중 적어도 어느 하나를 포함하는 접촉홀(292)은 도 18a에 도시된 바와 같이 사각형을 포함하는 다각형 형태로 형성되거나 도 18b에 도시된 바와 같이 상대적으로 지름이 큰 원형태로 형성되거나 도 18c에 도시된 바와 같이 상대적으로 지름이 작은 원형태로 형성되어 게이트 하부전극 및 데이터 하부전극을 포함하는 패드전극(290)을 부분적으로 다수번 노출시키게 된다. 또는 접촉홀(292)이 도 18d에 도시된 바와 같이 굴곡부를 갖는 라인형태로 형성되어 패드전극(290)을 구불구불한 형태로 노출시키게 된다. 또한, 다수의 접촉홀(292) 각각은 도 18e에 도시된 바와 같이 "C"자 형태의 제1 접촉홀(292a)과, 제1 "C"자 형태의 제1 접촉홀(292a)과 서로 맞물려 형성되는 역 "C"자 형태의 제2 접촉홀(292b)을 포함한다. 또한, 다수의 접촉홀(292) 각각은 도 18f에 도시된 바와 같이 "U" 자형태의 제1 접촉홀(292a)과, "U"자 형태의 제1 접촉홀(292a)과 서로 맞물려 형성되는 역 "U"자 형태의 제2 접촉홀(292b)을 포함한다.
한편, 도 18a 내지 도 18f에 도시된 접촉홀(292)은 약 5~50㎛의 폭을 갖도록 형성된다.
도 19a는 본 발명의 제1 내지 제4 실시 예에 따른 액정표시장치의 게이트 TCP 및 데이터 TCP를 나타내는 도면이며, 도 19b는 본 발명의 제5 실시 예에 따른 액정표시장치의 게이트 TCP 및 데이터 TCP를 나타내는 단면도이다.
도 19a 및 도 19b를 참조하면, 본 발명의 제1 내지 제5 실시 예에 따른 패드하부전극은 도전볼이 포함된 ACF(Anisotrophic Conductive Film)(270,280)를 통해 구동 IC가 실장된 TCP(278,288)와 접촉된다. 이에 따라, TCP(278, 288)에 형성된 출력 패드들(272, 282)은 ACF(270,280)의 도전볼(276,286)을 통해 게이트 하부전극(274,230), 데이터 하부전극(284,2340) 및 공통 하부전극 중 적어도 어느 하나와 각각 전기적으로 접속된다. 구체적으로, 게이트 TCP(278)의 베이스 필름 상에 형성된 제1 출력 패드(272)는 게이트 하부전극(274,230)과, 데이터 TCP(288)의 베이스 필름 상에 형성된 제2 출력 패드(282)는 데이터 하부전극(284,234)과, 데이터 TCP(288)의 베이스 필름 상에 형성된 제3 출력 패드(도시하지 않음)는 공통 하부전극(도시하지 않음)과 ACF(276,286)를 통해 전기적으로 접속된다.
이 경우 게이트패드, 데이터패드 및 공통패드 중 적어도 어느 하나는 다수의 접촉홀을 통해 게이트 하부전극(274,230), 데이터하부전극(284,234) 및 공통하부전극 중 적어도 어느 하나가 노출된 구조를 갖고 있으므로 TCP(278,288)의 부착공정을 반복하더라도 패드하부전극의 단선불량이 방지된다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 다수개의 접촉홀을 통해 게이트하부전극, 데이터하부전극 및 공통하부전극 중 적어도 어느 하나를 포함하는 패드하부전극이 노출된 구조로 형성된다. 이에 따라 TCP의 부착공정을 반복하여 패드하부전극이 일부 뜯겨져 나가더라도 다른 접촉홀을 통해 TCP와 패드하부전극이 전기적으로 접속되게 된다. 이로 인해 본 발명에 따른 액정표시장치 및 그 제조방법은 패드하부전극의 단선불량이 방지되며, TCP 접착 및 분리하는 TAB 리페어공정이 용이하게 실행된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
도 1은 종래 액정표시장치를 나타내는 평면도이다.
도 2는 도 1에서 선"Ⅱ-Ⅱ'"를 따라 절취한 박막트랜지스터 어레이 기판을 나타내는 단면도이다.
도 3a 및 도 3b는 종래 패드구조의 형태를 나타내는 평면도 및 단면도이다.
도 4a 및 도 4b는 종래 패드구조의 다른 형태를 나타내는 평면도 및 단면도이다.
도 5는 본 발명의 제1 실시 예에 따른 박막트랜지스터 어레이 기판을 나타내는 평면도이다.
도 6은 도 5에서 선"Ⅵ1-Ⅵ1'", "Ⅵ3-Ⅵ2'", "Ⅵ3-Ⅵ3'"를 따라 절취한 박막트랜지스터 어레이 기판을 나타내는 단면도이다.
도 7a 내지 도 7d는 도 6에 도시된 박막트랜지스터 어레이 기판의 제조방법을 나타내는 단면도이다.
도 8은 본 발명의 제2 실시 예에 따른 박막트랜지스터 어레이 기판을 나타내는 단면도이다.
도 9a 내지 도 9d는 도 8에 도시된 박막트랜지스터 어레이 기판의 제조방법을 나타내는 단면도이다.
도 10은 본 발명의 제3 실시 예에 따른 박막트랜지스터 어레이 기판을 나타내는 평면도이다.
도 11은 도 10에서 선"ⅩⅠ-ⅩⅠ'"를 따라 절취한 박막트랜지스터 어레이 기판을 나타내는 단면도이다.
도 12a 내지 도 12d는 도 11에 도시된 박막트랜지스터 어레이 기판의 제조방법을 나타내는 단면도이다.
도 13은 본 발명의 제4 실시 예에 따른 박막트랜지스터 어레이 기판을 나타내는 단면도이다.
도 14a 내지 도 14c는 도 13에 도시된 박막트랜지스터 어레이 기판의 제조방법을 나타내는 단면도이다.
도 15는 본 발명의 제5 실시 예에 따른 박막트랜지스터 어레이 기판을 나타내는 평면도이다.
도 16은 도 10에서 선"ⅩⅥ-ⅩⅥ'"를 따라 절취한 박막트랜지스터 어레이 기판을 나타내는 단면도이다.
도 17a 내지 도 17d는 도 16에 도시된 박막트랜지스터 어레이 기판의 제조방법을 나타내는 단면도이다.
도 18a 내지 도 18f는 본 발명에 따른 게이트접촉홀 및 데이터접촉홀을 포함하는 접촉홀의 다양한 형태를 나타내는 평면도이다.
도 19a 및 도 19b는 본 발명의 제1 내지 제5 실시 예에 따른 박막트랜지스터 어레이 기판의 패드하부전극과 접속되는 TCP를 상세히 나타내는 단면도이다.
<도면의 주요부분에 대한 부호의 간단한 설명>
1,51,151,201 : 기판 12,62,162,212 : 게이트절연막
18,68,168,218 : 보호막 28,78,178,228 : 데이터접촉홀
30,80,180,230,274 : 게이트하부전극 32,232 : 게이트상부전극
34,84,184,234,284 : 데이터하부전극 36,236 : 데이터상부전극
38,88,188,238 : 게이트접촉홀 40,240 : 화상표시부
42,92,192,242 : 게이트패드 44,94,194,244 : 데이터패드
46,246 : 컬러필터 어레이 기판
48,248 : 박막트랜지스터 어레이 기판 52,152 : 게이트라인
54,154 : 데이터라인 56,156 : 게이트전극
58,158 : 소스전극 60,160 : 드레인전극
64,164 : 활성층 66,166 : 오믹접촉층
72 : 반사전극 96 : 스토리지캐패시터
140 : 공통전극 142 : 공통라인
144 : 공통하부전극 146 : 공통접촉홀
148 : 공통패드 172 : 화소전극
270,280 : ACF 272,282 : TCP 출력패드
276,286 : 도전볼 278,288 : TCP

Claims (19)

  1. 다수의 신호라인과,
    상기 다수의 신호라인 각각과 접속된 다수의 패드전극과,
    상기 패드전극을 노출시키는 다수개의 접촉홀을 포함하는 적어도 한 층의 절연막을 구비하며,
    상기 패드전극은 상기 접촉홀을 통해 도전성필름과 직접 접촉되는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 다수의 신호라인은
    상기 다수의 패드전극 중 어느 하나를 통해 데이터신호가 인가되는 데이터라인과,
    상기 다수의 패드전극 중 어느 하나를 통해 게이트신호가 인가되는 게이트라인과,
    상기 다수의 패드전극 중 어느 하나를 통해 기준전압신호가 인가되는 공통라인 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 데이터라인과 게이트라인의 교차영역에 형성되는 반사전극을 추가로 구비하는 것을 특징으로 하는 액정표시장치.
  4. 제 2 항에 있어서,
    상기 데이터라인과 게이트라인의 교차영역에 형성되는 화소전극과,
    상기 교차영역에 상기 화소전극과 나란하게 형성되어 상기 화소전극과 수평전계를 이루는 공통전극을 추가로 구비하는 것을 특징으로 하는 액정표시장치.
  5. 제 2 항에 있어서,
    상기 데이터라인과 게이트라인의 교차영역에 형성되는 화소전극과,
    상기 적어도 한 층의 절연막과 동일한 패턴으로 형성되는 투명도전막을 추가로 구비하는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 다수개의 접촉홀 각각은 원형, 타원형 및 다각형 중 어느 한 형태로 형성되는 것을 특징으로 하는 액정표시장치.
  7. 제 1 항에 있어서,
    상기 다수개의 접촉홀 각각은
    "U"자형 접촉홀과,
    상기 "U"자형 접촉홀과 맞물려 형성되는 역"U"자형 접촉홀을 포함하는 것을 특징으로 하는 액정표시장치.
  8. 제 1 항에 있어서,
    상기 다수개의 접촉홀 각각은
    "C"자형 접촉홀과,
    상기 "C"자형 접촉홀과 맞물려 형성되는 역"C"자형 접촉홀을 포함하는 것을 특징으로 하는 액정표시장치.
  9. 제 1 항에 있어서,
    상기 다수개의 접촉홀은 서로 연결되어 굴곡부를 갖는 라인형태로 형성되는 것을 특징으로 하는 액정표시장치.
  10. 제 1 항에 있어서,
    상기 다수개의 접촉홀은 5~50㎛의 폭을 갖도록 형성되는 것을 특징으로 하는 액정표시장치.
  11. 다수의 신호라인 각각과 접속된 다수의 패드전극을 형성하는 단계와,
    상기 다수의 패드전극 각각을 노출시키는 다수개의 접촉홀을 포함하는 적어도 한 층의 절연막을 형성하는 단계와,
    상기 접촉홀을 통해 노출된 상기 패드전극에 도전성필름과 직접 접촉시키는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  12. 제 11 항에 있어서,
    상기 다수의 패드전극 중 어느 하나를 통해 데이터신호가 인가되는 데이터라인을 형성하는 단계와,
    상기 다수의 패드전극 중 어느 하나를 통해 게이트신호가 인가되는 게이트라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  13. 제 12 항에 있어서,
    상기 데이터라인과 게이트라인의 교차영역에 반사전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  14. 제 11 항에 있어서,
    상기 다수의 패드전극 중 어느 하나를 통해 기준전압신호가 인가되는 공통라인과, 상기 공통라인과 접속되는 공통전극을 형성하는 단계와,
    상기 공통전극과 수평전계를 이루는 화소전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  15. 제 12 항에 있어서,
    상기 데이터라인과 게이트라인의 교차영역에 화소전극을 형성하고, 상기 적어도 한 층의 절연막과 동일패턴으로 투명도전막을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  16. 제 11 항에 있어서,
    상기 다수개의 접촉홀은 원형, 타원형 및 다각형 중 어느 한 형태로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  17. 제 11 항에 있어서,
    상기 다수개의 접촉홀 각각은
    "U"자형 접촉홀과,
    상기 "U"자형 접촉홀과 맞물려 형성되는 역"U"자형 접촉홀을 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  18. 제 11 항에 있어서,
    상기 다수개의 접촉홀 각각은
    "C"자형 접촉홀과,
    상기 "C"자형 접촉홀과 맞물려 형성되는 역"C"자형 접촉홀을 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  19. 제 11 항에 있어서,
    상기 다수개의 접촉홀은 서로 연결되어 굴곡부를 갖는 라인형태로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
KR10-2003-0040126A 2003-06-20 2003-06-20 액정표시장치 및 그 제조방법 Expired - Lifetime KR100538328B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR10-2003-0040126A KR100538328B1 (ko) 2003-06-20 2003-06-20 액정표시장치 및 그 제조방법
US10/833,288 US7733456B2 (en) 2003-06-20 2004-04-28 Liquid crystal display device having contact structure and method of fabricating the same
DE102004021156A DE102004021156B4 (de) 2003-06-20 2004-04-29 Flüssigkristalldisplay und Verfahren zu dessen Herstellung
FR0404565A FR2856484B1 (fr) 2003-06-20 2004-04-29 Dispositif d'affichage a cristaux liquides et procede de fabrication de celui-ci
TW093114961A TWI269100B (en) 2003-06-20 2004-05-26 Liquid crystal display device and method of fabricating the same
CN2004100455484A CN1573445B (zh) 2003-06-20 2004-05-28 液晶显示器件及其制造方法
JP2004158803A JP2005010775A (ja) 2003-06-20 2004-05-28 液晶表示装置及びその製造方法
GB0409742A GB2403058B (en) 2003-06-20 2004-06-11 Liquid crystal display and method of fabricating the same
GB0519778A GB2416065B (en) 2003-06-20 2004-06-11 Liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0040126A KR100538328B1 (ko) 2003-06-20 2003-06-20 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040110696A KR20040110696A (ko) 2004-12-31
KR100538328B1 true KR100538328B1 (ko) 2005-12-22

Family

ID=32501513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0040126A Expired - Lifetime KR100538328B1 (ko) 2003-06-20 2003-06-20 액정표시장치 및 그 제조방법

Country Status (8)

Country Link
US (1) US7733456B2 (ko)
JP (1) JP2005010775A (ko)
KR (1) KR100538328B1 (ko)
CN (1) CN1573445B (ko)
DE (1) DE102004021156B4 (ko)
FR (1) FR2856484B1 (ko)
GB (1) GB2403058B (ko)
TW (1) TWI269100B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8673694B2 (en) 2006-08-28 2014-03-18 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacturing the same

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8352400B2 (en) 1991-12-23 2013-01-08 Hoffberg Steven M Adaptive pattern recognition based controller apparatus and method and human-factored interface therefore
US10361802B1 (en) 1999-02-01 2019-07-23 Blanding Hovenweep, Llc Adaptive pattern recognition based control system and method
US8364136B2 (en) 1999-02-01 2013-01-29 Steven M Hoffberg Mobile system, a method of operating mobile system and a non-transitory computer readable medium for a programmable control of a mobile system
US7904187B2 (en) 1999-02-01 2011-03-08 Hoffberg Steven M Internet appliance system and method
US7492343B2 (en) * 2003-12-11 2009-02-17 Lg Display Co., Ltd. Liquid crystal display device
JP4598663B2 (ja) * 2005-03-18 2010-12-15 株式会社フューチャービジョン 表示装置とその製造方法
KR100742376B1 (ko) * 2005-09-30 2007-07-24 삼성에스디아이 주식회사 패드부 및 그 제조 방법
KR101229280B1 (ko) * 2005-12-28 2013-02-04 삼성디스플레이 주식회사 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 패널
KR100983716B1 (ko) * 2006-06-30 2010-09-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN101382679B (zh) * 2007-09-07 2012-02-08 群康科技(深圳)有限公司 液晶显示面板
KR101386574B1 (ko) * 2008-04-23 2014-04-17 엘지디스플레이 주식회사 액정표시소자
KR101392268B1 (ko) * 2008-11-26 2014-05-08 엘지디스플레이 주식회사 액정표시장치의 패드부
KR101841770B1 (ko) * 2011-09-02 2018-03-26 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 평판 표시장치 및 그의 제조방법
KR20130034359A (ko) * 2011-09-28 2013-04-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102683277A (zh) * 2012-05-08 2012-09-19 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
JP2013235127A (ja) * 2012-05-09 2013-11-21 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、及び電子機器
US20150316802A1 (en) * 2012-08-31 2015-11-05 Sharp Kabushiki Kaisha Semiconductor apparatus, display panel, and method of manufacturing semiconductor apparatus
JP6427360B2 (ja) * 2014-08-22 2018-11-21 株式会社ジャパンディスプレイ 表示装置
JP6574939B2 (ja) * 2014-09-16 2019-09-18 ソニー株式会社 表示制御装置、表示制御方法、表示制御システムおよび頭部装着ディスプレイ
TWI536074B (zh) * 2015-03-31 2016-06-01 業鑫科技顧問股份有限公司 電連接結構及陣列基板
CN104777687B (zh) * 2015-04-29 2017-12-26 深圳市华星光电技术有限公司 阵列基板及具有该阵列基板的显示装置
CN105097840B (zh) * 2015-07-27 2018-12-11 合肥鑫晟光电科技有限公司 一种阵列基板、其制作方法、液晶显示面板及显示装置
KR102454383B1 (ko) * 2015-12-28 2022-10-17 엘지디스플레이 주식회사 프린지 필드 스위칭 방식의 액정 표시장치
JP6756508B2 (ja) 2016-04-04 2020-09-16 株式会社ジャパンディスプレイ 表示装置
KR101842176B1 (ko) 2017-10-27 2018-03-26 동우 화인켐 주식회사 전극 접속 구조체 및 이를 포함하는 전자 소자
KR102720692B1 (ko) * 2018-11-08 2024-10-23 삼성디스플레이 주식회사 표시장치
CN113467136A (zh) * 2021-06-18 2021-10-01 Tcl华星光电技术有限公司 显示面板及其制作方法、显示装置
CN114384731B (zh) * 2021-12-29 2024-06-28 重庆惠科金渝光电科技有限公司 阵列基板及液晶显示面板

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3060806B2 (ja) 1993-12-16 2000-07-10 松下電器産業株式会社 液晶表示装置及びその製造方法
JPH07230100A (ja) 1994-02-18 1995-08-29 Citizen Watch Co Ltd 液晶表示装置およびその製造方法
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1048654A (ja) 1996-07-30 1998-02-20 Nec Kagoshima Ltd Ｌｃｄパネルの端子構造
JP3152193B2 (ja) 1996-12-18 2001-04-03 日本電気株式会社 薄膜トランジスタアレイ基板およびその製造方法
KR100244447B1 (ko) 1997-04-03 2000-02-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
WO1998047044A1 (fr) * 1997-04-11 1998-10-22 Hitachi, Ltd. Dispositif d'affichage a cristaux liquides
KR100252306B1 (ko) 1997-07-04 2000-04-15 구본준, 론 위라하디락사 액티브 매트릭스 기판 및 그 제조방법
KR100243914B1 (ko) 1997-07-29 2000-02-01 구본준 액정표시패널의 탭패드부 구조 및 그 제조방법
JP3102392B2 (ja) * 1997-10-28 2000-10-23 日本電気株式会社 半導体デバイスおよびその製造方法
KR100276442B1 (ko) 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
US6297519B1 (en) * 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
JP3462135B2 (ja) 1999-01-14 2003-11-05 シャープ株式会社 二次元画像検出器およびアクティブマトリクス基板並びに表示装置
JP3139549B2 (ja) 1999-01-29 2001-03-05 日本電気株式会社 アクティブマトリクス型液晶表示装置
KR100366768B1 (ko) * 2000-04-19 2003-01-09 삼성전자 주식회사 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
JP2001343669A (ja) * 2000-06-02 2001-12-14 Hitachi Ltd 液晶表示装置
SG103299A1 (en) * 2000-08-04 2004-04-29 Seagate Technology Llc Low cost overmolded magnet and pole assembly
KR100737896B1 (ko) * 2001-02-07 2007-07-10 삼성전자주식회사 어레이 기판과, 액정표시장치 및 그 제조방법
US20020115263A1 (en) 2001-02-16 2002-08-22 Worth Thomas Michael Method and related apparatus of processing a substrate
JP3756418B2 (ja) * 2001-02-28 2006-03-15 株式会社日立製作所 液晶表示装置及びその製造方法
KR20030016051A (ko) 2001-08-20 2003-02-26 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP3747828B2 (ja) 2001-09-21 2006-02-22 セイコーエプソン株式会社 電気光学装置及びその製造方法
TWI237141B (en) * 2001-09-25 2005-08-01 Hannstar Display Corp Manufacturing method for in-plane switching mode liquid crystal display (LCD) unit
KR100813019B1 (ko) 2001-10-19 2008-03-13 삼성전자주식회사 표시기판 및 이를 갖는 액정표시장치
KR100829786B1 (ko) * 2001-12-28 2008-05-16 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP4199501B2 (ja) * 2002-09-13 2008-12-17 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8673694B2 (en) 2006-08-28 2014-03-18 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacturing the same

Also Published As

Publication number Publication date
KR20040110696A (ko) 2004-12-31
TWI269100B (en) 2006-12-21
TW200500725A (en) 2005-01-01
GB0409742D0 (en) 2004-06-11
CN1573445A (zh) 2005-02-02
JP2005010775A (ja) 2005-01-13
US20040257509A1 (en) 2004-12-23
DE102004021156A8 (de) 2005-06-09
FR2856484A1 (fr) 2004-12-24
FR2856484B1 (fr) 2006-09-08
US7733456B2 (en) 2010-06-08
GB2403058B (en) 2006-05-31
DE102004021156A1 (de) 2005-01-13
GB2403058A9 (en) 2005-07-12
DE102004021156B4 (de) 2007-07-12
GB2403058A (en) 2004-12-22
CN1573445B (zh) 2010-05-05

Similar Documents

Publication Publication Date Title
KR100538328B1 (ko) 액정표시장치 및 그 제조방법
KR100602062B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
US7436480B2 (en) Liquid crystal display device and method of fabricating the same
US6937314B2 (en) Liquid crystal display having terminals arranged for securing connection to driving circuit
KR100442556B1 (ko) 액정표시장치의 제조방법
US7777853B2 (en) Method for forming pad electrode, method for manufacturing liquid crystal display device using the same, and liquid crystal display device manufactured by the method
KR100301667B1 (ko) 액정표시소자와 그 제조 방법
KR101085137B1 (ko) 액정 표시 패널 및 그 제조방법
KR20040016489A (ko) 액정표시소자 및 그 제조방법
KR100499376B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100538327B1 (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR100971386B1 (ko) 액정 표시 장치 및 그 제조방법
KR20040058840A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100583313B1 (ko) 액정표시장치 및 그 제조 방법
KR100646172B1 (ko) 액정표시장치 및 그 제조 방법
KR101023276B1 (ko) 액정표시장치 및 그 제조 방법과 검사방법
KR100504572B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR20050035676A (ko) 액정표시패널 및 그 제조 방법
KR100600088B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR100621858B1 (ko) 액정표시소자의 제조방법
KR20050035424A (ko) 액정표시패널의 제조방법
GB2416065A (en) Liquid crystal display and method of fabricating the same
KR101255700B1 (ko) 액정 표시 장치 및 그 제조방법
KR20060080576A (ko) 액정 표시 패널 및 제조 방법
KR20050034927A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030620

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050613

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20051027

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20051215

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20051216

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20081001

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090922

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100929

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110915

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20120928

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20130930

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20141124

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20161118

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20171116

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20181114

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20211116

Start annual number: 17

End annual number: 17

PR1001 Payment of annual fee

Payment date: 20221115

Start annual number: 18

End annual number: 18

PC1801 Expiration of term

Termination date: 20231220

Termination category: Expiration of duration