[go: up one dir, main page]

KR101229280B1 - 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 패널 - Google Patents

표시 기판과, 이의 제조 방법 및 이를 구비한 표시 패널 Download PDF

Info

Publication number
KR101229280B1
KR101229280B1 KR1020050131918A KR20050131918A KR101229280B1 KR 101229280 B1 KR101229280 B1 KR 101229280B1 KR 1020050131918 A KR1020050131918 A KR 1020050131918A KR 20050131918 A KR20050131918 A KR 20050131918A KR 101229280 B1 KR101229280 B1 KR 101229280B1
Authority
KR
South Korea
Prior art keywords
organic
insulating layer
source
electrode
transparent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020050131918A
Other languages
English (en)
Other versions
KR20070069601A (ko
Inventor
이제훈
김영민
김보성
이준영
강성욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020050131918A priority Critical patent/KR101229280B1/ko
Priority to CN2006101683699A priority patent/CN1991555B/zh
Priority to US11/646,832 priority patent/US8035102B2/en
Priority to JP2006355950A priority patent/JP2007184610A/ja
Priority to TW095149595A priority patent/TWI396910B/zh
Publication of KR20070069601A publication Critical patent/KR20070069601A/ko
Priority to US13/230,111 priority patent/US8241936B2/en
Application granted granted Critical
Publication of KR101229280B1 publication Critical patent/KR101229280B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/35—Non-linear optics
    • G02F1/355—Non-linear optics characterised by the materials used
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/35—Non-linear optics
    • G02F1/355—Non-linear optics characterised by the materials used
    • G02F1/361—Organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

유기절연물질의 손상을 방지하여 표시 품질을 향상시키기 위한 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 패널이 개시된다. 표시 기판은 소스 배선들, 게이트 배선들, 화소부들 및 유기스위칭소자 및 화소 전극을 포함한다. 소스 배선들은 제1 방향으로 연장되어 형성된다. 게이트 배선들은 제1 방향과 교차하는 제2 방향으로 연장되어 형성된다. 화소부들은 소스 배선들과 게이트 배선들에 의해 정의된다. 유기스위칭소자는 각 화소부에 형성되며, 소스 배선과 전기적으로 연결된 소스 전극과 게이트 배선과 전기적으로 연결된 게이트 전극 및 게이트 전극 위에 형성된 유기 반도체층을 포함한다. 화소 전극은 투명한 산질화물질로 상기 화소부에 형성되며, 상기 유기스위칭소자와 전기적으로 연결된다. 이에 따라, 투명 전극층을 산질화물질로 형성함으로써 상기 투명 전극층의 하부에 형성되는 유기 절연층의 손상을 방지할 수 있다.
유기 절연층, 유기 반도체층, 유기스위칭소자, 산질화물질, 질소

Description

표시 기판과, 이의 제조 방법 및 이를 구비한 표시 패널{DISPLAY SUBSTRATE, METHOD OF MANUFACTURING THE SAME AND DISPLAY PANEL HAVING THE SAME}
도 1은 본 발명의 실시예에 따른 표시 기판의 평면도이다.
도 2는 도 1에 도시된 I-I'선을 따라 절단한 본 발명의 다른 실시예에 따른 표시 패널의 단면도이다.
도 3a 내지 도 3e는 도 1에 도시된 어레이 기판에 따른 제조 공정을 설명하기 위한 공정도들이다.
도 4a 및 도 4b는 본 발명의 다른 실시예에 따른 어레이 기판의 제조 공정을 설명하기 위한 공정도들이다.
도 5a 내지 도 5f는 표 1의 실험예들에 따른 유기 절연층의 계면 상태도들이다.
도 6은 표 1의 실험예들에 따른 실험 결과를 나타낸 그래프이다.
도 7a 내지 도 7f는 표 2의 실험예들에 따른 유기 절연층의 계면 상태도들이다.
도 8은 표 2의 실험예들에 따른 실험 결과를 나타낸 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
101 ; 제1 베이스 기판 120 : 하부 절연층
131 : 게이트 전극 140 : 유기 절연층
150 : 투명 전도층 151 : 소스 전극
153 : 드레인 전극 155 : 화소 전극
161 : 유기 반도체층 163 : 스톱퍼층
170 : 보호 절연층 DLm, DLm+1 : 소스 배선들
GLn-1, GLn : 게이트 배선들 OTFT : 유기스위칭소자
본 발명은 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 패널에 관한 것으로, 보다 상세하게는 유기절연물질의 손상을 방지하여 표시 품질을 향상시키기 위한 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 패널에 관한 것이다.
일반적으로 액정표시패널은 박막트랜지스터가 배열된 어레이 기판과 이에 대향하는 대향 기판과 상기 두 기판 사이에 형성된 액정층으로 구성되어 영상을 표시한다.
상기 어레이 기판은 복수의 게이트 배선들과, 상기 게이트 배선들과 교차하는 복수의 소스 배선들을 포함하며, 상기 게이트 배선들과 소스 배선들에 의해 복수의 화소부들이 정의된다. 각 화소부에는 화소 전극이 형성되고, 상기 화소 전극에 데이터 전압의 인가 여부를 제어하는 스위칭 소자인 박막트랜지스터가 형성된다. 보다 구체적으로 상기 박막트랜지스터가 온 상태인 경우에는 전류가 흘러 화소 부의 액정 캐패시터 및 스토리지 캐패시터에 데이터 전압이 충전되고, 오프 상태인 경우에는 상기 스토리지 캐패시터에 충전된 데이터 전압을 일정시간 유지시킨다. 상기 데이터 전압의 레벨에 따라서 액정의 배열각이 변화되어 투과되는 광량을 제어하여 계조를 표시한다.
상기 어레이 기판의 제조공정은 대략 섭씨 250도 내지 400도 사이의 공정 처리 온도가 요구된다. 예를 들면, 어레이 기판에 형성되는 게이트 절연막 및 반도체층은 통상 플라즈마 화학 기상 증착 방식에 의해 증착되는데, 이 경우 증착 온도가 대략 섭씨 250도를 초과한다. 상기와 같은 고온 공정에 의해 공정상의 문제점을 개선하기 위해 저온 공정이 용이한 유기 물질을 이용하여 유기 박막트랜지스터 어레이 기판을 제조하는 기술이 개발되고 있다.
상기 유기 박막트랜지스터 어레이 기판은 유기 절연물질로 형성된 하부 절연막과 유기 반도체층으로 형성된 채널층을 갖으며, 상기 유기 절연물질은 상부에 형성되는 인듐산화물로 형성되는 화소 전극의 제조 공정에 의해 상기 유기 절연물질의 계면이 손상되는 문제점을 갖는다.
이러한 유기 절연물질의 계면이 손상됨에 따라 상기 유기 절연물질 위에 형성되는 유기 반도체층이 손상되고, 이로 인해 유기박막트랜지스터의 특성이 저하되는 문제점을 갖는다. 또한, 상기 유기 절연물질 위에 형성되는 투명전극층의 투과율을 저하시키는 문제점을 갖는다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으 로, 본 발명의 목적은 유기절연물질의 손상을 방지하기 위한 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 기판의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 표시 기판을 구비한 표시 패널을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 표시 기판은 소스 배선들, 게이트 배선들, 화소부들 및 유기스위칭소자 및 화소 전극을 포함한다. 상기 소스 배선들은 제1 방향으로 연장되어 형성된다. 상기 게이트 배선들은 상기 제1 방향과 교차하는 제2 방향으로 연장되어 형성된다. 상기 화소부들은 상기 소스 배선들과 게이트 배선들에 의해 정의된다. 상기 유기스위칭소자는 각 화소부에 형성되며, 소스 배선과 전기적으로 연결된 소스 전극과 게이트 배선과 전기적으로 연결된 게이트 전극 및 상기 게이트 전극 위에 형성된 유기 반도체층을 포함한다. 상기 화소 전극은 투명한 산질화물질로 상기 화소부에 형성되며, 상기 유기스위칭소자와 전기적으로 연결된다.
상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 표시 기판의 제조 방법은 베이스 기판 위에 제1 방향으로 연장된 소스 배선을 포함하는 소스금속패턴을 형성하는 단계와, 상기 소스금속패턴이 형성된 베이스 기판 위에 제1 방향과 교차하는 제2 방향으로 연장된 게이트 배선 및 유기스위칭소자의 게이트 전극을 포함하는 게이트 금속패턴을 형성하는 단계와, 상기 게이트 금속패턴이 형성된 베 이스 기판 위에 유기 절연층을 형성하는 단계와, 상기 유기 절연층이 형성된 베이스 기판 위에 투명한 산질화물질을 증착하여 투명 전도층을 형성하는 단계 및 상기 투명 전도층을 패터닝하여 상기 소스 배선과 전기적으로 연결된 소스 전극 및 상기 유기스위칭소자의 드레인 전극과 일체로 형성된 화소 전극을 형성하는 단계를 포함한다.
상기한 본 발명의 또 다른 목적을 실현하기 위한 실시예에 따른 표시 패널은 어레이 기판 및 대향 기판을 포함한다. 상기 어레이 기판은 소스 배선들과 게이트 배선들에 의해 복수의 화소부들이 정의되고, 각 화소부에 형성되며 유기반도체층을 포함하는 유기스위칭소자와 투명한 산질화물질로 형성되어 상기 유기스위칭소자와 전기적으로 연결된 화소 전극을 포함한다. 상기 대향 기판은 상기 어레이 기판과 결합되어 액정층을 수용한다.
이러한 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 패널에 의하면, 투명 전극층을 산질화물질로 형성함으로써 상기 투명 전극층의 하부에 형성된 유기 절연층의 손상을 방지할 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 표시 기판의 평면도이다.
도 1을 참조하면, 표시 기판에는 제1 방향으로 연장되어 형성된 소스 배선들(DLm, DLm+1)과, 상기 제1 방향과 교차하는 제2 방향으로 연장되어 형성된 게이트 배선들(GLn-1, GLn)이 형성된다.
상기 소스 배선들(DLm, DLm+1)의 단부에는 데이터 신호가 인가되는 소스 패드부가 형성되고, 상기 게이트 배선들(GLn-1, GLn)의 단부에는 게이트 신호가 인가되는 게이트 패드부가 형성된다. 구체적으로 상기 m번째 소스 배선(DLm)의 단부에는 소스 패드(DPm)가 형성되고, n번째 게이트 배선(GLn)의 단부에는 게이트 패드(GPn)가 형성된다.
상기 소스 배선들(DLm, DLm+1) 및 상기 게이트 배선들(GLn-1, GLn)은 구리(Cu) 또는 구리 합금 등의 구리 계열의 금속, 알루미늄(Al) 또는 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)이나 은 합금 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta) 또는 티타늄(Ti)을 포함하는 금속물질로 형성된다.
상기 소스 패드(DPm)는 상기 m번째 소스 배선(DLm)의 단부(113)와, 상기 단부(113)와 전기적으로 연결된 소스패드패턴(157)을 포함한다. 상기 게이트 패드(GPn)는 n번째 게이트 배선(GLn)의 단부(133)와, 상기 단부(133)와 전기적으로 연결된 게이트패드패턴(159)을 포함한다. 상기 소스패드패턴(157) 및 게이트패드패턴(159)은 상기 화소 전극(155)과 동일한 전도성 물질로 상기 어레이 기판의 최상층에 형성된다.
상기 표시 기판은 상기 소스 배선들(DLm, DLm+1)과 게이트 배선들(GLn-1, GLn)에 의해 복수의 화소부(P)들이 정의된다. 각 화소부(P)는 유기스위칭소자(OTFT), 액정 캐패시터의 화소 전극(155) 및 스토리지 캐패시터의 스토리지 공통전극(135)이 형성된다.
상기 유기스위칭소자(Organic Thin Film Transistor : OTFT)는 m번째 소스 배선(DLm)과 전기적으로 연결된 소스 전극(151)과 n번째 게이트 배선(GLn)과 일체로 형성된 게이트 전극(131) 및 상기 화소 전극(155)과 일체로 형성된 드레인 전극(153)을 포함한다. 상기 소스 전극(151) 및 드레인 전극(153)은 상기 화소 전극(155)과 동일한 전도성 물질로 형성되며, 상기 소스 전극(151)은 제1 콘택홀(181)을 상기 소스 배선(DLm)과 전기적으로 연결된다. 상기 드레인 전극(153)은 상기 화소 전극(155)과 단일 패턴으로 형성되어 전기적으로 연결된다. 상기 유기스위칭소자(OTFT)는 유기 반도체층(Organic Semiconductor Layer)으로 형성된 채널부(160)를 포함하고, 상기 게이트 전극(131) 위에는 유기 절연층이 형성된다.
상기 유기 반도체층은 펜타센(Pentacene) 및 폴리티오펜(polythiophene)을 포함한다. 상기 유기 반도체층은 나프탈렌(naphthalene), 아트라센(anthracene) 및 테트라센(tetracene)과 같은 선형 다환형 방향성 탄화수소(linear polycyclic aromatic hydrocarbon)로 형성될 수도 있다. 상기 유기 반도체층 위에는 후속 공정으로부터 상기 유기 반도체층을 보호하기 위한 스톱퍼층이 형성된다.
상기 화소 전극(155)은 상기 유기 절연층 위에 투명한 전도성 물질로 형성되며, 상기 투명한 전도성 물질은 인듐(In), 주석(Sn), 아연(Zn), 알루미늄(Al), 갈륨(Ga)을 함유하는 산화물에 질소가 첨가된 산질화물질이다. 바람직하게는 상기 투명한 전도성 물질은 a-ITON 및 IZON을 포함한다.
상기 스토리지 공통전극(115)은 n-1번째 게이트 배선(GLn-1)과 일체로 형성되어 상기 n-1번째 게이트 배선(GLn-1)과 전기적으로 연결된다. 상기 스토리지 공 통전극(115)은 전단 게이트 방식으로 구동되며, 구체적으로 상기 스토리지 공통전극(115)은 n-1번째 게이트 배선(GLn-1)에 인가된 게이트오프전압을 스토리지 캐패시터의 공통전압으로 이용하는 방식이다.
여기서는 전단 게이트 구동 방식으로 구동되는 스토리지 캐패시터를 예로 설명하였으나, 게이트 배선과 별도의 스토리지 공통배선을 형성하고 상기 스토리지 공통배선에 별도의 공통전압을 인가하는 독립배선방식으로 구동되는 스토리지 캐패시터를 구현할 수도 있다.
도 2는 도 1에 도시된 I-I'선을 따라 절단한 본 발명의 다른 실시예에 따른 표시 패널의 단면도이다.
도 1 및 도 2를 참조하면, 표시 패널은 어레이 기판(100)과, 상기 어레이 기판(100)에 대향하는 컬러필터 기판(200) 및 두 기판(100, 200) 사이에 개재된 액정층(300)을 포함한다.
상기 어레이 기판(100)은 제1 베이스 기판(101)을 포함하며, 상기 제1 베이스 기판(101) 위에 제1 방향으로 연장된 소스 배선들(DLm, DLm+1)을 형성한다. 상기 소스 배선(DLm)은 소스 패드(DPm)가 형성되는 단부(157)를 포함한다.
상기 소스 배선들(DLm, DLm+1)이 형성된 제1 베이스 기판(101) 위에 질화 실리콘(SiNx) 및 산화 실리콘(SiOx)과 같은 무기절연물질 또는 유기절연물질로 하부 절연층(120)을 형성한다.
상기 하부 절연층(120)이 형성된 제1 베이스 기판(101) 위에 게이트 배선들(GLn-1, GLn), 게이트 전극(131) 및 스토리지 공통전극(135)을 형성한다.
상기 게이트 전극(131) 및 하부 절연층(120) 위에 유기 절연층(140)을 형성한다. 상기 유기 절연층(140)은 고유전율을 갖는 유전물질로서, 고분자 결합체(예컨대, Polyvinyl Butyral : PVB), 유무기혼합체(예컨대, 유기실란), 유기금속화합물(예컨대, 유기 티탄산염(Organic Titanate)) 개시체를 포함한다. 상기 고유전율의 유전물질은 예를 들어, Bax Sr1-x TiO3(Barium Strontium Titanate)를 대표로 하여, Ta2O5, Y2O3, TiO2와 같은 강유전성 계열의 절연체와, Pb Zrx Ti1-x O3(PZT), Bi4 Ti3 O12, BaMgF4, SrBi2(Ta1-x NBx)2O9, Ba(Zr1-x Tix)O3(BZT), BaTiO3, SrTiO3, Bi4Ti3O12 등을 사용할 수 있다.
상기 유기 절연층(140)이 형성된 제1 베이스 기판(101) 위에 투명 전도층을 증착 및 패터닝하여 투명전극패턴을 형성한다.
상기 투명전극패턴은 제1 콘택홀(181)을 통해 소스 배선(DLm)과 전기적으로 연결된 소스 전극(151)과 드레인 전극(153)과 동일 패턴으로 형성된 화소 전극(155)을 포함한다. 상기 투명전극패턴은 소스 배선(DLm)의 단부(157)와 제2 콘택홀(183)을 통해 전기적으로 연결된 소스패드패턴(157) 및 게이트 배선(GLn)의 단부(133)와 제3 콘택홀(185)을 통해 전기적으로 연결된 게이트패드패턴(159)을 포함한다.
상기 투명 전도층은 인듐(In), 주석(Sn), 아연(Zn), 알루미늄(Al), 갈륨(Ga)을 함유하는 산화물에 질소가 첨가된 산질화물질이다. 바람직하게는 상기 투명 전도층은 a-ITON 및 IZON와 같은 산질화 물질을 포함한다.
상기 질소가 첨가된 산질화 물질을 투명 전도층으로 사용함으로써 상기 투명전극패턴을 형성하는 공정, 즉, 증착 공정 및 습식 에칭 공정을 통해 상기 유기 절연층(140)의 표면에 돌기가 발생하는 불량을 막을 수 있다.
일반적으로 비정질 인듐틴옥사이드(a-ITO) 및 인듐아연옥사이드(IZO)를 사용하여 투명전극패턴을 형성할 경우, 증착 공정 및 습식 에칭 공정 후 하부 절연막인 유기 절연층(140)의 표면에 돌기가 형성되는 불량이 발생한다. 상기와 같은 불량은 유기 절연층(140) 위에 증착되는 유기 반도체층(161)에 불량을 야기하고 이로 인해 유기스위칭소자(OTFT)의 특성을 저하시킨다. 또한, 화소부(P)의 유기 절연층(140) 위에 증착되는 화소 전극(155)의 투과율을 저하시키는 문제점을 갖는다.
따라서, 상기 유기 절연층(140)의 표면 불량을 막기 위해 상기 투명 전도층을 질소가 첨가된 산질화물질로 사용한다. 상기 산질화 물질을 사용함에 따른 유기 절연층의 표면 불량이 개선되는 효과는 실험예들을 통해서 상세하게 후술된다.
상기 투명전극패턴이 형성된 제1 베이스 기판(101) 위에 유기 반도체층(161) 및 스톱퍼층(162)을 순차적으로 증착 및 패터닝하여 상기 유기스위칭소자(OTFT)의 채널부(160)를 형성한다.
상기 유기스위칭소자(OTFT) 위에는 상기 유기스위칭소자(OTFT)를 보호 및 절연하기 위한 보호 절연층(170)이 형성된다.
상기 컬러필터 기판(200)은 제2 베이스 기판(201), 차광 패턴(210), 컬러필터층(220) 및 공통 전극층(230)을 포함한다. 상기 제2 베이스 기판(201) 위에는 상기 화소부(P)에 대응하여 내부 공간을 정의하고 누설광을 차단하는 상기 차광 패턴 (210)이 형성된다.
상기 컬리필터층(220)은 복수의 컬러필터패턴들을 포함하며, 각 컬러필터패턴은 상기 내부 공간에 충진된다. 상기 컬러필터패턴은 입사되는 광에 응답하여 고유의 색광을 발현한다. 바람직하게 상기 컬러필터패턴들은 레드, 그린 및 블루필터패턴들을 포함한다. 도시되지는 않았으나, 상기 컬러필터층(220) 위에는 상기 제2 베이스 기판(201)의 평탄화를 도모하기 위해 오버 코팅층을 형성한다.
상기 공통 전극층(230)은 상기 컬러필터층(220) 위에 형성되며, 상기 어레이 기판(100)의 화소 전극(155)에 대향하는 전극으로 공통 전압이 인가된다. 이에 의해, 상기 화소부(P)에는 상기 화소 전극(155)을 제1 전극으로 하고 상기 공통 전극층(230)을 제2 전극으로 하는 액정 캐패시터(CLC)가 정의된다.
상기 액정층(300)은 상기 어레이 기판(100)의 화소 전극(155)과, 상기 칼라필터 기판(200)의 공통 전극층(230)에 의해 인가되는 전계의 세기에 대응하여 액정 분자의 배열각을 변화시킨다.
도 3a 내지 도 3e는 도 1에 도시된 어레이 기판에 따른 제조 공정을 설명하기 위한 공정도들이다.
도 1 및 도 3a를 참조하면, 상기 제1 베이스 기판(101) 위에 소스 금속층을 증착 및 패터닝하여 제1 방향으로 연장되어 형성된 소스 배선들(DLm, DLm+1)을 포함하는 소스금속패턴을 형성한다. 상기 소스금속패턴은 상기 소스 배선(DLm)의 단부(157)를 포함한다.
상기 소스금속패턴이 형성된 제1 베이스 기판(101) 위에 질화 실리콘(SiNx) 및 산화 실리콘(SiOx)과 같은 무기절연물질 또는 유기절연물질로 하부 절연층(120)을 형성한다.
도 1 및 도 3b를 참조하면, 상기 하부 절연층(120)이 형성된 제1 베이스 기판(101) 위에 게이트 배선들(GLn-1, GLn), 게이트 전극(131) 및 스토리지 공통전극(135)을 포함하는 게이트금속패턴을 형성한다. 상기 게이트금속패턴이 형성된 제1 베이스 기판(101) 위에 유기 절연층(140)을 증착한다.
상기 유기 절연층(140)은 고유전율을 갖는 유전물질로서, 고분자 결합체(예컨대, Polyvinyl Butyral : PVB), 유무기혼합체(예컨대, 유기실란), 유기금속화합물(예컨대, 유기 티탄산염(Organic Titanate)) 개시체를 포함한다. 상기 고유전율의 유전물질은 예를 들어, Bax Sr1-x TiO3(Barium Strontium Titanate)를 대표로 하여, Ta2O5, Y2O3, TiO2와 같은 강유전성의 계열의 절연체와, Pb Zrx Ti1-x O3(PZT), Bi4 Ti3 O12, BaMgF4, SrBi2(Ta1-x NBx)2O9, Ba(Zr1-x Tix)O3(BZT), BaTiO3, SrTiO3, Bi4Ti3O12 등을 사용할 수 있다.
도 1 및 도 3c를 참조하면, 상기 유기 절연층(140)이 형성된 제1 베이스 기판(101)을 사진 식각 공정을 통해 콘택홀들(161, 163, 165)을 형성한다.
제1 콘택홀(181)은 상기 소스 배선(DLm)과 유기스위칭소자(OTFT)의 소스 전극(151)을 전기적으로 연결시키기 위해 상기 소스 배선(DLm)의 일부분을 노출시킨다. 제2 콘택홀(183)은 상기 소스 패드(DPm)를 형성하기 위해 상기 소스 배선(DLm)의 단부(113)를 노출시킨다. 제3 콘택홀(185)은 상기 게이트 패드(GPn)를 형성하기 위해 상기 게이트 배선(GLn)의 단부(133)를 노출시킨다.
상기 제1 내지 제3 콘택홀들(161, 163, 165)이 형성된 제1 베이스 기판(401) 위에 투명 전도층(150)을 증착한다.
상기 투명 전도층(150)은 인듐(In), 주석(Sn), 아연(Zn), 알루미늄(Al), 갈륨(Ga)을 함유하는 산화물에 질소가 첨가된 산질화 물질, 예컨대 a-ITON, IZON을 스퍼터링 방식으로 상기 유기 절연층(140) 위에 증착한다.
상기 투명 전도층(150)의 바람직한 증착 조건은 입력 파워는 3.7kW 이고, 유입되는 가스는 아르곤(Ar), 수증기(H2O), 산소(O2) 및 질소(N2)를 포함한다. 상기 아르곤(Ar)은 플라즈마 방전을 위한 것으로 유량은 대략 70 sccm 정도이고, 상기 질소(N2)의 첨가량은 30 sccm 정도이고, 상기 수증기(H2O)의 첨가량은 1.5 sccm 정도이고, 상기 산소(O2)의 첨가량은 0 sccm 정도이다.
상기 질소(N2)의 첨가량이 많을수록 상기 유기 절연층의 계면 불량률은 감소하나 상대적으로 비저항이 커진다. 따라서, 상기 질소(N2)의 첨가량은 유기 절연층(140)의 계면 불량을 막음과 동시에 비저항성을 고려할 할 경우, 대략 20 sccm 내지 40 sccm 정도가 바람직하다.
도 1 및 도 3d를 참조하면, 상기 투명 전도층(150)을 사진 식각 공정을 통해서 투명전극패턴을 형성한다. 상기 투명전극패턴은 제1 콘택홀(181)을 통해 소스 배선(DLm)과 전기적으로 연결된 소스 전극(151), 드레인 전극(153), 및 드레인 전극(153)과 동일 패턴으로 형성된 화소 전극(155)을 포함한다.
또한, 상기 투명전극패턴은 소스 배선(DLm)의 단부(157)와 제2 콘택홀(183)을 통해 전기적으로 연결된 소스패드패턴(157) 및 게이트 배선(GLn)의 단부(133)와 제3 콘택홀(185)을 통해 전기적으로 연결된 게이트패드패턴(159)을 포함한다.
도 1 및 도 3e를 참조하면, 상기 투명전극패턴이 형성된 제1 베이스 기판(101) 위에 유기 반도체층(161) 및 스톱퍼층(162)을 순차적으로 증착한다.
상기 유기 반도체층(161)은 펜타센(Pentacene) 및 폴리티오펜(polythiophene)을 포함한다. 상기 유기 반도체층(161)은 나프탈렌(naphthalene), 아트라센(anthracene) 및 테트라센(tetracene)과 같은 선형 다환형 방향성 탄화수소(linear polycyclic aromatic hydrocarbon)로 형성될 수 있다.
상기 스톱퍼층(162)은 상기 유기 반도체층(161)을 후속 공정으로부터 보호하기 위한 보호층이다.
상기 유기 반도체층(161) 및 스톱퍼층(162)을 사진 식각 공정을 통해 패터닝하여 일정간격 이격되어 형성된 소스 전극(151) 및 드레인 전극(153) 위에 형성되어, 상기 유기스위칭소자(OTFT)의 채널부(160)가 형성된다.
상기 채널부(160)가 형성된 제1 베이스 기판(101) 위에 보호 절연층(170)을 증착한다. 상기 보호 절연층(170)을 패터닝하여 패터닝된 보호 절연층(170)이 상기 유기스위칭소자(OTFT)를 커버하도록 한다.
도 4a 및 도 4b는 본 발명의 다른 실시예에 따른 어레이 기판의 제조 공정을 설명하기 위한 공정도들이다.
도 1 및 도 4a를 참조하면, 상기 제1 베이스 기판(401) 위에 소스 배선들 (DLm, DLm+1)을 포함하는 소스금속패턴을 형성한다. 상기 소스금속패턴은 상기 소스 배선(DLm)의 단부(457)를 포함한다. 상기 소스금속패턴이 형성된 제1 베이스 기판(401) 위에 질화 실리콘(SiNx) 및 산화 실리콘(SiOx)과 같은 유기절연물질 또는 무기절연물질로 하부 절연층(420)을 형성한다.
상기 하부 절연층(420)이 형성된 제1 베이스 기판(401) 위에 게이트 배선들(GLn-1, GLn), 게이트 전극(431) 및 스토리지 공통전극을 포함하는 게이트금속패턴을 형성한다. 상기 게이트 금속패턴이 형성된 제1 베이스 기판(401) 위에 유기 절연층(440)을 증착한다.
상기 유기 절연층(440)은 고유전율을 갖는 유전물질로서, 고분자 결합체(예컨대, Polyvinyl Butyral : PVB), 유무기혼합체(예컨대, 유기실란), 유기금속화합물(예컨대, 유기 티탄산염(Organic Titanate)) 개시체를 포함한다. 상기 고유전율의 유전물질은 예를 들어, Bax Sr1-x TiO3(Barium Strontium Titanate)를 대표로 하여, Ta2O5, Y2O3, TiO2와 같은 강유전성의 계열의 절연체와, Pb Zrx Ti1-x O3(PZT), Bi4 Ti3 O12, BaMgF4, SrBi2(Ta1-x NBx)2O9, Ba(Zr1-x Tix)O3(BZT), BaTiO3, SrTiO3, Bi4Ti3O12 등을 사용할 수 있다.
상기 제1 내지 제3 콘택홀들(461, 463, 465)이 형성된 제1 베이스 기판(401), 즉 유기 절연층(440) 위에 스퍼터링 방식으로 투명 전도층(450)을 증착한다. 상기 투명 전도층(450)은 제1 투명 전도성 물질로 형성된 하부 전도층(450a)과 제2 투명 전도성 물질로 형성된 상부 전도층(450b)을 포함한다.
상기 제1 투명 전도성 물질은 인듐(In), 주석(Sn), 아연(Zn), 알루미늄(Al), 갈륨(Ga)을 함유하는 산화물에 질소가 첨가된 산질화 물질로서, 바람직하게는 상기 하부 전도층(450a)은 a-ITON 및 IZON을 포함한다.
상기 하부 전도층(450a)의 바람직한 증착 조건은, 입력 파워는 3.7kW 이고, 유입되는 가스는 아르곤(Ar), 수증기(H2O), 산소(O2) 및 질소(N2)를 포함한다. 상기 아르곤(Ar)은 플라즈마 방전을 위한 것으로 유량은 대략 70 sccm 정도이고, 상기 수증기(H2O)의 첨가량은 1.5 sccm 정도이고, 상기 산소(O2)의 첨가량은 0 sccm 정도이고, 상기 질소(N2)의 첨가량은 대략 30 sccm 정도이다.
상기 제2 투명 전도성 물질은 인듐(In), 주석(Sn), 아연(Zn), 알루미늄(Al), 갈륨(Ga)을 함유하는 산화물질로서, 바람직하게는 상기 상부 전도층(450b)은 a-ITO 및 IZO을 포함한다.
상기 상부 전도층(450b)의 바람직한 증착 조건은, 입력 파워는 3.7kW 이고, 유입되는 가스는 아르곤(Ar), 수증기(H2O), 산소(O2) 및 질소(N2)를 포함한다. 상기 아르곤(Ar)은 플라즈마 방전을 위한 것으로 유량은 대략 100 sccm 정도이고, 상기 수증기(H2O)의 첨가량은 1.5 sccm 정도이고, 상기 산소(O2)의 첨가량은 0.5 sccm 정도이다.
상기 유기 절연층(440) 위에 직접 형성되는 상기 하부 전도층(450a)을 산질화 물질로 사용함으로써 후속되는 증착 공정 및 습식 에칭 공정을 통해 상기 유기 절연층(440)의 계면 불량을 막을 수 있다. 상기 하부 전도층(450a) 위에 산화 물질로 상부 전도층(450b)을 형성함으로써 상기 투명 전도층(450)의 투명도를 증가시켜 상기 화소부(P)의 투과율을 향상시킬 수 있다.
도 1 및 도 4b를 참조하면, 상기 투명 전도층(450)을 사진 식각 공정을 통해서 투명전극패턴을 형성한다. 상기 투명전극패턴은 제1 콘택홀(481)을 통해 소스 배선(DLm)과 전기적으로 연결된 소스 전극(451), 드레인 전극(453), 및 드레인 전극(453)과 동일 패턴으로 형성된 화소 전극(455)을 포함한다.
또한, 상기 투명전극패턴은 소스 배선(DLm)의 단부(457)와 제2 콘택홀(483)을 통해 전기적으로 연결된 소스패드패턴(457) 및 게이트 배선(GLn)의 단부(433)와 제3 콘택홀(485)을 통해 전기적으로 연결된 게이트패드패턴(459)을 포함한다.
상기 투명전극패턴이 형성된 제1 베이스 기판(401) 위에 유기 반도체층(461) 및 스톱퍼층(462)을 순차적으로 증착한다. 상기 유기 반도체층(461)은 펜타센(Pentacene) 및 폴리티오펜(polythiophene)으로 형성된다. 상기 유기 반도체층(461)은 나프탈렌(naphthalene), 아트라센(anthracene) 및 테트라센(tetracene)과 같은 선형 다환형 방향성 탄화수소(linear polycyclic aromatic hydrocarbon)로 형성될 수 있다.
상기 스톱퍼층(462)은 상기 유기 반도체층(461)을 후속 공정으로부터 보호하기 위한 보호층이다.
상기 유기 반도체층(461) 및 스톱퍼층(462)을 사진 식각 공정을 통해 패터닝하여 상기 소스 전극(451) 및 드레인 전극(453) 위에 형성한다. 이에 의해 상기 유 기스위칭소자(OTFT)의 채널부(460)가 형성된다.
상기 채널부(460)가 형성된 제1 베이스 기판(401) 위에 보호 절연층(470)을 증착한다. 상기 보호 절연층(470)을 패터닝하여 상기 유기스위칭소자(OTFT)를 커버하도록 한다.
이하에서는 산질화 물질로 투명 전도층을 형성함으로써 하부 절연층인 유기 절연층의 표면 불량률이 개선되는 효과를 설명한다.
다음의 표 1은 다양한 실험예들에 따른 비정질 인듐틴옥사이드(a-ITO)의 증착 조건들이다. 도 5a 내지 도 5f는 표 1의 실험예들에 따른 유기 절연층의 계면 상태도들이다. 도 6은 표 1의 실험예들에 따른 실험 결과를 나타낸 그래프이다.
POWER(Kw) SCAN 횟수 H2O(sccm) O2(sccm) Ar(sccm)
#1 3.4 4 1.5 0.5 100
#2 1.85 8 1.5 0.5 100
#3 3.7 4 1.5 0 100
#4 3.7 4 1.5 1.5 100
#5 3.7 4 1.5 2.5 100
#6 3.7 4 3 0.5 100
표 1을 참조할 때, 아르곤(Ar) 가스를 방전 가스로 하여 입력 파워(POWER), 수증기(H2O)의 첨가량 및 산소(O2)의 첨가량을 조절하여 다양한 증착 조건에서 a-ITO 층을 증착 및 제거한 후 각각에 대해 유기 절연층의 표면을 분석하였다.
먼저, 제1 실험예(#1)는 입력 파워는 3.7(kW), 스캐닝 횟수는 4(회), 수증기(H2O) 첨가량은 1.5 sccm, 산소(O2) 첨가량은 0.5 sccm 인 노말(normal)한 증착 조건 하에서 유기 절연층 위에 a-ITO 층을 증착하였다. 이후, 습식 식각 공정을 통해 상기 a-ITO 층을 제거한 후, 노출된 유기 절연층의 계면을 분석하였다.
도 5a 및 도 6에 도시된 바와 같이, 상기 제1 실험예(#1)에 따른 유기 절연층의 계면에는 돌기들(a1)이 형성됨을 확인할 수 있다. 상기 돌기들(a1)의 높이는 대략 1.9 nm 내지 2.7 nm 정도를 갖는다.
제2 실험예(#2)는 상기 노말한 제1 실험예(#1)에 비해 입력 파워를 상대적으로 감소시킨 후, 유기 절연층의 계면에 형성된 돌기들(a2)를 분석하였다. 구체적으로 제2 실험예(#2)는 입력 파워는 1.85(kW), 스캐닝 횟수는 8(회), 수증기(H2O) 첨가량은 1.5 sccm, 산소(O2) 첨가량은 0.5 sccm의 증착 조건 하에서 유기 절연층 위에 a-ITO 층을 증착하였다. 이후, 습식 식각 공정을 통해 상기 a-ITO 층을 제거한 후, 노출된 유기 절연층의 계면을 분석하였다.
도 5b 및 도 6에 도시된 바와 같이, 상기 제2 실험예(#2)에 따른 유기 절연층의 계면에는 대략 1.6 nm 내지 1.7 nm 정도의 높이를 갖는 돌기들(a2)이 형성되었다. 즉, 노말한 증착 조건에서 입력 파워를 3.7(kW)에서 1.85(kW)로 감소시켰을 경우, 유기 절연층의 계면에 형성된 돌기의 높이가 작아지는 것을 확인할 수 있었다.
제3 실험예(#3) 내지 제5 실험예(#5)는 산소(O2)의 첨가량를 변화시킨 후, 유기 절연층의 계면에 형성된 돌기를 분석하였다. 구체적으로, 제3 실험예(#3)는 산소(O2) 첨가량을 0 sccm으로 하고, 제4 실험예(#4)는 산소(O2) 첨가량을 1.5 sccm로 하고, 제5 실험예(#5)은 산소(O2) 첨가량을 2.5 sccm으로 하였다. 상기 산소(O2)의 첨가량 이외의 다른 증착 조건들은 노말한 제1 실험예(#1)와 동일한 조건으로 하여 유기 절연층 위에 a-ITO 층을 증착하였다. 이후, 습식 식각 공정을 통해 상기 a-ITO 층을 제거한 후, 노출된 유기 절연층의 계면을 분석하였다.
도 5c, 도 5d, 도 5e 및 도 6을 참조하면, 산소(O2) 첨가량이 많을수록 유기 절연층의 계면에 형성된 돌기들의 높이가 높아지는 것을 확인할 수 있었다(a3 < a4 < a5). 상기 산소(O2)의 첨가량이 가장 많은 제5 실험예(#5)에 돌기들(a4)의 높이는 대략 3.4 nm 내지 3.5nm 정도가 가장 높았다. 이상의 제3 내지 제5 실험예(#3, #4, #5)를 통해서 유기 절연층의 돌기는 산소(O2)량이 0 sccm에서도 발생하였으며, 산소(O2)량이 증가할수록 돌기의 높이는 점점 증가하는 것을 알 수 있었다.
한편, 제6 실험예(#6)는 수증기(H2O)의 첨가량을 노말한 제1 실험예(#1)에 비해 상대적으로 증가시킨 후, 유기 절연층의 계면을 분석하였다.
구체적으로 제6 실험예(#6)는 입력 파워는 3.7(kW), 스캐닝 횟수는 4(회), 수증기(H2O) 첨가량은 3 sccm, 산소(O2) 첨가량은 0.5 sccm의 증착 조건 하에서 유기 절연층 위에 a-ITO 층을 증착하였다. 이후, 습식 식각 공정을 통해 상기 a-ITO 층을 제거한 후, 노출된 유기 절연층의 계면을 분석하였다.
도 5f 및 도 6에 도시된 바와 같이, 상기 제6 실험예(#6)에 따른 유기 절연층의 계면에는 대략 1.65 nm 내지 1.75 nm 정도의 높이를 갖는 돌기들(a6)이 형성되었다. 즉, 노말한 증착 조건에서 수증기(H2O)의 투입량을 1.5 sccm에서 3 sccm으로 증가시켰을 경우, 유기 절연층의 계면에 형성된 돌기의 높이가 작아지는 것을 확인할 수 있었다.
이상의 제1 내지 제6 실험예들의 결과에 따르면, 유기 절연층의 계면에 발생되는 돌기의 거침 정도는 입력 파워를 감소시키거나, 수증기(H2O)의 첨가량을 증가시킬수록 감소하는 것을 확인할 수 있었다. 그러나, 상기와 같이 입력 파워와 수증기의 첨가량을 조절하는 것은 공정상 복잡함 및 제품의 양산성 저하와 같은 단점을 갖는다.
이에, 다음의 표 2는 본 발명에 따라서 투명 전도층으로 산질화 물질(a-ITON)을 증착하는 경우에 대한 다양한 실험예들의 증착 조건들을 나타낸 것이다. 도 7a 내지 도 7f는 표 2의 실험예들에 따른 유기 절연층의 계면 상태도들이다. 도 8은 표 2의 실험예들에 따른 실험 결과를 나타낸 그래프이다.
POWER(kW) SCAN횟수(회) H2O(sccm) O2(sccm) Ar(sccm) N2(sccm)
#7 3.7 4 1.5 0 90 10
#8 3.7 4 1.5 0 80 20
#9 3.7 4 1.5 0 70 30
#10 1.85 8 1.5 0 90 10
#11 1.85 8 1.5 0 80 20
#12 1.85 8 3 0 100 0
표 2를 참조하면, 입력 파워(POWER) 및 질소(N2)의 첨가량을 조절하여 다양한 증착 조건에서 a-ITON층을 증착하고, 증착된 a-ITON 층을 제거한 후 유기 절연층의 계면을 분석해 보았다.
먼저, 제7 실험예(#7) 내지 제9 실험예(#9)는 질소(N2)의 첨가량을 변화시킨 후, 유기 절연층의 계면에 형성된 돌기를 분석하였다. 구체적으로, 제7 실험예(#7)는 입력 파워는 3.7(kW), 스캐닝 횟수는 4(회), 수증기(H2O)의 첨가량은 1.5 sccm, 산소(O2)의 첨가량은 0 sccm, 아르곤(Ar)의 첨가량은 90 sccm 및 질소(N2)의 첨가량은 10 sccm의 증착 조건 하에서 유기 절연층 위에 a-ITON 층을 증착하였다. 이후, 습식 식각 공정을 통해 상기 a-ITON 층을 제거한 후, 노출된 유기 절연층의 계면을 분석하였다.
도 7a 및 도 8에 도시된 바와 같이, 상기 제7 실험예(#7)에 따른 유기 절연층의 계면에는 대략 1.5 nm 내지 2.5 nm 정도의 높이를 갖는 돌기들(b1)이 형성되었다. 즉, 상기 노말한 a-ITO 층의 증착 조건인 제1 실험예(#1)에 따른 돌기들(a1)의 높이 보다는 현저하게 감소된 것을 확인할 수 있었다.
제8 실험예(#8)는 질소(N2)의 첨가량을 20 sccm으로 하고, 제9 실험예(#9)는 질소(N2)의 첨가량을 30 sccm으로 하였다. 물론, 질소(N2)의 첨가량 이외의 다른 증착 조건들은 제7 실험예(#7)와 동일한 조건 하에서 유기 절연층 위에 a-ITON 층을 증착하였다. 이후, 습식 식각 공정을 통해 상기 a-ITON 층을 제거한 후, 노출된 유기 절연층의 계면을 각각 분석하였다.
도 7b, 도 7c 및 도 8에 도시된 바와 같이, 상기 제8 실험예(#8)에 따른 유기 절연층의 돌기들(b2)은 대략 1.5 nm 내지 1.8 nm 정도의 높이로 형성되었으며, 상기 제9 실험예(#9)에 따른 유기 절연층의 돌기들(b3)은 대략 1 nm 미만의 높이로 형성되었다.
상기 제7 내지 제9 실험예들(#7, #8, #9)의 결과에 따르면, 질소(N2)의 첨가량이 증가할수록 유기 절연층 계면의 거침 정도는 감소하는 것을 확인할 수 있었다.
다음, 제10 실험예(#10) 및 제11 실험예(#11)는 입력 파워 및 질소(N2)의 첨가량을 변화시킨 후, 유기 절연층의 계면을 분석하였다. 구체적으로, 제10 실험예(#10)는 입력 파워를 3.7(kW)에서 1.85(kW)로 감소시키고, 스캐닝 횟수는 8(회), 수증기(H2O)의 첨가량은 1.5 sccm, 산소(O2)의 첨가량은 0 sccm, 아르곤(Ar)의 첨가량은 90 sccm 및 질소(N2)의 첨가량은 10 sccm 으로 하는 증착 조건 하에서 유기 절연층 위에 a-ITON 층을 증착하였다. 이후, 습식 식각 공정을 통해 상기 a-ITON 층을 제거한 후, 노출된 유기 절연층의 계면을 분석하였다.
도 7d 및 도 8에 도시된 바와 같이, 제10 실험예(#10)에 따른 유기 절연층의 계면에는 대략 2nm 정도의 높이를 갖는 돌기들(b4)이 형성되었다.
한편, 제11 실험예(#11)는 입력 파워를 1.85(kW)로 감소시키고, 스캐닝 횟수는 8(회), 수증기(H2O)의 첨가량은 1.5 sccm, 산소(O2)의 첨가량은 0 sccm, 아르곤(Ar)의 첨가량은 80 sccm 및 질소(N2)의 첨가량은 20 sccm의 증착 조건 하에서 유기 절연층 위에 a-ITON 층을 증착하였다. 이후, 습식 식각 공정을 통해 상기 a-ITON 층을 제거한 후, 노출된 유기 절연층의 계면을 분석하였다.
도 7e 및 도 8에 도시된 바와 같이, 제11 실험예(#11)에 따른 유기 절연층의 계면에는 대략 1.5 nm 정도의 높이를 갖는 돌기들(b5)이 형성되었다.
즉, 상기 제7 실험예(#7)와 제10 실험예(#10)를 비교해 볼 때, 제10 실험예(#10)는 제7 실험예(#7)에 비해 입력 파워를 감소시켜 a-ITON을 증착하였다. 그러나, 상기 입력 파워를 감소시킴에도 불구하고 돌기들(b1, b4)의 높이는 감소되지 않았다(b1<b4). 또한, 제8 실험예(#8) 및 제11 실험예(#11)를 비교해 볼 때도 역시 돌기들(b2, b5)의 높이는 감소되지 않았다(b2≒b5).
결과적으로, 입력 파워를 감소시키는 것 보다 질소(N2)의 첨가량에 따라 유기 절연층의 계면 거침 정도가 개선되는 것을 확인할 수 있었다. 즉, 질소(N2)의 첨가량이 30 sccm인 제9 실험예(#9)인 경우 유기 절연층의 계면 거침 정도가 가장 현저하게 개선되었음을 확인할 수 있었다.
제12 실험예(#12)는 수증기(H2O)의 첨가량을 증가시키고, 질소(N2)를 첨가하지 않은 후, 유기 절연층의 계면을 분석하였다. 구체적으로, 제12 실험예(#12)는 입력 파워는 1.85(kW), 스캐닝 횟수는 8(회), 수증기(H2O)의 첨가량은 3 sccm, 산소(O2)의 첨가량은 0 sccm, 아르곤(Ar)의 첨가량은 100 sccm의 증착 조건 하에서 유기 절연층 위에 a-ITO 층을 증착하였다. 이후, 습식 식각 공정을 통해 상기 a-ITO 층을 제거한 후, 노출된 유기 절연층의 계면을 분석하였다.
도 7f 및 도 8에 도시된 바와 같이, 제12 실험예(#12)에 따른 유기 절연층의 계면에는 대략 1.5 nm 내지 2 nm 정도의 높이를 갖는 돌기들(b6)이 형성되었다.
결과적으로, 질소(N2)를 투입하지 않고 수증기(H2O)만을 증가시켰을 경우에도 역시 질소(N2)의 첨가량을 30 sccm으로 한 제9 실험예(#9)에 비해 유기 절연층의 계면 거침 정도가 개선되지 않았음을 확인할 수 있었다.
이상의 실험들을 통해서 질소(N2)의 첨가량이 증가할수록 유기 절연층의 계면 거침 정도가 개선됨을 확인할 수 있다. 따라서, 유기 절연층 위에 증착되는 투명 전도층은 대략 30 sccm정도의 질소(N2)가 첨가된 산질화 물질로 형성하는 것이 유기 절연층의 계면 불량을 개선하기 위해 바람직하다.
이상에서 설명한 바와 같이, 본 발명에 따르면 유기 절연층 위에 증착되는 투명 전도층을 질소가 첨가된 산질화물질로 증착함으로써 유기 절연층의 계면 손상을 최소화할 수 있다.
상기 유기 절연층의 계면 손상을 최소화함으로써 상기 유기 절연층 위에 형성되는 유기 반도체층의 불량을 방지하여 유기스위칭소자의 특성을 개선할 수 있다. 또한, 유기 절연층의 계면에 형성되는 돌기의 높이를 현저하게 감소시킴에 따라서 유기 절연층 위에 형성된 투명 전도층의 투과율을 향상시킬 수 있다.
`이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나 지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. 제1 방향으로 연장되어 형성된 소스 배선들;
    상기 제1 방향과 교차하는 제2 방향으로 연장되어 형성된 게이트 배선들;
    상기 소스 배선들과 게이트 배선들에 의해 정의된 화소부들;
    각 화소부에 형성되며, 소스 배선과 전기적으로 연결된 소스 전극과 게이트 배선과 전기적으로 연결된 게이트 전극 및 상기 게이트 전극 위에 형성된 유기 반도체층을 포함하는 유기스위칭소자; 및
    투명한 산질화물질로 상기 화소부에 형성되며, 상기 유기스위칭소자의 드레인 전극과 전기적으로 연결된 화소 전극을 포함하되,
    상기 투명한 산질화물질은 인듐(In), 주석(Sn), 아연(Zn), 알루미늄(Al) 및 갈륨(Ga) 중 선택된 하나 이상을 함유한 산질화물질인 것을 특징으로 하는 표시 기판.
  2. 삭제
  3. 제1항에 있어서, 상기 화소 전극의 아래에는 유기 절연층이 형성된 것을 특징으로 하는 표시 기판.
  4. 제3항에 있어서, 상기 화소 전극은 투명한 산질화물질로 상기 유기 절연층 위에 형성된 하부 전도층과, 투명한 산화물질로 상기 하부 전도층 위에 형성된 상부 전도층을 포함하는 것을 특징으로 하는 표시 기판.
  5. 제4항에 있어서, 상기 투명한 산화물질은 인듐(In), 주석(Sn), 아연(Zn), 알루미늄(Al) 및 갈륨(Ga) 중 선택된 하나 이상을 함유한 산화물질인 것을 특징으로 하는 표시 기판.
  6. 제1항에 있어서, 상기 소스 전극은 상기 화소 전극과 동일층으로 형성되어 상기 소스 배선과 콘택홀을 통해 전기적으로 연결된 것을 특징으로 하는 표시 기판.
  7. 제6항에 있어서, 상기 드레인 전극은 상기 화소 전극과 동일한 패턴으로 형성된 것을 특징으로 하는 표시 기판.
  8. 베이스 기판 위에 제1 방향으로 연장된 소스 배선을 포함하는 소스금속패턴을 형성하는 단계;
    상기 소스금속패턴이 형성된 베이스 기판 위에 제1 방향과 교차하는 제2 방향으로 연장된 게이트 배선 및 유기스위칭소자의 게이트 전극을 포함하는 게이트 금속패턴을 형성하는 단계;
    상기 게이트 금속패턴이 형성된 베이스 기판 위에 유기 절연층을 형성하는 단계;
    상기 유기 절연층이 형성된 베이스 기판 위에 투명한 산질화물질을 증착하여 투명 전도층을 형성하는 단계; 및
    상기 투명 전도층을 패터닝하여 상기 소스 배선과 전기적으로 연결된 소스 전극 및 상기 유기스위칭소자의 드레인 전극과 일체로 형성된 화소 전극을 형성하는 단계를 포함하되,
    상기 투명한 산질화물질은 인듐(In), 주석(Sn), 아연(Zn), 알루미늄(Al) 및 갈륨(Ga) 중 선택된 하나 이상을 함유한 산질화물질인 것을 특징으로 하는 표시 기판의 제조 방법.
  9. 제8항에 있어서, 상기 소스금속패턴을 형성하는 단계는
    상기 소스금속패턴이 형성된 베이스 기판 위에 하부 절연층을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  10. 제8항에 있어서, 상기 유기 절연층을 형성하는 단계는
    상기 소스 배선의 일부분을 노출시키는 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  11. 제8항에 있어서, 상기 소스 전극 및 드레인 전극이 형성된 베이스 기판 위에 상기 게이트 전극에 대응하여 유기 반도체층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  12. 제8항에 있어서, 상기 유기 반도체층이 형성된 베이스 기판 위에 상기 유기 스위칭소자에 대응하여 보호 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  13. 제8항에 있어서, 상기 투명 전도층을 형성하는 단계는
    질소 가스의 첨가량이 20 내지 40 sccm 인 분위기에서 상기 유기 절연층 위에 증착되는 것을 특징으로 하는 표시 기판의 제조 방법.
  14. 삭제
  15. 제8항에 있어서, 상기 투명 전도층을 형성하는 단계는
    상기 유기 절연층 위에 상기 투명한 산질화물질을 증착하여 하부 전도층을 형성하는 단계; 및
    상기 하부 전도층 위에 투명한 산화물질을 증착하여 상부 전도층을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  16. 제15항에 있어서, 상기 투명한 산화물질은 인듐(In), 주석(Sn), 아연(Zn), 알루미늄(Al) 및 갈륨(Ga) 중 선택된 하나 이상을 함유한 산화물질인 것을 특징으로 하는 표시 기판의 제조 방법.
  17. 소스 배선들과 게이트 배선들에 의해 복수의 화소부들이 정의되고, 각 화소부에 형성되며 유기반도체층을 포함하는 유기스위칭소자와 투명한 산질화물질로 형성되어 상기 유기스위칭소자와 전기적으로 연결된 화소 전극을 포함하는 어레이 기판; 및
    상기 어레이 기판과 결합되어 액정층을 수용하는 대향 기판을 포함하되,
    상기 투명한 산질화물질은 인듐(In), 주석(Sn), 아연(Zn), 알루미늄(Al) 및 갈륨(Ga) 중 선택된 하나 이상을 함유한 산질화물질인 것을 특징으로 하는 표시 패널.
  18. 삭제
  19. 제17항에 있어서, 상기 화소 전극은 상기 투명한 산질화물질로 형성된 하부 전도층과, 상기 하부 전도층 위에 투명한 산화물질로 형성된 상부 전도층을 포함하는 것을 특징으로 하는 표시 패널.
  20. 제17항에 있어서, 상기 유기스위칭소자의 소스 전극 및 드레인 전극은 상기 투명한 산질화물질로 형성된 것을 특징으로 하는 표시 패널.
KR1020050131918A 2005-12-28 2005-12-28 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 패널 Active KR101229280B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050131918A KR101229280B1 (ko) 2005-12-28 2005-12-28 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 패널
CN2006101683699A CN1991555B (zh) 2005-12-28 2006-12-27 显示基板、其制造方法以及包括其的显示面板
US11/646,832 US8035102B2 (en) 2005-12-28 2006-12-27 Display substrate, method of manufacturing the same and display panel having the same
JP2006355950A JP2007184610A (ja) 2005-12-28 2006-12-28 表示基板、その製造方法及びそれを具備した表示パネル
TW095149595A TWI396910B (zh) 2005-12-28 2006-12-28 顯示基板、顯示基板製造方法及具有該顯示基板之顯示面板
US13/230,111 US8241936B2 (en) 2005-12-28 2011-09-12 Display substrate, method of manufacturing the same and display panel having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050131918A KR101229280B1 (ko) 2005-12-28 2005-12-28 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 패널

Publications (2)

Publication Number Publication Date
KR20070069601A KR20070069601A (ko) 2007-07-03
KR101229280B1 true KR101229280B1 (ko) 2013-02-04

Family

ID=38213896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050131918A Active KR101229280B1 (ko) 2005-12-28 2005-12-28 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 패널

Country Status (5)

Country Link
US (2) US8035102B2 (ko)
JP (1) JP2007184610A (ko)
KR (1) KR101229280B1 (ko)
CN (1) CN1991555B (ko)
TW (1) TWI396910B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
CN101577256B (zh) * 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
US20090085136A1 (en) * 2007-09-27 2009-04-02 Chang Eun Lee Image sensor and method for manufacturing the same
KR20090037725A (ko) * 2007-10-12 2009-04-16 삼성전자주식회사 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시장치
TW202025500A (zh) 2008-11-07 2020-07-01 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP2010156960A (ja) 2008-12-03 2010-07-15 Semiconductor Energy Lab Co Ltd 液晶表示装置
KR102195170B1 (ko) 2009-03-12 2020-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI485781B (zh) * 2009-03-13 2015-05-21 Semiconductor Energy Lab 半導體裝置及該半導體裝置的製造方法
EP2469331A1 (en) * 2009-08-21 2012-06-27 Sharp Kabushiki Kaisha Liquid crystal display device and method for manufacturing liquid crystal display device
JP5784479B2 (ja) 2010-12-28 2015-09-24 株式会社半導体エネルギー研究所 半導体装置
JP6026433B2 (ja) * 2012-01-11 2016-11-16 シャープ株式会社 半導体装置、表示装置、ならびに半導体装置の製造方法
CN102683341B (zh) * 2012-04-24 2014-10-15 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和液晶显示器
CN103268046B (zh) * 2012-12-24 2016-01-06 上海中航光电子有限公司 薄膜晶体管液晶显示器、阵列基板及其制作方法
JP6611701B2 (ja) * 2013-03-15 2019-11-27 アーケマ・インコーポレイテッド 窒素含有透明導電性酸化物キャップ層組成物
CN110085600A (zh) * 2018-01-25 2019-08-02 鸿富锦精密工业（深圳）有限公司 电连接结构及其制作方法、tft阵列基板及其制备方法
KR20230088074A (ko) * 2021-12-10 2023-06-19 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07218846A (ja) * 1993-01-11 1995-08-18 Texas Instr Inc <Ti> 空間光変調器
KR20040110696A (ko) * 2003-06-20 2004-12-31 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01259323A (ja) * 1988-04-08 1989-10-17 Mitsubishi Electric Corp 液晶表示装置
JP2895700B2 (ja) * 1993-01-20 1999-05-24 シャープ株式会社 アクティブマトリクス表示素子
US6320214B1 (en) * 1997-12-24 2001-11-20 Matsushita Electric Industrial Co., Ltd. Semiconductor device having a ferroelectric TFT and a dummy element
KR100358700B1 (ko) 1999-12-17 2002-10-30 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
JP3573160B2 (ja) * 2000-12-14 2004-10-06 セイコーエプソン株式会社 電気光学パネルおよび電子機器
JP3520417B2 (ja) * 2000-12-14 2004-04-19 セイコーエプソン株式会社 電気光学パネルおよび電子機器
DE10228764B4 (de) * 2002-06-27 2006-07-13 Infineon Technologies Ag Anordnung zum Testen von Halbleitereinrichtungen
KR100935667B1 (ko) * 2003-03-06 2010-01-07 삼성전자주식회사 액정 표시 장치
JP2004341465A (ja) * 2003-05-14 2004-12-02 Obayashi Seiko Kk 高品質液晶表示装置とその製造方法
JP4689159B2 (ja) 2003-10-28 2011-05-25 株式会社半導体エネルギー研究所 液滴吐出システム
KR100592503B1 (ko) * 2004-02-10 2006-06-23 진 장 유기 반도체의 선택적 증착을 통한 박막트랜지스터 어레이제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07218846A (ja) * 1993-01-11 1995-08-18 Texas Instr Inc <Ti> 空間光変調器
KR20040110696A (ko) * 2003-06-20 2004-12-31 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
TW200732804A (en) 2007-09-01
US20120003796A1 (en) 2012-01-05
TWI396910B (zh) 2013-05-21
KR20070069601A (ko) 2007-07-03
US8035102B2 (en) 2011-10-11
US20070158652A1 (en) 2007-07-12
CN1991555B (zh) 2011-02-16
JP2007184610A (ja) 2007-07-19
CN1991555A (zh) 2007-07-04
US8241936B2 (en) 2012-08-14

Similar Documents

Publication Publication Date Title
KR101229280B1 (ko) 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 패널
US9123597B2 (en) Thin film transistor array substrate and method of manufacturing the same
TWI546975B (zh) 半導體裝置、液晶顯示裝置及半導體裝置之製造方法
CN1897270B (zh) 布线结构、制造布线的方法、薄膜晶体管基板及其制造方法
EP3200234A1 (en) Display device
KR101340514B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US7608493B2 (en) Thin-film transistor substrate and method of manufacturing the same
KR101124569B1 (ko) 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
US9632382B2 (en) Array substrate comprising a barrier layer pattern and the method for manufacturing the same, and liquid crystal display device
WO2014146380A1 (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US20120161131A1 (en) Thin-film transistor substrate and method of manufacturing the same
JP2011209539A (ja) アクティブマトリクス型駆動基板、その製造方法及び表示装置
KR101000451B1 (ko) Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판
US20120270392A1 (en) Fabricating method of active device array substrate
US8174660B2 (en) Metal line, method of forming the same, and a display using the same
KR20140014546A (ko) 표시 장치 및 그 제조 방법
CN1812109A (zh) Tft阵列面板及其制造方法
KR102338190B1 (ko) 박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치 및 그 제조 방법
US7928441B2 (en) TFT array panel and fabricating method thereof
KR20100040603A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR100968567B1 (ko) 다층 박막의 제조 방법 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
KR20050079430A (ko) Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판
JPH0471194A (ja) Ｔｆｔ駆動ｅｌディスプレイ及びその製造方法
KR20080045966A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20070017818A (ko) 박막 트랜지스터 기판 및 이의 배선 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051228

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20101228

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20051228

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120601

Patent event code: PE09021S01D

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20121113

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130129

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130129

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20151230

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170102

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180102

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190102

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20191223

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20210104

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20211228

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20221226

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20241230

Start annual number: 13

End annual number: 13