[go: up one dir, main page]

CN102944959B - 阵列基板、其制作方法、其测试方法及显示装置 - Google Patents

阵列基板、其制作方法、其测试方法及显示装置 Download PDF

Info

Publication number
CN102944959B
CN102944959B CN201210473102.6A CN201210473102A CN102944959B CN 102944959 B CN102944959 B CN 102944959B CN 201210473102 A CN201210473102 A CN 201210473102A CN 102944959 B CN102944959 B CN 102944959B
Authority
CN
China
Prior art keywords
electrode
gate
test
pixel
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210473102.6A
Other languages
English (en)
Other versions
CN102944959A (zh
Inventor
张弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210473102.6A priority Critical patent/CN102944959B/zh
Publication of CN102944959A publication Critical patent/CN102944959A/zh
Priority to US14/081,562 priority patent/US9240361B2/en
Application granted granted Critical
Publication of CN102944959B publication Critical patent/CN102944959B/zh
Priority to US14/965,300 priority patent/US9576866B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种阵列基板包括多个像素单元，所述像素单元包括薄膜晶体管、像素电极、公共电极和钝化层，所述薄膜晶体管包括有源层、栅电极、源电极及漏电极，所述漏电极与所述像素电极相连，所述钝化层设置在所述有源层、源电极、漏电极以及像素电极上，所述公共电极隔着所述钝化层设置于像素电极上方，在所述有源层上、所述钝化层下还设有测试电极，所述测试电极与所述栅电极、所述源电极及所述漏电极电绝缘。相应地，提供所述阵列基板的制作方法、测试方法以及包括所述阵列基板的显示装置。本发明所述阵列基板以及采用本发明所述制作方法制成的阵列基板可以利用现有的测试设备进行TFT沟道特性测试。

Description

阵列基板、其制作方法、其测试方法及显示装置
技术领域
本发明属于显示器制造技术领域，具体涉及一种阵列基板、包括所述阵列基板的显示装置、所述阵列基板的制作方法以及所述阵列基板的测试方法。
背景技术
随着显示器制造技术的发展，液晶显示器技术发展迅速，已经取代了传统的显像管显示器而成为未来平板显示器的主流。在液晶显示器技术领域中，TFT-LCD（Thin Film Transistor LiquidCrystal Display，薄膜晶体管液晶显示器）以其大尺寸、高度集成、功能强大、工艺灵活、低成本等优势而广泛应用于电视机、电脑、手机等领域。其中，ADS（高级超维场转换技术，ADvanced SuperDimension Switch，又称ADSDS）模式TFT-LCD通过在同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率，进而提高了TFT-LCD产品的画面品质，因而广泛应用于液晶显示器领域。
在TFT-LCD中，显示面板是其主要部件，一般由制作完成的阵列基板和彩膜基板对盒组装并灌注液晶而成。在ADS模式显示面板中，为了检测TFT沟道能否正常驱动，在阵列基板制作完成后，需要对位于阵列基板上的TFT沟道特性进行测试（一般包括对TFT开关电流、阈值电压及电子迁移率的测试）。具体测试方法为：先将测试设备的探针与像素电极连接（像素电极位于阵列基板的最上层，因此探针可直接与像素电极连接），由于漏电极与像素电极连接，故测试设备的探针可以通过像素电极与漏电极连接，然后通过测试设备的探针分别向栅线、数据线输入相应信号，根据测试设备从漏电极处取得的信号来判断TFT沟道能否正常驱动。
随着TFT技术的发展，行业内出现了一种能够在太阳光下可视的广视角面板——H-ADS（High aperture ADS，高开口率高级超维场转换技术）模式显示面板，在H-ADS模式显示面板的阵列基板中，由于像素电极位于阵列基板的中间部分（如图1所示，像素电极8位于栅极绝缘层5和钝化层9之间），使得测试设备的探针既无法与像素电极连接，也无法与漏电极连接（所述漏电极也位于阵列基板的中间部分，如图1所示，漏电极7b位于有源层6与钝化层9之间），因此无法利用现有的测试设备对H-ADS模式显示面板进行TFT沟道特性测试。
发明内容
本发明所要解决的技术问题是针对现有技术中存在的上述问题，提供一种可利用现有的测试设备进行TFT沟道特性测试的阵列基板、包括所述阵列基板的显示装置、所述阵列基板的制作方法以及所述阵列基板的测试方法。
解决本发明技术问题所采用的技术方案是：
所述阵列基板包括多个像素单元，所述像素单元包括薄膜晶体管、像素电极、公共电极和钝化层，所述薄膜晶体管包括有源层、栅电极、源电极及漏电极，所述漏电极与所述像素电极相连，所述钝化层覆盖在所述有源层、源电极、漏电极以及像素电极上，所述公共电极隔着所述钝化层设置于像素电极上方，在所述有源层上、所述钝化层下还设有测试电极，所述测试电极与所述栅电极、所述源电极及所述漏电极电绝缘。
优选地，所述钝化层在所述测试电极上的位置处设有过孔。
优选地，所述阵列基板还包括栅极绝缘层；所述栅极绝缘层覆盖在栅电极上，所述有源层设置在栅电极上方的栅极绝缘层上，所述源电极与漏电极分别设置在有源层上。
优选地，所述阵列基板还包括栅极绝缘层；所述栅极绝缘层覆盖在栅电极上，所述源电极与漏电极分别设置在栅电极两侧的栅极绝缘层上，所述有源层设置在所述栅电极上方的栅极绝缘层上，并延伸至所述源电极与漏电极上。
优选地，所述公共电极延伸至所述测试电极上方。
本发明还提供一种包括上述阵列基板的显示装置。
本发明还提供一种阵列基板的制作方法，其包括如下步骤：
1）在基板上形成薄膜晶体管、像素电极和测试电极，所述薄膜晶体管包括有源层、栅电极、源电极及漏电极，并使所述像素电极与薄膜晶体管中的漏电极相连，所述测试电极形成在有源层上，以及所述测试电极与所述栅电极、所述源电极及所述漏电极电绝缘；
2）在完成步骤1）的基板上形成钝化层，并使所述钝化层覆盖在所述测试电极、有源层、源电极、漏电极以及像素电极上；
3）在完成步骤2）的基板上形成公共电极，并使所述公共电极隔着所述钝化层位于像素电极上方。
优选地，所述步骤2）还包括如下步骤：在所述钝化层位于所述测试电极上的位置处形成过孔。
优选地，所述步骤1）还包括形成栅极绝缘层的步骤，具体为：
在基板上形成栅电极；在所述栅电极上形成栅极绝缘层；在所述栅电极上方的栅极绝缘层上形成有源层；在所述有源层上分别形成源电极与漏电极。
优选地，所述步骤1）还包括形成栅极绝缘层的步骤，具体为：
在基板上形成栅电极；在所述栅电极上形成栅极绝缘层；分别在所述栅电极两侧的栅极绝缘层上形成源电极与漏电极；在所述栅电极上方的栅极绝缘层上、以及源电极与漏电极上形成有源层。
优选地，在所述步骤1）中，所述测试电极与所述源电极、漏电极在同一次构图工艺中形成；所述测试电极与所述源电极、漏电极的材质相同。
优选地，所述公共电极延伸至所述测试电极上方。
本发明还提供一种测试方法，用于测试上述阵列基板上的薄膜晶体管的沟道性能，所述方法包括下述步骤：
使待检测的像素上的公共电极与其他像素上的公共电极彼此分离；
在待检测的像素中，在所述测试电极上方的钝化层上形成过孔；以及
使所述公共电极与所述测试电极通过导电材料层电连接。
优选地，所述导电材料层是在制造时便已隔着钝化层覆盖于所述测试电极上方的公共电极。
优选地，通过激光烧熔的方法在所述测试电极上方的钝化层上形成过孔，并使导电材料层熔化并流入所述过孔中。
优选地，所述导电材料层是在测试时用化学气相沉积设备沉积导电材料而形成。
有益效果：
本发明所述阵列基板以及采用本发明所述制作方法制成的阵列基板中，由于在钝化层和有源层之间设置有测试电极，在需要进行TFT沟道特性测试时，只需在待检测的像素中的测试电极正上方的钝化层上形成过孔（或者预先已在测试电极正上方的钝化层上设置过孔），以及使待检测的像素中的公共电极与其他像素上的公共电极彼此分离，并通过导电材料层将所述公共电极与所述测试电极通过导电材料层电连接即可将漏电极的信号经有源层传输至阵列基板表面的公共电极上，故无需对现有的测试设备进行改进就可对阵列基板进行TFT沟道特性测试。
附图说明
图1为现有H-ADS模式显示面板中阵列基板的结构示意图；
图2为本发明实施例1中所述阵列基板的制作方法流程图；
图3为本发明实施例1中所述阵列基板的测试方法流程图；
图4（a）为本发明实施例2所述阵列基板的平面结构示意图，图4（b）为图4（a）的A-A向截面图；
图5为本发明实施例2中所述阵列基板的制作方法流程图；
图6（a）为本发明实施例3所述阵列基板的平面结构示意图，图6（b）为图6（a）的A-A向截面图；
图7（a）为本发明实施例4中所述阵列基板的平面结构示意图，图7（b）为图7（a）的A-A向截面图；
图8为本发明实施例5所述阵列基板中薄膜晶体管的结构示意图。
图中：1－基板；2－栅电极；3－栅线；4－数据线；5－栅极绝缘层；6－有源层；7a－源电极；7b－漏电极；8－像素电极；9－钝化层；10－公共电极；11－测试电极；12－过孔。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明阵列基板、包括所述阵列基板的显示装置、所述阵列基板的制作方法以及所述阵列基板的测试方法作进一步详细描述。
实施例1：
本实施例提供一种阵列基板，其包括多个像素单元，所述像素单元包括薄膜晶体管（TFT）、测试电极、像素电极、公共电极和钝化层；所述薄膜晶体管包括有源层、栅电极、源电极及漏电极。
其中，所述漏电极与所述像素电极相连；所述公共电极隔着所述钝化层设置于像素电极上方；所述测试电极设置在所述有源层与钝化层之间，且所述测试电极与所述栅电极、所述源电极及所述漏电极电绝缘；所述钝化层覆盖在所述有源层、测试电极、源电极、漏电极以及像素电极上。
本实施例还提供一种包括上述阵列基板的显示装置。
如图2所示，本实施例还提供上述阵列基板的制作方法，包括如下步骤：
s101.在基板上形成薄膜晶体管、像素电极和测试电极，所述薄膜晶体管包括有源层、栅电极、源电极及漏电极，并使所述像素电极与薄膜晶体管中的漏电极相连，所述测试电极形成在有源层上，以及所述测试电极与所述栅电极、所述源电极及所述漏电极电绝缘；
s102.在完成步骤s101的基板上形成钝化层，并使所述钝化层覆盖在所述测试电极、有源层、源电极、漏电极以及像素电极上；
s103.在完成步骤s102的基板上形成公共电极，并使所述公共电极隔着所述钝化层位于像素电极上方。
需要说明的是，本实施例所述阵列基板的制作方法并未限定其在形成各层结构时的所需使用的构图工艺的次数。例如可通过使用半色调或灰色调掩模板等方式来减少构图工艺的次数。
如图3所示，本实施例还提供一种测试方法，用于测试上述阵列基板上的薄膜晶体管的沟道性能，包括如下步骤：
s201.使待检测的像素上的公共电极与其他像素上的公共电极彼此分离。例如，可采用激光切割设备来实现公共电极的分离。
s202.在待检测的像素中，在所述测试电极上方的钝化层上形成过孔。
s203.使所述公共电极与所述测试电极通过导电材料层电连接。
优选地，所述导电材料层是在制造时便已隔着钝化层覆盖于所述测试电极上方的公共电极。
优选地，通过激光烧熔的方法在所述测试电极上方的钝化层上形成过孔，并使导电材料层熔化并流入所述过孔中。
优选地，所述导电材料层是在测试时用化学气相沉积设备（CVD，Chemical Vapor Deposition）沉积导电材料而形成。
也就是说，所述公共电极与所述测试电极通过导电材料层电连接的方式有下面几种：
第一种：所述公共电极未设置在测试电极的正上方，且所述测试电极上方的钝化层上已形成有过孔时，通过沉积导电材料使得公共电极与测试电极经所述过孔电连接。
第二种：所述公共电极隔着钝化层覆盖在测试电极上（即公共电极设置在测试电极的正上方）时，通过激光烧熔的方法在所述测试电极上方的钝化层上形成过孔，并使导电材料层熔化并流入所述过孔中，以使得公共电极与测试电极经所述过孔电连接。
可以看出，由于漏电极与有源层电连接（TFT的固有特征），有源层与测试电极电连接，测试电极与公共电极通过导电材料电连接，故可将漏电极的信号传输至阵列基板表面的已与其他像素上的公共电极彼此分离的待测像素上的公共电极上。实际应用中，只需将测试设备的一根探针与栅线相连（当然也可与栅线驱动元件的电路引脚相连）、一根探针与数据线相连（当然也可与数据线驱动元件的电路引脚相连）、一根探针与待测像素的公共电极相连，并分别向栅线、数据线输入测试信号，即可得知待测像素的测试薄膜晶体管的沟道性能。由于TFT的尺寸比较小，其中的漏电极的尺寸更小，而通过待测像素上的公共电极（已与其他像素上的公共电极分离）将漏电极的信号传输至阵列基板表面后，一方面使得测试设备的探针能够直接采集到漏电极的信号，另一方面，由于待测像素上的公共电极的尺寸相对于TFT的尺寸大得多，探针较容易对准，故使得测试设备的探针能够更加容易地采集到漏电极的信号。可见本实施例所述阵列基板只需采用现有的测试设备就可完成TFT沟道特性测试。
实施例2：
如图4所示，本实施例提供一种阵列基板，包括基板1、薄膜晶体管、栅线3、数据线4、栅极绝缘层5、像素电极8、钝化层9、公共电极10以及测试电极11。所述薄膜晶体管包括栅电极2、有源层6、源电极7a以及漏电极7b。
其中，所述栅电极2和与其电连接的栅线3设置在基板1上；所述栅极绝缘层5覆盖在栅电极2上并延伸至基板1上；所述有源层（即半导体层）6设置在栅电极2上方的栅极绝缘层5上；所述源电极7a、漏电极7b与测试电极11分别设置在有源层6上（即源电极7a、漏电极7b与测试电极11分别与有源层6电连接），所述源电极7a与漏电极7b之间形成有沟道区（即TFT沟道），所述测试电极11可不设置于、也可设置于所述沟道区中；所述数据线4与源电极7a电连接；所述像素电极8与漏电极7b电连接并延伸至栅极绝缘层5上；所述钝化层9覆盖在所述有源层6、测试电极11、源电极7a、漏电极7b以及所述像素电极8上并延伸至栅极绝缘层5上，使得所述测试电极11与源电极7a、漏电极7b彼此电绝缘，并且栅电极2通过栅极绝缘层5与源电极7a、漏电极7b及测试电极11电绝缘；所述公共电极10隔着钝化层9设置在像素电极8上方。本实施例中，所述公共电极10未设置在测试电极11的正上方。优选地，所述测试电极11与源电极7a之间的距离等于源电极7a与漏电极7b之间的距离（即TFT沟道宽度）。
本实施例还提供一种包括上述阵列基板的显示装置。
如图5所示，本实施例还提供上述阵列基板的制作方法，包括如下步骤：
s301.在基板1上形成栅电极2与栅线3。
具体的，在基板1上形成栅金属薄膜，然后在其上涂敷一层光刻胶，采用掩模板对所述光刻胶进行曝光、显影、刻蚀、剥离，以形成栅电极2与栅线3图形。
所述栅金属薄膜可采用磁控溅射法形成，其厚度范围为所述栅金属薄膜可采用钼、铝、铝镍合金、钼钨合金、铬或铜的单层膜制成，或者采用以上金属/合金任意组合所形成的多层膜制成。
s302.在完成步骤s301的基板上依次形成栅极绝缘层5和有源层6，并使有源层6隔着栅极绝缘层5位于栅电极2的上方。
具体的，在完成步骤s301的基板上依次形成栅极绝缘薄膜和非晶硅薄膜，采用掩模板对所述光刻胶进行曝光、显影、刻蚀、剥离，以形成栅极绝缘层5和有源层6图形。所述栅极绝缘层5起到刻蚀阻挡的作用，以防止在形成有源层6图形时对栅电极2图形造成损伤。
所述栅极绝缘薄膜和非晶硅薄膜可采用化学气相沉积法形成。所述栅极绝缘薄膜的厚度范围为可采用氮化硅、氧化硅或氮氧化硅制成。所述非晶硅薄膜的厚度范围为优选对所述非晶硅薄膜进行干法刻蚀以形成有源层6图形（即形成硅孤岛）。
s303.在完成步骤s302的基板上形成源电极7a、漏电极7b、测试电极11以及数据线4，在所述源电极7a与漏电极7b之间形成沟道区，并使源电极7a、漏电极7b与测试电极11位于有源层6上。
具体的，在完成步骤s302的基板上形成源漏金属薄膜，采用掩模板对所述光刻胶进行曝光、显影、刻蚀、剥离，以形成源电极7a、漏电极7b、测试电极11以及数据线4图形，且所述源电极7a与漏电极7b分别形成在有源层的两端。
所述源电极7a、漏电极7b、测试电极11以及数据线4具有相同的厚度和刻蚀后的坡度角。所述源漏金属薄膜的厚度范围及材质分别与栅金属薄膜的厚度范围及材质相同。
s304.在完成步骤s303的基板上形成像素电极8，并使像素电极8与漏电极7b电连接。
具体的，在完成步骤s303的基板上形成像素电极薄膜，采用掩模板对所述光刻胶进行曝光、显影、刻蚀、剥离，以形成像素电极8图形。
所述像素电极薄膜可采用化学气相沉积法形成，其厚度范围为可采用ITO（Indium Tin Oxide，氧化铟锡）或IZO（Indium Zinc Oxide，氧化铟锌）制成。
s305.在完成步骤s304的基板上形成钝化层9，并使钝化层9覆盖在源电极7a、漏电极7b、测试电极11以及像素电极8上。
具体的，在完成步骤s304的基板上形成钝化层薄膜，采用掩模板对所述光刻胶进行曝光、显影、刻蚀、剥离，以形成钝化层图形。
所述钝化层薄膜可采用化学气相沉积法形成，其厚度范围为可采用氮化硅或二氧化硅制成。
s306.在完成步骤s305的基板上形成公共电极10，并使公共电极10隔着所述钝化层9位于像素电极8上方。
具体的，在完成步骤s305的基板上形成公共电极薄膜，采用掩模板对所述光刻胶进行曝光、显影、刻蚀、剥离，以形成公共电极10图形。所述公共电极薄膜的厚度范围及材质分别与像素电极薄膜的厚度范围及材质相同。
可以看出，本实施例所述阵列基板的制作方法与现有技术的制作方法相比既没有增加成本、工艺，也没有改变阵列基板多层结构的材质。
用于测试本实施例所述阵列基板上的薄膜晶体管沟道性能的测试方法与实施例1中的测试方法相同，且所述公共电极与所述测试电极通过导电材料层电连接的方式采用实施例1中所述第一种方式，这里不再赘述。
本实施例中的其他结构、方法及作用都与实施例1相同，这里不再赘述。
实施例3：
如图6所示，本实施例所述阵列基板及阵列基板的制作方法与实施例2的区别在于：公共电极10延伸至所述测试电极11上方，即公共电极10隔着钝化层9覆盖在测试电极11上。
本实施例还提供一种包括上述阵列基板的显示装置。
用于测试本实施例所述阵列基板上的薄膜晶体管沟道性能的测试方法与实施例1中的测试方法相同，且所述公共电极与所述测试电极通过导电材料层电连接的方式采用实施例1中所述第二种方式，这里不再赘述。
本实施例中的其他结构、方法及作用都与实施例2相同，这里不再赘述。
实施例4：
如图7所示，本实施例所述阵列基板及阵列基板的制作方法与实施例2的区别在于：所述钝化层9在所述测试电极11上的位置处设有（形成有）过孔12。这种结构的阵列基板由于预先已在钝化层上形成有过孔，故测试该结构的阵列基板上的薄膜晶体管的沟道性能时，就不用再形成过孔了，使得测试方法更为简便、易行。
本实施例还提供一种包括上述阵列基板的显示装置。
用于测试本实施例所述阵列基板上的薄膜晶体管沟道性能的测试方法与实施例1中的测试方法相同，且所述公共电极与所述测试电极通过导电材料层电连接的方式采用实施例1中所述第一种方式，这里不再赘述。
本实施例中的其他结构、方法及作用都与实施例2相同，这里不再赘述。
实施例5：
如图8所示，本实施例所述阵列基板与上述各实施例的区别在于：所述薄膜晶体管的结构不同。
具体的，如图8所示，所述栅极绝缘层5覆盖在栅电极2上；所述源电极7a与漏电极7b分别设置在栅电极2两侧的栅极绝缘层5上；所述有源层6设置在所述栅电极2上方的栅极绝缘层5上、以及源电极7a与漏电极7b上（即源电极7a与漏电极7b分别与有源层6电连接，且为便于像素电极8与漏电极7b之间电连接，有源层6未将漏电极7b完全覆盖）。
所述钝化层9覆盖在有源层6上，并延伸至所述有源层6未完全覆盖的源电极7a与漏电极7b上、以及所述像素电极8上；所述公共电极10可以延伸至所述测试电极11上方，也可以不延伸至所述测试电极11上方。
相应地，本实施例所述阵列基板的制作方法与上述各实施例的区别在于：分别在所述栅电极2两侧的栅极绝缘层5上形成源电极7a与漏电极7b；在所述栅电极2上方的栅极绝缘层5上、以及源电极7a与漏电极7b上形成有源层6。
用于测试本实施例所述阵列基板上的薄膜晶体管沟道性能的测试方法与实施例1中的测试方法相同，这里不再赘述。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变模式和改进，这些变模式和改进也视为本发明的保护范围。

Claims (16)

1.一种阵列基板，包括多个像素单元，所述像素单元包括薄膜晶体管、像素电极、公共电极和钝化层，所述薄膜晶体管包括有源层、栅电极、源电极及漏电极，所述漏电极与所述像素电极相连，所述钝化层覆盖在所述有源层、源电极、漏电极以及像素电极上，所述公共电极隔着所述钝化层设置于像素电极上方，其特征在于，在所述有源层上、所述钝化层下还设有测试电极，所述测试电极与所述栅电极、所述源电极及所述漏电极电绝缘，所述公共电极用于在测试时与所述测试电极通过导电材料层电连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述钝化层在所述测试电极上的位置处设有过孔。
3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括栅极绝缘层；所述栅极绝缘层覆盖在栅电极上，所述有源层设置在栅电极上方的栅极绝缘层上，所述源电极与漏电极分别设置在有源层上。
4.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括栅极绝缘层；所述栅极绝缘层覆盖在栅电极上，所述源电极与漏电极分别设置在栅电极两侧的栅极绝缘层上，所述有源层设置在所述栅电极上方的栅极绝缘层上，并延伸至所述源电极与漏电极上。
5.根据权利要求1所述的阵列基板，其特征在于，所述公共电极延伸至所述测试电极上方。
6.一种显示装置，包括如权利要求1-5中任一项所述的阵列基板。
7.一种阵列基板的制作方法，其特征在于，包括如下步骤：
1)在基板上形成薄膜晶体管、像素电极和测试电极，所述薄膜晶体管包括有源层、栅电极、源电极及漏电极，并使所述像素电极与薄膜晶体管中的漏电极相连，所述测试电极形成在有源层上，以及所述测试电极与所述栅电极、所述源电极及所述漏电极电绝缘；
2)在完成步骤1)的基板上形成钝化层，并使所述钝化层覆盖在所述测试电极、有源层、源电极、漏电极以及像素电极上；
3)在完成步骤2)的基板上形成公共电极，并使所述公共电极隔着所述钝化层位于像素电极上方，且使所述公共电极在测试时与所述测试电极通过导电材料层电连接。
8.根据权利要求7所述的制作方法，其特征在于，所述步骤2)还包括如下步骤：在所述钝化层位于所述测试电极上的位置处形成过孔。
9.根据权利要求7所述的制作方法，其特征在于，
所述步骤1)还包括形成栅极绝缘层的步骤，具体为：
在基板上形成栅电极；在所述栅电极上形成栅极绝缘层；在所述栅电极上方的栅极绝缘层上形成有源层；在所述有源层上分别形成源电极与漏电极。
10.根据权利要求7所述的制作方法，其特征在于，
所述步骤1)还包括形成栅极绝缘层的步骤，具体为：
在基板上形成栅电极；在所述栅电极上形成栅极绝缘层；分别在所述栅电极两侧的栅极绝缘层上形成源电极与漏电极；在所述栅电极上方的栅极绝缘层上、以及源电极与漏电极上形成有源层。
11.根据权利要求7所述的制作方法，其特征在于，在所述步骤1)中，所述测试电极与所述源电极、漏电极在同一次构图工艺中形成；所述测试电极与所述源电极、漏电极的材质相同。
12.根据权利要求7所述的制作方法，其特征在于，所述公共电极延伸至所述测试电极上方。
13.一种测试方法，用于测试如权利要求1所述的阵列基板上的薄膜晶体管的沟道性能，其特征在于，所述方法包括下述步骤：
使待检测的像素上的公共电极与其他像素上的公共电极彼此分离；
在待检测的像素中，在所述测试电极上方的钝化层上形成过孔；以及
使所述公共电极与所述测试电极通过导电材料层电连接。
14.根据权利要求13所述的方法，其特征在于，所述导电材料层是在制造时便已隔着钝化层覆盖于所述测试电极上方的公共电极。
15.根据权利要求13或14所述的方法，其特征在于，通过激光烧熔的方法在所述测试电极上方的钝化层上形成过孔，并使导电材料层熔化并流入所述过孔中。
16.根据权利要求13所述的方法，其特征在于，所述导电材料层是在测试时用化学气相沉积设备沉积导电材料而形成。
CN201210473102.6A 2012-11-20 2012-11-20 阵列基板、其制作方法、其测试方法及显示装置 Expired - Fee Related CN102944959B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210473102.6A CN102944959B (zh) 2012-11-20 2012-11-20 阵列基板、其制作方法、其测试方法及显示装置
US14/081,562 US9240361B2 (en) 2012-11-20 2013-11-15 Array substrate, method for fabricating and testing array substrate, and display device
US14/965,300 US9576866B2 (en) 2012-11-20 2015-12-10 Array substrate, method for fabricating and testing array substrate, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210473102.6A CN102944959B (zh) 2012-11-20 2012-11-20 阵列基板、其制作方法、其测试方法及显示装置

Publications (2)

Publication Number Publication Date
CN102944959A CN102944959A (zh) 2013-02-27
CN102944959B true CN102944959B (zh) 2014-12-24

Family

ID=47727918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210473102.6A Expired - Fee Related CN102944959B (zh) 2012-11-20 2012-11-20 阵列基板、其制作方法、其测试方法及显示装置

Country Status (2)

Country Link
US (2) US9240361B2 (zh)
CN (1) CN102944959B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103197478B (zh) * 2013-03-20 2015-11-25 合肥京东方光电科技有限公司 一种阵列基板及液晶显示装置
CN103217840B (zh) 2013-04-18 2015-09-16 合肥京东方光电科技有限公司 一种阵列基板、制备方法以及液晶显示装置
CN103700671B (zh) * 2013-12-24 2017-01-11 华映视讯（吴江）有限公司 像素阵列基板及显示面板
CN103715137B (zh) 2013-12-26 2018-02-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104020621B (zh) * 2014-05-26 2017-03-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN103996683B (zh) * 2014-05-29 2015-02-18 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN104076537A (zh) 2014-06-19 2014-10-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置及测量方法
CN104090393B (zh) * 2014-07-04 2017-06-06 深圳市华星光电技术有限公司 一种液晶盒晶体管电性测试方法
CN104238215A (zh) 2014-08-28 2014-12-24 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN104503174B (zh) * 2014-12-24 2017-10-10 合肥京东方光电科技有限公司 Goa电路模块及其测试方法、显示面板和显示装置
CN104678617A (zh) 2015-03-20 2015-06-03 京东方科技集团股份有限公司 一种测试装置及其制作方法、显示装置
CN104777637B (zh) * 2015-05-08 2018-01-02 上海中航光电子有限公司 阵列基板、触控显示装置及其测试方法
CN105552028A (zh) * 2016-02-18 2016-05-04 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板及显示装置
CN107121628B (zh) * 2017-05-26 2019-11-05 京东方科技集团股份有限公司 薄膜晶体管测试元件组、测试方法及阵列基板
CN109102772B (zh) * 2017-06-20 2023-11-21 昆山国显光电有限公司 驱动电路板和显示装置
CN107393904B (zh) * 2017-07-20 2019-05-03 京东方科技集团股份有限公司 测试结构、阵列基板和显示装置
CN108010924A (zh) * 2017-12-06 2018-05-08 京东方科技集团股份有限公司 一种阵列基板及制作方法、显示面板
CN109742037B (zh) * 2019-01-03 2021-01-26 京东方科技集团股份有限公司 一种测试基板及其制作方法、测试方法
JP2020122865A (ja) * 2019-01-30 2020-08-13 パナソニック液晶ディスプレイ株式会社 表示装置
CN109887933B (zh) * 2019-02-27 2021-08-03 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN110161761A (zh) * 2019-05-10 2019-08-23 香港科技大学 液晶显示面板及其制作方法以及显示设备
CN112684626B (zh) * 2020-12-29 2023-06-27 滁州惠科光电科技有限公司 一种保护结构、彩膜基板、阵列基板及液晶显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1877432A (zh) * 2006-07-18 2006-12-13 友达光电股份有限公司 平面显示器的像素结构及其制造方法
JP2007178810A (ja) * 2005-12-28 2007-07-12 Lg Philips Lcd Co Ltd 液晶表示装置
CN101677094A (zh) * 2008-09-17 2010-03-24 北京京东方光电科技有限公司 Tft性能测试装置及其制造方法和tft性能测试方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100271813B1 (ko) * 1998-09-28 2000-11-15 구본준 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터및 그 제조방법
KR100498541B1 (ko) * 2002-06-07 2005-07-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP4449953B2 (ja) * 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
JP5517717B2 (ja) * 2010-04-16 2014-06-11 株式会社ジャパンディスプレイ 液晶表示装置
KR20120060664A (ko) * 2010-12-02 2012-06-12 삼성전자주식회사 표시 장치 및 표시 장치 제조 방법
CN103488327B (zh) * 2012-06-11 2016-08-17 乐金显示有限公司 触摸传感器集成式显示设备及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007178810A (ja) * 2005-12-28 2007-07-12 Lg Philips Lcd Co Ltd 液晶表示装置
CN1877432A (zh) * 2006-07-18 2006-12-13 友达光电股份有限公司 平面显示器的像素结构及其制造方法
CN101677094A (zh) * 2008-09-17 2010-03-24 北京京东方光电科技有限公司 Tft性能测试装置及其制造方法和tft性能测试方法

Also Published As

Publication number Publication date
CN102944959A (zh) 2013-02-27
US9240361B2 (en) 2016-01-19
US20160093543A1 (en) 2016-03-31
US9576866B2 (en) 2017-02-21
US20140138685A1 (en) 2014-05-22

Similar Documents

Publication Publication Date Title
CN102944959B (zh) 阵列基板、其制作方法、其测试方法及显示装置
CN102769040B (zh) 薄膜晶体管、阵列基板及其制作方法、显示装置
US8218117B2 (en) Liquid crystal display and method of manufacturing the same
US9716110B2 (en) Array substrate, method for manufacturing the same, and display device
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
KR20100063493A (ko) 박막 트랜지스터 기판 및 그 제조 방법
WO2013155830A1 (zh) 阵列基板的制造方法、阵列基板及显示装置
CN103354218A (zh) 阵列基板及其制作方法和显示装置
CN104393001A (zh) 薄膜晶体管阵列基板及其制作方法、显示装置
WO2015043069A1 (zh) 阵列基板及其制备方法、显示装置
CN103915451B (zh) 一种阵列基板及其制造方法、显示装置
KR20150079089A (ko) 액정 디스플레이 패널 및 이의 제조 방법
WO2013104300A1 (zh) 阵列基板及包括该阵列基板的显示装置
CN103941505A (zh) 一种阵列基板及其制备方法和显示装置
CN104090401A (zh) 阵列基板及其制备方法、显示装置
CN103413834B (zh) 一种薄膜晶体管及其制作方法、阵列基板及显示装置
CN105552028A (zh) 阵列基板及其制作方法、显示面板及显示装置
KR20120129746A (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
CN102931138B (zh) 阵列基板及其制造方法、显示装置
CN103926761B (zh) 一种用于阵列基板的测试结构及其制造方法
WO2021056549A1 (zh) 阵列基板及其制作方法、母板以及显示装置
CN103913916A (zh) 一种阵列基板及其制造方法、液晶显示屏
TWI460515B (zh) 一種邊緣電場型液晶顯示器陣列基板及其製造方法
JP6621188B2 (ja) アレイ基板及びその製作方法
KR102035004B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141224

Termination date: 20211120