[go: up one dir, main page]

CN103236440B - 薄膜晶体管、阵列基板及其制造方法、显示装置 - Google Patents

薄膜晶体管、阵列基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN103236440B
CN103236440B CN201310126140.9A CN201310126140A CN103236440B CN 103236440 B CN103236440 B CN 103236440B CN 201310126140 A CN201310126140 A CN 201310126140A CN 103236440 B CN103236440 B CN 103236440B
Authority
CN
China
Prior art keywords
substrate
photoresist
electrode
reserve area
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310126140.9A
Other languages
English (en)
Other versions
CN103236440A (zh
Inventor
高涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310126140.9A priority Critical patent/CN103236440B/zh
Priority to PCT/CN2013/080646 priority patent/WO2014166181A1/zh
Priority to US14/368,308 priority patent/US9711544B2/en
Publication of CN103236440A publication Critical patent/CN103236440A/zh
Application granted granted Critical
Publication of CN103236440B publication Critical patent/CN103236440B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明实施例公开了一种薄膜晶体管（TFT）及其制造方法，包括该TFT的阵列基板及其制造方法，以及设有该阵列基板的显示装置，属于显示技术领域，使得TFT中的Cgs与Cgd可以达到0。该TFT包括基板，以及设置于基板上的栅电极、源电极和漏电极，源电极与漏电极之间的空隙在基板上的投影与栅电极在基板上的投影重合。该TFT的制造方法包括：以栅电极作为掩膜版，从基板的背面对基板上的光刻胶进行曝光并显影，显影后剩余的光刻胶与栅电极的位置相对应；在基板上沉积源漏极金属薄膜；剥离剩余的光刻胶，同时也剥离掉了光刻胶上的源漏极金属薄膜；在基板上形成源电极和漏电极。本发明可应用于液晶面板、OLED面板等显示装置。

Description

薄膜晶体管、阵列基板及其制造方法、显示装置
技术领域
本发明属于显示技术领域，具体涉及一种薄膜晶体管及其制造方法，包括该薄膜晶体管的阵列基板及其制造方法，以及设有该阵列基板的显示装置。
背景技术
薄膜晶体管液晶显示器（ThinFilmTransistorLiquidCrystalDisplay，简称TFT-LCD）具有体积小、功耗低、无辐射等优点，已在当前的平板显示器领域中占据了主导地位。
TFT的导电原理是在栅极上施加高电平，使源极与漏极通过半导体沟道导通，从而由数据线给像素电极充电。TFT的总电容=Cgs+C沟道+Cgd，其中Cgs是栅极与源极交叠形成的电容，Cgd是栅极与漏极交叠形成的电容，Cgs与Cgd最好是都可以达到0，以降低TFT的总电容。但是，目前源极、漏极与栅极之间都存在一定的交叠部分，因为如果源极与漏极之间的空隙较大，将会影响TFT的导电性能，而且源极、漏极与栅极之间不是对准的，因此每个TFT中Cgs和Cgd的值是不固定的，导致每个TFT的总电容各不相同，那么在数据信号相等的条件下，像素电极被充入的电压也不一致，从而引起液晶显示器出现色度不均的不良现象。并且，由于Cgs和Cgd的存在，使得TFT的驱动电压也增大了，从而增加了充电过程所需的时间。
发明内容
本发明实施例提供了一种薄膜晶体管及其制造方法，包括该薄膜晶体管的阵列基板及其制造方法，以及设有该阵列基板的显示装置，使得TFT中的Cgs与Cgd都可以达到0。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明一方面提供一种薄膜晶体管，包括基板，以及设置于基板上的栅电极、源电极和漏电极，所述源电极与所述漏电极之间的空隙在所述基板上的投影与所述栅电极在基板上的投影重合。
优选的，所述薄膜晶体管为底栅型薄膜晶体管。
进一步，所述薄膜晶体管还包括覆盖所述栅电极的栅绝缘层、设置于所述栅绝缘层上的半导体有源层。
进一步，所述薄膜晶体管还包括设置于半导体有源层和源、漏电极之间的欧姆接触层。
本发明还提供一种阵列基板，包括上述的薄膜晶体管。
进一步，阵列基板还包括设置于所述基板上的透明导电层和透明导电电极，所述透明导电层设置于所述薄膜晶体管的栅电极下方，所述透明导电电极与所述透明导电层同层设置。
优选的，所述透明导电电极与所述薄膜晶体管的漏电极电连接。
本发明另一方面提供一种薄膜晶体管的制造方法，包括以下步骤：
在基板上形成栅电极、栅绝缘层、半导体有源层和欧姆接触层；
以所述栅电极作为掩膜版，从所述基板的背面对所述基板上的光刻胶进行曝光并显影，显影后剩余的光刻胶与所述栅电极的位置相对应；
在所述基板上沉积源漏极金属薄膜；
剥离所述剩余的光刻胶；
对所述欧姆接触层进行刻蚀，形成薄膜晶体管的源电极与漏电极之间的空隙；
在所述基板上形成源电极和漏电极。
本发明还提供一种阵列基板的制造方法，包括以下步骤：
在基板上形成栅电极、栅线、栅绝缘层、半导体有源层、欧姆接触层和透明导电电极；
以所述栅电极作为掩膜版，从所述基板的背面对所述基板上的光刻胶进行曝光并显影，显影后剩余的光刻胶与所述栅电极的位置相对应；
在所述基板上沉积源漏极金属薄膜；
剥离所述剩余的光刻胶；
对所述欧姆接触层进行刻蚀，形成薄膜晶体管的源电极与漏电极之间的空隙；
在所述基板上形成源电极、漏电极、数据线和钝化层。
优选的，所述在基板上形成栅极、栅线、栅绝缘层、半导体有源层、欧姆接触层和透明导电电极，具体包括：
在基板上依次沉积透明导电薄膜和栅极金属薄膜；
在所述基板上涂覆一层光刻胶，然后利用灰色调掩膜版进行曝光并显影，显影后的光刻胶形成完全保留区域、半保留区域和完全去除区域，其中，完全保留区域对应栅电极区域和栅线区域，半保留区域对应透明导电电极区域，其余为完全去除区域；
通过湿法刻蚀工艺刻蚀掉完全去除区域的栅极金属薄膜和透明导电薄膜；
对剩余的光刻胶进行灰化工艺，去除半保留区域的光刻胶；
通过湿法刻蚀工艺刻蚀掉半保留区域的栅极金属薄膜；
剥离完全保留区域的光刻胶；
在所述基板上依次沉积栅绝缘层薄膜、半导体有源层薄膜和欧姆接触层薄膜；
在所述基板上涂覆一层光刻胶，然后利用灰色调掩膜版进行曝光并显影，显影后的光刻胶形成完全保留区域、半保留区域和完全去除区域，其中，完全保留区域对应薄膜晶体管的硅岛区域，半保留区域对应栅线区域，其余为完全去除区域；
通过干法刻蚀工艺刻蚀掉完全去除区域的欧姆接触层薄膜、半导体有源层薄膜和栅绝缘层薄膜；
对剩余的光刻胶进行灰化工艺，去除半保留区域的光刻胶；
通过干法刻蚀工艺刻蚀掉半保留区域的欧姆接触层薄膜和半导体有源层薄膜。
优选的，所述在所述基板上形成源电极、漏电极、数据线和钝化层，具体包括：
在所述基板上沉积钝化层薄膜；
在所述基板上涂覆一层光刻胶，然后利用灰色调掩膜版进行曝光并显影，显影后的光刻胶形成完全保留区域、半保留区域和完全去除区域，其中，完全保留区域对应TFT硅岛区域，半保留区域对应数据线区域，其余为完全去除区域；
通过干法刻蚀工艺刻蚀掉完全去除区域的钝化层薄膜；
通过湿法刻蚀工艺刻蚀掉完全去除区域的源漏极金属薄膜；
对剩余的光刻胶进行灰化工艺，去除半保留区域的光刻胶；
通过干法刻蚀工艺刻蚀掉半保留区域的钝化层薄膜；
剥离完全保留区域的光刻胶。
本发明另一方面还提供一种显示装置，其中包括上述阵列基板。
与现有技术相比，本发明所提供的上述技术方案具有如下优点：本发明提供的阵列基板的制造方法中，以不透光的栅电极作为掩膜版，从基板的背面对光刻胶进行曝光并显影，显影后剩余的光刻胶与栅电极的位置相对应。剥离该剩余的光刻胶的同时，沉积在光刻胶上的源漏极金属薄膜也会被去除，因此所形成的源电极与漏电极之间的空隙恰好对应于栅电极的位置，即该空隙在基板上的投影恰好与栅电极重合，则源电极、漏电极与栅电极之间恰好不存在交叠部分，使得Cgs与Cgd都可以达到0，从而避免了色度不均的不良现象，也降低了TFT的驱动电压，缩短了充电过程所需的时间。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。
图1为本发明的实施例所提供的薄膜晶体管的结构示意图；
图2为本发明的实施例所提供的阵列基板的结构示意图；
图3a至图3g为本发明的实施例所提供的阵列基板的制造方法的制造过程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
如图1所示，本发明实施例所提供的薄膜晶体管（TFT），包括基板1，以及设置于基板1上的栅电极2、源电极41和漏电极42，源电极41与漏电极42之间的空隙在基板1上的投影与栅电极2在基板上的投影重合。
优选的，本发明实施例提供的薄膜晶体管为底栅型薄膜晶体管，也就是栅电极2位于源电极41和漏电极42的下方。进一步的，该TFT还包括覆盖栅电极2的栅绝缘层3、设置于栅绝缘层3上的半导体有源层51，以及设置于半导体有源层51与源电机41、漏电极42之间的欧姆接触层52。
以下将该TFT结合阵列基板进行进一步说明：
如图2所示，本发明实施例所提供的阵列基板包括上述实施例中的TFT，具体包括基板1、栅电极2、栅线（图中未示出）、栅绝缘层3、半导体有源层51、欧姆接触层52、源电极41、漏电极42、数据线（图中未示出）。此外，该阵列基板进一步还包括设置于基板1上的透明导电层60和透明导电电极61，透明导电层60设置于的栅电极2下方，透明导电电极61与透明导电层60同层设置。
本实施例以扭曲向列型（TwistedNematic，TN）液晶面板为例，如图2所示，透明导电电极61作为像素电极，与TFT的漏电极42电连接。
当然，本发明的技术方案也可以应用在高级超维场转换型（ADvancedsuperDimensionSwitch，ADSDS）液晶面板中，那么透明导电电极既可以作为像素电极，与漏电极电连接；也可以作为公共电极，不与漏电极电连接。ADSDS（简称ADS）是京东方自主创新的以宽视角技术为代表的核心技术统称。ADS是平面电场宽视角核心技术-高级超维场转换技术（ADvancedSuperDimensionSwitch），其核心技术特性描述为：通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹（pushMura）等优点。针对不同应用，ADS技术的改进技术有高透过率I-ADS技术、高开口率H-ADS和高分辨率S-ADS技术等。
进一步，源极41、漏极42及有源层上还覆盖有钝化层7，钝化层7可以对TFT起到保护作用，防止TFT受损，同时还能够起到绝缘作用，避免外界电信号对TFT产生干扰。
本发明实施例还提供了上述TFT的制造方法，包括以下步骤：
S11：在基板上形成栅电极、栅绝缘层、半导体有源层和欧姆接触层。
S12：以栅电极作为掩膜版，从基板的背面对基板上的光刻胶进行曝光并显影，显影后剩余的光刻胶与栅电极的位置相对应。
S13：在基板上沉积源漏极金属薄膜。
S14：剥离剩余的光刻胶。
S15：对欧姆接触层进行刻蚀，形成薄膜晶体管的源电极与漏电极之间的空隙。
S16：在基板上形成源电极和漏电极。
以下结合本发明实施例提供的阵列基板的制造方法，对该TFT的制造方法进行更详细的说明：
本发明实施例提供的阵列基板的制造方法，包括以下步骤：
S1：在基板上形成栅电极、栅线、栅绝缘层、半导体有源层、欧姆接触层和像素电极（即透明导电电极）。
本发明实施例中，利用灰色调掩膜版进行基板的构图工艺，具体包括以下步骤：
S101：在基板上依次沉积透明导电薄膜和栅极金属薄膜。
具体的，在基板上利用磁控溅射设备依次沉积一层透明导电薄膜和一层栅极金属膜。其中，透明导电薄膜的成分可以是氧化铟锡（ITO）、氧化铟锌（IZO）或氧化铝锌等，厚度可以为金属膜可以是钼（Mo）、铝（Al）、铜（Cu）、钨（W）等金属中的一种或多种构成的复合薄膜，厚度为
S102：在基板上涂覆一层光刻胶，然后利用灰色调（或半色调）掩膜版进行曝光并显影，显影后的光刻胶形成完全保留区域、半保留区域和完全去除区域，其中，完全保留区域对应栅电极区域和栅线区域，半保留区域对应像素电极区域，其余为完全去除区域。
S103：通过湿法刻蚀工艺刻蚀掉完全去除区域的栅极金属薄膜和透明导电薄膜。也就是将栅电极区域、栅线区域和像素电极区域以外的栅极金属薄膜和透明导电薄膜全部刻蚀掉，形成了栅电极和栅线。
S104：对剩余的光刻胶进行灰化工艺，去除半保留区域的光刻胶。同时，完全保留区域的光刻胶也被去除掉了一定的厚度，但是并不影响完全保留区域的光刻胶在后续步骤中的功能。
S105：通过湿法刻蚀工艺刻蚀掉半保留区域的栅极金属薄膜。也就是将像素电极区域的栅极金属薄膜刻蚀掉，露出透明导电薄膜，形成像素电极。
S106：剥离完全保留区域的光刻胶。
至此，第一次灰色调掩膜版构图工艺结束，如图3a所示，本次构图工艺中，在基板1上形成了栅电极2、栅线（图中未示出）和像素电极61。
S107：在基板上依次沉积栅绝缘层薄膜、半导体有源层薄膜和欧姆接触层薄膜。
具体的，在基板上利用等离子体增强化学气相沉积（PECVD）的方法沉积栅绝缘层薄膜，其成分可以是SiNx和SiOx中的一种，或者是其两种的复合物，厚度可以为然后再沉积半导体有源层薄膜，其厚度可以为最后沉积欧姆接触层薄膜，其厚度可以为
S108：在基板上涂覆一层光刻胶，然后利用灰色调掩膜版进行曝光并显影，显影后的光刻胶形成完全保留区域、半保留区域和完全去除区域，其中，完全保留区域对应TFT的硅岛区域，半保留区域对应栅线区域，其余为完全去除区域。
S109：通过干法刻蚀工艺刻蚀掉完全去除区域的欧姆接触层薄膜、半导体有源层薄膜和栅绝缘层薄膜。
其中，半导体有源层薄膜对应的反应气体可以是SiH4和H2的混合气体或者SiH2Cl2和H2的混合气体；欧姆接触层薄膜对应的反应气体可以是SiH4、PH3和H2的混合气体或者SiH2Cl2、PH3和H2的混合气体；栅绝缘层薄膜的反应气体可以是SiH4、NH3和N2的混合气体或SiH2Cl2、NH3和N2的混合气体。这样，就可以仅保留TFT硅岛区域和栅线区域的欧姆接触层52、半导体有源层51和栅绝缘层3，形成如图3b所示的阵列基板。
S110：对剩余的光刻胶进行灰化工艺，去除半保留区域的光刻胶。与上述步骤S104相似，去除半保留区域的光刻胶的同时，完全保留区域的光刻胶也被去除掉了一定的厚度，但是并不影响完全保留区域的光刻胶在后续步骤中的功能。
S111：通过干法刻蚀工艺刻蚀掉半保留区域的欧姆接触层薄膜和半导体有源层薄膜。也就是将栅线区域的欧姆接触层薄膜和半导体有源层薄膜刻蚀掉，形成覆盖有栅绝缘层的栅线。
应当说明的是，本发明实施例中的步骤S1也可以采用普通的掩膜版构图工艺形成栅电极、栅线、栅绝缘层、半导体有源层、欧姆接触层和像素电极。例如，通过第一次掩膜版构图工艺形成栅电极和栅线，然后在基板上沉积栅绝缘层，再通过第二次掩膜版构图工艺在栅绝缘层上形成像素电极，最后通过第三次掩膜版构图工艺形成TFT硅岛区域的半导体有源层薄膜和欧姆接触层薄膜，并保留欧姆接触层薄膜上剩余的光刻胶，以便于之后的步骤S2中使用。
S2：如图3c所示，以栅电极2作为掩膜版，从基板1的背面对基板1上的光刻胶进行曝光并显影，显影后剩余的光刻胶8与栅电极2的位置相对应。
因为栅电极2是由金属材料形成，所以栅电极2是不透光的，以不透光的栅电极2作为掩膜版，从基板1的背面对光刻胶进行曝光并显影，则显影后剩余的光刻胶8与栅电极2的位置相对应。
S3：如图3d所示，在基板1上沉积源漏极金属薄膜4。
在基板上利用磁控溅射或者热蒸镀的方法沉积源漏极金属薄膜4，源漏极金属薄膜4所选用的材料可以与栅极金属薄膜相同，厚度可以为
S4：剥离掺杂半导体薄膜上剩余的光刻胶。
本步骤中，采用常规的光刻胶剥离方法即可。应当说明的是，图3d仅是示意图，实际的制造过程中，光刻胶8的厚度是微米级的，而源漏极金属薄膜4的厚度是纳米级的，即光刻胶8的厚度要远远大于源漏极金属薄膜4的厚度，因此剥离光刻胶8的同时，沉积在光刻胶8上的源漏极金属薄膜4也会被去除，所形成的TFT中源电极与漏电极之间的空隙恰好对应于栅极2的位置。
S5：对欧姆接触层进行刻蚀，形成TFT的源电极与漏电极之间的空隙，如图3e所示。
具体的，通过干法刻蚀工艺刻蚀掉上述空隙处的欧姆接触层52，形成TFT的源电极与漏电极之间的空隙。在实际的刻蚀过程中，为了保证欧姆接触层52能够完全刻被蚀掉，会尽量增加刻蚀的时间，而使半导体有源层51也有一小部分被刻蚀掉，但是并不影响TFT的电性能。
从步骤S107至此，第二次灰色调掩膜版构图工艺结束，如图3e所示，本次构图工艺中在第一次构图工艺的基础上，形成了TFT的源电极与漏电极之间的空隙，以及覆盖栅电线2的栅绝缘层3，并且该空隙在基板1上的投影恰好与栅电极2重合。
S6：在基板上形成源电极、漏电极、数据线和钝化层。
本发明实施例中，继续利用灰色调掩膜版进行基板的构图工艺，具体包括以下步骤：
S601：如图3f所示，在基板1上沉积钝化层7薄膜。
具体的，在基板1上利用PECVD的方法沉积一层钝化层7薄膜，其成分可以是SiNx和SiOx中的一种，或者是其两种的复合物，厚度可以为
S602：在基板上涂覆一层光刻胶，然后利用灰色调掩膜版进行曝光并显影，显影后的光刻胶形成完全保留区域、半保留区域和完全去除区域，其中，完全保留区域对应TFT硅岛区域，半保留区域对应数据线区域，其余为完全去除区域。
S603：通过干法刻蚀工艺刻蚀掉完全去除区域的钝化层薄膜。
钝化层薄膜的反应气体可以为SiH4、NH3和N2的混合气体或SiH2Cl2、NH3和N2的混合气体。这样就能够将TFT硅岛区域和数据线区域以外的钝化层薄膜全部刻蚀掉，形成覆盖有钝化层的TFT硅岛。
S604：通过湿法刻蚀工艺刻蚀掉完全去除区域的源漏极金属薄膜。
像素电极也位于该完全去除区域之内，所以刻蚀掉完全去除区域的源漏极金属薄膜之后，也就刻蚀掉了像素电极表面的源漏极金属薄膜从而露出像素电极。
S605：对剩余的光刻胶进行灰化工艺，去除半保留区域的光刻胶。与上述步骤S104、S110相似，去除半保留区域的光刻胶的同时，完全保留区域的光刻胶也被去除掉了一定的厚度，但是并不影响完全保留区域的光刻胶在后续步骤中的功能。
S606：通过干法刻蚀工艺刻蚀掉半保留区域的钝化层薄膜。
利用与上述步骤S603相同的方法，刻蚀掉数据线区域的钝化层薄膜，露出源漏极金属薄膜，形成数据线。
S607：剥离完全保留区域剩余的光刻胶，形成如图3g所示的阵列基板。
从步骤S601至此，第三次灰色调掩膜版构图工艺结束，本次构图工艺中在前两次构图工艺的基础上，形成了源电极41、漏电极42、数据线（图中未示出），以及覆盖在TFT硅岛上的钝化层7。
当然，本发明实施例中的步骤S6也可以采用普通的掩膜版构图工艺形成源极、漏极、数据线和钝化层。
本发明实施例提供的阵列基板及其制造方法中，以不透光的栅电极作为掩膜版，从基板的背面对光刻胶进行曝光并显影，显影后剩余的光刻胶与栅电极的位置相对应。剥离该剩余的光刻胶的同时，沉积在光刻胶上的源漏极金属薄膜也会被去除，因此所形成的源电极与漏电极之间的空隙恰好对应于栅电极的位置，即该空隙在基板上的投影恰好与栅电极重合，则源电极、漏电极与栅电极之间恰好不存在交叠部分，使得Cgs与Cgd都可以达到0，从而避免了色度不均的不良现象，也降低了TFT的驱动电压，缩短了充电过程所需的时间。
此外，本发明实施例利用灰色调掩膜版构图工艺，只需要进行3次构图工艺即可完成阵列基板的制造，提高了阵列基板的生产效率，并且降低了阵列基板的生产成本。
本发明实施例还提供一种显示装置，其中包括上述本发明实施例所提供的阵列基板。该显示装置可以是液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
由于本发明实施例提供的显示装置与上述本发明实施例所提供的阵列基板具有相同的技术特征，所以也能产生相同的技术效果，解决相同的技术问题。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (2)

1.一种阵列基板的制造方法，其特征在于，包括：
在基板上形成栅电极、栅线、栅绝缘层、半导体有源层、欧姆接触层和透明导电电极；
以所述栅电极作为掩膜版，从所述基板的背面对所述基板上的光刻胶进行曝光并显影，显影后剩余的光刻胶与所述栅电极的位置相对应；
在所述基板上沉积源漏极金属薄膜；
剥离所述剩余的光刻胶；
对所述欧姆接触层进行刻蚀，形成薄膜晶体管的源电极与漏电极之间的空隙；
在所述基板上形成源电极、漏电极、数据线和钝化层；
其中，所述在基板上形成栅电极、栅线、栅绝缘层、半导体有源层、欧姆接触层和透明导电电极，具体包括：
在基板上依次沉积透明导电薄膜和栅极金属薄膜；
在所述基板上涂覆一层光刻胶，然后利用灰色调掩膜版进行曝光并显影，显影后的光刻胶形成完全保留区域、半保留区域和完全去除区域，其中，完全保留区域对应栅电极区域和栅线区域，半保留区域对应透明导电电极区域，其余为完全去除区域；
通过湿法刻蚀工艺刻蚀掉完全去除区域的栅极金属薄膜和透明导电薄膜；
对剩余的光刻胶进行灰化工艺，去除半保留区域的光刻胶；
通过湿法刻蚀工艺刻蚀掉半保留区域的栅极金属薄膜；
剥离完全保留区域的光刻胶；
在所述基板上依次沉积栅绝缘层薄膜、半导体有源层薄膜和欧姆接触层薄膜；
在所述基板上涂覆一层光刻胶，然后利用灰色调掩膜版进行曝光并显影，显影后的光刻胶形成完全保留区域、半保留区域和完全去除区域，其中，完全保留区域对应薄膜晶体管的硅岛区域，半保留区域对应栅线区域，其余为完全去除区域；
通过干法刻蚀工艺刻蚀掉完全去除区域的欧姆接触层薄膜、半导体有源层薄膜和栅绝缘层薄膜；
对剩余的光刻胶进行灰化工艺，去除半保留区域的光刻胶；
通过干法刻蚀工艺刻蚀掉半保留区域的欧姆接触层薄膜和半导体有源层薄膜。
2.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述在所述基板上形成源电极、漏电极、数据线和钝化层，具体包括：
在所述基板上沉积钝化层薄膜；
在所述基板上涂覆一层光刻胶，然后利用灰色调掩膜版进行曝光并显影，显影后的光刻胶形成完全保留区域、半保留区域和完全去除区域，其中，完全保留区域对应薄膜晶体管硅岛区域，半保留区域对应数据线区域，其余为完全去除区域；
通过干法刻蚀工艺刻蚀掉完全去除区域的钝化层薄膜；
通过湿法刻蚀工艺刻蚀掉完全去除区域的源漏极金属薄膜；
对剩余的光刻胶进行灰化工艺，去除半保留区域的光刻胶；
通过干法刻蚀工艺刻蚀掉半保留区域的钝化层薄膜；
剥离完全保留区域的光刻胶。
CN201310126140.9A 2013-04-12 2013-04-12 薄膜晶体管、阵列基板及其制造方法、显示装置 Expired - Fee Related CN103236440B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310126140.9A CN103236440B (zh) 2013-04-12 2013-04-12 薄膜晶体管、阵列基板及其制造方法、显示装置
PCT/CN2013/080646 WO2014166181A1 (zh) 2013-04-12 2013-08-01 薄膜晶体管及其制造方法、阵列基板及其制造方法、显示装置
US14/368,308 US9711544B2 (en) 2013-04-12 2013-08-01 Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310126140.9A CN103236440B (zh) 2013-04-12 2013-04-12 薄膜晶体管、阵列基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN103236440A CN103236440A (zh) 2013-08-07
CN103236440B true CN103236440B (zh) 2016-02-10

Family

ID=48884470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310126140.9A Expired - Fee Related CN103236440B (zh) 2013-04-12 2013-04-12 薄膜晶体管、阵列基板及其制造方法、显示装置

Country Status (3)

Country Link
US (1) US9711544B2 (zh)
CN (1) CN103236440B (zh)
WO (1) WO2014166181A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441129A (zh) * 2013-08-23 2013-12-11 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
US9735177B2 (en) 2013-08-23 2017-08-15 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same and display device
CN104051472A (zh) * 2014-06-19 2014-09-17 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
CN104319278A (zh) * 2014-10-22 2015-01-28 京东方科技集团股份有限公司 阵列基板、显示面板和阵列基板的制作方法
TWI581317B (zh) * 2014-11-14 2017-05-01 群創光電股份有限公司 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板
CN104465512B (zh) * 2015-01-06 2018-07-17 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US9443957B1 (en) 2015-03-12 2016-09-13 International Business Machines Corporation Self-aligned source and drain regions for semiconductor devices
CN105047723B (zh) * 2015-09-18 2017-12-19 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN109065551B (zh) * 2018-07-30 2020-01-14 深圳市华星光电技术有限公司 Tft阵列基板的制造方法及tft阵列基板
CN109860057B (zh) * 2019-03-25 2021-12-14 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
CN110223989A (zh) 2019-05-28 2019-09-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及其制作方法
CN113053741A (zh) * 2021-03-08 2021-06-29 北海惠科光电技术有限公司 金属电极的制备方法、金属电极及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1912725A (zh) * 2006-08-28 2007-02-14 友达光电股份有限公司 薄膜晶体管及包含此薄膜晶体管的显示器
CN102122620A (zh) * 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
CN102543863A (zh) * 2012-02-06 2012-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
CN102854667A (zh) * 2012-09-20 2013-01-02 京东方科技集团股份有限公司 一种液晶装置及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661908B (zh) * 2008-08-27 2011-06-29 北京京东方光电科技有限公司 水平电场型半透过式液晶显示装置的阵列基板制造方法
CN101718950B (zh) * 2008-10-09 2011-12-28 北京京东方光电科技有限公司 薄膜构图方法及制造液晶显示装置的方法
CN101840922B (zh) * 2009-03-16 2012-05-30 北京京东方光电科技有限公司 阵列基板及制造方法
KR101218090B1 (ko) * 2009-05-27 2013-01-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
CN101957526B (zh) * 2009-07-13 2013-04-17 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101995709B (zh) * 2009-08-27 2012-10-03 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
CN102237305B (zh) * 2010-05-06 2013-10-16 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
CN102270604B (zh) * 2010-06-03 2013-11-20 北京京东方光电科技有限公司 阵列基板的结构及其制造方法
CN102135691B (zh) * 2010-09-17 2012-05-23 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
JP5404963B2 (ja) * 2011-03-01 2014-02-05 シャープ株式会社 薄膜トランジスタおよび表示装置
US8563341B2 (en) 2012-02-06 2013-10-22 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor array substrate and manufacturing method for the same
CN102854677A (zh) * 2012-09-10 2013-01-02 京东方科技集团股份有限公司 阵列基板、阵列基板的制造方法及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1912725A (zh) * 2006-08-28 2007-02-14 友达光电股份有限公司 薄膜晶体管及包含此薄膜晶体管的显示器
CN102122620A (zh) * 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
CN102543863A (zh) * 2012-02-06 2012-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
CN102854667A (zh) * 2012-09-20 2013-01-02 京东方科技集团股份有限公司 一种液晶装置及其制造方法

Also Published As

Publication number Publication date
CN103236440A (zh) 2013-08-07
US9711544B2 (en) 2017-07-18
WO2014166181A1 (zh) 2014-10-16
US20150194450A1 (en) 2015-07-09

Similar Documents

Publication Publication Date Title
CN103236440B (zh) 薄膜晶体管、阵列基板及其制造方法、显示装置
CN103489826B (zh) 阵列基板、制备方法以及显示装置
CN103354218B (zh) 阵列基板及其制作方法和显示装置
CN106783737B (zh) 阵列基板及其制造方法、显示面板、显示装置
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
CN103928406B (zh) 阵列基板的制备方法、阵列基板、显示装置
CN105070684B (zh) 阵列基板的制备方法、阵列基板及显示装置
KR20140024267A (ko) 박막 트랜지스터, 어레이 기판 및 이들을 제조하는 방법, 표시 장치
US20150214253A1 (en) Array substrate, manufacturing method thereof and display device
WO2013155830A1 (zh) 阵列基板的制造方法、阵列基板及显示装置
US20160291417A1 (en) Array substrate, display device and method for manufacturing array substrate
CN102654703B (zh) 一种阵列基板及其制造方法、以及显示设备
CN107871753B (zh) 阵列基板及其制备方法
CN104934443A (zh) 阵列基板及其制造方法、显示装置
CN105448824B (zh) 阵列基板及其制作方法、显示装置
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
CN103413834B (zh) 一种薄膜晶体管及其制作方法、阵列基板及显示装置
CN102931138B (zh) 阵列基板及其制造方法、显示装置
CN103456747A (zh) 阵列基板及其制作方法、显示装置
CN102723365B (zh) 一种薄膜晶体管及其制造方法、阵列基板和显示装置
CN104020621A (zh) 一种阵列基板及其制备方法、显示装置
CN107134497B (zh) 薄膜晶体管及其制造方法、显示基板
US9397121B2 (en) Array substrate and method for manufacturing the same, display device
CN103022148B (zh) 一种阵列基板及其制作方法、显示装置
CN108288652B (zh) 薄膜晶体管及其制造方法、阵列基板和显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160210

CF01 Termination of patent right due to non-payment of annual fee